JP2002158258A - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法

Info

Publication number
JP2002158258A
JP2002158258A JP2000350780A JP2000350780A JP2002158258A JP 2002158258 A JP2002158258 A JP 2002158258A JP 2000350780 A JP2000350780 A JP 2000350780A JP 2000350780 A JP2000350780 A JP 2000350780A JP 2002158258 A JP2002158258 A JP 2002158258A
Authority
JP
Japan
Prior art keywords
wiring pattern
vibration direction
semiconductor device
semiconductor chip
side wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000350780A
Other languages
English (en)
Inventor
Koji Yoshida
浩二 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000350780A priority Critical patent/JP2002158258A/ja
Priority to EP01127267A priority patent/EP1209736A3/en
Priority to US09/992,315 priority patent/US20020081768A1/en
Publication of JP2002158258A publication Critical patent/JP2002158258A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 突起型電極、配線パターン間の超音波接合に
おいて、突起型電極の位置変動に対する配線パターンの
十分な位置ずれ許容範囲を確保し、フリップチップ実装
の多ピン化、初期接合性及び信頼性の向上を図る。 【解決手段】 振動方向法線側配線パターン１３を、超
音波ヘッド１５の振動方向の法線に対し、所定の角度を
成すように構成し、半導体チップ１１を配線パターン上
に配置した際、超音波接合に伴う半導体チップ１１の突
起型電極１１ｂの位置変動領域と振動方向法線側配線パ
ターン１３との共有領域が、できる限り広くなるように
構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に構成され
た配線パターンに半導体チップが接合された半導体装置
及び半導体装置の製造方法に関し、特に、超音波接合に
よって、前記半導体チップの接合を行う半導体装置及び
半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年における各種電子部品の小型・低背
化に伴い、半導体チップ等のフリップチップを半導体パ
ッケージに使用するケースが増えてきた。フリップチッ
プは、素子の入出力端子が片面側に集められたベアチッ
プであり、金線等を用いたワイヤボンディングを行うこ
となく、素子の入出力接続が可能である。そのため、入
出力接続時における金線等のループ形状等を考慮する必
要がなく、パッケージの低背化を図ることが可能である
とともに、ワイヤボンディングに必要な工数を削減する
ことで、生産時間及びコストの削減を図ることが可能と
なる。
【０００３】図６は、このようなフリップチップである
半導体チップ１１１を用いた半導体装置１００の構成を
示した構造図である。ここで、（ａ）は、半導体装置１
００の透過平面図であり、（ｂ）は、そのＢ−Ｂ断面図
である。
【０００４】図６に示すように、半導体装置１００は、
振動方向側配線パターン１１２及び振動方向法線側配線
パターン１１３の配線パターンが構成された基板１１４
上に、入出力端子である突起型電極１１１ａ、１１１ｂ
が下面に設けられたフリップチップである半導体チップ
１１１を実装することによって構成される。ここでの実
装は、図６の（ｂ）に示すように、超音波ヘッド１２０
を用い、半導体チップ１１１に荷重を加えつつ、図６に
示す振動方向に振動させ、その摩擦熱によって、突起型
電極１１１ａ、１１１ｂ、配線パターン間を機械的、電
気的に接続する超音波接合によって行われる。
【０００５】
【発明が解決しようとする課題】しかし、超音波ヘッド
１２０による超音波接合によって突起型電極１１１ａ、
１１１ｂ、配線パターン間の接続を行う場合、その振動
方向の法線方向に延びた配線パターンである振動方向法
線側配線パターン１１３における突起型電極１１１ｂの
位置ずれ許容範囲が小さいという問題点がある。
【０００６】図７の（ａ）は、図６の（ａ）における半
導体装置１００のＣ−Ｃ断面図を示しており、図７の
（ｂ）は、そのＤ−Ｄ断面図を示している。図７の
（ａ）に示すように、超音波ヘッド１２０によって、半
導体チップ１１１が振動方向に振動させられた場合、振
動方向側配線パターン１１２上に配置された突起型電極
１１１ａは、その振動方向に延びた振動方向側配線パタ
ーン１１２上を振動方向に振動することとなる。そのた
め、この振動方向側配線パターン１１２は、この振動に
よって生じる突起型電極１１１ａの位置ずれに対し、十
分な位置ずれ許容範囲を有することとなる。
【０００７】一方、図７の（ｂ）に示すように、振動方
向法線側配線パターン１１３上に配置された突起型電極
１１１ｂは、この半導体チップ１１１の振動により、そ
の振動方向の法線方向に延びた振動方向法線側配線パタ
ーン１１３上を振動方向、すなわち、振動方向法線側配
線パターン１１３を横切るように振動することとなる。
そのため、ここでの突起型電極１１１ｂの位置ずれに対
する振動方向法線側配線パターン１１３の位置ずれ許容
範囲は、振動方向法線側配線パターン１１３の横幅方向
のみとなり、突起型電極１１１ｂの位置ずれに対する十
分な位置ずれ許容範囲を確保することができない。その
結果、フリップチップ実装の多ピン化、初期接合性及び
信頼性の向上が図れないという問題点がある。
【０００８】本発明はこのような点に鑑みてなされたも
のであり、突起型電極、配線パターン間の超音波接合に
おいて、突起型電極の位置変動に対する配線パターンの
十分な位置ずれ許容範囲を確保し、フリップチップ実装
の多ピン化、初期接合性及び信頼性の向上を図ることが
可能な半導体装置、及び半導体装置の製造方法を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】本発明では上記課題を解
決するために、基板上に構成された配線パターンに半導
体チップが超音波接合された半導体装置において、前記
配線パターンは、前記半導体チップを前記配線パターン
上に配置した際、前記超音波接合に伴う前記半導体チッ
プの接合部の位置変動領域と、前記配線パターンとの共
有領域が、できる限り広くなるように形成されることを
特徴とする半導体装置が提供される。
【００１０】ここで、配線パターンが、半導体チップを
配線パターン上に配置した際、超音波接合に伴う半導体
チップの接合部の位置変動領域と、配線パターンとの共
有領域が、できる限り広くなるように形成されることと
したため、超音波ヘッドによる半導体チップの接合時、
突起型電極の位置変動に対する線側配線パターンの十分
な位置ずれ許容範囲を確保することが可能となる。
【００１１】また、本発明の半導体装置において、好ま
しくは、配線パターンの少なくとも一部は、超音波接合
に伴う半導体チップの振動方向の法線に対し、所定の角
度を成すように設けられる。
【００１２】また、本発明の半導体装置において、好ま
しくは、配線パターンは、超音波接合に伴う半導体チッ
プの振動方向と略垂直に構成されない。また、本発明の
半導体装置において、好ましくは、半導体チップは、フ
リップチップである。
【００１３】また、超音波接合によって、基板上に構成
された配線パターンに半導体チップを接合する半導体装
置の製造方法において、前記配線パターンは、前記半導
体チップを前記配線パターン上に配置した際、前記超音
波接合に伴う前記半導体チップの接合部の位置変動領域
と、前記配線パターンとの共有領域が、できる限り広く
なるように形成されることを特徴とする半導体装置の製
造方法が提供される。
【００１４】ここで、配線パターンが、半導体チップを
配線パターン上に配置した際、超音波接合に伴う半導体
チップの接合部の位置変動領域と、配線パターンとの共
有領域が、できる限り広くなるように形成されることと
したため、超音波ヘッドによる半導体チップの接合時、
突起型電極の位置変動に対する線側配線パターンの十分
な位置ずれ許容範囲を確保することが可能となる。
【００１５】また、本発明の半導体装置の製造方法にお
いて、好ましくは、配線パターンの少なくとも一部は、
超音波接合に伴う半導体チップの振動方向の法線に対
し、所定の角度を成すように設けられる。
【００１６】また、本発明の半導体装置の製造方法にお
いて、好ましくは、配線パターンは、超音波接合に伴う
半導体チップの振動方向と略垂直に構成されない。ま
た、本発明の半導体装置の製造方法において、半導体チ
ップは、フリップチップである。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。まず、本発明における第１の実施
の形態について説明する。
【００１８】図１は、本形態における半導体装置１０の
構成を示した構造図である。ここで、（ａ）は、半導体
装置１０の透過平面図であり、（ｂ）は、そのＡ−Ａ断
面図である。
【００１９】半導体装置１０は、基板１４上に構成され
た配線パターンである振動方向側配線パターン１２及び
振動方向法線側配線パターン１３上に、フリップチップ
である半導体チップ１１の接合部である突起型電極１１
ａ、１１ｂが、超音波ヘッド１５による超音波接合によ
って導体接続されることにより構成される。
【００２０】ここで、突起型電極１１ａ、１１ｂは、例
えば、導電性を有する金属塊、金属材料、金属粉を含む
樹脂材料等であり、半導体チップ１１の片面に突起状に
構成される。
【００２１】基板１４の材料としては、例えば、セラミ
ックス、エポキシ樹脂等を主成分とする基板であり、単
層、両面、多層板のいずれの構成であってもよい。振動
方向側配線パターン１２及び振動方向法線側配線パター
ン１３のパターン構成には、導電性を有し、パターン成
形に一般的に使用されているものであれば、電解金、無
電解金、銅、タングステン等特に制限なく用いることが
できる。
【００２２】また、振動方向側配線パターン１２は、超
音波ヘッド１５の振動方向に延びるように形成され、振
動方向法線側配線パターン１３は、超音波ヘッド１５の
振動方向の法線に対し、所定の角度を成すように設けら
れる。ここで、所定の角度は、超音波ヘッド１５の振動
方向の法線に対してできるだけ大きく、なおかつ、振動
方向法線側配線パターン１３が隣接する他の突起型電極
１１ｂと接触しない角度が望ましく、また、振動方向法
線側配線パターン１３のいずれも、超音波接合に伴う半
導体チップ１１の振動方向と略垂直に構成されないこと
が望ましい。図１の（ａ）の例では、図面において下側
に位置する振動方向法線側配線パターン１３を、図面に
対し右方向に、振動方向の法線から４５°程度傾けて構
成し、図面において上側に位置する振動方向法線側配線
パターン１３を、図面に対して左方向に、振動方向の法
線から４５°程度傾けて構成する。
【００２３】このように振動方向法線側配線パターン１
３を、超音波ヘッド１５の振動方向の法線に対し、所定
の角度を成すように構成することにより、半導体チップ
１１を配線パターン上に配置した際、超音波接合に伴う
半導体チップ１１の突起型電極１１ｂの位置変動領域
と、振動方向法線側配線パターン１３との共有領域を、
できる限り広くなるように形成することが可能となる。
【００２４】図２は、超音波ヘッド１５によって半導体
チップ１１を振動方向に振動させた場合における振動方
向法線側配線パターンの位置ずれ許容範囲を例示比較し
た図である。ここで、（ａ）は、図６に示した従来技術
における半導体装置１００の振動方向法線側配線パター
ン１１３の位置ずれ許容範囲を、（ｂ）は、図１に示し
た本発明における半導体装置１０の振動方向法線側配線
パターン１３の位置ずれ許容範囲を、それぞれ示してい
る。
【００２５】図２の（ａ）に示すように、突起型電極の
電極幅をａ、振動方向法線側配線パターン１１３の電極
幅をｗとした場合、図６に示す半導体装置１００の振動
方向法線側配線パターン１１３の位置ずれ許容範囲、す
なわち、振動方向法線側配線パターン１１３の位置ずれ
に対し、突起型電極１１１ｂが、振動方向法線側配線パ
ターン１１３から断線しない範囲は（ａ＋ｗ）／２で表
される。
【００２６】これに対し、図２の（ｂ）に示すように、
振動方向法線側配線パターン１３を振動法線方向に対
し、４５°程度の角度をとって構成した場合、本発明に
おける半導体装置１０の振動方向法線側配線パターン１
３の位置ずれ許容範囲は、（ａ＋ｗ／ｃｏｓ４５°）／
２で表され、従来の構成に比べ、十分大きな位置ずれ許
容範囲を確保することが可能となる。
【００２７】このように、本形態では、振動方向法線側
配線パターン１３を、超音波ヘッド１５の振動方向の法
線に対し、所定の角度を成すように構成し、半導体チッ
プ１１を配線パターン上に配置した際、超音波接合に伴
う半導体チップ１１の突起型電極１１ｂの位置変動領域
と、振動方向法線側配線パターン１３との共有領域を、
できる限り広くなるように構成することとしたため、突
起型電極１１ｂ、振動方向法線側配線パターン１３間の
超音波接合において、突起型電極１１ｂの位置変動に対
する振動方向法線側配線パターン１３の十分な位置ずれ
許容範囲を確保することが可能となり、フリップチップ
実装の多ピン化、初期接合性及び信頼性の向上を図るこ
とが可能となる。
【００２８】次に、本発明における第２の実施の形態に
ついて説明する。本形態は、第１の実施の形態の変形例
であり、振動方向法線側配線パターンの構成のみが第１
の実施の形態と相違する。以下では、第１の実施の形態
との相違点を中心に説明し、第１の実施の形態と共通す
る事項については説明を省略する。
【００２９】図３は、本形態における半導体装置２０の
構成を示した透過平面図である。本形態の半導体装置２
０も、第１の実施の形態と同様、基板上に構成された配
線パターンである振動方向側配線パターン２２及び振動
方向法線側配線パターン２３上に、フリップチップであ
る半導体チップ２１の接合部である突起型電極２１ａ、
２１ｂが超音波接合されることによって構成される。
【００３０】第１の実施の形態では、図面において下側
に位置する振動方向法線側配線パターンを、図面に対し
右方向に傾けて構成し、図面において上側に位置する振
動方向法線側配線パターンを、図面に対して左方向に傾
けて構成することとしたが、本形態の半導体装置２０で
は、図面において下側に位置する振動方向法線側配線パ
ターン２３を、図面に対し左方向に傾けて構成し、図面
において上側に位置する振動方向法線側配線パターン２
３を、図面に対して左方向に傾けて構成する。
【００３１】第１の実施の形態との相違点はこの点のみ
であり、本形態のように振動方向法線側配線パターン２
３を構成することとしても、第１の実施の形態と同様な
効果を得ることができる。
【００３２】このように、本形態では、振動方向法線側
配線パターン２３を、振動方向の法線に対し、所定の角
度を成すように構成し、半導体チップ２１を配線パター
ン上に配置した際、超音波接合に伴う半導体チップ２１
の突起型電極２１ｂの位置変動領域と、振動方向法線側
配線パターン２３との共有領域を、できる限り広くなる
ように構成することとしたため、突起型電極２１ｂ、振
動方向法線側配線パターン２３間の超音波接合におい
て、突起型電極２１ｂの位置変動に対する振動方向法線
側配線パターン２３の十分な位置ずれ許容範囲を確保す
ることが可能となり、フリップチップ実装の多ピン化、
初期接合性及び信頼性の向上を図ることが可能となる。
【００３３】次に、本発明における第３の実施の形態に
ついて説明する。本形態は、第１の実施の形態の変形例
であり、振動方向法線側配線パターンの構成のみが第１
の実施の形態と相違する。以下では、第１の実施の形態
との相違点を中心に説明し、第１の実施の形態と共通す
る事項については説明を省略する。
【００３４】図４は、本形態における半導体装置３０の
構成を示した透過平面図である。本形態の半導体装置３
０も、第１の実施の形態と同様、基板上に構成された配
線パターンである振動方向側配線パターン３２及び振動
方向法線側配線パターン３３上に、フリップチップであ
る半導体チップ３１の接合部である突起型電極３１ａ、
３１ｂが超音波接合されることによって構成される。
【００３５】図４に示すように、本形態の半導体装置３
０は、図面において下側に位置する振動方向法線側配線
パターン３３のうち、左端の２つの振動方向法線側配線
パターン３３を、図面に対し左方向に傾けて構成し、右
端の２つの振動方向法線側配線パターン３３を、図面に
対し右方向に傾けて構成し、図面において上側に位置す
る振動方向法線側配線パターン３３のうち、左端の２つ
の振動方向法線側配線パターン３３を、図面に対し左方
向に傾けて構成し、右端の２つの振動方向法線側配線パ
ターン３３を、図面に対し右方向に傾けて構成する。
【００３６】第１の実施の形態との相違点はこの点のみ
であり、本形態のように振動方向法線側配線パターン３
３を構成することとしても、第１の実施の形態と同様な
効果を得ることができる。
【００３７】このように、本形態では、振動方向法線側
配線パターン３３を、振動方向の法線に対し、所定の角
度を成すように構成し、半導体チップ３１を配線パター
ン上に配置した際、超音波接合に伴う半導体チップ３１
の突起型電極３１ｂの位置変動領域と、振動方向法線側
配線パターン３３との共有領域を、できる限り広くなる
ように構成することとしたため、突起型電極３１ｂ、振
動方向法線側配線パターン３３間の超音波接合におい
て、突起型電極３１ｂの位置変動に対する振動方向法線
側配線パターン３３の十分な位置ずれ許容範囲を確保す
ることが可能となり、フリップチップ実装の多ピン化、
初期接合性及び信頼性の向上を図ることが可能となる。
【００３８】次に、本発明における第４の実施の形態に
ついて説明する。本形態は、第１の実施の形態の変形例
であり、振動方向側配線パターン及び振動方向法線側配
線パターンの構成が第１の実施の形態と相違する。以下
では、第１の実施の形態との相違点を中心に説明し、第
１の実施の形態と共通する事項については説明を省略す
る。
【００３９】図５は、本形態における半導体装置４０の
構成を示した透過平面図である。本形態の半導体装置４
０も、第１の実施の形態と同様、基板上に構成された配
線パターンである振動方向側配線パターン４２及び振動
方向法線側配線パターン４３上に、フリップチップであ
る半導体チップ４１の接合部である突起型電極４１ａ、
４１ｂが超音波接合されることによって構成される。
【００４０】図５に示すように、本形態の半導体装置４
０は、図面において下側に位置する振動方向法線側配線
パターン４３のうち、左端の２つの振動方向法線側配線
パターン４３を、図面に対し左方向に傾けて構成し、右
端の２つの振動方向法線側配線パターン４３を、図面に
対し右方向に傾けて構成し、図面において上側に位置す
る振動方向法線側配線パターン４３のうち、左端の２つ
の振動方向法線側配線パターン４３を、図面に対し左方
向に傾けて構成し、右端の２つの振動方向法線側配線パ
ターン４３を、図面に対し右方向に傾けて構成する。
【００４１】また、図面において左側に位置する振動方
向側配線パターン４２のうち、上端の２つの振動方向側
配線パターン４２を、図面に対し上方向に傾けて構成
し、下端の２つの振動方向側配線パターン４２を、図面
に対し下方向に傾けて構成し、図面において右側に位置
する振動方向側配線パターン４２のうち、上端の２つの
振動方向側配線パターン４２を、図面に対し上方向に傾
けて構成し、下端の２つの振動方向側配線パターン４２
を、図面に対し下方向に傾けて構成する。
【００４２】第１の実施の形態との相違点はこの点のみ
であり、本形態のように振動方向側配線パターン４２、
振動方向法線側配線パターン４３を構成することとして
も、第１の実施の形態と同様な効果を得ることができ
る。
【００４３】このように、本形態では、振動方向法線側
配線パターン４３を、振動方向の法線に対し、所定の角
度を成すように構成し、半導体チップ４１を配線パター
ン上に配置した際、超音波接合に伴う半導体チップ４１
の突起型電極４１ｂの位置変動領域と、振動方向法線側
配線パターン４３との共有領域を、できる限り広くなる
ように構成することとしたため、突起型電極４１ｂ、振
動方向法線側配線パターン４３間の超音波接合時におい
て、突起型電極４１ｂの位置変動に対する振動方向法線
側配線パターン４３の十分な位置ずれ許容範囲を確保す
ることが可能となり、フリップチップ実装の多ピン化、
初期接合性及び信頼性の向上を図ることが可能となる。
【００４４】また、本形態では、振動方向側配線パター
ン４２も斜めに傾けて構成することとしたため、超音波
接合時における振動が図面に対し上下方向に行われた場
合であっても、配線パターンの十分な位置ずれ許容範囲
を確保することが可能となる。
【００４５】なお、第１の実施の形態から第４の実施の
形態では、半導体装置における半導体チップの超音波接
合を例にとって説明したが、特に半導体装置に限らず、
フリップチップを用いるＳＡＷフィルター等のその他の
素子における超音波接合に本発明を応用することとして
もよい。
【００４６】
【発明の効果】以上説明したように本発明では、半導体
チップが超音波接合される配線パターンを、半導体チッ
プを配線パターン上に配置した際、超音波接合に伴う半
導体チップの接合部の位置変動領域と、配線パターンと
の共有領域を、できる限り広くなるように構成すること
としたため、超音波接合における、接合部の位置変動に
対する振動方向法線側配線パターンの十分な位置ずれ許
容範囲を確保することが可能となり、フリップチップ実
装の多ピン化、初期接合性及び信頼性の向上を図ること
が可能となる。
【図面の簡単な説明】
【図１】半導体装置の構成を示した構造図である。ここ
で、（ａ）は、半導体装置の透過平面図であり、（ｂ）
は、そのＡ−Ａ断面図である。
【図２】超音波ヘッドによって半導体チップを振動方向
に振動させた場合における振動方向法線側配線パターン
の位置ずれ許容範囲を例示比較した図である。ここで、
（ａ）は、従来技術における半導体装置の振動方向法線
側配線パターンの位置ずれ許容範囲を、（ｂ）は、図１
に示した本発明における半導体装置の振動方向法線側配
線パターンの位置ずれ許容範囲を、それぞれ示してい
る。
【図３】半導体装置の構成を示した透過平面図である。
【図４】半導体装置の構成を示した透過平面図である。
【図５】半導体装置の構成を示した透過平面図である。
【図６】従来構成における半導体装置の構成を示した構
造図である。ここで、（ａ）は、半導体装置の透過平面
図であり、（ｂ）は、そのＢ−Ｂ断面図である。
【図７】（ａ）は、図６の（ａ）における半導体装置の
Ｃ−Ｃ断面図を示しており、（ｂ）は、そのＤ−Ｄ断面
図を示している。
【符号の説明】
１０〜４０、１００…半導体装置、１１〜４１、１０１
…半導体チップ、１１ａ〜４１ａ、１１１ａ、１１ｂ〜
４１ｂ、１１１ｂ…突起型電極、１２〜４２、１１２…
振動方向側配線パターン、１３〜４３、１１３…振動方
向法線側配線パターン、１５、１２０…超音波ヘッド

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 基板上に構成された配線パターンに半導
    体チップが超音波接合された半導体装置において、 前記配線パターンは、 前記半導体チップを前記配線パターン上に配置した際、
    前記超音波接合に伴う前記半導体チップの接合部の位置
    変動領域と、前記配線パターンとの共有領域が、できる
    限り広くなるように形成されることを特徴とする半導体
    装置。
  2. 【請求項２】 前記配線パターンの少なくとも一部は、 前記超音波接合に伴う前記半導体チップの振動方向の法
    線に対し、所定の角度を成すように設けられることを特
    徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記配線パターンは、 前記超音波接合に伴う前記半導体チップの振動方向と略
    垂直に構成されないことを特徴とする請求項１記載の半
    導体装置。
  4. 【請求項４】 前記半導体チップは、 フリップチップであることを特徴とする請求項１記載の
    半導体装置。
  5. 【請求項５】 超音波接合によって、基板上に構成され
    た配線パターンに半導体チップを接合する半導体装置の
    製造方法において、 前記配線パターンは、 前記半導体チップを前記配線パターン上に配置した際、
    前記超音波接合に伴う前記半導体チップの接合部の位置
    変動領域と、前記配線パターンとの共有領域が、できる
    限り広くなるように形成されることを特徴とする半導体
    装置の製造方法。
  6. 【請求項６】 前記配線パターンの少なくとも一部は、 前記超音波接合に伴う前記半導体チップの振動方向の法
    線に対し、所定の角度を成すように設けられることを特
    徴とする請求項５記載の半導体装置の製造方法。
  7. 【請求項７】 前記配線パターンは、 前記超音波接合に伴う前記半導体チップの振動方向と略
    垂直に構成されないことを特徴とする請求項５記載の半
    導体装置の製造方法。
  8. 【請求項８】 前記半導体チップは、 フリップチップであることを特徴とする請求項５記載の
    半導体装置の製造方法。
JP2000350780A 2000-11-17 2000-11-17 半導体装置、及び半導体装置の製造方法 Pending JP2002158258A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000350780A JP2002158258A (ja) 2000-11-17 2000-11-17 半導体装置、及び半導体装置の製造方法
EP01127267A EP1209736A3 (en) 2000-11-17 2001-11-16 Semiconductor device and method of fabricating semiconductor device
US09/992,315 US20020081768A1 (en) 2000-11-17 2001-11-19 Semiconductor device and method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000350780A JP2002158258A (ja) 2000-11-17 2000-11-17 半導体装置、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002158258A true JP2002158258A (ja) 2002-05-31

Family

ID=18823946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000350780A Pending JP2002158258A (ja) 2000-11-17 2000-11-17 半導体装置、及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20020081768A1 (ja)
EP (1) EP1209736A3 (ja)
JP (1) JP2002158258A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128484A (ja) * 2004-10-29 2006-05-18 Fujitsu Ltd 電子部品の実装構造および実装方法
JP2006519486A (ja) * 2003-02-26 2006-08-24 イムベラ エレクトロニクス オサケユキチュア 電子モジュールを製造する方法及び電子モジュール
JP2006520093A (ja) * 2003-02-26 2006-08-31 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
JP2010258302A (ja) * 2009-04-27 2010-11-11 Texas Instr Japan Ltd 超音波フリップチップ実装方法およびそれに用いられる基板
JP2011009262A (ja) * 2009-06-23 2011-01-13 Toshiba Mitsubishi-Electric Industrial System Corp 加圧式超音波振動接合方法および加圧式超音波振動接合装置
JP2011155298A (ja) * 2003-05-02 2011-08-11 Orthodyne Electronics Corp リボンボンディング
KR20190130699A (ko) * 2018-05-14 2019-11-25 삼성디스플레이 주식회사 표시 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102334547B1 (ko) * 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340611A (ja) * 1999-05-31 2000-12-08 Nec Kansai Ltd 半導体装置およびその製造方法
JP2001135674A (ja) * 1999-11-05 2001-05-18 Murata Mfg Co Ltd 電子部品の実装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288031A (ja) * 1987-05-20 1988-11-25 Matsushita Electric Ind Co Ltd フリップチップボンディング方法
JP2525243B2 (ja) * 1989-04-17 1996-08-14 株式会社新川 タブテ―プへの半導体素子接合方法
JP2576426B2 (ja) * 1994-10-28 1997-01-29 日本電気株式会社 半導体装置のボンディング方法及びボンディング装置
JPH1012669A (ja) * 1996-06-21 1998-01-16 Toshiba Corp フリップチップの接続方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340611A (ja) * 1999-05-31 2000-12-08 Nec Kansai Ltd 半導体装置およびその製造方法
JP2001135674A (ja) * 1999-11-05 2001-05-18 Murata Mfg Co Ltd 電子部品の実装方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060856B1 (ko) 2003-02-26 2011-08-31 임베라 일렉트로닉스 오와이 전자 모듈 및 전자 모듈 제조 방법
JP2006519486A (ja) * 2003-02-26 2006-08-24 イムベラ エレクトロニクス オサケユキチュア 電子モジュールを製造する方法及び電子モジュール
JP2006520093A (ja) * 2003-02-26 2006-08-31 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
US11071207B2 (en) 2003-02-26 2021-07-20 Imberatek, Llc Electronic module
US10765006B2 (en) 2003-02-26 2020-09-01 Imberatek, Llc Electronic module
US10085345B2 (en) 2003-02-26 2018-09-25 Ge Embedded Electronics Oy Electronic module
US8817485B2 (en) 2003-02-26 2014-08-26 Ge Embedded Electronics Oy Single-layer component package
JP2011155298A (ja) * 2003-05-02 2011-08-11 Orthodyne Electronics Corp リボンボンディング
JP2006128484A (ja) * 2004-10-29 2006-05-18 Fujitsu Ltd 電子部品の実装構造および実装方法
JP4636850B2 (ja) * 2004-10-29 2011-02-23 富士通株式会社 電子部品の実装方法
JP2010258302A (ja) * 2009-04-27 2010-11-11 Texas Instr Japan Ltd 超音波フリップチップ実装方法およびそれに用いられる基板
JP2011009262A (ja) * 2009-06-23 2011-01-13 Toshiba Mitsubishi-Electric Industrial System Corp 加圧式超音波振動接合方法および加圧式超音波振動接合装置
KR20190130699A (ko) * 2018-05-14 2019-11-25 삼성디스플레이 주식회사 표시 장치
KR102507222B1 (ko) 2018-05-14 2023-03-07 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20020081768A1 (en) 2002-06-27
EP1209736A2 (en) 2002-05-29
EP1209736A3 (en) 2002-07-24

Similar Documents

Publication Publication Date Title
JP2001196529A (ja) 半導体装置及びその配線方法
WO1994024698A1 (en) Semiconductor device
JP2003100803A (ja) 半導体装置及びその製造方法
WO2007023747A1 (ja) 半導体チップおよびその製造方法ならびに半導体装置
JP2002158258A (ja) 半導体装置、及び半導体装置の製造方法
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP2007201044A (ja) 電子デバイス
JP2007141963A (ja) 基板の実装方法、及びその実装方法で実装された半導体装置
JP2005167072A (ja) 半導体装置およびその製造方法
JP2015228529A (ja) 半導体装置、および、半導体装置の実装構造
JP2840166B2 (ja) 半導体装置
JP2006332342A (ja) 半導体装置
JP2004363319A (ja) 実装基板及び半導体装置
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
KR0151898B1 (ko) 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지
JP4723312B2 (ja) 半導体チップおよび半導体装置
JP2005026630A (ja) 半導体装置及びその製造方法
JPH0547836A (ja) 半導体装置の実装構造
US7800237B2 (en) Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device
JP2007059547A (ja) 半導体チップおよび半導体チップの製造方法
JP2008003011A (ja) 圧電デバイスおよびその製造方法
JP2008147427A (ja) 電子部品装置及び電子部品の実装方法
JPS61225827A (ja) 半導体素子の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308