JPS63288031A - フリップチップボンディング方法 - Google Patents
フリップチップボンディング方法Info
- Publication number
- JPS63288031A JPS63288031A JP12290287A JP12290287A JPS63288031A JP S63288031 A JPS63288031 A JP S63288031A JP 12290287 A JP12290287 A JP 12290287A JP 12290287 A JP12290287 A JP 12290287A JP S63288031 A JPS63288031 A JP S63288031A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- chip
- bumps
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000003825 pressing Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- 229910000679 solder Inorganic materials 0.000 abstract description 12
- 239000011521 glass Substances 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000010409 thin film Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 230000004907 flux Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体チップを配線基板にフリップチッグボン
ディングする方法に関するものである。
ディングする方法に関するものである。
従来の技術
従来のフリップチップポンディング方法は、第２図に示
すように半導体チップ１０１のアルミニウム電極１０２
には半田が付かないため、半導体チップ１０１のアルミ
ニウム電極１０２を配置された一面上に、真空蒸着やス
パッタリングによって、アルミニウム電極１０２との接
着性の良好なりローム薄膜１０３を形成し、次にその上
に銅薄膜１０４’ｉ形成し、さらにその上に金またはニ
ッケルの薄膜１０５を形成し、次にこれらの薄膜上にレ
ジスト膜全形成するとともに、フォトリングラフィによ
ってアルミニウム電極１０２上のレジスト膜を除去し、
前記薄膜１０３，１０４，１０６を共通電極として半田
メッキを行うことにより半田からなる山形のバンプ１０
６を形成し、その後前記レジスト膜を除去するとともに
、前記バンプ１０６上にレジスト膜全形成し、バンプ１
０６以外の部分の前記各薄膜１０３，１０４．１０５全
除去する。しかるのち、配線基板１０７０半導体チップ
１０１のアルミニウム電極１０２に対応する電極部１０
８にスクリーン印刷法によってクリーム状の半田ベース
）１０９’ｉ形成した後、半導体チップ１０１のパップ
１０６と配線基板１０７の半田ペースト１０９とを位置
合わせして重ね合わせた後、１８０°Ｃ〜３４０℃の温
度でバンプ１０６と半田ペースト１０９を溶融させて半
導体チップ１０１ｉ配線基板１０７にフリップチップボ
ンディングしていた。
すように半導体チップ１０１のアルミニウム電極１０２
には半田が付かないため、半導体チップ１０１のアルミ
ニウム電極１０２を配置された一面上に、真空蒸着やス
パッタリングによって、アルミニウム電極１０２との接
着性の良好なりローム薄膜１０３を形成し、次にその上
に銅薄膜１０４’ｉ形成し、さらにその上に金またはニ
ッケルの薄膜１０５を形成し、次にこれらの薄膜上にレ
ジスト膜全形成するとともに、フォトリングラフィによ
ってアルミニウム電極１０２上のレジスト膜を除去し、
前記薄膜１０３，１０４，１０６を共通電極として半田
メッキを行うことにより半田からなる山形のバンプ１０
６を形成し、その後前記レジスト膜を除去するとともに
、前記バンプ１０６上にレジスト膜全形成し、バンプ１
０６以外の部分の前記各薄膜１０３，１０４．１０５全
除去する。しかるのち、配線基板１０７０半導体チップ
１０１のアルミニウム電極１０２に対応する電極部１０
８にスクリーン印刷法によってクリーム状の半田ベース
）１０９’ｉ形成した後、半導体チップ１０１のパップ
１０６と配線基板１０７の半田ペースト１０９とを位置
合わせして重ね合わせた後、１８０°Ｃ〜３４０℃の温
度でバンプ１０６と半田ペースト１０９を溶融させて半
導体チップ１０１ｉ配線基板１０７にフリップチップボ
ンディングしていた。
発明が解決しようとする問題点
ところが、上記のような方法では配線基板側にも半田ペ
ーストラ形成するという処理が必要であり、かつバング
と配線との位置合わせと、バンプと半田ペーストとの溶
融を別の工程で行なうため、位置ずれや半導体チップの
脱落の問題があった。
ーストラ形成するという処理が必要であり、かつバング
と配線との位置合わせと、バンプと半田ペーストとの溶
融を別の工程で行なうため、位置ずれや半導体チップの
脱落の問題があった。
またフラックスが半田ペースト中に含まれているため、
あとのフラックスの除去にも問題があった。
あとのフラックスの除去にも問題があった。
問題点を解決するための手段
本発明の７ＩＪ 、ブチツブボンディング方法は、配線
基板にスクリーン印刷で半田ベースｉ形成することなく
直接バンプと加熱したテーブル上にある配線基板の電極
とを重ね合わせた後、半導体チップの裏面より圧力と超
音波とを付加しながらバンプと配線基板の電極をボンデ
ィングするものである。
基板にスクリーン印刷で半田ベースｉ形成することなく
直接バンプと加熱したテーブル上にある配線基板の電極
とを重ね合わせた後、半導体チップの裏面より圧力と超
音波とを付加しながらバンプと配線基板の電極をボンデ
ィングするものである。
作用
本発明は上記のような方法によってボンディングするの
で、まず配線基板の電極に何も処理することなく使用で
きる。また、位置合わせとボンディングを一連の工程で
行なうため、位置ずれ、半導体チップの脱落といった問
題がなくなる。さらに、温度と圧力そして超音波の振動
によってのみボンディングするので、フラックスを使用
しなくてもよい。したがって、ボンディング後の洗浄工
程が不要となる。
で、まず配線基板の電極に何も処理することなく使用で
きる。また、位置合わせとボンディングを一連の工程で
行なうため、位置ずれ、半導体チップの脱落といった問
題がなくなる。さらに、温度と圧力そして超音波の振動
によってのみボンディングするので、フラックスを使用
しなくてもよい。したがって、ボンディング後の洗浄工
程が不要となる。
実施例
以下、本発明の一実施例について第１図全参照しながら
説明する。
説明する。
半導体チップ１のアルミニウム電極２を配置された一面
上に、真空蒸着やスパッタリングによって、アルミニウ
ム電極２との密着性の良好なチタニウム薄膜３を形成し
、次にその上にパラジウム膜４を形成し、さらにその上
に金の薄膜６を形成する。次にこれらの薄膜上にレジス
ト膜を形成するとともに、フォトリングラフィによって
アルミニウム電極２上のレジスト膜を除去し、前記薄膜
３＋ ４＋ ６を共通電極として金メッキを行うこ
とにより金からなる山形のバンプ６を形成する。その後
前記レジスト膜を除去するとともに、前記バンプ６上に
レジスト膜を形成し、バンプ６以外の部分の前記各薄膜
３． ４． ５を除去してバンプ付の半導体チップ１を
得る。つぎに前記半導体チップ１を超音波ホーンの先端
部に取付けられた吸着溝７をもつツール８によって、ま
ず前記半導体チップ１の裏面を吸着したのち、２０℃〜
３００ ’Ｃに加熱されたテーブル９上に置かれた、た
とえばガラスからなる配線基板１ｏの前記半導体チップ
１のアルミニウム電極２と対応する。たとえばアルミニ
ウムからなる電極部１１と前記半導体チップ１のバンプ
６とを位置合わせして、前記ツール８に圧力（Ｐ）と超
音波（Ｕ、８）とを付加して配線基板１ｏの電極部１１
と半導体チップ１のバンプとをボンディングする。
上に、真空蒸着やスパッタリングによって、アルミニウ
ム電極２との密着性の良好なチタニウム薄膜３を形成し
、次にその上にパラジウム膜４を形成し、さらにその上
に金の薄膜６を形成する。次にこれらの薄膜上にレジス
ト膜を形成するとともに、フォトリングラフィによって
アルミニウム電極２上のレジスト膜を除去し、前記薄膜
３＋ ４＋ ６を共通電極として金メッキを行うこ
とにより金からなる山形のバンプ６を形成する。その後
前記レジスト膜を除去するとともに、前記バンプ６上に
レジスト膜を形成し、バンプ６以外の部分の前記各薄膜
３． ４． ５を除去してバンプ付の半導体チップ１を
得る。つぎに前記半導体チップ１を超音波ホーンの先端
部に取付けられた吸着溝７をもつツール８によって、ま
ず前記半導体チップ１の裏面を吸着したのち、２０℃〜
３００ ’Ｃに加熱されたテーブル９上に置かれた、た
とえばガラスからなる配線基板１ｏの前記半導体チップ
１のアルミニウム電極２と対応する。たとえばアルミニ
ウムからなる電極部１１と前記半導体チップ１のバンプ
６とを位置合わせして、前記ツール８に圧力（Ｐ）と超
音波（Ｕ、８）とを付加して配線基板１ｏの電極部１１
と半導体チップ１のバンプとをボンディングする。
このように、配線基板１０を加熱し、半導体チップ１の
裏面より圧力と超音波を付加することによって、配線基
板１０の電極部１１に半田ペーストを形成する必要がな
くなり、またボンディングのためのフラックスも不要と
なる。また位置合わせと同時にボンディングが行なわれ
るため、位置ずれ、半導体チップ１が脱落することもな
く、簡単な工程によって低コストで精度のよいフリップ
チップボンディングができる。
裏面より圧力と超音波を付加することによって、配線基
板１０の電極部１１に半田ペーストを形成する必要がな
くなり、またボンディングのためのフラックスも不要と
なる。また位置合わせと同時にボンディングが行なわれ
るため、位置ずれ、半導体チップ１が脱落することもな
く、簡単な工程によって低コストで精度のよいフリップ
チップボンディングができる。
なお、上記実施例ではバンプ６として金からなるものを
例示したが、本発明はこれに限定されるものではなく、
銀、アルミニウム等でもよいことは言うまでもない。ま
たバンプ６は配線基板１０側に設けてもよい。
例示したが、本発明はこれに限定されるものではなく、
銀、アルミニウム等でもよいことは言うまでもない。ま
たバンプ６は配線基板１０側に設けてもよい。
発明の効果
以上のように本発明のフリップチップボンディング方法
によれば、配線基板を加熱し、半導体チップの裏面より
圧力と超音波を付加することによって、配線基板の電極
がそのまま直接、半導体チップのバンプとボンディング
することができ、かつフラックスなしでボンディングで
きる。したがって、簡略な工程によって低コストで精度
のよいボンディングが可能と々す、その実用的効果は犬
なるものがある。
によれば、配線基板を加熱し、半導体チップの裏面より
圧力と超音波を付加することによって、配線基板の電極
がそのまま直接、半導体チップのバンプとボンディング
することができ、かつフラックスなしでボンディングで
きる。したがって、簡略な工程によって低コストで精度
のよいボンディングが可能と々す、その実用的効果は犬
なるものがある。
第１図は本発明のボンディング方法を採用した装置の一
実施例を示す断面図、第２図は従来例の断面図である。 １・・・・・・半導体チップ、２・・・・・・アルミニ
ウム電極、３・・・・・・バリアメタル、４・・・・・
・バリアメタル、５・・・・・バリアメタル、ｅ・・・
・・・バンプ、了・・・・・・吸着溝、８・・・・・・
ツール、９・・・・・・テーブル、１０・・・・・・配
線基板、１１・・・・・・配線基板上の電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１０
１５ ｆＯ′−／
実施例を示す断面図、第２図は従来例の断面図である。 １・・・・・・半導体チップ、２・・・・・・アルミニ
ウム電極、３・・・・・・バリアメタル、４・・・・・
・バリアメタル、５・・・・・バリアメタル、ｅ・・・
・・・バンプ、了・・・・・・吸着溝、８・・・・・・
ツール、９・・・・・・テーブル、１０・・・・・・配
線基板、１１・・・・・・配線基板上の電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１０
１５ ｆＯ′−／
Claims (1)
- 半導体チップと前記半導体チップの電極部に対応する配
線パターンを有する基板とを接続する方法であり、前記
半導体チップの電極部にバンプを形成する工程と、加熱
したテーブル上に載置された前記基板上の配線パターン
と前記バンプとを位置合わせする工程と、前記半導体チ
ップの裏面より圧力と超音波を付加しながら前記バンプ
と配線パターンとを接合する工程からなるフリップチッ
プボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12290287A JPS63288031A (ja) | 1987-05-20 | 1987-05-20 | フリップチップボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12290287A JPS63288031A (ja) | 1987-05-20 | 1987-05-20 | フリップチップボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63288031A true JPS63288031A (ja) | 1988-11-25 |
Family
ID=14847443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12290287A Pending JPS63288031A (ja) | 1987-05-20 | 1987-05-20 | フリップチップボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63288031A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| JP2000164630A (ja) * | 1998-11-26 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法及び電子部品実装基板 |
| EP1209736A2 (en) * | 2000-11-17 | 2002-05-29 | Sony Corporation | Semiconductor device and method of fabricating semiconductor device |
| EP1458018A1 (en) * | 2003-03-10 | 2004-09-15 | Murata Manufacturing Co., Ltd. | Electronic component device and manufacturing method therefor |
| JP2009038402A (ja) * | 2008-11-10 | 2009-02-19 | Panasonic Corp | 部品の実装装置 |
| JP2020004793A (ja) * | 2018-06-26 | 2020-01-09 | 東洋アルミニウム株式会社 | フリップチップ半導体が実装された構造体及びその製造方法 |
-
1987
- 1987-05-20 JP JP12290287A patent/JPS63288031A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| US6163463A (en) * | 1996-12-06 | 2000-12-19 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection |
| JP2000164630A (ja) * | 1998-11-26 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法及び電子部品実装基板 |
| EP1209736A2 (en) * | 2000-11-17 | 2002-05-29 | Sony Corporation | Semiconductor device and method of fabricating semiconductor device |
| EP1209736A3 (en) * | 2000-11-17 | 2002-07-24 | Sony Corporation | Semiconductor device and method of fabricating semiconductor device |
| EP1458018A1 (en) * | 2003-03-10 | 2004-09-15 | Murata Manufacturing Co., Ltd. | Electronic component device and manufacturing method therefor |
| US6933615B2 (en) | 2003-03-10 | 2005-08-23 | Murata Manufacturing Co., Ltd. | Electronic component device and manufacturing method therefor |
| JP2009038402A (ja) * | 2008-11-10 | 2009-02-19 | Panasonic Corp | 部品の実装装置 |
| JP2020004793A (ja) * | 2018-06-26 | 2020-01-09 | 東洋アルミニウム株式会社 | フリップチップ半導体が実装された構造体及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| JPS63119552A (ja) | Ｌｓｉチツプ | |
| JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
| JPS63288031A (ja) | フリップチップボンディング方法 | |
| JP2910397B2 (ja) | 半田接続方法 | |
| US6763585B2 (en) | Method for producing micro bump | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JPS601849A (ja) | 電子部品の接続方法 | |
| JPS6290957A (ja) | 半導体装置の製造方法 | |
| JPH03218645A (ja) | 半導体装置の実装方法 | |
| JPS59148352A (ja) | 半導体装置の電極形成方法 | |
| JP2674786B2 (ja) | Ｉｃの実装方法および実装装置 | |
| JPH0366130A (ja) | バンプ形成方法 | |
| JPH02174233A (ja) | Ｉｃチップの金属突起形成方法 | |
| JPH09181491A (ja) | 半導体装置の実装方法及び実装構造 | |
| JP2737156B2 (ja) | バンプ形成方法 | |
| JP3267422B2 (ja) | バンプ転写体および半導体集積回路装置の製造方法 | |
| JP2629216B2 (ja) | 半導体の組立方法 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ | |
| JP2003347336A (ja) | 電子部品の実装方法 | |
| JPS639136A (ja) | 半導体素子の突起電極形成方法 | |
| JPH01143291A (ja) | 電子部品の導電性ペースト塗布装置 | |
| JPS63304648A (ja) | バンプ形成方法 | |
| JPH05174878A (ja) | フリップチップ接合方法 | |
| JPS6085545A (ja) | 半導体素子への突起電極形成方法 |