JPH02174233A - Icチップの金属突起形成方法 - Google Patents
Icチップの金属突起形成方法Info
- Publication number
- JPH02174233A JPH02174233A JP63327973A JP32797388A JPH02174233A JP H02174233 A JPH02174233 A JP H02174233A JP 63327973 A JP63327973 A JP 63327973A JP 32797388 A JP32797388 A JP 32797388A JP H02174233 A JPH02174233 A JP H02174233A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bump
- substrate
- forming
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 title claims description 20
- 229910052751 metal Inorganic materials 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000007747 plating Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 19
- 238000009713 electroplating Methods 0.000 abstract description 3
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、ICチップの電極パッドの部分にAu等の
金属突起(バンブ)を形成する方法の改良に関する。
金属突起(バンブ)を形成する方法の改良に関する。
(従来の技術)
周知のように、フリップチップ方式あるいはフィルムキ
ャリア方式などで実装される半導体ICチップには、A
1等からなる電極パッドにバンブというAu等の金属突
起が形成され、このバンブを介して回路基板やフィルム
キャリアにボンディングされる。従来、次のような方法
でICチップの電極パッドにバンブを形成していた。
ャリア方式などで実装される半導体ICチップには、A
1等からなる電極パッドにバンブというAu等の金属突
起が形成され、このバンブを介して回路基板やフィルム
キャリアにボンディングされる。従来、次のような方法
でICチップの電極パッドにバンブを形成していた。
ICチップの電極パッドは、チップ表面を被覆する保護
膜の窓孔部分に露出している。ここにバンブを形成する
には、まず電極パッドが配列されたチップ表面の保護膜
の上にバリアメタルと呼ぶ多層金属膜を蒸着により形成
する。次に多層金属膜の上に感光性樹脂を塗布し、フォ
トリソグラフィにより電極パッドに対応する部分の樹脂
膜を除去する。この樹脂膜パターンをめっき用マスクと
し、前記多層金属膜をマイナス電極として電解めっきを
行ない、マスクの窓の部分の多層金属膜にAuバンブを
形成する 次に前記めっき用マスクを除去し、新たに第2の感光性
樹脂を塗布し、フォトリソグラフィにより前記バンブの
周辺のみに樹脂膜を残す。この樹脂パターンをエツチン
グ用マスクとし、これに覆われていない部分の前記多層
金属膜を除去し、その後エツチング用マスクも除去する
。
膜の窓孔部分に露出している。ここにバンブを形成する
には、まず電極パッドが配列されたチップ表面の保護膜
の上にバリアメタルと呼ぶ多層金属膜を蒸着により形成
する。次に多層金属膜の上に感光性樹脂を塗布し、フォ
トリソグラフィにより電極パッドに対応する部分の樹脂
膜を除去する。この樹脂膜パターンをめっき用マスクと
し、前記多層金属膜をマイナス電極として電解めっきを
行ない、マスクの窓の部分の多層金属膜にAuバンブを
形成する 次に前記めっき用マスクを除去し、新たに第2の感光性
樹脂を塗布し、フォトリソグラフィにより前記バンブの
周辺のみに樹脂膜を残す。この樹脂パターンをエツチン
グ用マスクとし、これに覆われていない部分の前記多層
金属膜を除去し、その後エツチング用マスクも除去する
。
以上の工程により、ICチップの電極パッドの上に多層
金属膜を介してAuバンブが形成される。
金属膜を介してAuバンブが形成される。
(発明が解決しようとする課題)
前述した従来のバンブ形成方法は非常に工程が複雑であ
って高価な製造設備を必要とし、しかも歩留りも悪く、
バンブ付ICチップとしての価格が高くなってしまう。
って高価な製造設備を必要とし、しかも歩留りも悪く、
バンブ付ICチップとしての価格が高くなってしまう。
特に、めっきによりバンブを形成する際のマイナス電極
となる前記多層金属膜を形成し、しかも不要になった多
層金属膜を除去するという点が工程を複雑にし製造価格
を引き上げている。
となる前記多層金属膜を形成し、しかも不要になった多
層金属膜を除去するという点が工程を複雑にし製造価格
を引き上げている。
また、前記の方法によってバンブ付ICチップを製造し
ているのはICメーカー側であり、バンブのついていな
い一般的なICチップを購入して使用するユーザーの側
では前記バンブ形成方法を実施するのは非常に困難であ
る。
ているのはICメーカー側であり、バンブのついていな
い一般的なICチップを購入して使用するユーザーの側
では前記バンブ形成方法を実施するのは非常に困難であ
る。
この発明は前述した従来の問題点に鑑みてなされたもの
で、その目的は、バンブのついていない一般的なICチ
ップを購入して使用するユーザー側でも簡単に実施でき
るようなバンブ形成方法を提供することにある。
で、その目的は、バンブのついていない一般的なICチ
ップを購入して使用するユーザー側でも簡単に実施でき
るようなバンブ形成方法を提供することにある。
(課題を解決するための手段)
この発明によるICチップのバンプ形成方法は、ICチ
ップの電極パッドと同じパターンの窓があるめっき用マ
スクを導電層の表面に形成してなる転写用金属突起形成
基板を設け、この基板の前記マスクの窓の部分にめっき
により金属突起を形成し、そのあと前記ICチップを前
記基板上に位置決めして重ね、前記金属突起を前記IC
チップの電極チップに接合させた状態で前記ICチップ
を前記基板上から分離するようにしたものである。
ップの電極パッドと同じパターンの窓があるめっき用マ
スクを導電層の表面に形成してなる転写用金属突起形成
基板を設け、この基板の前記マスクの窓の部分にめっき
により金属突起を形成し、そのあと前記ICチップを前
記基板上に位置決めして重ね、前記金属突起を前記IC
チップの電極チップに接合させた状態で前記ICチップ
を前記基板上から分離するようにしたものである。
(作 用)
バンブはまず前記基板上にICチップの電極パッドと同
じパターンで形成され、その後ICチップの電極パッド
側に転写される。
じパターンで形成され、その後ICチップの電極パッド
側に転写される。
(実 施 例)
第1図は転写用バンブ形成基板を示している。
同図において1はガラス基板、2はガラス基板1の表面
に全面的に形成された導電膜、3は導電膜2の上に形成
されためっき用マスクである。導電膜2の材料は表面の
平滑性が高いT i / P tあるいはCr / I
T O等がよい。めっき用マスク3は、導電膜2の上
にSLO□膜を形成するとともに、フォトリソグラフィ
により所定パターンで窓3aを形成したものである。め
っき用マスク3の窓3aのパターンは、第4図に示すI
Cチップ4の電極パッド5の配列パターンと同じである
。
に全面的に形成された導電膜、3は導電膜2の上に形成
されためっき用マスクである。導電膜2の材料は表面の
平滑性が高いT i / P tあるいはCr / I
T O等がよい。めっき用マスク3は、導電膜2の上
にSLO□膜を形成するとともに、フォトリソグラフィ
により所定パターンで窓3aを形成したものである。め
っき用マスク3の窓3aのパターンは、第4図に示すI
Cチップ4の電極パッド5の配列パターンと同じである
。
前述の転写用バンブ形成基板を用い、第2図に示すよう
に、導電膜2をマイナス電極として電解めっきを行ない
、めっき用マスク3の窓3aの部分にAuバンブ6を形
成する。
に、導電膜2をマイナス電極として電解めっきを行ない
、めっき用マスク3の窓3aの部分にAuバンブ6を形
成する。
次に前記ICチップ4の電極パッド5の配列面側を前記
基板上に位置決めして重ね、基板上のバンブ6の上部に
ICチップ4の電極パッド5を当接させる。その状態で
熱圧着あるいは超音波ボンディングにより電極パッド5
とバンブ6とを接合する。
基板上に位置決めして重ね、基板上のバンブ6の上部に
ICチップ4の電極パッド5を当接させる。その状態で
熱圧着あるいは超音波ボンディングにより電極パッド5
とバンブ6とを接合する。
その状態で第3図に示すようにICチップ4を前記基板
1上から分離すると、Auバンブ6は基板1の導電膜2
から剥離し、ICチップ4の側に付着したままとなる。
1上から分離すると、Auバンブ6は基板1の導電膜2
から剥離し、ICチップ4の側に付着したままとなる。
このようにバンブ6が剥離しやすい導電膜2の材料を選
んでいる。
んでいる。
(発明の効果)
以上詳細に説明したように、この発明の方法によれば、
めっき用マスクを導電層の表面に形成しただけの極めて
簡単な転写用バンブ形成基板を用い、この基板側にメツ
キによりバンブを形成し、その後基板上のバンブをIC
チップの側に転写することでICチップの電極パッドに
バンブを形成するものであるから、従来の方法に比べて
工程は著しく簡単であり、また高価で高級な製造設備も
不必要である。従ってバンブのついていない一般的なI
Cチップを購入して使用するユーザー側において、本発
明の方法により容具にバンブ付ICチップを得ることが
でき、フリップチップ方式あるいはフィルムキャリア方
式のIC実装を簡単に行なうことができる。
めっき用マスクを導電層の表面に形成しただけの極めて
簡単な転写用バンブ形成基板を用い、この基板側にメツ
キによりバンブを形成し、その後基板上のバンブをIC
チップの側に転写することでICチップの電極パッドに
バンブを形成するものであるから、従来の方法に比べて
工程は著しく簡単であり、また高価で高級な製造設備も
不必要である。従ってバンブのついていない一般的なI
Cチップを購入して使用するユーザー側において、本発
明の方法により容具にバンブ付ICチップを得ることが
でき、フリップチップ方式あるいはフィルムキャリア方
式のIC実装を簡単に行なうことができる。
第1図はこの発明による転写用バンブ形成基板の構成図
、第2図、第3図、第4図は本発明の一実施例によるバ
ンブ形成方法の工程図、第5図はバンブのついていない
ICチップの概略図である。 1・・・・・・ガラス基板 2・・・・・・導電
膜3・・・・・・めっき用マスク 3a・・・窓4・
・・・・・ICチップ 5・・・・・・電極パッ
ド6・・・・・・バンブ(金属突起)
、第2図、第3図、第4図は本発明の一実施例によるバ
ンブ形成方法の工程図、第5図はバンブのついていない
ICチップの概略図である。 1・・・・・・ガラス基板 2・・・・・・導電
膜3・・・・・・めっき用マスク 3a・・・窓4・
・・・・・ICチップ 5・・・・・・電極パッ
ド6・・・・・・バンブ(金属突起)
Claims (1)
- (1)ICチップの電極パッドと同じパターンの窓があ
るめっき用マスクを導電層の表面に形成してなる転写用
金属突起形成基板を設け、この基板の前記マスクの窓の
部分にめっきにより金属突起を形成し、そのあと前記I
Cチップを前記基板上に位置決めして重ね、前記金属突
起を前記ICチップの電極チップに接合させた状態で前
記ICチップを前記基板上から分離するようにしたIC
チップの金属突起形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63327973A JPH02174233A (ja) | 1988-12-27 | 1988-12-27 | Icチップの金属突起形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63327973A JPH02174233A (ja) | 1988-12-27 | 1988-12-27 | Icチップの金属突起形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02174233A true JPH02174233A (ja) | 1990-07-05 |
Family
ID=18205082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63327973A Pending JPH02174233A (ja) | 1988-12-27 | 1988-12-27 | Icチップの金属突起形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02174233A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429323A (ja) * | 1990-05-24 | 1992-01-31 | Matsushita Electric Ind Co Ltd | 金属突起の形成方法及びその転写方法 |
JPH04359440A (ja) * | 1991-06-05 | 1992-12-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置の駆動電極接続方法 |
US5456003A (en) * | 1992-06-18 | 1995-10-10 | Matsushita Electric Industrial Co., Ltd. | Method for packaging a semiconductor device having projected electrodes |
US6969905B2 (en) | 2000-06-27 | 2005-11-29 | Infineon Technologies Ag | Leadframe for semiconductor chips and electronic devices and production methods for a leadframe and for electronic devices |
-
1988
- 1988-12-27 JP JP63327973A patent/JPH02174233A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429323A (ja) * | 1990-05-24 | 1992-01-31 | Matsushita Electric Ind Co Ltd | 金属突起の形成方法及びその転写方法 |
JPH04359440A (ja) * | 1991-06-05 | 1992-12-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置の駆動電極接続方法 |
US5456003A (en) * | 1992-06-18 | 1995-10-10 | Matsushita Electric Industrial Co., Ltd. | Method for packaging a semiconductor device having projected electrodes |
US6969905B2 (en) | 2000-06-27 | 2005-11-29 | Infineon Technologies Ag | Leadframe for semiconductor chips and electronic devices and production methods for a leadframe and for electronic devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6001493A (en) | Substrate for transferring bumps and method of use | |
JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
JP2000031185A (ja) | 半導体装置の製造方法 | |
JPH0974098A (ja) | 半導体チップのボンディング方法 | |
JPH06326111A (ja) | 半導体素子のバンプ形成方法 | |
JPH02174233A (ja) | Icチップの金属突起形成方法 | |
JPS5817630A (ja) | 集回路用のテ−プ自動ボンデイング | |
JPH0430542A (ja) | 電子装置 | |
TWI258210B (en) | Method for wafer level package of sensor chip | |
JPH0230579B2 (ja) | Handotaishusekikairosochi | |
JP2674786B2 (ja) | Icの実装方法および実装装置 | |
JPS62287647A (ja) | 半導体チツプの接続バンプ | |
JPH10209154A (ja) | 半導体装置 | |
JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
EP0758146A3 (en) | Flip chip semiconductor device | |
JPS5824014B2 (ja) | 実装体の製造方法 | |
JPS6091656A (ja) | 半導体装置の製造方法 | |
JP3267422B2 (ja) | バンプ転写体および半導体集積回路装置の製造方法 | |
JPH02143530A (ja) | 半導体装置の製造方法 | |
JP3614829B2 (ja) | チップサイズパッケージ | |
JPH0855873A (ja) | 電子組立体及び処理方法 | |
JPH0366130A (ja) | バンプ形成方法 | |
JPH09172019A (ja) | 下地電極の形成方法 | |
JPS639136A (ja) | 半導体素子の突起電極形成方法 |