JPH10209154A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10209154A JPH10209154A JP841897A JP841897A JPH10209154A JP H10209154 A JPH10209154 A JP H10209154A JP 841897 A JP841897 A JP 841897A JP 841897 A JP841897 A JP 841897A JP H10209154 A JPH10209154 A JP H10209154A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- chip
- resin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
(57)【要約】
【課題】 ポリイミド表面の耐電圧劣化が無く、信頼性
の高い実装が可能となるバンプを備えた半導体装置を提
供する。 【解決手段】 入出力端子にハンダバンプ７を備えた半
導体装置において、チップに形成される素子保護用ポリ
イミド樹脂膜４と、このポリイミド樹脂膜４上に入出力
端子周辺を除く全面に被覆される金属膜５を設ける。
の高い実装が可能となるバンプを備えた半導体装置を提
供する。 【解決手段】 入出力端子にハンダバンプ７を備えた半
導体装置において、チップに形成される素子保護用ポリ
イミド樹脂膜４と、このポリイミド樹脂膜４上に入出力
端子周辺を除く全面に被覆される金属膜５を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に、バンプを備えた半導体装置の構造に関するも
のである。
り、特に、バンプを備えた半導体装置の構造に関するも
のである。
【０００２】
【従来の技術】従来のＬＳＩは回路の保護のため、Ｓｉ
Ｏ2 とＳｉ3 Ｎ4 の複合層が形成されている。さらに、
トランスファーモールド等のパッケージ加工した際の物
理的ダメージを緩和させるため、ポリイミド樹脂を塗布
した構造となっている。また、近年は、ＬＳＩの入出力
端子の増加に伴い、実装方法をベアチップにバンプを設
け、フェイスダウンにより基板に搭載するフリップチッ
プ実装方法が行われるようになってきた。
Ｏ2 とＳｉ3 Ｎ4 の複合層が形成されている。さらに、
トランスファーモールド等のパッケージ加工した際の物
理的ダメージを緩和させるため、ポリイミド樹脂を塗布
した構造となっている。また、近年は、ＬＳＩの入出力
端子の増加に伴い、実装方法をベアチップにバンプを設
け、フェイスダウンにより基板に搭載するフリップチッ
プ実装方法が行われるようになってきた。
【０００３】
【発明が解決しようとする課題】しかしながら、以上述
べた従来のＬＳＩの構造において、フリップチップ実装
を代表とするベアチップ実装では、ポリイミド樹脂の吸
水率が高く、長期的に耐電圧が劣化し、信頼性が悪くな
るといった欠点があった。また、ポリイミド樹脂膜が無
いチップでは、実装した後に樹脂を注入する際、エポキ
シ樹脂中のシリカ粒子によって表面に傷が付くといった
問題があった。
べた従来のＬＳＩの構造において、フリップチップ実装
を代表とするベアチップ実装では、ポリイミド樹脂の吸
水率が高く、長期的に耐電圧が劣化し、信頼性が悪くな
るといった欠点があった。また、ポリイミド樹脂膜が無
いチップでは、実装した後に樹脂を注入する際、エポキ
シ樹脂中のシリカ粒子によって表面に傷が付くといった
問題があった。
【０００４】一方、チップにバンプを形成する上では、
ポリイミドは絶縁物なので表面が帯電しやすいため、バ
ンプ製造工程を経ると、埃・異物・汚れ等がポリイミド
表面に多数付着する問題点があり、チップの歩留まりが
低下してしまうという問題があった。本発明は、上記問
題点を除去し、ポリイミド表面の耐電圧劣化が無く、信
頼性の高い実装が可能となる半導体装置を提供すること
を目的とする。
ポリイミドは絶縁物なので表面が帯電しやすいため、バ
ンプ製造工程を経ると、埃・異物・汚れ等がポリイミド
表面に多数付着する問題点があり、チップの歩留まりが
低下してしまうという問題があった。本発明は、上記問
題点を除去し、ポリイミド表面の耐電圧劣化が無く、信
頼性の高い実装が可能となる半導体装置を提供すること
を目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体装置において、チップに形成される素子保
護用ポリイミド樹脂膜と、このポリイミド樹脂膜上に入
出力端子周辺を除く全面に被覆される金属膜を具備する
ようにしたものである。
成するために、 〔１〕半導体装置において、チップに形成される素子保
護用ポリイミド樹脂膜と、このポリイミド樹脂膜上に入
出力端子周辺を除く全面に被覆される金属膜を具備する
ようにしたものである。
【０００６】このように、ベアチップ実装で使用しても
ポリイミド樹脂膜上に金属被覆が形成されているので、
ポリイミド樹脂膜表面の耐電圧劣化が無く、信頼性の高
い実装が可能となる。 〔２〕上記〔１〕記載の半導体装置において、前記金属
膜にＣｒ、Ｔｉの単体膜もしくは複合膜を用いるように
したものである。
ポリイミド樹脂膜上に金属被覆が形成されているので、
ポリイミド樹脂膜表面の耐電圧劣化が無く、信頼性の高
い実装が可能となる。 〔２〕上記〔１〕記載の半導体装置において、前記金属
膜にＣｒ、Ｔｉの単体膜もしくは複合膜を用いるように
したものである。
【０００７】Ｃｒ、Ｔｉ等の金属は樹脂との密着強度が
ポリイミド表面に比べて強く、チップを固定した際、十
分な強度を有する。また、金属被覆を行っているので、
ポリイミド樹脂膜がむき出しになったものに比べて、埃
・異物・汚れ等が減り、チップの歩留まりが向上する。
ポリイミド表面に比べて強く、チップを固定した際、十
分な強度を有する。また、金属被覆を行っているので、
ポリイミド樹脂膜がむき出しになったものに比べて、埃
・異物・汚れ等が減り、チップの歩留まりが向上する。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の実施
例を示すバンプを備えた半導体装置のパッド部の拡大断
面図、図２はその半導体装置の断面図である。これらの
図に示すように、シリコンウエハ１には入出力用のＡｌ
パッド２上にパッシベーション膜３が形成され、そのパ
ッシベーション膜３にビアホールが形成されている。更
に、この上にポリイミド樹脂膜４が形成され、更に、金
属（Ｃｒ、Ｔｉ等）膜５がＡｌパッド２と接続されるよ
うに形成され、その金属膜５はハンダバンプ７の周辺を
エッチングして、各パッド間を絶縁する。絶縁されたパ
ッドにはバリアメタル６とハンダバンプ７が形成されて
いる。
て図面を参照して詳細に説明する。図１は本発明の実施
例を示すバンプを備えた半導体装置のパッド部の拡大断
面図、図２はその半導体装置の断面図である。これらの
図に示すように、シリコンウエハ１には入出力用のＡｌ
パッド２上にパッシベーション膜３が形成され、そのパ
ッシベーション膜３にビアホールが形成されている。更
に、この上にポリイミド樹脂膜４が形成され、更に、金
属（Ｃｒ、Ｔｉ等）膜５がＡｌパッド２と接続されるよ
うに形成され、その金属膜５はハンダバンプ７の周辺を
エッチングして、各パッド間を絶縁する。絶縁されたパ
ッドにはバリアメタル６とハンダバンプ７が形成されて
いる。
【０００９】続いて、本発明の実施例を示すバンプを備
えた半導体装置の製造方法について図３〜図４を参照し
ながら説明する。図３は本発明の実施例を示すバンプを
備えた半導体装置の製造工程断面図（その１）、図４は
本発明の実施例を示すバンプを備えた半導体装置の製造
工程断面図（その２）、図５は本発明の実施例を示すバ
ンプを備えた半導体装置の製造工程断面図（その３）で
ある。
えた半導体装置の製造方法について図３〜図４を参照し
ながら説明する。図３は本発明の実施例を示すバンプを
備えた半導体装置の製造工程断面図（その１）、図４は
本発明の実施例を示すバンプを備えた半導体装置の製造
工程断面図（その２）、図５は本発明の実施例を示すバ
ンプを備えた半導体装置の製造工程断面図（その３）で
ある。
【００１０】（１）まず、図３（ａ）に示すように、ウ
エハ１上にＡｌパッド２を形成し、その上にパッシベー
ション膜３を形成する。そのパッシベーション膜３には
ビアホールが形成されている。更に、この上にポリイミ
ド樹脂膜４を形成する。そのポリイミド樹脂膜４にもビ
アホールが形成されており、その上に、スパッタ法でＣ
ｒ、Ｔｉの単体膜もしくは複合膜からなるＣｒ、Ｔｉ膜
５を成膜する。
エハ１上にＡｌパッド２を形成し、その上にパッシベー
ション膜３を形成する。そのパッシベーション膜３には
ビアホールが形成されている。更に、この上にポリイミ
ド樹脂膜４を形成する。そのポリイミド樹脂膜４にもビ
アホールが形成されており、その上に、スパッタ法でＣ
ｒ、Ｔｉの単体膜もしくは複合膜からなるＣｒ、Ｔｉ膜
５を成膜する。
【００１１】（２）次いで、図３（ｂ）に示すように、
レジスト１１を塗布し、Ｃｒ、Ｔｉ膜５のエッチング用
レジストパターンを形成する。 （３）次に、図３（ｃ）に示すように、フォトリソ工程
を経てＣｒ、Ｔｉ膜５のパッド部の周りをエッチングす
る。 （４）次に、図３（ｄ）に示すように、めっき電極膜１
２をスパッタ法で成膜する。
レジスト１１を塗布し、Ｃｒ、Ｔｉ膜５のエッチング用
レジストパターンを形成する。 （３）次に、図３（ｃ）に示すように、フォトリソ工程
を経てＣｒ、Ｔｉ膜５のパッド部の周りをエッチングす
る。 （４）次に、図３（ｄ）に示すように、めっき電極膜１
２をスパッタ法で成膜する。
【００１２】（５）次に、図４（ａ）に示すように、レ
ジスト１３を塗布し、フォトリソ工程を経て、めっき用
パターンを形成する。 （６）次いで、図４（ｂ）に示すように、バリアメタル
６、ハンダ７´を順次めっきする。 （７）次いで、図４（ｃ）に示すように、めっき電極膜
１２、レジスト１３をエッチングする。
ジスト１３を塗布し、フォトリソ工程を経て、めっき用
パターンを形成する。 （６）次いで、図４（ｂ）に示すように、バリアメタル
６、ハンダ７´を順次めっきする。 （７）次いで、図４（ｃ）に示すように、めっき電極膜
１２、レジスト１３をエッチングする。
【００１３】（８）次いで、図５（ａ）に示すように、
フラックス１４を塗布し、加熱してハンダ７´を溶融す
る。 （９）次に、フラックス１４を洗浄し、図５（ｂ）に示
すように、ハンダバンプ７を形成し、スクライブライン
に沿ってダイシングしてチップ毎に切り分ける。
フラックス１４を塗布し、加熱してハンダ７´を溶融す
る。 （９）次に、フラックス１４を洗浄し、図５（ｂ）に示
すように、ハンダバンプ７を形成し、スクライブライン
に沿ってダイシングしてチップ毎に切り分ける。
【００１４】上記したように、本発明の実施例によれ
ば、ベアチップ実装で使用してもポリイミド樹脂膜上に
金属被覆が形成されているので、ポリイミド表面の耐電
圧劣化が無く、信頼性の高い実装が可能となる。更に、
Ｃｒ、Ｔｉ等の金属は樹脂との密着強度がポリイミド表
面に比べて強く、チップを固定した際、十分な強度を有
する。また、金属被覆を行っているので、ポリイミド樹
脂膜がむき出しなったものに比べて、埃・異物・汚れ等
が減り、チップの歩留まりが向上する。
ば、ベアチップ実装で使用してもポリイミド樹脂膜上に
金属被覆が形成されているので、ポリイミド表面の耐電
圧劣化が無く、信頼性の高い実装が可能となる。更に、
Ｃｒ、Ｔｉ等の金属は樹脂との密着強度がポリイミド表
面に比べて強く、チップを固定した際、十分な強度を有
する。また、金属被覆を行っているので、ポリイミド樹
脂膜がむき出しなったものに比べて、埃・異物・汚れ等
が減り、チップの歩留まりが向上する。
【００１５】なお、上記実施例ではハンダバンプに関し
て説明したが、金バンプに関しても利用可能である。ま
た、上記実施例ではフリップチップ実装に関して説明し
たが、ワイヤーボンディング・ＴＡＢ等でも、ポリイミ
ド樹脂の膜が形成されているものに関しては同様の効果
が得られることは言うまでもない。また、上記実施例で
は、金属膜での被覆をしたが、ＣｒＯ等の酸化物・Ｎｉ
・Ｃｒ等の抵抗膜を用いることができる。
て説明したが、金バンプに関しても利用可能である。ま
た、上記実施例ではフリップチップ実装に関して説明し
たが、ワイヤーボンディング・ＴＡＢ等でも、ポリイミ
ド樹脂の膜が形成されているものに関しては同様の効果
が得られることは言うまでもない。また、上記実施例で
は、金属膜での被覆をしたが、ＣｒＯ等の酸化物・Ｎｉ
・Ｃｒ等の抵抗膜を用いることができる。
【００１６】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００１７】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、ベアチップ実装で
使用してもポリイミド樹脂膜上に金属被覆が形成されて
いるので、ポリイミド表面の耐電圧劣化が無く、信頼性
の高い実装が可能となる。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、ベアチップ実装で
使用してもポリイミド樹脂膜上に金属被覆が形成されて
いるので、ポリイミド表面の耐電圧劣化が無く、信頼性
の高い実装が可能となる。
【００１８】（２）請求項２記載の発明によれば、Ｃ
ｒ、Ｔｉ等の金属は、樹脂との密着強度がポリイミド表
面に比べて強く、チップを固定した際、十分な強度を有
する。また、金属被覆を行っているので、ポリイミド樹
脂膜をむき出しにしたもの比べて埃・異物・汚れ等が減
り、チップの歩留まりが向上する。
ｒ、Ｔｉ等の金属は、樹脂との密着強度がポリイミド表
面に比べて強く、チップを固定した際、十分な強度を有
する。また、金属被覆を行っているので、ポリイミド樹
脂膜をむき出しにしたもの比べて埃・異物・汚れ等が減
り、チップの歩留まりが向上する。
【図１】本発明の実施例を示す半導体装置のパッド部の
拡大断面図である。
拡大断面図である。
【図２】本発明の実施例を示す半導体装置の断面図であ
る。
る。
【図３】本発明の実施例を示す半導体装置の製造工程断
面図（その１）である。
面図（その１）である。
【図４】本発明の実施例を示す半導体装置の製造工程断
面図（その２）である。
面図（その２）である。
【図５】本発明の実施例を示す半導体装置の製造工程断
面図（その３）である。
面図（その３）である。
１ シリコンウエハ ２ 入出力用のＡｌパッド ３ パッシベーション膜 ４ ポリイミド樹脂膜 ５ 金属膜（Ｃｒ、Ｔｉ等） ６ バリアメタル ７ ハンダバンプ ７´ ハンダ １１，１３ レジスト １２ めっき電極膜 １４ フラックス
Claims (2)
- 【請求項１】（ａ）チップに形成される素子保護用ポリ
イミド樹脂膜と、（ｂ）該ポリイミド樹脂膜上に入出力
端子周辺を除く全面に被覆される金属膜を具備すること
を特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、前
記金属膜にＣｒ、Ｔｉの単体膜もしくは複合膜を用いる
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP841897A JPH10209154A (ja) | 1997-01-21 | 1997-01-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP841897A JPH10209154A (ja) | 1997-01-21 | 1997-01-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209154A true JPH10209154A (ja) | 1998-08-07 |
Family
ID=11692590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP841897A Withdrawn JPH10209154A (ja) | 1997-01-21 | 1997-01-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209154A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0999588A3 (en) * | 1998-11-06 | 2003-01-08 | Sony Corporation | Semiconductor device and method for assembling the same |
| DE10146353A1 (de) * | 2001-09-20 | 2003-04-30 | Advanced Micro Devices Inc | Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben |
| KR100388288B1 (ko) * | 1999-08-24 | 2003-06-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 제조 방법 |
| JP2004501504A (ja) * | 2000-04-18 | 2004-01-15 | モトローラ・インコーポレイテッド | 相互接続構造を形成するための方法及び装置 |
-
1997
- 1997-01-21 JP JP841897A patent/JPH10209154A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0999588A3 (en) * | 1998-11-06 | 2003-01-08 | Sony Corporation | Semiconductor device and method for assembling the same |
| KR100388288B1 (ko) * | 1999-08-24 | 2003-06-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 제조 방법 |
| JP2004501504A (ja) * | 2000-04-18 | 2004-01-15 | モトローラ・インコーポレイテッド | 相互接続構造を形成するための方法及び装置 |
| DE10146353A1 (de) * | 2001-09-20 | 2003-04-30 | Advanced Micro Devices Inc | Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben |
| US6639314B2 (en) | 2001-09-20 | 2003-10-28 | Advanced Micro Devices, Inc. | Solder bump structure and a method of forming the same |
| DE10146353B4 (de) * | 2001-09-20 | 2007-08-16 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
| KR940008327B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| US6492200B1 (en) | Semiconductor chip package and fabrication method thereof | |
| US6046101A (en) | Passivation technology combining improved adhesion in passivation and a scribe street without passivation | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| US8963314B2 (en) | Packaged semiconductor product and method for manufacture thereof | |
| US20090140401A1 (en) | System and Method for Improving Reliability of Integrated Circuit Packages | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| US20050093170A1 (en) | Integrated interconnect package | |
| JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
| JPH10209154A (ja) | 半導体装置 | |
| JP4722690B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
| JP2003007908A (ja) | ウェハーレベルチップスケールパッケージ及びその製造方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JP3722784B2 (ja) | 半導体装置 | |
| JP3967293B2 (ja) | 半導体装置 | |
| KR100233866B1 (ko) | 풀립칩용 반도체 칩의 구조와 그 제조 방법 | |
| JP3514149B2 (ja) | 突起電極形成方法 | |
| KR20010068593A (ko) | 웨이퍼 레벨 패키지 | |
| JPH07326709A (ja) | マルチチップ半導体パッケージ及びその製造方法 | |
| KR20060074090A (ko) | 플립 칩 패키지의 범프 형성방법 | |
| JP2001110834A (ja) | フリップチップ型半導体装置とその製造方法 | |
| JPH0864631A (ja) | ボンディングパッド | |
| KR20000075048A (ko) | 웨이퍼 레벨에서의 적층 칩 패키지 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |