DE10146353A1 - Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben - Google Patents

Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben

Info

Publication number
DE10146353A1
DE10146353A1 DE10146353A DE10146353A DE10146353A1 DE 10146353 A1 DE10146353 A1 DE 10146353A1 DE 10146353 A DE10146353 A DE 10146353A DE 10146353 A DE10146353 A DE 10146353A DE 10146353 A1 DE10146353 A1 DE 10146353A1
Authority
DE
Germany
Prior art keywords
metal film
metal
opening
solder bump
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10146353A
Other languages
English (en)
Other versions
DE10146353B4 (de
Inventor
Mathias Boettcher
Gisela Schammler
Frank Kuechenmeister
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10146353A priority Critical patent/DE10146353B4/de
Priority to US10/132,123 priority patent/US6639314B2/en
Publication of DE10146353A1 publication Critical patent/DE10146353A1/de
Application granted granted Critical
Publication of DE10146353B4 publication Critical patent/DE10146353B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben werden beschrieben. Über eine Anschlussfläche werden ein erster und ein zweiter Metallfilm abgeschieden, wobei der zweite Metallfilm vor der Abscheidung eines Lötperlenmaterials strukturiert wird, so dass eine Öffnung ein inneres Gebiet des zweiten Metallfilms von einem äußeren Gebiet des zweiten Metallfilms trennt. Das auf dem inneren Gebiet und zumindest teilweise in der Öffnung abgeschiedene Lötmaterial dient als Ätzstopp für eine nachfolgende Entfernung des äußeren Gebiets.

Description

    Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Herstellung von Verbindungen in integrierten Schaltungen und betrifft insbesondere eine Lötperlenstruktur, die verwendet wird, um einen elektrischen Kontakt zwischen einem Halbleiterchip und der Umgebung bereitzustellen, und betrifft ferner ein Verfahren zur Herstellung einer Lötperlenstruktur.
    • Beschreibung des Stands der Technik
  • Die Nachfrage nach äußerst leistungsfähigen Halbleiterchips ist in den letzten Jahren ständig angestiegen, wobei gleichzeitig die Funktionalität der Schaltung komplexer und der Flächenbetrag pro Chip kleiner geworden ist. Im Allgemeinen erfordert ein Anwachsen der Funktionalität das Bereitstellen einer großen Anzahl einzelner elektronischer Elemente, die elektrisch verbunden werden müssen, um eine Vielzahl funktionaler Einheiten zu bilden. Um Signale auszugeben an und zu empfangen von einer externen Quelle, ist eine geeignete Schnittstelle zwischen dem Chip und der externen Quelle notwendig, die die erforderliche Eingabe/Ausgabe-(I/O)Kapazität bereitstellt. Moderne integrierte Schaltungen (IC), etwa CPUs, müssen daher eine große Anzahl an Kontaktflächen oder Verbindungsflächen auf dem Chip aufweisen, um eine elektrische Verbindung zu peripheren Elementen mittels eines geeignet ausgebildeten Chipgehäuses herzustellen. Somit ist ein wichtiger Aspekt bei der Herstellung von ICs die Bildung von effizienten und zuverlässigen Verbindungen - sowohl elektrisch als auch mechanisch - zwischen den Kontaktflächen und dem Gehäuse.
  • Ein häufig verwendetes Verfahren zum Herstellen von Verbindungen zwischen dem Chip und dem Gehäuse ist das Verdrahtungs-Bonden. In dieser Verbindungs- bzw. Bondtechnik werden elastische Drähte nacheinander von den Anschlussflächen auf der Oberseite der Chips zu den Anschlussdrähten des Gehäuses geführt. Die für das Verdrahtungsbonden verwendeten Materialien sind typischerweise Gold oder Aluminium, da diese Materialien äußerst leitfähig sind und gut an der auf dem Chip und dem Gehäuse ausgebildeten Metallisierungsflächen haften.
  • Die Verwendung flexibler Drähte bringt jedoch gewisse Einschränkungen für die Anwendbarkeit des Verdrahtungsbondens mit sich. Eine dieser Einschränkungen gründet in der Tatsache, dass die Länge eines einzelnen Drahtes auf ungefähr 1-4 mm beschränkt ist, um das Risiko für Kurzschlüsse benachbarter Drähte zu minimieren, da längere Drähte dazu neigen, sich zu verformen oder eine Schleife zu bilden. Somit ist der Ort der Anschlussflächen im Wesentlichen auf den Chiprand beschränkt. Somit erfordert eine große I/O-Kapazität eine große Chipfläche, wodurch das Verdrahtungsbonden als eine wenig attraktive Verbindungstechnik für moderne hochkomplexe ICs erscheint. Ein weiterer Nachteil der Verdrahtungsbondens besteht darin, dass selbst wenn eine Drahtverbindung auf der Aluminiumanschlussfläche gebildet ist, ein relativ großer Bereich der Fläche freigelegt ist und es möglich ist, dass ein beliebiges Material mit dem Aluminium reagiert, da Aluminium ein chemisch reaktives Material ist, das selbst mit reinem Wasser leicht reagiert.
  • Gemäß einem weiteren Verbindungsverfahren, das als automatisches Bandverbinden bzw. Bonden (TAB) bezeichnet wird, werden Anschlussperlen am Rand des Chips gebildet und anschließend mit einer auf einem flexiblen Band gebildeten Verdrahtungsanordnung verbunden. Das auf dem Band ausgebildete Verdrahtungsmuster ersetzt die flexiblen Drähte, die beim Drahtbonden verwendet werden, wodurch somit einige der Nachteile des Drahtbondens vermieden werden.
  • Entsprechend einer weiteren Technik, der sogenannten Flip-Chip-Technik, werden Lötperlen auf Kontaktflächen, die an entsprechenden Stellen über die gesamte Chipoberfläche vorgesehen sind, gebildet. Nach dem erneuten Verflüssigen der Lötperlen zur Schaffung von Lötkugeln, werden diese Lötkugeln in Kontakt gebracht mit einem Gehäuse, einer Platine und dergleichen und dazu ausgerichtet, wobei diese eine Anschlussflächenanordnung aufweisen, die ein Spiegelbild der Chipanschlussflächenanordnung ist. Anschließend werden der Chip und das Gehäuse durch erneutes Verlöten der Lötkugeln aneinander befestigt, um eine elektrisch und mechanisch zuverlässige Verbindung herzustellen.
  • Mit Bezug zu den Fig. 1a-1f wird ein typischer Ablauf nach dem Stand der Technik zum Bilden von Lötperlen gemäß dem Flip-Chip-Verfahren kurz beschrieben. Die Fig. 1a-1f zeigen schematische Querschnittsansichten einer Halbleiterstruktur während diverser Herstellungsstadien, die die Bildung der Lötperlen darstellen.
  • Wie in Fig. 1a gezeigt ist, wird ein Substrat 1, etwa ein Siliziumsubstrat oder ein anderes für die Halbleiter- oder IC-Technologie geeignetes Substrat bereitgestellt und kann diverse Schichten und Strukturen aufweisen, die aktive und passive Halbleitergebiete definieren. Leitungen (nicht gezeigt) in Form dotierter Bereiche oder vergrabener Schichten in dem Substrat 1 sind mit einer Anschlussfläche 4 verbunden, die im Wesentlichen aus Aluminium besteht und in einer Passivierungsschicht mit einer Siliziumdioxidschicht 2 und einer Polyimidschicht 3 gebildet ist. Die Passivierungsschicht 2, 3 bedeckt die Ränder der Anschlussfläche 4.
  • Das Strukturieren der Passivierungsschicht 2, 3 wird durch lithografische Verfahren, die im Stand der Technik bekannt sind, durchgeführt.
  • Wie in Fig. 1b gezeigt ist, ist ein Mehrschichtmetallfilm 5, beispielsweise mit einer Titan/- Wolfram(TiW)schicht, einer Chrom/Kupfer(Cr/Cu)schicht und einer Kupferschicht auf der Passivierungsschicht 2, 3 und der Anschlussfläche 4, beispielsweise mittels Sputterabscheidung, gebildet.
  • Wie in Fig. 1c dargestellt ist, umfasst in einem weiter fortgeschrittenen Herstellungsstadium das Substrat 1 ferner eine Fotolackmaske 6 mit einer Öffnung 7 über der Anschlussfläche 4.
  • Gemäß Fig. 1d umfasst in einem nachfolgenden Herstellungsstadium das Substrat 1 eine Lötmaterialanhäufung bzw. eine Lötperle 8, die beispielsweise Blei (Pb) und Zinn (Sn) aufweist, und die in der Öffnung 7 gebildet ist.
  • Gemäß einem typischen Prozess nach dem Stand der Technik kann die in Fig. 1d dargestellte Struktur mittels des folgenden Prozessablaufes hergestellt werden. Nach Strukturierung der Fotolackmaske 6 wird das Substrat 1 in ein Galvanisierungsbad mit Blei (Pb) und Zinn (Sn) enthaltenden Sulfaten eingetaucht. Das Randgebiet des Substrats 1 wird mit einer von zwei Elektroden verbunden, wohingegen die andere Elektrode in dem Bad in der Nähe des Substrats 1 angeordnet ist. Nach Anlegen einer Spannung an den Elektroden, beispielsweise einer DC-Spannung oder einer gepulsten DC-Spannung, wird ein Stromfluss vom Substratrand zu der Öffnung 7 über den Mehrschichtmetallfilm 5 erzeugt, wodurch Blei (Pb) und Zinn-(Sn)Ionen reduziert werden, die dann an der Unterseite der Öffnung 7 abgeschieden werden, um allmählich die Lötperle 8 zu bilden. Um eine große Anzahl von Lötperlen 8 zu schaffen, die eine ausreichend identische Struktur zeigen, muss der Mehrschichtmetallfilm 5, der als eine Stromverteilungsschicht wirkt, gleichförmig auf dem Substrat 1 abgeschieden werden, um im Wesentlichen die gleiche Strommenge zu jeder Öffnung 7 zuzuführen.
  • Fig. 1e zeigt das Substrat 1, wobei die Fotolackmaske 6 entfernt ist.
  • Fig. 1f zeigt das Substrat 1 in einem weiter fortgeschrittenen Herstellungsstadium, wobei der Mehrschichtmetallfilm 5 teilweise entfernt ist, um die Lötperle 8 von der verbleibenden Substratoberfläche elektrisch zu isolieren. Der Mehrschichtmetallfilm 5 kann durch Ätzen jeder der Schichten, die den Mehrschichtmetallfilm 5 bilden, entfernt werden, wobei die Lötperle 8 als eine Ätzmaske für jenen Bereich des Mehrschichtmetallfilms 5 dient, der unter der Lötperle 8 liegt. Dieser Bereich, der auch manchmal als Perlenuntermetallisierung bezeichnet wird, dient als eine Haftschicht und als eine Diffusionsbarriere, um eine Diffusion der Blei-(Pb) und Zinn-(Sn)Atome in die darunter liegenden Schichten zu verhindern, wobei gleichzeitig eine ausreichende mechanische Haftung der Lötperle 8 zu der verbleibenden Anschlussfläche gewährleistet wird. Während dieses Ätzvorganges kann die Lötperle 8 bis zu ungefähr 10 µm abhängig von der Art des Ätzvorganges, den Dimensionen der Lötperle 8 und der Dicke der einzelnen Teilschichten des Metallfilms 5 unterätzt werden. Folglich können Randgebiete 10 und 11 der Anschlussfläche 4 freigelegt und oxidiert werden, woraus eine eingeschränkte Leistungsfähigkeit des fertigen Verbindungskontakts resultiert. Da ferner die Entfernung des Mehrschichtmetallfilms 5 einen hochkomplexen Ätzvorgang erfordert, hängt eine derartige Unterätzung von einer Vielzahl von Parametern ab, die zumeist undefiniert sind, so dass die durch den Mehrschichtmetallfilm 5 bedeckte Fläche abhängig von unvermeidbaren Schwankungen der Parameter variiert. Daher kann die Größe der durch erneutes Verflüssigen der Lötperle 8 gebildeten Lötkugel ebenso variieren, da das Lötgut der Lötperle 8 sich für gewöhnlich auf den Metallfilm 5, d. h. auf die Perlenuntermetallisierung, während des Verflüssigens des Lötguts aufgrund der Oberflächenspannung des flüssigen Lötmaterials zurückzieht.
  • Insbesondere in Anwendungen, die eine große Anzahl von Verbindungen erfordern, ist es äußerst wichtig, im Wesentlichen gleich ausgebildete Lötkugeln und damit Lötperlen bereitzustellen, um eine zuverlässige Verbindung jeder einzelnen Lötkugel mit ihrem entsprechenden Gegenspieler auf dem Gehäuse zu gewährleisten, da bereits der Ausfall einer einzelnen Lötverbindung zu einem Komplettausfall der gesamten IC führen kann.
  • Folglich richtet sich die vorliegende Erfindung an eine Perlenstruktur und ein Verfahren, das die Herstellung von Perlen mit gut definierten Abmessungen ermöglicht.
    • Überblick über die Erfindung
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Bilden einer Lötperle das Bereitstellen eines Substrats mit einer darauf ausgebildeten Anschlussfläche und einer Passivierungsschicht, die den Rand der Anschlussfläche bedeckt. Ferner wird ein erster Metallfilm auf dem Substrat abgeschieden und ein zweiter Metallfilm wird auf dem ersten Metallfilm abgeschieden. Des Weiteren wird der zweite Metallfilm so strukturiert, um eine Öffnung zu bilden, wobei die Öffnung ein inneres Gebiet des zweiten Metallfilms von einem äußeren Gebiet des zweiten Metallfilms trennt, wobei das innere Gebiet die Anschlussfläche bedeckt. Ferner umfasst das Verfahren das Abscheiden eines Metalls in dem inneren Gebiet und in der Öffnung.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung umfasst eine Lötperlenstruktur ein Substrat mit einer darin ausgebildeten Anschlussfläche, die in einer Passivierungsschicht gebildet ist, einen ersten Metallfilm, der auf dem Substrat und der Anschlussfläche gebildet ist, und einen zweiten Metallfilm, der auf dem ersten Metallfilm gebildet ist, wobei der zweite Metallfilm ein inneres Gebiet über der Anschlussfläche und ein äußeres Gebiet, das von dem inneren Gebiet durch eine in den zweiten Metallfilm um die Anschlussfläche herum gebildeten Öffnung getrennt ist, aufweist. Die Lötperlenstruktur umfasst ferner ein auf dem inneren Gebiet des zweiten Metallfilms und zumindest teilweise in der Öffnung ausgebildetes Lötmaterial.
    • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen aus der folgenden detaillierten Beschreibung in Zusammenhang mit den begleitenden Zeichnungen deutlicher hervor; es zeigen:
  • Fig. 1a-1f schematisch einen anschaulichen Prozessablauf zur Herstellung einer Lötperlenstruktur gemäß dem Stand der Technik; und
  • Fig. 2a-2i schematisch Querschnittsansichten einer Lötperlenstruktur während diverser Herstellungsstadien gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung.
  • Zu erwähnen ist, dass die in den Figuren gezeigten Abmessungen nicht maßstabsgetreu sind. Ferner erkennt ein Fachmann auf dem Gebiet leicht, dass die Grenzen der Schichten und Materialien, die in den Figuren dargestellt sind, nicht als scharte Grenzen in einem tatsächlichen Halbleiterelement enthalten sind.
    • Detaillierte Beschreibung der Erfindung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, ist es selbstverständlich, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen zu beschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen vielmehr beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Mit Bezug zu den Fig. 2a-2i werden nun anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben. In den Fig. 2a-2i sind die gleichen Bezugszeichen wie in den Fig. 1 verwendet, um ähnliche oder gleiche Komponenten und Teile zu bezeichnen. Die Fig. 2a-2i zeigen schematische Querschnittsansichten eines Halbleitersubstrats, das eine Lötperlenstruktur trägt, in diversen Herstellungsabschnitten gemäß der vorliegenden Erfindung.
  • Fig. 2a zeigt ein Substrat 1, das mehrere einzelne Halbleiterelemente, etwa Feldeffekttransistoren, aufweisen kann, die wiederum elektrisch über eine oder mehrere Metallisierungsschichten (nicht gezeigt) mit einer Anschlussfläche 4 verbunden sind, die ein elektrisch leitfähiges Material, etwa Aluminium, umfasst. Die Anschlussfläche 4 ist in einer Passivierungsschicht, beispielsweise mit einer Siliziumdioxidschicht 2 und einer Polyimidschicht 3, gebildet. Wie in Fig. 2a dargestellt ist, kann ein Randbereich 22 der Anschlussfläche 4 die Siliziumdioxidschicht 2 überdecken und kann ihrerseits von der Polyimidschicht 3 bedeckt sein. Erwähnt werden sollte, dass ein beliebiges anderes geeignetes isolierendes Material für die Passivierungsschicht 2, 3, etwa Siliziumnitrid, Glas, und dergleichen, verwendet werden kann. Die Passivierungsschicht 2, 3 kann thermisch auf das Substrat 1 aufgewachsen, durch eine chemische oder physikalische Randabscheidung oder durch Aufschleudern aufgebracht werden.
  • Gemäß Fig. 2b ist ein erster Metallfilm 5 über der Anschlussfläche 4 und der Polyimidschicht 3 gebildet. Der erste Metallfilm 5 kann Metalle oder Materialien mit metallischen Eigenschaften, etwa Titan/Wolfram (TiW), Chrom, Kupfer, Chrom/Kupfer, Kupfer/Zinn, Gold und dergleichen umfassen. Wie zuvor erläutert ist, kann der erste Metallfilm 5 als eine Diffusionsbarrierenschicht dienen, um eine Diffusion von Metallatomen oder anderen Partikeln aus den Schichten über dem ersten Metallfilm in Gebieten, die unter dem ersten Metallfilm 5 liegen, und umgekehrt zu verhindern. Ferner kann der erste Metallfilm 5 eine geforderte Haftung zu darüber liegenden und darunter liegenden Schichten bereitstellen, um eine ausreichende mechanische Stabilität sicherzustellen. Der erste Metallfilm 5 kann durch Sputter-Abscheidung oder chemische Dampfabscheidung und dergleichen abgeschieden werden.
  • In Fig. 2c ist eine Fotolackmaske 9 auf dem ersten Metallfilm 5 gebildet. Die Fotolackmaske 9 ist durch bekannte fotolithografische Verfahren gebildet und wird verwendet, um den ersten Metallfilm 5 als eine Insel zu strukturieren, die im Weiteren mit dem gleichen Bezugszeichen wie der erste Metallfilm 5 bezeichnet wird, um damit ein unbedecktes Gebiet 23 zu schaffen. In einer weiteren Ausführungsform wird die Insel des ersten Metallfilms 5 durch Metallabscheidung durch eine geeignet ausgebildete Maske (nicht gezeigt) gebildet, die mit dem Substrat 1 in Kontakt gebracht wird. Auf diese Weise kann das Abscheiden und das Strukturieren des ersten Metallfilms 5 in einzelnen Schritt ausgeführt werden.
  • In Fig. 2d umfasst entsprechend einer anschaulichen Ausführungsform (nicht gezeigt) das Substrat 1 einen zweiten Metallfilm 10, der auf der gesamten Oberfläche des Substrats 1 einschließlich der Insel des ersten Metallfilms 5 gebildet ist.
  • Gemäß einer weiteren anschaulichen Ausführungsform wird der erste Metallfilm 5 nicht strukturiert und der zweite Metallfilm 10 wird auf dem ersten Metallfilm 5 abgeschieden, ähnlich zu dem konventionellen Prozessablauf, der im einleitenden Teil der Anmeldung beschrieben ist.
  • Ähnlich wie der erste Metallfilm 5 kann der zweite Metallfilm 10 mehrere Teilschichten aufweisen, die elektrisch leitfähige Materialien, etwa Titan/Wolfram, Chrom, Kupfer, Chrom/Kupfer, Kupfer/Zinn, Gold oder eine beliebige Kombination davon umfassen. Der zweite Metallfilm 10 wirkt als eine Haftschicht zwischen dem ersten Metallfilm 5 und einem auf dem zweiten Metallfilm 10 abzuscheidenden Lötmaterial. Ferner kann der zweite Metallfilm 10 als eine Diffusionsbarriere dienen, um die Gesamtwirkung des ersten Metallfilms 5 und des zweiten Metallfilms 10 zur Verhinderung der Diffusion von Metallatomen in das Substrat 1 zu verbessern.
  • Wie zuvor erläutert ist, dient der zweite Metallfilm 10, möglicherweise in Kombination mit dem ersten Metallfilm 5, wenn die Ausführungsform mit einem unstrukturierten ersten Metallfilm 5 betrachtet wird, als eine Stromverteilungsschicht für einen nachfolgenden Elektroplattierungsprozess zum Abscheiden eines Lötmaterials, und somit sind der zweite Metallfilm 10 und der erste Metallfilm 5, wenn die Ausführungsform mit einem unstrukturierten ersten Metallfilm 5 betrachtet wird, so gleichmäßig wie möglich abzuscheiden, um im Wesentlichen die gleiche Strommenge auf dem Bereich über der Anschlussfläche 4 für jede in dem Substrat ausgebildete Anschlussfläche 4 zu liefern. Somit werden für großflächige Substrate 1, etwa für Wafer, die in den Herstellungslinien moderner Halbleiterfabriken verwendet werden, vorzugsweise der zweite Metallfilm 10 und der erste Metallfilm 5 durch Sputterabscheidung aufgetragen, um eine gleichförmige Schichtdicke über die gesamte Substratoberfläche zu erreichen. Gemäß weiteren anschaulichen Ausführungsformen, insbesondere, wenn kleinere Substrate verwendet werden, wird der zweite Metallfilm 10 durch chemische Dampfabscheidung oder Verdampfung abgeschieden.
  • In Fig. 2e ist eine Fotolackschicht 11 über dem zweiten Metallfilm 10 gebildet. Die Fotolackschicht 11 umfasst eine Öffnung 2, um eine Fotolackmaske zur Ausbildung einer Öffnung 21 in dem zweiten Metallfilm 10 zu bilden. Die Öffnung 21 trennt ein inneres Gebiet 13 des zweiten Metallfilms 10 von einem äußeren Gebiet 14 des zweiten Metallfilms 10. Das innere Gebiet wird auch als ein Kontaktgebiet und das äußere Gebiet 14 wird als ein Stromverteilungsgebiet bezeichnet, da das innere Gebiet 13 im Wesentlichen einen Bereich definiert, in dem ein Lötperlenmaterial abzuscheiden ist, wohingegen das äußere Gebiet als ein Stromverteilungsbereich während des Galvanisierens eines Lötmaterials dient, wie dies nachfolgend erläutert wird. Erwähnt werden sollte, dass in einer Ausführungsform die Öffnung 21 zumindest teilweise über dem ersten Metallfilm 5 gebildet ist, so dass ein elektrischer Kontakt zwischen dem äußeren Gebiet 14 und dem inneren Gebiet 13 erhalten wird, wenn das Lötmaterial durch Galvanisierung abgeschieden wird.
  • In Fig. 2f ist eine Fotolackmaske 15 gebildet und definiert eine Öffnung 19, die über der Anschlussfläche 4 gebildet ist und eine seitliche Abmessung aufweist, derart, dass die Öffnung 19 die Öffnung 21 des zweiten Metallfilms 10 umschließt. Die Öffnung 19 wird zumindest teilweise mit einem Lötmaterial 16, etwa Blei/Zinn mit einem geeigneten Verhältnis, beispielsweise mit einem Verhältnis im Bereich 60 : 40 zu 95 : 5, gefüllt. Entsprechend einer anschaulichen Ausführungsform kann das Lötmaterial im Wesentlichen Gold umfassen, um Perlen zu bilden, die in dem TAB-Bondverfahren verwendbar sind.
  • Wie zuvor erläutert ist, kann das Lötmaterial 16 vorzugsweise durch Elektroplattieren abgeschieden werden, wobei der Rand des Substrats 1 elektrisch mit einer Elektrode eines Galvanisierungsbads (nicht gezeigt) in Kontakt gebracht wird, um einen Strom zu der Öffnung 19 zu liefern. Obwohl die Öffnung 21 in dem zweiten Metallfilm 10 das innere Gebiet 13 von dem äußeren Gebiet 14 trennt, wird ein Stromfluss durch den ersten Metallfilm 5 hergestellt, der einen elektrischer Kurzschluss zwischen dem äußeren Gebiet 14 und dem inneren Gebiet 13 hervorruft. Somit dient die gesamte untere Oberfläche der Öffnung 19 als eine Elektronenquelle, um Metallionen zu reduzieren und um die Abscheidung des Lötmaterials 16 in der Öffnung 19 zu bewirken.
  • Obwohl das Elektroplattieren das bevorzugte Abscheideverfahren für das Lötmaterial 16 ist, kann entsprechend einer Ausführungsform das Lötmaterial durch andere im Stand der Technik bekannte Verfahren, etwa chemische Dampfabscheidung, Sputter-Abscheidung und Verdampfung, abgeschieden werden. Ferner muss gemäß einer weiteren Ausführungsform das Lötmaterial 16 nicht die Öffnung 21 abdecken oder sich darüber hinaus erstrecken, wie dies in Fig. 2f gezeigt ist, sondern die Öffnung 21 kann stattdessen teilweise mit dem Lötmaterial 16 gefüllt werden, indem die Öffnung 19 geeignet strukturiert wird, so dass diese eine kleinere seitliche Abmessung aufweist. Dies erleichtert die Bildung von Lötkugeln durch erneutes Verflüssigen des Lötmaterials 16, wie dies noch beschrieben wird.
  • Fig. 2g zeigt die Struktur aus Fig. 2f, wobei die Fotolackmaske 15 entfernt ist. Das Lötmaterial 16 bleibt in Form einer Lötperle zurück und wird ebenso durch das Bezugszeichen 16 gekennzeichnet.
  • Fig. 2h zeigt die Struktur aus Fig. 2g, wobei das äußere Gebiet 14 des zweiten Metallfilms 10 entfernt ist. Die Entfernung des äußeren Gebiets 14 des zweiten Metallfilms 10 kann erreicht werden durch Elektroätzen, selektives Nassätzen und dergleichen, wobei die Lötperle 16 als eine Ätzmaske dient. Insbesondere verhindert das Lötmaterial in der Öffnung 21, dass das Metall des inneren Gebiets 13 des zweiten Metallfilms 10 mit dem Ätzmittel in Kontakt kommt, so dass das Lötmaterial in der Öffnung 21 als ein wirksamer Ätzstopp fungiert.
  • Im Falle der zuvor erwähnten Ausführungsformen, in denen der erste Metallfilm 5 nicht in eine Insel strukturiert wird, kann der erste Metallfilm 5 durch einen separaten Ätzschritt entfernt werden, wobei eine Unterätzung unterhalb der Öffnung 21 kleiner als eine seitliche Breite der Öffnung 21 ist, da eine Dicke des ersten Metallfilms 5 im Bereich von ungefähr 200-800 nm liegt und kleiner ist als die seitliche Breite der Öffnung 21, die typischerweise im Bereich von ungefähr 500-3000 nm liegt.
  • Fig. 21 zeigt eine Lötkugel 20, die auf dem inneren Gebiet 13 des zweiten Metallfilms 10 gebildet ist.
  • Wie zuvor erläutert ist, wird typischerweise die Lötperle 19 erneut verflüssigt, und aufgrund der Oberflächenspannung des flüssigen Lötmaterials 16 zieht sich das Lötmaterial auf das innere Gebiet 13 zurück, in dem die Lötkugel 20 beim Abkühlen des Lötmaterials 16 gebildet wird. Da die seitliche Ausdehnung des inneren Gebiets 13 durch Fotolithografie definiert wird, ohne durch den Ätzschritt zum Entfernen des äußeren Gebiets 14 beeinflusst zu werden, sind die seitlichen Abmessungen der Lötkugel 20 präziser definiert. Somit wird eine Unterätzung des inneren Gebiets 13, wie dies im Stand der Technik der Fall, wirksam verhindert, um damit eine Lötkugel 20 bereitzustellen, deren Form und Struktur präzise definiert ist.
  • Erwähnt werden sollte, dass das Verfahren und die Lötperlenstruktur gemäß der vorliegenden Erfindung vollständig kompatibel mit konventionellen Stapelprozessen sind, die bei der Bearbeitung integrierter Schaltungen verwendet werden. Die Prozessschritte können unter gewöhnlichen Reinraumbedingungen ohne spezielle Anlagen oder Materialien ausgeführt werden. Die zum Ausüben der vorliegenden Erfindung notwendigen Prozessschritte sind Prozesse bei geringer Temperatur und geringer Energie und somit beeinflussen diese Prozesse die bereits auf und in dem Substrat 1 gebildeten Strukturen nicht.
  • Die vorliegende Erfindung stellt folglich eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben bereit, wobei ein Teil eines Metallfilmstapels vor der Abscheidung eines Lötmaterials strukturiert werden kann, so dass die Entfernung des verbleibenden Metallfilmstapels nach der Bildung einer Lötperle einen vereinfachten Ätzvorgang im Vergleich zum Prozess im Stand der Technik beinhaltet. Das Verringern der Anzahl notwendiger Ätzschritte zum Entfernen des Metallfilmstapels, der zwei Funktionen aufweist, d. h. das Bereitstellen einer Stromverteilungsschicht für das Elektroplattieren des Lötmaterials und das Wirken als eine Diffusionsbarrieren- und Adhäsionsschicht unter dem Lötmaterial, führt zu zwei Vorteilen: a) das Unterätzen der Lötperle wird deutlich verringert, d. h. die Perlenuntermetallisierung zeigt eine genau definierte seitliche Abmessung, ohne von ätzabhängigen Parametern beeinflusst zu sein, und b) die Oberfläche der Lötperle, die während der Entfernung jenes Teils des Metallfilmstapels, der als die Stromverteilungsschicht dient, fungiert, ist deutlich weniger dem Ätzmittel ausgesetzt als während des komplexen Ätzprozesses gemäß dem Stand der Technik.
  • Weitere Modifikationen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Folglich ist die Beschreibung als lediglich illustrativ aufzufassen und dient dem Zwecke, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (26)

1. Verfahren zur Bildung einer Lötperle, mit:
Bereitstellen eines Substrats mit einer darauf ausgebildeten Anschlussfläche und einer Passivierungsschicht, die die Anschlussfläche teilweise bedeckt;
Abscheiden eines ersten Metallfilms auf dem Substrat;
Abscheiden eines zweiten Metallfilms auf dem ersten Metallfilm;
Strukturieren des zweiten Metallfilms, um eine Öffnung zu bilden, wobei die Öffnung ein inneres Gebiet des zweiten Metallfilms definiert, das von einem äußeren Gebiet des zweiten Metallfilms getrennt ist; und
Abscheiden eines Metalls auf dem inneren Gebiet und in der Öffnung.
2. Das Verfahren nach Anspruch 1, das ferner umfasst:
Strukturieren des ersten Metallfilms vor dem Abscheiden des zweiten Metallfilms.
3. Das Verfahren nach Anspruch 2, wobei der erste Metallfilm so strukturiert wird, um eine Insel zu bilden, die sich über das innere Gebiet des zweiten Metallfilms hinauserstreckt.
4. Das Verfahren nach Anspruch 1, das ferner das Ätzen des zweiten Metallfilms unter Verwendung des in der Öffnung abgeschiedenen Metalls als ein Ätzstopp umfasst.
5. Das Verfahren nach Anspruch 1, das ferner das Verflüssigen des in der Öffnung abgeschiedenen Metalls zur Bildung einer Lötkugel auf dem inneren Gebiet des zweiten Metallfilms umfasst.
6. Das Verfahren nach Anspruch 1, wobei das in der Öffnung abgeschiedene Metall durch Elektroplattieren abgeschieden wird.
7. Das Verfahren nach Anspruch 1, wobei der erste Metallfilm und der zweite Metallfilm durch Sputter-Abscheidung oder chemische Dampfabscheidung abgeschieden werden.
8. Das Verfahren nach Anspruch 1, wobei der erste Metallfilm und/oder der zweite Metallfilm mehrere Schichten aufweisen.
9. Das Verfahren nach Anspruch 1, wobei der erste Metallfilm und/oder der zweite Metallfilm Titan/Wolfram und/oder Chrom und/oder Kupfer und/oder Chrom/Kupfer und/oder Kupfer/Zinn und/oder Gold aufweisen.
10. Das Verfahren nach Anspruch 2, wobei das Strukturieren des ersten Metallfilms umfasst:
Abscheidung einer Schicht aus Fotolackmaterial,
Strukturieren der Fotolackschicht, um einen Bereich über der Anschlussfläche zu bedecken, der sich über die Anschlussfläche hinauserstreckt, und
Ätzen des ersten Metallfilms.
11. Das Verfahren nach Anspruch 10, wobei das äußere Gebiet des zweiten Metallfilms und der erste Metallfilm als eine Stromverteilungsschicht während der Abscheidung des Metalls in der Öffnung in einem Elektroplattierungsvorgang dienen.
12. Das Verfahren nach Anspruch 1, wobei das in der Öffnung abgeschiedene Metall Blei und/oder Zinn und/oder Gold aufweist.
13. Das Verfahren nach Anspruch 1, das ferner das Verflüssigen des in der Öffnung abgeschiedenen Metalls zur Bildung einer Lötkugel umfasst.
14. Das Verfahren nach dem vorhergehenden Anspruch, wobei die Lötkugel eine seitliche Abmessung von ungefähr 50-120 µm aufweist.
15. Lötperlenstruktur mit:
einem Substrat mit einer in einer Passivierungsschicht gebildeten Anschlussfläche;
einem ersten Metallfilm, der auf der Anschlussfläche gebildet ist;
einem zweiten Metallfilm, der auf dem ersten Metallfilm gebildet ist, wobei der zweite Metallfilm ein inneres Gebiet über der Anschlussfläche aufweist,
einer Öffnung, die in dem zweiten Metallfilm um die Anschlussfläche herum gebildet ist, und
einem äußeren Gebiet, das durch die Öffnung von dem inneren Gebiet getrennt ist; und
einer Lötperle, die auf dem inneren Gebiet des zweiten Metallfilms und zumindest teilweise in der Öffnung gebildet ist.
16. Die Lötperlenstruktur nach Anspruch 15, wobei das äußere Gebiet des zweiten Metallfilms mit dem ersten Metallfilm überlappt.
17. Die Lötperlenstruktur nach Anspruch 15, wobei die Lötperle über die Öffnung hinausragt.
18. Die Lötperlenstruktur nach Anspruch 15, wobei die Passivierungsschicht Polyimid und/oder Siliziumdioxid und/oder Siliziumnitrid und/oder Glas umfasst.
19. Die Lötperlenstruktur nach Anspruch 15, wobei eine seitliche Ausdehnung des inneren Gebiets des zweiten Metallfilms kleiner als eine seitliche Ausdehnung des ersten Metallfilms ist.
20. Die Lötperlenstruktur nach Anspruch 15, wobei der erste Metallfilm und/oder der zweite Metallfilm einen Stapel aus Metallschichten aufweisen.
21. Die Lötperlenstruktur nach Anspruch 15, wobei der erste Metallfilm und/oder der zweite Metallfilm Titan/Wolfram und/oder Chrom und/oder Kupfer und/oder Chrom/Kupfer und/oder Kupfer/Zinn und/oder Gold aufweisen.
22. Die Lötperlenstruktur nach Anspruch 15, wobei der erste Metallfilm und/oder der zweite Metallfilm eine Adhäsionsschicht sind.
23. Die Lötperlenstruktur nach Anspruch 15, wobei der erste Metallfilm und/oder der zweite Metallfilm eine Diffusionsbarriere sind.
24. Die Lötperlenstruktur nach Anspruch 15, wobei die Lötperle Blei und/oder Zinn und/oder Gold aufweist.
25. Die Lötperlenstruktur nach Anspruch 15, wobei die Lötperle eine seitliche Abmessung von ungefähr 20-120 µm aufweist.
26. Lötkugelstruktur mit:
einem Substrat mit einer darauf ausgebildeten Anschlussfläche, die von einer Passivierungsschicht umschlossen ist;
einer ersten Metallinsel, die über der Anschlussfläche gebildet ist;
einer zweiten Metallinsel, die über der ersten Metallinsel gebildet ist und eine erste seitliche Abmessung aufweist; und
einer Lötkugel, die auf der zweiten Metallinsel gebildet ist, wobei eine seitliche Abmessung der Unterseite der Lötkugel im Wesentlichen gleich ist zu der seitlichen Abmessung der zweiten Metallinsel.
DE10146353A 2001-09-20 2001-09-20 Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur Expired - Lifetime DE10146353B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10146353A DE10146353B4 (de) 2001-09-20 2001-09-20 Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
US10/132,123 US6639314B2 (en) 2001-09-20 2002-04-25 Solder bump structure and a method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10146353A DE10146353B4 (de) 2001-09-20 2001-09-20 Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur

Publications (2)

Publication Number Publication Date
DE10146353A1 true DE10146353A1 (de) 2003-04-30
DE10146353B4 DE10146353B4 (de) 2007-08-16

Family

ID=7699668

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10146353A Expired - Lifetime DE10146353B4 (de) 2001-09-20 2001-09-20 Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur

Country Status (2)

Country Link
US (1) US6639314B2 (de)
DE (1) DE10146353B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012219622B4 (de) 2012-10-26 2022-06-30 Robert Bosch Gmbh Mikrotechnologisches Bauelement mit Bondverbindung

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW526337B (en) * 2001-11-16 2003-04-01 Advanced Semiconductor Eng Device for testing the electrical characteristics of chip
DE10239081B4 (de) * 2002-08-26 2007-12-20 Qimonda Ag Verfahren zur Herstellung einer Halbleitereinrichtung
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
EP1571704A1 (de) * 2004-03-04 2005-09-07 Interuniversitair Microelektronica Centrum Vzw Methode zum Aufbringen von Lotmaterial in Form eines festgelegten Musters auf ein Substrat
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
KR101266335B1 (ko) * 2005-02-24 2013-05-24 에이저 시스템즈 엘엘시 플립 칩 장치를 제조하기 위한 구조 및 방법
KR100712534B1 (ko) * 2005-09-22 2007-04-27 삼성전자주식회사 콘택 저항을 최소화할 수 있는 볼을 갖는 패키지 및 테스트장치, 그리고 그 패키지의 제조 방법
TWI419242B (zh) * 2007-02-05 2013-12-11 Chipmos Technologies Inc 具有加強物的凸塊結構及其製造方法
US20080203571A1 (en) * 2007-02-28 2008-08-28 Gotthard Jungnickel Backside metallization for integrated circuit devices
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US20110186989A1 (en) 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
US8492892B2 (en) * 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
KR20220025545A (ko) * 2020-08-24 2022-03-03 삼성전자주식회사 신뢰성을 향상시킬 수 있는 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0261799A1 (de) * 1986-08-28 1988-03-30 Fujitsu Limited Verfahren zur Herstellung einer Anschlusselektrode einer Halbleiteranordnung
JPH03295243A (ja) * 1990-04-12 1991-12-26 Seiko Instr Inc 半導体装置の製造方法
JPH04312924A (ja) * 1990-11-21 1992-11-04 Seiko Instr Inc 半導体装置の製造方法
JPH0845941A (ja) * 1994-08-03 1996-02-16 Oki Electric Ind Co Ltd 半導体装置バンプの形成方法
JPH08213401A (ja) * 1995-01-31 1996-08-20 Nippondenso Co Ltd バンプ電極及びその製造方法
JPH10209154A (ja) * 1997-01-21 1998-08-07 Oki Electric Ind Co Ltd 半導体装置
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1029154A (ja) * 1996-07-10 1998-02-03 Canon Inc 化学機械研磨装置および方法
US6440836B1 (en) * 1999-03-16 2002-08-27 Industrial Technology Research Institute Method for forming solder bumps on flip chips and devices formed

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0261799A1 (de) * 1986-08-28 1988-03-30 Fujitsu Limited Verfahren zur Herstellung einer Anschlusselektrode einer Halbleiteranordnung
JPH03295243A (ja) * 1990-04-12 1991-12-26 Seiko Instr Inc 半導体装置の製造方法
JPH04312924A (ja) * 1990-11-21 1992-11-04 Seiko Instr Inc 半導体装置の製造方法
JPH0845941A (ja) * 1994-08-03 1996-02-16 Oki Electric Ind Co Ltd 半導体装置バンプの形成方法
JPH08213401A (ja) * 1995-01-31 1996-08-20 Nippondenso Co Ltd バンプ電極及びその製造方法
JPH10209154A (ja) * 1997-01-21 1998-08-07 Oki Electric Ind Co Ltd 半導体装置
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012219622B4 (de) 2012-10-26 2022-06-30 Robert Bosch Gmbh Mikrotechnologisches Bauelement mit Bondverbindung

Also Published As

Publication number Publication date
US6639314B2 (en) 2003-10-28
DE10146353B4 (de) 2007-08-16
US20030052415A1 (en) 2003-03-20

Similar Documents

Publication Publication Date Title
DE68927931T2 (de) Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE69512991T2 (de) Löthocker-herstellungsverfahren
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE69628161T2 (de) Eine löthöckerstruktur für ein mikroelektronisches substrat
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE2839234C2 (de)
DE69527017T2 (de) Verfahren zur Herstellung einer Halbleiterpackung integral mit Halbleiterchip
DE69617928T2 (de) Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
EP1412978A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE4446881A1 (de) Durchgangsloch und Herstellungsverfahren eines Durchgangslochs
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE69415927T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Höckerelectrode
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE102005004360A1 (de) Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right