DE2839234C2 - - Google Patents

Info

Publication number
DE2839234C2
DE2839234C2 DE2839234A DE2839234A DE2839234C2 DE 2839234 C2 DE2839234 C2 DE 2839234C2 DE 2839234 A DE2839234 A DE 2839234A DE 2839234 A DE2839234 A DE 2839234A DE 2839234 C2 DE2839234 C2 DE 2839234C2
Authority
DE
Germany
Prior art keywords
insulating layer
layer
palladium
semiconductor
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2839234A
Other languages
English (en)
Other versions
DE2839234A1 (de
Inventor
Alexander J. Sugarland Tex. Us Harrover
Robert C. Houston Tex. Us Hooper
Charles E. Post Tex. Us Terry
Michael J. Houston Tex. Us Vanhoy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2839234A1 publication Critical patent/DE2839234A1/de
Application granted granted Critical
Publication of DE2839234C2 publication Critical patent/DE2839234C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung gemäß dem Oberbegriff des Patentanspruchs 1. Ein Verfahren dieser Gattung ist aus der DE-OS 23 28 884 bekannt.
Bei der Herstellung integrierter Schaltungen wurden verschie­ dene Methoden zur Erzielung elektrischer Anschlüsse an die Bondflächen der Schaltung entwickelt. Ein Vorschlag umfaßt die Herstellung von Anschlußhöckern auf den Bondflächen zur Erleichterung verschiedener mechanisierter Verfahren zum Zu­ sammenbau, z. B. das Flip-Chip-Bonden, und andere Bondverfah­ ren zur Befestigung von Leiterrahmen an einem Schaltungschip.
Bei der Herstellung von Anschlußhöckern wurde bereits erkannt, daß eine Metallsperrschicht zwischen der Anschlußstelle und der darunter befindlichen Aluminiumleiterbahn erforderlich ist. Gemäß den US-PS 36 23 961 und 36 63 184 werden Sperr­ schichten aus Nickel bzw. Titan verwendet. Allerdings werden hierbei die Leiterbahnen und Sperrschichten in getrennten Ar­ beitsgängen unter Bildung eines Schaltungs- bzw. Anschlußmu­ sters strukturiert, was u. a. die Gefahr mit sich bringt, daß die Oberflächen der Aluminiumleiterbahnen durch Kontakt mit der Atmosphäre mindestens teilweise oxidieren.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Gattung einfacher und wirtschaftlicher aus­ zubilden, mit dem es gleichzeitig gelingt, die Oberflächen der Aluminiumleiterbahnen wirksamer vor Oxidation zu schützen.
Diese Aufgabe wird erfindungsgemäß durch das Verfahren gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausführungsformen des erfindungsgemäßen Verfahrens sind durch die Merkmale der Pa­ tentansprüche 2 bis 6 gekennzeichnet.
Die Verwendung von Palladium als einzigartiges Sperrmetall in Systemen zur Bildung von erhabenen Anschlußflächen durch Metallisierung hat die Ausbeute und die Zuverlässigkeit in­ tegrierter Schaltvorrichtungen für das "Gang-Bonden" und "Flip-Chip"-Montage drastisch erhöht. Die Kosteneinsparungen sind ebenfalls wesentlich, daß gemäß der Erfindung das Alumi­ nium und das Sperrmetall zusammen in einer einzigen Verfahrens­ stufe strukturiert werden können, wodurch die Gesamtanzahl der Herstellungsschritte verringert wird. Das Palladium ist mit Aluminium und mit dem anschließend abgeschiedenen Isolier­ film verträglich, da es an beiden gut haftet und einen Wärme­ ausdehnungskoeffizienten besitzt, der dem von Aluminium so ähnlich ist, daß kein beachtenswertes Spannungsproblem auf­ tritt. Palladium ist auch als Oberfläche für eine chemische Metallisierung wesentlich besser als z. B. Nickel und ermög­ licht dadurch gegenüber der Elektroplattierung, die ein zeit­ raubendes und kostspieliges Verfahren darstellt, weitere Kosteneinsparungen.
Erfindungsgemäß werden Anschlußhöcker für eine mikroelektro­ nische Halbleiterschaltung unter Verwendung einer Aluminium- Palladium-Metallisierung als Basis für eine selektive strom­ lose Metallabscheidung gebildet. Aluminium und Palladium wer­ den vorzugsweise nacheinander in einer einzigen Operation ab­ geschieden, d. h. ohne daß die Aluminiumoberfläche mit der Atmosphäre in Kontakt kommt. Der Aluminium-Palladium-Film wird dann in einer einzigen Stufe unter Verwendung eines Ätzmittels, welches beide Metalle mit etwa der gleichen Geschwindigkeit angreift, strukturiert. Die Metallstruktur wird dann mit einer Isolierschicht bedeckt, welche Öffnungen besitzt, durch die Palladium an bestimmten Stellen beim Eintauchen in ein chemi­ sches Verkupferungs- oder Vernickelungsbad zur Bildung der Anschlußstelle freigelegt ist.
Das Verfahren beginnt mit der Bildung einer ersten Isolier­ schicht auf dem Halbleiter, wobei diese erste Isolier­ schicht an den zur Herstellung ohmscher Kontakte mit der Halbleiteroberfläche gewählten Stellen Öffnungen aufweist. Auf der Isolierschicht und in den Öffnungen wird dann ein dünner Aluminiumfilm und ein dünner Palla­ diumfilm nacheinander abgeschieden. Sowohl der Aluminium- als auch der Palladiumfilm wird dann durch selektive Ätzung mit einem beide Metalle angreifenden Ätzmittel strukturiert. Das erhaltene Muster wird dann mit einer zweiten Isolierschicht bedeckt und diese zweite Schicht erhält Öffnungen, welche selektiv Palladium an Stellen, an denen Metallanschlußstellen gewünscht sind, freilegt. Das freigelegte Palladium wird dann zur Bil­ dung von Nickel- oder Kupferanschlußstellen in ein geeignetes chemisches Metallisierungsbad eingetaucht.
In der Zeichnung zeigen Fig. 1 bis 3 vergrößerte Quer­ schnitte eines Halbleiterplättchens, anhand derer die Stufen­ folge des erfindungsgemäßen Verfahrens näher erläutert wird.
Fig. 1 zeigt ein Siliciumsubstrat 11, das mit einer ersten Isolierschicht 12 mit Öffnungen zur Freilegung von Flächen 14, an welche ein ohmscher Kontakt angelegt werden soll, versehen ist. Eine aus einem Aluminium­ film 13 und einem Palladiumfilm 15 bestehende Metalli­ sierungsschicht wird abgeschieden und nach bekannten Methoden auf der Schicht 12 strukturiert. Eine selektive Ätzung aus Salpetersäure, Essigsäure und Phosphorsäure hat sich für die Strukturierung von Palladium und Aluminium als geeignet erwiesen.
Wie Fig. 2 zeigt, wird das Gebilde von Fig. 1 dann mit einer zweiten, aus einem Siliciumoxidfilm 16 und einem Siliciumnitridfilm 17 bestehenden Isolierschicht bedeckt. Gewöhnlich werden diese Stoffe durch chemische Plasmadampfabscheidung abgeschieden. Die Oxidschicht 16 ist etwa 0,7 µm Φ dick, um einen mechani­ schen Schutz der Schaltung zu ergeben, während die Nitridschicht 17 etwa 0,3 µm Φ dick ist, um den Chip hermetisch einzuschließen.
Dann wird eine Photoresistschicht 18 abgeschieden und mit Öffnungen 19 an Stellen versehen, an welchen die Anschlußhöcker gebildet werden sollen. Unter Verwendung der Resistschicht 18 als Markierung werden die Öffnungen 19 durch die Nitridschicht 17 und die Oxidschicht 16 unter Freilegung der Palladiumschicht 15 verlängert. Das Plättchen wird dann in eine wäßrige chemische Metallisierungslösung eingetaucht, die z. B. 2,0% Nickelsulfat und 1,0% NaH2PO2 bei einem pH-Wert von 4-5 enthält, wobei dieser pH-Wert mit Schwefelsäure und einer geeigneten Base, z. B. NH4OH, eingestellt wird. Nach 60minütiger Eintauchdauer bei einer Temperatur von 71-88°C erhält man einen etwa 13 µm hohen Nickel- Anschlußhöcker. Unter Verwendung eines ähnlichen Bades kann in gleicher Weise ein Kupfer-Anschlußhöcker abge­ schieden werden.
Wie Fig. 3 zeigt, umfaßt das Gebiet der Anschlußstelle den Nickelhöcker 20, den Palladiumfilm 15, den Alu­ miniumfilm 13, den Oxidfilm 12 und das Siliciumsubstrat 11. Die umgebende Fläche ist durch das Oxid 16 und das Nitrid 17 abgeschlossen und passiviert. Der Anschlußhöcker kann dann durch eine ebenfalls stromlos abgeschiedene Goldschicht 21 abschließend geschützt werden.

Claims (6)

1. Verfahren zur Herstellung einer Halbleiteranordnung, wobei die Halbleiteranordnung einen Halbleiterkörper (11) mit einer auf dessen Oberfläche ausgebildeten ersten Isolier­ schicht (12) und mindestens eine im Halbleiterkörper (11) ausgebildete Halbleiterzone (14) aufweist, welche durch eine auf der ersten Isolierschicht (12) ausgebildete Leiterbahn (13) aus Aluminium über eine erste Öffnung kontaktiert ist, wobei die Leiterbahn (13) ihrerseits mit einer zweiten Iso­ lierschicht (16, 17) bedeckt ist und über eine zweite Öff­ nung (19) in der zweiten Isolierschicht (16, 17) und eine zumindest an der Stelle der zweiten Öffnung (19) auf der Leiterbahn (13) ausgebildete, als Diffusionssperre wirkende Zwischenschicht (15) mit einem oberhalb der zweiten Öffnung ausgebildeten Anschlußhöcker (20) in elektrisch leitender Verbindung steht, dadurch gekennzeichnet, daß
  • a) nach Bildung der Öffnungen in der ersten Isolierschicht (12) auf der Anordnung ganzflächig ein Aluminiumfilm (13) und ein darüberliegender dünner Palladiumfilm (15) als Zwischenschicht abgeschieden werden,
  • b) beide Filme (13, 15) in einem Schritt zu den Leiterbahnen strukturiert werden,
  • c) auf der resultierenden Oberfläche mit den so erhaltenen Leiterbahnen die zweite Isolierschicht (16, 17) ganzflä­ chig abgeschieden wird und Öffnungen (19) an den Stellen hergestellt werden, an welchen die Leiterbahnen mit den Anschlußhöckern (20) verbunden werden sollen,
  • d) an den Stellen dieser Öffnungen (19) auf der freiliegen­ den Zwischenschicht (15) aus Palladium ein zur Bildung der Anschlußhöcker (20) geeignetes Metall bis zu der ge­ wünschten Höhe der Anschlußhöcker (20) stromlos abgeschie­ den wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiter (11) Silicium und die erste Isolierschicht (12) Siliciumoxid ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Aluminium-Palladium-Film (13, 15) durch selektive Ätzung mit Phosphorsäure und Salpetersäure strukturiert wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Isolierschicht (16, 17) durch chemische Dampfab­ scheidung von SiO2 und Si3N4 unter Verwendung eines Plasmas gebildet wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur stromlosen Metallabscheidung das freigelegte Palladium (15) in ein Nickel- oder Kupferionen enthaltendes chemisches Metallisierungsbad eingetaucht wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Anschlußhöcker (20) jeweils mit einer Goldschicht (21) überzogen werden.
DE19782839234 1977-09-21 1978-09-08 Erhabene metallanschlusstellen fuer mikroelektronische schaltungen Granted DE2839234A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/835,385 US4182781A (en) 1977-09-21 1977-09-21 Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating

Publications (2)

Publication Number Publication Date
DE2839234A1 DE2839234A1 (de) 1979-03-29
DE2839234C2 true DE2839234C2 (de) 1988-07-28

Family

ID=25269380

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782839234 Granted DE2839234A1 (de) 1977-09-21 1978-09-08 Erhabene metallanschlusstellen fuer mikroelektronische schaltungen

Country Status (8)

Country Link
US (1) US4182781A (de)
JP (1) JPS5456764A (de)
DE (1) DE2839234A1 (de)
FR (1) FR2404302A1 (de)
GB (1) GB2004686B (de)
IT (1) IT1157176B (de)
MX (1) MX144954A (de)
NL (1) NL7809294A (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293637A (en) * 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
FI61588C (fi) * 1980-08-01 1982-08-10 Lohja Ab Oy Foerfarande foer utfoerande av elektriskt ledande genomfoeringar i tunnfilmer
US4420504A (en) * 1980-12-22 1983-12-13 Raytheon Company Programmable read only memory
EP0074605B1 (de) * 1981-09-11 1990-08-29 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Substrats für Multischichtschaltung
DE3143995A1 (de) * 1981-11-05 1983-05-19 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Dickschichtkondensator in druckschaltungstechnik
US4481263A (en) * 1982-05-17 1984-11-06 Raytheon Company Programmable read only memory
US4461071A (en) * 1982-08-23 1984-07-24 Xerox Corporation Photolithographic process for fabricating thin film transistors
US4601939A (en) * 1983-09-20 1986-07-22 International Business Machines Corporation Composite insulator structure
US4600624A (en) * 1983-09-20 1986-07-15 International Business Machines Corporation Composite insulator structure
JPS6112094A (ja) * 1984-06-27 1986-01-20 日本メクトロン株式会社 フレキシブル回路基板の製造法
US5310699A (en) * 1984-08-28 1994-05-10 Sharp Kabushiki Kaisha Method of manufacturing a bump electrode
GB2176938A (en) * 1985-06-24 1987-01-07 Nat Semiconductor Corp Pad metallization structure
US4687552A (en) * 1985-12-02 1987-08-18 Tektronix, Inc. Rhodium capped gold IC metallization
US4692349A (en) * 1986-03-03 1987-09-08 American Telephone And Telegraph Company, At&T Bell Laboratories Selective electroless plating of vias in VLSI devices
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
JPS63305532A (ja) * 1987-06-05 1988-12-13 Toshiba Corp バンプの形成方法
JPS6418246A (en) * 1987-07-14 1989-01-23 Shinko Electric Ind Co Lead frame for semiconductor device
KR910006949B1 (ko) * 1987-09-24 1991-09-14 가부시키가이샤 도시바 범프 및 그 형성방법
DE58908114D1 (de) * 1989-05-13 1994-09-01 Itt Ind Gmbh Deutsche Bipolarer Bump-Transistor und Verfahren zur Herstellung.
US5075259A (en) * 1989-08-22 1991-12-24 Motorola, Inc. Method for forming semiconductor contacts by electroless plating
JP3271272B2 (ja) * 1991-11-12 2002-04-02 日本電気株式会社 半導体装置の製造方法
US5461202A (en) * 1992-10-05 1995-10-24 Matsushita Electric Industrial Co., Ltd. Flexible wiring board and its fabrication method
US5515604A (en) * 1992-10-07 1996-05-14 Fujitsu Limited Methods for making high-density/long-via laminated connectors
WO1995002900A1 (en) * 1993-07-15 1995-01-26 Astarix, Inc. Aluminum-palladium alloy for initiation of electroless plating
US5326428A (en) 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US5478779A (en) 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
FI946015A (fi) * 1994-07-08 1996-01-09 Picopak Oy Electroless-kontaktinystynmuodostusmenetelmä
US5559056A (en) * 1995-01-13 1996-09-24 National Semiconductor Corporation Method and apparatus for capping metallization layer
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
US5925930A (en) * 1996-05-21 1999-07-20 Micron Technology, Inc. IC contacts with palladium layer and flexible conductive epoxy bumps
US6558979B2 (en) * 1996-05-21 2003-05-06 Micron Technology, Inc. Use of palladium in IC manufacturing with conductive polymer bump
US5957370A (en) * 1997-01-10 1999-09-28 Integrated Device Technology, Inc. Plating process for fine pitch die in wafer form
US6245594B1 (en) 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
US6436816B1 (en) 1998-07-31 2002-08-20 Industrial Technology Research Institute Method of electroless plating copper on nitride barrier
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6300250B1 (en) 1999-08-09 2001-10-09 Taiwan Semiconductor Manufacturing Company Method of forming bumps for flip chip applications
US6130149A (en) * 1999-08-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Approach for aluminum bump process
JP3568869B2 (ja) * 2000-02-28 2004-09-22 シャープ株式会社 半導体集積回路装置及びその製造方法
US6858941B2 (en) * 2000-12-07 2005-02-22 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
US7088004B2 (en) * 2002-11-27 2006-08-08 International Rectifier Corporation Flip-chip device having conductive connectors
US6823585B2 (en) * 2003-03-28 2004-11-30 International Business Machines Corporation Method of selective plating on a substrate
JP4778444B2 (ja) * 2004-11-25 2011-09-21 日本電気株式会社 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器
JP4499752B2 (ja) * 2006-03-03 2010-07-07 日本エレクトロプレイテイング・エンジニヤース株式会社 電子部品
US9627335B2 (en) * 2014-05-08 2017-04-18 Infineon Technologies Ag Method for processing a semiconductor workpiece and semiconductor workpiece
JP6219977B2 (ja) * 2014-08-18 2017-10-25 株式会社村田製作所 電子部品および電子部品の製造方法
DE112019000957T5 (de) * 2018-02-22 2020-11-19 Mitsubishi Electric Corporation Halbleiterelement und verfahren zur herstellung desselben

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3239376A (en) * 1962-06-29 1966-03-08 Bell Telephone Labor Inc Electrodes to semiconductor wafers
US3453501A (en) * 1966-08-10 1969-07-01 Philco Ford Corp Metallization of silicon semiconductor devices for making ohmic connections thereto
US3623961A (en) * 1968-01-12 1971-11-30 Philips Corp Method of providing an electric connection to a surface of an electronic device and device obtained by said method
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
US3579375A (en) * 1968-10-18 1971-05-18 Rca Corp Method of making ohmic contact to semiconductor devices
US3663184A (en) * 1970-01-23 1972-05-16 Fairchild Camera Instr Co Solder bump metallization system using a titanium-nickel barrier layer
US3669734A (en) * 1970-08-05 1972-06-13 Rca Corp Method of making electrical connections to a glass-encapsulated semiconductor device
NL163370C (nl) * 1972-04-28 1980-08-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting met een geleiderpatroon.
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
US4005472A (en) * 1975-05-19 1977-01-25 National Semiconductor Corporation Method for gold plating of metallic layers on semiconductive devices
US4122215A (en) * 1976-12-27 1978-10-24 Bell Telephone Laboratories, Incorporated Electroless deposition of nickel on a masked aluminum surface

Also Published As

Publication number Publication date
US4182781A (en) 1980-01-08
DE2839234A1 (de) 1979-03-29
FR2404302A1 (fr) 1979-04-20
JPS5456764A (en) 1979-05-08
GB2004686B (en) 1982-03-10
IT7851045A0 (it) 1978-09-11
FR2404302B3 (de) 1981-07-03
JPS6161258B2 (de) 1986-12-24
NL7809294A (nl) 1979-03-23
GB2004686A (en) 1979-04-04
MX144954A (es) 1981-12-04
IT1157176B (it) 1987-02-11

Similar Documents

Publication Publication Date Title
DE2839234C2 (de)
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE4414729C2 (de) Werkstoff für die Herstellung eines Leiterrahmens und Leierrahmen für Halbleiterbauelemente
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
EP0176746A1 (de) Erzeugung von Kupferhöckern für integrierte Schaltungen
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE10261460A1 (de) Halbleitervorrichtung
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE3640248A1 (de) Halbleitervorrichtung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE2510757A1 (de) Verfahren zum herstellen von traegersubstraten fuer hochintegrierte halbleiter-schaltungsplaettchen und durch dieses verfahren hergestellte substrate
DE2024494A1 (de) Verfahren zur Beseitigung von durch Fehlstellen, insbesondere Nadellöcher verursachten Kurzschlüssen in DünnschichtÜberkreuzungen
DE3815569A1 (de) Verfahren zum selektiven abscheiden eines leitenden materials bei der herstellung integrierter schaltungen
DE2040929A1 (de) Ohmsche Kontaktanordnung fuer Halbleitervorrichtungen
DE19819456B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING., PAT.

8125 Change of the main classification

Ipc: H01L 23/50

D2 Grant after examination
8364 No opposition during term of opposition