KR100438256B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100438256B1
KR100438256B1 KR1019960059482A KR19960059482A KR100438256B1 KR 100438256 B1 KR100438256 B1 KR 100438256B1 KR 1019960059482 A KR1019960059482 A KR 1019960059482A KR 19960059482 A KR19960059482 A KR 19960059482A KR 100438256 B1 KR100438256 B1 KR 100438256B1
Authority
KR
South Korea
Prior art keywords
bump
semiconductor chip
electrode
functional element
inspection
Prior art date
Application number
KR1019960059482A
Other languages
English (en)
Other versions
KR970053206A (ko
Inventor
데쓰오 가와키타
가즈히코 마쓰무라
이치로 야마네
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR970053206A publication Critical patent/KR970053206A/ko
Application granted granted Critical
Publication of KR100438256B1 publication Critical patent/KR100438256B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 제 1 반도체 칩과 제 2 반도체 칩이 적층되어 이루어지는 반도체 장치의 소형화를 도모함과 동시에, 제 1 반도체 칩과 제 2 반도체 칩이 전기적으로 확실하게 도통되도록 하는 것을 목적으로 하는 반도체 장치 및 그 제조방법에 관한 것이다.
제 1 기능 소자를 갖는 제 1 반도체 칩(110)의 주표면에는 제 1 기능 소자의 전기적 특성을 검사하기 위한 제 1 검사용 전극(111)과, 제 1 기능 소자와 전기적으로 접속되어 있는 제 1 접속용 전극(112)이 형성되어 있다. 제 2 반도체 소자를 갖는 제 2 반도체 칩(120)의 주표면에는 제 2 기능 소자의 전기적 특성을 검사하기 위한 제 2 검사용 전극(121)과, 제 2 기능 소자와 전기적으로 접속되어 있는 제 2 접속용 전극(122)이 형성되어 있다. 제 1 접속용 전극(112)의 상부에 형성된 제 1 범프(113)와 제 2 접속용 전극(122)의 상부에 형성된 제 3범프(123)가 접합된 상태에서 제 1 반도체 칩(110)과 제 2 반도체 칩(120)은 절연성 수지(130)에 의해 일체화 되어 있다.

Description

반도체 장치 및 그 제조 방법
본 발명은 멀티 미디어 기기나 휴대 기기 등의 고도한 전자 기기를 달성하기 위한 고기능 LSI를 구비한 반도체 장치 및 그 제조 방법에 관한 것이다.
근래, 전자 기기의 고기능화가 더욱 더 강화되는 경향에 있다. 이 경향에 따라 전자 기기에 탑재되는 LSI에 요구되는 특성도 고기능화 되는 경향에 있다.
그러나, LSI 에 요구되는 기능의 전부를 1칩화 하는 것은 개발 기간의 장기화 및 개발 가격의 증가 등의 커다란 문제가 있다. 그래서, 이들의 문제를 해결하는 하나의 수단으로서, 다른 종류의 LSI가 형성된 반도체 칩끼리를 적층화하여 일체화하는 기술이 제안되고 있다.
이하, 도면을 참조하면서 다른 LSI가 형성된 반도체 칩끼리가 적층되어 이루어지는 종래의 반도체 장치에 대하여 설명하기로 한다.
제 19 도는 종래의 반도체 장치의 단면 구조도이다. 제 19 도에 도시된 바와 같이, 제 1 반도체 칩(11)과 제 2 반도체 칩(12)은 제 1 반도체 칩(11)에 형성된 제 1 알루미늄 전극(13)과 제 2 반도체 칩(12)에 형성된 제 2 알루미늄 전극(14)이 범프(15)를 통하여 접합됨으로써, 전기적으로 접속되어 있다. 이 경우, 제 1 및 제 2 알루미늄 전극(13, 14)과 범프(15)는 금속적인 접합을 하고 있고, 제 1 및 제 2 알루미늄 전극(13, 14)과 범프(15)의 접합 구조로서는 다음에 설명하는 2가지의 구조가 알려져 있다.
제 1 접합 구조는 제 20 도에 도시된 바와 같이, 예를 들면, 반도체 칩(21)의 알루미늄 전극(22)의 상부에 Ti-Pd-Au나 TiW-Au 등으로 이루어지는 배리어금속(23)을 형성한 후, 이 배리어 금속(23)에 전해 도금법에 의해 Au를 석출시킴으로써, Au로 된 범프(24)를 형성하는 방법이다.
제 2 접합 구조는 제 21 도에 도시된 바와 같이, 전해 도금법에 의해 기판(25) 상에 미리 선택적으로 범프(24)를 형성하여 두고, 가열된 가압 ·가열 공구(26)를 이용하여 범프(24)를 반도체 칩(21)의 알루미늄 전극(22)에 가압함으로써, 범프(24)를 알루미늄 전극(22)에 열전사하는 방법이다.
상기 제 1 및 제 2 방법 중 어느 하나의 방법에 있어서도 반도체 칩(21)의 알루미늄 전극(22)에 범프(24)를 형성하는 공정은 매우 많으면서 복잡한 프로세스가 필요하게 된다. 또, 반도체 칩(21)의 알루미늄 전극(22)에 범프(24)를 형성하는 공정에 있어서, 우량품이었던 반도체 칩(21)이 불량화되는 것도 있으므로, 전체로서의 반도체 장치의 제조 가격이 증대한다는 문제도 있다.
그래서 최근에는 무전해 도금법에 의하여 범프(24)를 형성하는 방법이 제안되어 있다. 이 전해 도금에 의한 방법은 제 22 도에 도시된 바와 같은 프로세스로 행할 수 있다. 즉, NaOH 용액이나 인산 용액을 이용하는 라이트 에칭을 알루미늄 전극(22)에 실시하여 알루미늄 전극(22) 표면의 자연 산화막을 제거한 후, 알루미늄 전극(22)의 표면이 재차 산화하는 것을 방지하기 위하여, 알루미늄전극(22)의 표면에 대하여 진케이트(Zincate) 처리를 시행하여 알루미늄 전극(22)의 표면에 Zn층을 형성한다. 그 후, 반도체 칩(21)을 무전해의 Ni 도금액에 침지하여 Zn과 Ni의 치환 반응을 일으켜 알루미늄 전극(22)의 표면에 Ni를 석출시킨다. 소정 막두께의 Ni를 석출시킨 후, 반도체 칩(21)을 Au의 무전해 도금액에 침지하여 석출한 Ni의 표면에 얇게 Au 도금을 한다. 이 무전해 도금을 이용하는 방법에 의하면 반도체칩(21)을 무전해 도금액에 침지하는 것만으로 알루미늄 전극(22)에 직접적으로나 선택적으로 범프(24)를 형성할 수 있으므로, 가격면에서 커다른 장점이 있다.
그러나 상기 종래의 반도체 장치는 다음에 설명하는 바와 같은 여러 가지의 문제를 가지고 있다.
우선, 반도체 장치의 제조 프로세스에 있어서는 확산 프로세스가 종료하여 범프의 형성 프로세스를 행하기 전에, 통상적으로 반도체 칩에 대하여 프로브검사를 행하지만, 이 때, 프로버의 프로브 단자를 알루미늄 전극에 접촉시킬 필요가 있으므로, 알루미늄 전극의 면적을 소정 이하로 작게할 수 없다. 알루미늄 전극은 수백개에서 수천개도 설정될 수 있으므로, 반도체 칩, 나아가서는 반도체 칩끼리가 적층되어 이루어지는 반도체 장치의 소형화가 제약을 받는다는 문제가 있다.
또, 프로브 검사를 행할 때, 금속제의 프로버가 알루미늄 전극의 표면에 접촉되어 스크라이브(scribe)하므로, 알루미늄 전극의 표면이 손상될 수 있다는 문제가 있다. 이 상태에서 후공정의 무전해 도금을 행하면 알루미늄 전극 표면의 형상을 그대로 반영한 상태에서 Ni가 석출되기 때문에, 범프의 최종 형상이 일그러지게 된다. 그 결과, 반도체 칩에 형성된 다수의 범프의 높이에 불균일이 생기므로, 제 1 반도체 칩과 제 2 반도체 칩을 적층하였을 때, 제 1 반도체 칩의 제 1 알루미늄 전극과 제 2 반도체 칩의 제 2 알루미늄 전극 사이에 전기적으로 도통되지 않는 경우가 생기는 문제가 있다.
또 반도체 칩에 면적이 다른 알루미늄 전극을 형성한 경우, 무전해 도금에 의해, 예를 들면, Ni를 석출시켜 범프를 형성하면 면적이 큰 알루미늄 전극에 형성되는 범프는 면적이 작은 알루미늄 전극에 형성되는 범프에 비하여 높이가 높아진다. 이 때문에, 제 1 반도체 칩과 제 2 반도체 칩을 적층한 경우, 면적이 큰 알루미늄 전극은 대향하는 알루미늄 전극과 전기적으로 도통되기 쉽지만, 면적이 작은 알루미늄 전극은 대향하는 알루미늄 전극과 전기적으로 도통되기 어려워져 불량품이 발생하는 문제가 있다.
상기 문제점을 감안하여, 본 발명은 제 1 반도체 칩과 제 2 반도체 칩이 적층되어 이루어지는 반도체 장치의 소형화를 도모함과 동시에, 제 1 반도체 칩과 제 2 반도체 칩이 전기적으로 확실하게 도통되도록 하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 제 1 발명은 제 1 및 제 2 반도체 칩에 형성되는 전극을 전기적 접속을 하기 위한 접속용 전극과 프로브 검사에 이용하는 검사용 전극으로 나누어 형성하고, 접속용 전극은 전기적 접속이 취해지는 범위에서 면적을 작게하는 한편, 검사용 전극의 면적은 프로브 단자가 접촉가능한 정도의 크기로 하고 있다.
구체적으로 제 1 발명이 강구한 해결 수단은, 반도체 장치를 제 1 기능 소자를 갖는 제 1 반도체 칩 및 제 2 기능 소자를 갖는 제 2 반도체 칩과 상기 제 1 반도체 칩의 주표면에 형성되어 상기 제 1 기능 소자의 전기적 특성을 검사하기 위한 제 1 검사용 전극과, 상기 제 1 반도체 칩의 주표면에 형성되어 상기 제 1 검사용 전극 보다도 작은 면적을 가지면서 상기 제 1 기능 소자와 전기적으로 접속되는 제 1 접속용 전극과, 상기 제 2 반도체 칩의 주표면에 형성되어 상기 제 2 기능 소자의 전기적 특성을 검사하기 위한 제 2 검사용 전극과, 상기 제 2 반도체 칩의 주표면에 형성되어 상기 제 2 검사용 전극보다 작은 면적을 가지면서 상기 제 2 기능 소자와 전기적으로 접속되는 제 2 접속용 전극과, 상기 제 1 접속용 전극 및 상기 제 2 접속용 전극 상에 형성된 제 1 범프 및 제 3 범프를 포함하며, 상기 제 1 반도체 칩과 상기 제 2 반도체칩은 각각의 주표면이 대향하는 상태에서 양자 사이에 삽입되는 절연성 수지에 의해 일체화되어 있고, 상기 제 1 기능 소자와 상기 제 2 기능 소자는 상기 제 1 접속용 전극과 상기 제 2 접속용 전극이 상기 제 1 범프와 상기 제 3 범프의 접촉을 통하여 접합됨으로써 전기적으로 접속되도록 구성한 것이다.
제 1 발명의 구성에 의하여, 제 1 반도체 칩의 주표면에 형성되는 전극을 제 1 기능 소자의 전기적 특성을 검사하기 위한 제 1 검사용 전극과, 제 1 기능 소자와 전기적으로 접속되는 제 1 접속용 전극으로 나누어 형성함과 동시에, 제 2 반도체 칩의 주표면에 형성되는 전극을 제 2 기능 소자의 전기적 특성을 검사하기 위한 제 2 검사용 전극과, 제 2 기능 소자와 전기적으로 접속되는 제 2 접속용 전극으로 나누어 형성했기 때문에, 제 1 및 제 2 접속용 전극에 프로브 검사용의 프로브 단자를 접촉할 필요가 없으므로, 프로브 검사 공정에서 제 1 및 제 2 접속용 전극에 상처가 생기지 않는다.
제 2 발명은, 제 1 발명의 구성에 있어서 상기 제 1 범프 또는 제 3 범프의 선단부에는 상기 제 1 범프와 상기 제 3 범프 사이의 불균일을 흡수하는 간격 조정용 범프를 구비하도록 구성한 것이다.
제 3 발명은, 제 2 발명의 구성에 있어서 상기 간격 조정용 범프를 연금속(軟金屬)으로 구성한 것이다.
제 4 발명은, 제 1 발명의 구성에 있어서 상기 제 2 반도체 칩을 상기 제 1 반도체 칩 보다도 크게 하고, 상기 제 2 검사용 전극을 상기 제 2 반도체칩의 가장자리부의 상기 제 1 반도체 칩과 대향하고 있지 않은 영역에 형성한 것이다.
제 5 발명은, 제 1 발명의 구성에 있어서 상기 범프를 무전해 도금법으로 형성한 것이다.
제 6 발명은, 제 1 발명에 의한 반도체 장치의 제조방법으로서, 제 1 기능 소자를 갖는 제 1 반도체 칩의 주표면에 상기 제 1 기능 소자의 전기적 특성을 검사하기 위한 제 1 검사용 전극 및 이 제 1 검사용 전극보다 작은 면적을 가지면서 상기 제 1 기능 소자와 전기적으로 접속되는 제 1 접속용 전극을 형성함과 동시에, 제 2 기능 소자를 갖는 제 2 반도체 칩의 주표면에 상기 제 2 기능 소자의 전기적 특성을 검사하기 위한 제 2 검사용 전극 및 이 제 2 검사용 전극보다 작은 면적을 가지면서 상기 제 2 기능 소자와 전기적으로 접속되는 제 2 접속용 전극을 형성하는 전극 형성 공정과, 상기 제 1 접속용 전극 상과 제 2 접속용 전극 상에 각각 제 1 범프와 제 3 범프가 서로 접촉되도록 형성하고, 제 1 검사용 전극 상과 제 2 검사용 전극 상에 각각 제 2 범프와 제 4 범프가 서로 접촉되지 않도록 형성하는 범프 형성공정과, 상기 제 1 접속용 전극과 상기 제 2 접속용 전극을 상기 제 1 범프와 제 3 범프의 접촉을 통하여 접합하는 접합 공정과, 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 각각의 주표면이 대향하는 상태에서 양자 사이에 삽입되는 절연성 수지에 의해 일체화하는 일체화 공정을 구비하도록 구성한 것이다.
제 6 발명의 구성에 의해, 제 1 반도체 칩의 주표면에는 제 1 기능 소자의 전기적 특성을 검사하기 위한 제 1 검사용 전극 및 제 1 기능 소자와 전기적으로 접속되어 있는 제 1 접속용 전극이 형성되어 있음과 동시에, 제 2 반도체 칩의 주표면에는 제 2 기능 소자의 전기적 특성을 검사하기 위한 제 2 검사용 전극 및 제 2 기능 소자와 전기적으로 접속되어 있는 제 2 접속용 전극이 형성되어 있기 때문에, 제 1 및 제 2 검사용 전극을 프로브 검사용으로 이용하는 한편, 제 1 및 제 2 접속용 전극에는 프로브 단자를 접촉시킬 필요가 없다.
제 7 발명은, 제 6발명의 구성에 있어서 상기 범프 형성 공정은 상기 제 1 범프 또는 제 3 범프의 선단부에 상기 제 1 범프와 상기 제 3 범프 사이의 간격의 불균일을 흡수하는 간격 조정용 범프를 일체로 형성하는 공정을 포함하도록 구성한 것이다.
제 8 발명은, 제 7 발명의 구성에 있어서 상기 범프 형성 공정이 상기제 1 범프 또는 상기 제 3 범프의 선단부에 연금속으로 된 상기 간격 조정용 범프를 형성하는 공정을 포함하도록 구성한 것이다.
제 9 발명은, 제 7 발명의 구성에 있어서 상기 범프 형성 공정이 상기간격 조정용 범프를 기판의 평탄면에 형성한 후, 상기 제 1 범프 또는 상기 제 3 범프를 상기 간격 조정용범프로 눌러서 전사함으로써, 상기 제 1 범프 또는 상기 제 3 범프의 선단부에 상기 간격 조정용 범프를 형성하도록 구성한 것이다.
제 10 발명은, 제 6 발명의 구성에 있어서 상기 전극 형성 공정이 상기 제 1 반도체 칩보다도 큰 상기 제 2 반도체 칩의 가장자리부의 상기 제 1반도체 칩과 대향하지 않은 영역에 상기 제 2 검사용 전극을 형성하는 공정을 포함하도록 구성한 것이다.
제 11 발명은, 제 6 발명의 구성에 있어서 상기 범프 형성 공정이 무전해 도금법에 의해 상기 범프를 형성하는 공정을 포함하도록 구성한 것이다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
[실시예]
(제 1 실시예)
이하, 본 발명의 제 1 실시예에 의한 반도체 장치에 대하여 제 1 도를 참조하면서 설명하기로 한다.
제 1 도는 제 1 실시예에 의한 반도체 장치의 단면도로서, 도시는 생략하지만, 제 1 반도체 칩(110) 내에는 제 1 기능 소자가 형성되어 있고, 제 2 반도체칩(120) 내에는 제 2 기능 소자가 형성되어 있다.
제 1 도에 도시된 바와 같이, 제 1 반도체 칩(110)의 주표면에는 제 1 기능 소자의 전기적 특성을 검사하기 위한 알루미늄의 제 1 검사용 전극(111)과, 이 제 1 검사용 전극(111)보다 작은 면적을 가지며 제 1 기능 소자와 전기적으로 접속되는 알루미늄의 제 1 접속용 전극(112)이 형성되어 있다. 또, 제 2 반도체 칩(120)의 주표면에는 제 2 기능 소자의 전기적 특성을 검사하기 위한 알루미늄의 제 2 검사용 전극(121)과, 이 제 2 검사용 전극(121) 보다도 작은 면적을 가지며 제 2 기능 소자와 전기적으로 접속되어 있는 알루미늄의 제 2 접속용 전극(122)이 형성되어 있다. 이 경우, 제 1 접속용 전극(112)과 제 2 접속용전극(122)은 서로 대향하는 위치에 형성되어 있다.
제 1 접속용 전극(112)의 상부에는 제 1 범프(113)가 형성되어 있고, 제 1검사용 전극(111)의 상부에는 제 2 범프(114)가 형성되어 있고, 제 1 반도체 칩(110)의 주표면의 제 1 범프(113) 및 제 2 범프(114)가 형성되어 있지 않는 영역에는 제 1 보호막(115)이 형성되어 있다. 또, 제 2 접속용 전극(122)의 상부에는 제 3 범프(123)가 형성되어 있고, 제 2 검사용 전극(121)와 상부에는 제 4 범프(124)가 형성되어 있고, 제 2 반도체 칩(120)의 주표면의 제 3 범프(123) 및 제 4 범프(124)가 형성되어 있지 않은 영역에는 제 2 보호막(125)이 형성되어있다. 이 경우, 제 1, 제 2, 제 3 및 제 4 범프(113, 114, 123, 124)는 각각 무전해 도금법에 의해 형성된 Zn층, Ni층, Au층으로 이루어지는 3층 구조를 가지고 있다.
제 1 접속용 전극(112)과 제 1 검사용 전극(111)은 도시되지 않은 제 1 금속 배선에 의해 접속되어 있으며, 제 2 접속용 전극(122)과 제 2 검사용 전극(121)은 제 2 금속 배선(126)에 의해 접속되어 있다. 이로써, 제 1 검사용 전극(111)은 제 1 접속용 전극(112)을 통하여 제 1 기능 소자와 전기적으로 접속되고, 제 2 검사용 전극(121)은 제 2 접속용 전극(122)을 통하여 제 2 기능 소자와 전기적으로 접속된다. 또, 제 1 검사용 전극(111)은 제 1 접속용 전극(112)을 통하지 않고 제 1 기능 소자와 직접 접속되어도 되고, 또, 제 2 검사용 전극(121)은 제 2 접속용 전극(122)을 통하지 않고 제 2 기능 소자와 직접 접속되어도 된다.
제 1 범프(113)와 제 3 범프(123)의 접합에 의해 제 1 접속용 전극(112)과제 2 접속용 전극(122)은 전기적으로 접속되게 된다. 또, 제 1 반도체 칩(110)과 제 2 반도체 칩(120)은 각각의 주표면이 대향하는 상태로 양자 사이에 개재하는 절연성 수지(130)에 의해 일체화되어 있다.
제 1 실시예에 의한 반도체 장치에 의하면, 제 1 반도체 칩(110)에서는 제 1 접속용 전극(112)과 제 1 검사용 전극(111)이 설치됨과 동시에, 제 2 반도체칩(120)에서는 제 2 접속용 전극(122)과 제 2 검사용 전극(121)이 설치되었기 때문에, 제 1 및 제 2 검사용 전극(111, 121)에 프로브 단자가 접촉되는 한편, 제 1 및 제 2 접속용 전극(112, 122)에 프로브 단자가 접촉되지 않고, 프로브 검사를 행할 수 있다. 이 때문에, 제 1 및 제 2 접속용 전극(112, 122)에 프로브 검사 공정에서 상처가 생기는 문제를 해소할 수 있으므로, 이 제 1 및 제 2 접속용 전극(112, 122) 상부에 양호한 형상을 가지면서 높이가 균일한 제 1 및 제 3 범프(113, 123)를 형성할 수 있고, 이로써, 제 1 범프(113)와 제 3 범프(123)의 접합이 확실하게 된다.
또 프로브 단자가 접속되기 때문에 소정의 크기가 필요한 제 1 및 제 2 검사용 전극(111, 121)의 수를 프로브 검사에 필요한 한도로 저감할 수 있다. 또, 제 1 및 제 2 접속용 전극(112, 122)의 면적을 제 1 및 제 3 범프(113, 123)를 통하여 접합할 수 있는 정도로 작게 할 수 있고, 제 1 및 제 2 접속용 전극(112, 122)은 면적이 작기 때문에 배치하는 장소에 제약이 없어지고, 제 1 및 제 2 반도체 칩(110, 120)의 주표면에서의 얼마 안되는 영역에 설정할 수 있다. 이 때문에, 제 1 및 제 2 반도체 칩(110, 120)을 소형화하는 것이 가능하게 된다.
또 제 1, 제 2, 제 3 및 제 4 범프(113, 114, 123, 124)를 무전해 도금법에 의해 형성하기 때문에, 제 1 및 제 2 검사용 전극(111, 121)과 제 1 및 제 2 접속용 전극(112,122)을 무전해 도금액에 침지하는 것만으로 제 1, 제 2, 제 3 및 제 4 범프(113, 114, 123, 124)를 선택적으로 형성할 수 있으므로, 제조 가격을 저감할 수 있다.
또 제 2 반도체 칩(120)은 제 1 반도체 칩(110)보다 큼과 동시에, 제 2 검사용 전극(121)은 제 1 반도체 칩(110)과 대향하고 있지 않은 제 2 반도체 칩(120)의 가장자리 영역에 형성되어 있기 때문에, 제 2 검사용 전극(121)에 프로단자를 접촉시켜 제 1 반도체 칩(110)과 제 2 반도체 칩(120)이 일체화되어 이루어지는 반도체 장치에 대하여 프로브 검사를 행할 수 있다.
이하, 제 1 실시예에 의한 반도체 장치의 제조 방법에 대하여 제 2 도∼제 10 도를 참조하여 설명하기로 한다.
우선, 제 1 기능 소자가 형성된 제 1 반도체 칩(110)의 주표면에 제 1 검사용 전극(111) 및 제 1 접속용 전극(112)을 형성한 후, 제 2 도에 도시된 바와 같이, 제 1 반도체 칩(110)의 주표면에서의 제 1 범프(113) 및 제 2 범프(114)를 형성하지 않는 영역에 제 1 보호막(115)을 퇴적하고, 그 후, 제 1 검사용 전극(111) 및 제 1 접속용 전극(112)에 대하여 탈지 처리 및 라이트 에칭을 행하며,제 1 검사용 전극(111) 및 제 1 접속용 전극(112)의 표면에 형성된 자연 산화막(116) 중 제 1 보호막(115) 외부로 노출하는 부분을 제거한다.
다음에 제 1 검사용 전극(111) 및 제 1 접속용 전극(112)의 재산화를 방지하기 위하여 무전해 Ni 도금의 전처리 공정으로서, 제 1 검사용 전극(111) 및 제 1 접속용 전극(112)의 표면에 대하여 Zn 치환 처리를 행하고, 제 3 도에 도시된 바와 같이, 제 1 검사용 전극(111) 및 제 1 접속용 전극(112)의 표면에 Zn층(117)을 형성한다. 또, 전처리 공정으로서는 Zn층(117)을 형성하는 대신에 Pd층이나 Ni층을 형성하여도 된다.
다음에 제 1 검사용 전극(111) 및 제 1 접속용 전극(112)을 무전해 Ni 도금액에 침지하여 제 4 도에 도시된 바와 같이, 제 1 및 제 2 범프(113, 114)의 코어로 되는 Ni층(118)을 형성한다.
다음에 제 1 검사용 전극(111) 및 제 1 접속용 전극(112)을 무전해 Au 도금액에 침지하여 제 5 도에 도시된 바와 같이, Ni층(118)의 표면에 Au층(119)을 형성한다. 이로써, Zn층, Ni층 및 Au층의 3층 구조로 이루어지는 제 1 및 제 2 범프(113, 114)가 형성된다.
또 도시는 생략하고 있으나, 제 2 기능 소자가 형성되는 제 2 반도체 칩(120)의 주표면에 제 2 검사용 전극(121) 및 제 2 접속용 전극(122)을 형성한 후, 제 2 반도체 칩(120)의 주표면의 제 3 범프(123) 및 제 4 범프(124)를 형성하지 않은 영역에 제 1 보호막(125)을 퇴적하고, 그 후, 제 2 검사용 전극(121) 및 제 2 접속용 전극(122)의 표면에 Zn층, Ni층 및 Au층으로 이루어지는 제 3 및 제 4 범프(123, 124)를 형성한다.
이하, 제 1 및 제 2 검사용 전극(111, 121), 제 1 및 제 2 접속용 전극(112, 122)과 제 1∼제 4 범프(113, 114, 123, 124)의 치수 및 구체적인 제조 방법에 대하여 설명하기로 한다.
제 1 실시예에 있어서는, 제 1 및 제 2 검사용 전극(111, 121)의 치수는 92×92㎛, 피치는 150㎛이고, 제 1 및 제 2 접속용 전극(112, 122)의 치수는 15㎛Φ, 피치는 30㎛이다. 또, 제 1 및 제 2 검사용 전극(111, 121)과 제 1 및 제 2 접속용 전극(112, 122)은 스퍼터법에 의해 형성하고, 두께는 약 1㎛로서, 재료는 Al-1% Si-0.5% Cu이다.
제 1 및 제 2 보호막(115, 125)은 두께 1㎛의 Si3N4막이다.
제 1 및 제 2 검사용 전극(111, 121)과 제 1 및 제 2 접속용 전극(112, 122)에 대한 라이트 에칭 처리로서는 제 1 및 제 2 검사용 전극(111, 121)과 제 1 및 제 2 접속용 전극(112,122)을 인산 용액 또는 NaOH 용액에 첨지하여 각 전극의 표면을 0.1㎛ 정도 제거한다.
제 1 및 제 2 검사용 전극(111, 121)과 제 1 및 제 2 접속용 전극(112, 122)에 대한 Zn 치환 처리로서는 약 50nm의 막두께를 갖는 Zn층(117)을 형성한다.
Ni층(118)의 형성 공정으로서는 무전해 Ni 도금액으로서 황산 니켈을 주성분으로 하는 것을 이용하여 90℃의 무전해 Ni 도금액에 10분간 침지함으로써 행하고,두께가 약 4 ㎛의 Ni층(118)을 석출시킨다.
Au층(119)의 형성 공정으로서는 무전해 Au 도금액으로서 시안계를 이용하여 90℃의 무전해 Au 도금액에 30분간 침지함으로써 행하고, 두께가 0.1∼0.3㎛ 정도의 Au층(119)을 형성한다. 또, 통상적인 막두께의 Au층(119) 대신에 두꺼운 Au층을형성하는 경우에는, Au층(119)의 표면에 두께 부여용의 Au 도금을 행한다. 이 경우에는, 73℃의 시안계의 도금액에 20분 정도 침지함으로써, 두께가 약 2㎛ 정도의 Au층을 형성한다.
이하, 제 1 반도체 칩(110)과 제 2 반도체 칩(120)을 적층하여 일체화하는 공정에 대하여 실명하기로 한다.
우선, 제 6 도에 도시된 바와 같이, 제 1 반도체 칩(110)을 그 이면으로부터 가압 공구(132)에 의해 유지한 상태에서 제 1 반도체 칩(110)의 제 1 범프(113)와 제 2 반도체 칩(120)의 제 3 범프(123)를 위치 맞춤한다.
다음에 제 7 도에 도시된 바와 같이, 제 3 범프(123)의 상부의 전면에 걸쳐 광경화형의 절연성 수지(130)를 도포한 후, 제 8 도에 도시된 바와 같이, 가압공구(132)를 강하시켜 제 1 반도체 칩(110)을 제 2 반도체 칩(120)에 대하여 누름으로써 제 1 범프(113)와 제 3 범프(123)가 접합된다. 이 공정에 있어서, 제 1 반도체 칩(110)을 제 2 반도체 칩(120)에 대하여 누르면 절연성 수지(130)는 제 1 범프(113)와 제 3 범프(123) 사이에서 주변으로 밀려 나와 양자 사이에는 실질적으로 잔존하지 않는다.
다음에 제 9 도에 도시된 바와 같이, 제 1 반도체 칩(110)과 제 2 반도체칩(120) 사이에 존재하는 절연성 수지(130)에 대하여 자외선 조사 장치(133)로부터 자외선을 조사하여 절연성 수지(130)을 경화시킴으로써, 제 1 반도체 칩(110)과 제 2 반도체 칩(120)을 일체화 한다.
다음에 제 10 도에 도시된 바와 같이, 가압 공구(132)를 상승시켜 제 1 반도체 칩(110)의 이면에 가하고 있던 가압력을 해제하면 제 1 실시예에 의한 반도체 장치가 얻어진다.
(제 2 실시예)
이하, 본 발명의 제 2 실시예에 의한 반도체 장치에 대하여 제 11 도를 참조하여 설명하기로 한다.
제 2 실시예에 있어서, 제 1 실시예와 동일한 부재에는 동일한 부호를 부여하고, 그에 대한 설명을 생략한다.
제 2 실시예의 특징으로서, 제 1 범프(113) 또는 제 3 범프(123)의 선단부에는 제 1 범프(113)와 제 3 범프(123)의 간격의 불균일을 흡수하는 연금속(軟金屬)의 간격 조정용 범프(135)가 일체적으로 설치되어 있다. 이 때문에, 제 1 또는 제 2 접속용 전극(112, 122)의 면적이 다른 것에 기인하여 제 1 범프(113)와 제 3 범프(123)의 간격에 불균일이 생겨도 제 1 범프(113)와 제 3 범프(123)를 확실하게 접합할 수 있으므로, 제 1 접속용 전극(112)과 제 2 접속용 전극(122)을 확실하게 접속할 수 있다.
이하, 제 2 실시예에 의한 반도체 장치의 제조 방법에 대하여 제 12 도 ∼제 18 도를 참조하여 설명하기로 한다.
우선, 제 1 실시예에 의한 반도체 장치의 제조 방법과 마찬가지로, 제 1 기능 소자가 형성된 제 1 반도체 칩(110)의 주표면에 제 1 검사용 전극(111) 및 제 1 접속용 전극(112)을 형성한 후, 제 1 반도체 칩(110)의 주표면의 제 1 범프(113) 및 제 2 범프(114)를 형성하지 않은 영역에 제 1 보호막(115)을 퇴적한다(제 11 도참조). 그 후, 제 1 검사용 전극(111) 및 제 1 접속용 전극(112) 표면에 형성된 자연 산화막 중 제 1 보호막(115) 외부로 노출되는 부분을 제거한 후, 제 1 검사용 전극(111) 및 제 1 접속용 전극(112)에 제 2 범프(114) 및 제 1 범프(113)를 각각 형성한다.
다음에 제 12 도에 도시된 바와 같이, 제 1 범프(113)와 대응하는 기판(136)상부의 위치에 전해 도금법에 의해 인듐이나 인듐-주석 합금 등의 연금속으로 이루어지는 간격 조정용 범프(135)를 형성한다. 간격 조정용 범프(135)는 직경 약 10∼20㎛Φ, 높이 5∼10㎛ 정도로 형성한다. 그 후, 제 1 반도체 칩(110)을 그 이면으로부터 가압 ·가열 공구(137)에 의해 유지한 상태에서 제 1 반도체 칩(110)의 제 1 범프(113)와 기판(136) 상의 간격 조정용 범프(135)를 위치 맞춤한다. 그 후, 가압 ·가열 공구(127)를 하강시켜 간격 조정용 범프(135)를 제 1 범프(113)에 열전사한 후, 제 13 도에 도시된 바와 같이, 가압 ·가열 공구(137)를 상승시킨다. 이 경우, 가압 ·가열 공구(137)의 온도는 150℃∼250℃ 정도로서, 가압력은 하나의 제 1 접속용 전극(112)당 약 1∼10g 정도이다. 이와 같은 가압력으로 열전사하면 연금속으로 된 간격 조정용 범프(135)가 변형되어 제 1 범프(113)에 열전사된 간격 조정용 범프(135)의 선단면이 제 1 반도체 칩(110)의 주표면으로부터 균등한 높이가 된다.
또 간격 조정용 범프(135)의 형성 방법으로서는 열전사법 대신에 연금속 용융액에 제 1 범프(113)의 선단부를 담금으로써, 제 1 범프(113)의 선단부에 간격조정용 범프(135)를 일체로 형성하여도 된다.
다음에 제 1 실시예에 의한 반도체 장치의 제조 방법과 마찬가지로 하여, 제 2 기능 소자가 형성된 제 2 반도체 칩(120)의 주표면에 제 2 검사용 전극(121) 및 제 2 접속용 전극(122)을 형성한 후, 제 2 반도체 칩(120)의 주표면의 제 3 범프(123) 및 제 4 범프(124)를 형성하지 않은 영역에 제 2 보호막(125)을 퇴적한다(제 11 도 참조). 그 후, 제 2 검사용 전극(121) 및 제 2 접속용 전극(122)의 표면에 형성된 자연 산화막 중 제 2 보호막(125)으로부터 노출한 부분을 제거한 후, 제 2 검사용 전극(121) 및 제 2 접속용 전극(122)에 제 4 범프(124) 및 제 3 범프(123)를 각각 형성한다.
다음에 제 14 도에 도시된 바와 같이, 제 1 반도체 칩(110)을 그 이면으로부터 가압 ·가열 공구(137)에 의해 유지한 상태에서 제 1 반도체 칩(110)의 제 1 범프(113)와 제 2 반도체 칩(120)의 제 3 범프(123)를 위치 맞춤한다.
다음에 제 15 도에 도시된 바와 같이, 제 3 범프(123) 상부에 전면에 걸쳐 광경화형의 절연성 수지(130)를 도포한 후, 제 16 도에 도시된 바와 같이, 가압 · 가열 공구(137)를 강하시켜 제 1 반도체 칩(110)을 제 2 반도체 칩(120)에 대하여 누름으로써, 제 1 범프(113)와 제 3 범프(123)가 접합된다. 절연성 수지(130)는 제 1 범프(113)와 제 3 범프(123) 사이에서 주변으로 밀려 나와 양자 사이에는 실질적으로 잔존하지 않는다.
다음에 제 17 도에 도시된 바와 같이, 제 1 반도체 칩(110)과 제 2 반도체칩(120) 사이에 존재하는 절연성 수지(130)에 대하여 자외선 조사 장치(133)로부터 자외선을 조사하여 절연성 수지(130)를 경화시킴으로써, 제 1 반도체칩(110)과 제 2 반도체 칩(120)을 일체화 한다.
다음에 제 18 도에 도시된 바와 같이, 가압 ·가열 공구(137)를 상승시켜 제 1 반도체 칩(110)의 이면에 가하고 있던 가압력을 해제하면 제 2 실시예에 의한 반도체 장치가 얻어진다.
또 제 1 및 제 2 실시예에서는 제 1 검사용 전극(111)에 제 2 범프(114)를 형성함과 동시에 제 2 검사용 전극(121)에 제 4 범프(124)를 형성하였으나, 제 2 범프(114) 및 제 4 범프(124)는 형성하지 않아도 된다.
또 제 1 및 제 2 실시예에서는 제 1 접속용 전극(112)에 제 1 범프(113)를 형성함과 동시에, 제 2 접속용 전극(122)에 제 3 범프(123)를 형성하였으나, 제 1 범프(113) 및 제 3 범프(123) 중 한 쪽의 범프는 없어도 된다. 이 경우에는,제 1 접속용 전극(112)과 제 2 접속용 전극(122)은 제 1 범프(113) 또는 제 3 범프(123)를 통하여 접합된다.
제 1 발명에 의한 반도체 장치에 의하면, 제 1 및 제 2 접속용 전극에 프로브 검사용의 프로브 단자를 접촉할 필요가 없기 때문에, 프로브 검사 공정에서 제 1 및 제 2 접속용 전극에 상처가 나지 않으므로, 제 1 또는 제 2 접속용 전극의 상부에 형성되는 범프의 형상이 일그러지게 되거나 범프의 높이에 불균일이 생기는 문제를 해소할 수 있고, 그 결과, 제 1 접속용 전극과 제 2 접속용 전극이 범프를 통하여 확실하게 접합된다.
또 종래에는 접속용과 검사용을 겸한 1 종류의 전극을 구비하고 있었기 때문에, 모든 전극의 면적을 프로브 단자가 접촉할 수 있을 정도로 크게 하였었으나,제 1 발명에 의하면, 전극이 접속용과 검사용으로 나누어져 있기 때문에, 프로브 단자가 접촉 가능한 큰 면적의 제 1 및 제 2 검사용 전극의 수를 프로브 검사에 필요한 최저한의 수로 저감할 수 있고, 또 프로브 단자가 접촉하지 않으므로 제 1 및 제 2 접속용 전극의 면적을 범프를 통하여 접합 가능한 정도로 작게할 수 있기 때문에, 제 1 및 제 2 반도체 칩의 크기를 작게할 수 있어 양자가 일체화되어 이루어지는 반도체 장치의 소형화를 도모할 수 있다.
따라서 제 1 발명에 의하면, 다른 LSI가 형성된 반도체 칩끼리 적층되어 이루어지는 반도체 장치의 안정성 및 신뢰성의 향상과 소형화를 도모할 수 있다.
제 2 발명에 의한 반도체 장치에 의하면, 범프는 이 범프의 선단부와일체로 형성되고, 이 범프의 선단민과 이 범프와 대향하는 상기 제 1 범프와 상기 제 3 범프 사이의 간격의 불균일을 흡수하는 간격 조정용 펌프를 가지고 있기 때문에, 제 1 또는 제 2 접속용 전극의 크기가 일정하지 않아 범프의 높이가 불균일하게 되어도 제 1 접속용 전극과 제 2 접속용 전극을 확실하게 접속할 수 있다. 또, 제 1 접속용 전극과 제 2 접속용 전극의 접속을 확실하게 하기 위하여 제 1 반도체 칩과 제 2 반도체 칩을 큰 가압력으로 누르지 않아도 되기 때문에, 제 1 반도체 칩에 형성된 제 1 기능 소자 또는 제 2 반도체 칩에 형성된 제 2 기능 소자의 특성이 큰 가압력에 의하여 손상되는 문제를 해소할 수 있어 반도체 장치의 제품 수율을 향상시킬 수 있다.
제 3 발명에 의한 반도체 장치에 의하면, 간격 조정용 범프는 연금속으로 이루어지기 때문에, 범프의 선단부에 간격 조정용 범프를 전사하는 공정 또는 제 1반도체 칩과 제 2 반도체 칩을 서로 누르는 공정에 있어서 간격 조정용 범프는 용이하게 변형하므로, 간격 조정용 범프는 범프의 선단면과 이 범프와 대향하는 상기 제 1 범프와 상기 제 3 범프 사이의 간격의 불균일을 확실하게 흡수할 수 있다.
제 4 발명에 의한 반도체 장치에 의하면, 제 2 반도체 칩은 제 1 반도체 칩보다 크고, 제 2 검사용 전극은 제 2 반도체 칩의 가장자리부의 제 1 반도체 칩과 대향하고 있지 않은 영역에 형성되기 때문에, 제 2 검사용 전극에 프로브 단자를 접촉시킴으로써, 제 1 반도체 칩과 제 2 반도체 칩이 일체화되어 이루어지는 반도체 장치에 대하여 용이하게 프로브 검사를 행할 수 있다.
제 5 발명에 의한 반도체 장치에 의하면, 범프는 무전해 도금에 의해 형성되기 때문에, 제 1 또는 제 2 접속용 전극을 무전해 도금액에 침지하는 것만으로 제 1 또는 제 2 접속용 전극에 선택적으로 범프를 형성할 수 있어 반도체 장치의 제조가격을 저감할 수 있다.
제 6 발명에 의한 반도체 장치의 제조 방법에 의하면, 제 1 반도체칩의 주표면에 제 1 검사용 전극 및 제 1 접속용 전극을 형성함과 동시에, 제 2 반도체 칩의 주표면에 제 2 검사용 전극 및 제 2 접속용 전극을 형성하는 공정을 구비하고 있기 때문에, 제 1 및 제 2 검사용 전극을 프로브 검사용에 이용하고, 제 1 및 제 2 접속용 전극에는 프로브 단자를 접촉시킬 필요가 없다. 따라서, 제 1 또는 제 2 접속용 전극의 상부에 형성되는 범프의 형상이 일그러지게 되거나 범프의 높이에 불균일이 생기는 문제점을 해소할 수 있고, 이로써, 제 1 접속용 전극과 제 2 접속용 전극을 상기 제 1 범프와 상기 제 3 범프의 접촉을 통하여 확실하게 접합할 수 있다.
제 7 발명에 의한 반도체 장치의 제조 방법에 의하면, 범프 형성 공정은 범프의 선단부에 이 범프의 선단면과 이 범프와 대향하는 상기 제 1 범프와 상기 제 3 범프 사이의 간격의 불균일을 흡수하는 간격 조정용 범프를 일체적으로 형성하는 공정을 포함하기 때문에, 제 1 또는 제 2 접속용 전극의 크기가 일정하지 않아 범프의 높이가 불균일하게 되어도 제 1 접속용 전극과 제 2 접속용 전극을 확실하게 접속할 수 있다.
제 8 발명에 의한 반도체 장치의 제조 방법에 의하면, 범프 형성 공정은 범프의 선단부에 연금속으로 이루어지는 간격 조정용 범프를 형성하는 공정을 포함하기 때문에 간격 조정용 범프를 용이하게 형성할 수 있다. 따라서,간격 조정용 범프는 범프의 선단면과 이 범프와 대향하는 상기 제 1 범프와 상기 제 3 범프 사이의 간격의 불균일을 확실하게 흡수할 수 있다.
제 9 발명에 의한 반도체 장치의 제조 방법에 의하면, 범프 형성 공정은 간격 조정용 범프를 기판의 평탄면에 형성한 후, 간격 조정용 범프를 범프에 전사하기 때문에, 전사 공정에 있어서 간격 조정용 범프의 선단면의 제 1 또는 제 2 반도체 칩의 주표면으로부터의 높이가 균등하게 된다. 따라서, 간격조정용 범프는 범프의 선단면과 이 범프와 대향하는 상기 제 1 범프와 상기 제 3 범프 사이의 간격의 불균일을 확실하게 흡수할 수 있다.
제 10 발명에 의한 반도체 장치의 제조 방법에 의하면, 전극 형성 공정은 제 1 반도체 칩보다 크고 제 2 반도체 칩의 가장자리부의 제 1 반도체칩과 대향하지않은 영역에 제 2 검사용 전극을 형성하는 공정을 포함하기 때문에, 제 1 반도체 칩과 제 2 반도체 칩이 일체화된 상태에서 제 2 검사용 전극에 프로브 단자를 접촉시킴으로써, 제 1 반도체 칩과 제 2 반도체 칩이 일체화되어 이루어지는 반도체 장치에 대하여 용이하게 프로브 검사를 행할 수 있다.
제 11 발명에 의한 반도체 장치의 제조 방법에 의하면, 범프 형성 공정은 무전해 도금법에 의해 범프를 형성하는 공정을 포함하기 때문에, 제 1 또는 제 2 접속용 전극을 무전해 도금액에 침지하는 것만으로, 제 1 또는 제 2 접속용 전극에 선택적으로 범프를 형성할 수 있어 반도체 장치의 제조 가격을 저감할 수 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
제 1 도는 본 발명의 제 1 실시예에 따른 반도체 장치의 단면도.
제 2 도는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법의 라이트 에칭 공정을 나타낸 단면도.
제 3 도는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법의 무전해 Ni 도금의 처리전 공정을 나타낸 단민도.
제 4 도는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법의 무전해 Ni 도금 처리 공정을 나타낸 단면도.
제 5 도는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법의 무전해 Au 도금 처리 공정을 나타낸 단면도.
제 6 도는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법의 범프끼리의 위치 맞춤 공정을 나타낸 단면도.
제 7 도는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법의 절연성 수지의 도포 공정을 나타낸 단면도.
제 8 도는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법의 범프끼리의 접합 공정을 나타낸 단면도.
제 9 도는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법의 절연성수지의 경화 공정을 나타낸 단면도.
제 10 도는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법의 압력 해제 공정을 나타낸 단면도.
제 11 도는 본 발명의 제 2 실시예에 따른 반도체 장치의 단면도.
제 12 도는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법의 제 1 범프와 간격 조정용 범프의 위치 맞춤 공정을 나타낸 단면도.
제 13 도는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법의 간격 조정용 범프의 열전사 공정을 나타낸 단면도.
제 14 도는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법의 제 1 범프와 간격 조정용 범프의 위치 맞춤 공정을 나타낸 단면도.
제 15 도는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법의 절연성수지의 도포 공정을 나타낸 단면도.
제 16 도는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법의 범프끼리의 접합 공정을 나타낸 단면도.
제 17 도는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법의 절연성수지의 경화 공정을 나타낸 단면도.
제 18 도는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법의 압력 해제 공정을 나타낸 단면도.
제 19 도는 종래의 반도체 장치의 단면도.
제 20 도는 종래의 반도체 장치의 제조 방법의 알루미늄 전극과 범프의 제 1접합 구조를 나타낸 단면도.
제 21 도는 종래의 반도체 장치의 제조 방법의 알루미늄 전극과 범프의 제 2 접합 구조를 나타낸 단면도.
제 22 도는 종래의 반도체 장치의 제조 방법에 있어서 무전해 도금법에 의해 범프를 형성한 공정을 나타낸 흐름도.
〈도면의 부호에 대한 간단한 설명〉
110 : 제 1 반도체 칩 111 : 제 1 검사용 전극
112 : 제 1 접속용 전극 113 : 제 1 범프
114 : 제 2 범프 115 : 제 1 보호막
117 : Zn층 118 : Ni층
119 : Au층 120 : 제 2 반도체 칩
121 : 제 2 검사용 전극 122 : 제 2 접속용 전극
123 : 제 3 범프 124 : 제 4 범프
125 : 제 2 보호막 130 : 절연성 수지
132 : 가압 공구 133 : 자외선 조사 장치
135 : 간격 조정용 범프 136 : 기판
137 : 가압 ·가열 공구

Claims (11)

  1. 제 1 기능 소자를 갖는 제 1 반도체 칩과,
    제 2 기능 소자를 갖는 제 2 반도체 칩과,
    상기 제 1 반도체 칩의 주표면에 형성되어 상기 제 1 기능 소자의 전기적 특성을 검사하기 위한 제 1 검사용 전극과,
    상기 제 1 반도체 칩의 주표면에 형성되어 상기 제 1 검사용 전극보다 작은 면적을 가지면서 상기 제 1 기능 소자와 전기적으로 접속되는 제 1 접속용 전극과,
    상기 제 2 반도체 칩의 주표면에 형성되어 상기 제 2 기능 소자의 전기적 특성을 검사하기 위한 제 2 검사용 전극과,
    상기 제 2 반도체 칩의 주표면에 형성되어 상기 제 2 검사용 전극보다 작은 면적을 가지면서 상기 제 2 기능 소자와 전기적으로 접속되는 제 2 접속용 전극과,
    상기 제 1 접속용 전극의 상부에 형성되는 제 1 범프와,
    상기 제 1 검사용 전극의 상부에 형성되는 제 2 범프와,
    상기 제 2 접속용 전극의 상부에 형성되는 제 3 범프와,
    상기 제 2 검사용 전극의 상부에 형성되는 제 4 범프를 포함하고,
    상기 제 1 범프와 상기 제 3 범프는 서로 접촉되며,
    상기 제 2 범프와 상기 제 4 범프는 서로 접촉되지 않고,
    상기 제 1 반도체 칩과 상기 제 2 반도체 칩은 각각의 주표면이 대향하는상태에서 양자 사이에 삽입되는 절연성 수지에 의해 일체화 되어 있으며,
    상기 제 1 기능 소자와 상기 제 2 기능 소자는 상기 제 1 접속용 전극과 상기 제 2 접속용 전극이 상기 제 1 범프와 상기 제 3 범프의 접촉을 통하여 접합됨으로써 전기적으로 접속되는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 1 범프 또는 제 3 범프의 선단부에는 상기 제 1 범프와 상기 제 3 범프 사이의 간격의 불균일을 흡수하는 간격 조정용 범프가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 간격 조정용 범프는 연금속으로 이루어지는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 2 반도체 칩은 상기 제 1 반도체 칩보다 큼과 동시에 상기 제 2 검사용 전극은 상기 제 2 반도체 칩의 가장자리부의 상기 제 1 반도체 칩과 대향하고 있지 않은 영역에 형성되는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 범프는 무전해 도금법에 의해 형성되는 것을 특징으로 하는 반도체장치.
  6. 제 1 기능 소자를 갖는 제 1 반도체 칩의 주표면에 상기 제 1 기능 소자의 전기적 특성을 검사하기 위한 제 1 검사용 전극 및 이 제 1 검사용 전극보다 작은 면적을 가지면서 상기 제 1 기능소자와 전기적으로 접속되는 제 1 접속용 전극을 형성함과 동시에, 제 2 기능 소자를 갖는 제 2 반도체 칩의 주표면에 상기 제 2 기능소자의 전기적 특성을 검사하기 위한 제 2 검사용 전극 및 이 제 2 검사용 전극보다 작은 면적을 가지면서 상기 제 2 기능 소자와 전기적으로 접속되는 제 2 접속용 전극을 형성하는 전극 형성 공정과,
    상기 제 1 접속용 전극 상과 제 2 접속용 전극 상에 각각 제 1 범프와 제 3 범프가 서로 접촉되도록 형성하고, 제 1 검사용 전극 상과 제 2 검사용 전극 상에 각각 제 2 범프와 제 4 범프가 서로 접촉되지 않도록 형성하는 범프 형성공정과,
    상기 제 1 접속용 전극과 상기 제 2 접속용 전극을 상기 제 1 범프와 제 3 범프의 접촉을 통하여 접합하는 접합 공정과,
    상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 각각의 주표면이 대향하는 상태에서 양자 사이에 삽입되는 절연성 수지에 의해 일체화하는 일체화 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 범프 형성 공정은 상기 제 1 범프 또는 제 3 범프의 선단부에 상기 제1 범프와 상기 제 3 범프 사이의 간격의 불균일을 흡수하는 간격 조정용 범프를 일체로 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 범프 형성 공정은 상기 제 1 범프 또는 상기 제 3 범프의 선단부에 연금속으로 된 상기 간격조정용 범프를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 7 항에 있어서,
    상기 범프 형성 공정은 상기 간격 조정용 범프를 기판의 평탄면에 형성한 후, 상기 제 1 범프 또는 상기 제 3 범프를 상기 간격 조정용 범프로 눌러서 전사함으로써, 상기 제 1 범프 또는 상기 제 3 범프의 선단부에 상기 간격 조정용 범프를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 6 항에 있어서,
    상기 전극 형성 공정은 상기 제 1 반도체 칩보다 큰 상기 제 2 반도체칩의 가장자리부의 상기 제 1 반도체 칩과 대향하지 않은 영역에 상기 제 2 검사용 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 6 항에 있어서,
    상기 범프 형성 공정은 무전해 도금법에 의해 상기 범프를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019960059482A 1995-12-18 1996-11-29 반도체장치 및 그 제조방법 KR100438256B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-328,519 1995-12-18
JP32851995 1995-12-18

Publications (2)

Publication Number Publication Date
KR970053206A KR970053206A (ko) 1997-07-29
KR100438256B1 true KR100438256B1 (ko) 2004-08-25

Family

ID=18211193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059482A KR100438256B1 (ko) 1995-12-18 1996-11-29 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US5734199A (ko)
EP (1) EP0780893B1 (ko)
KR (1) KR100438256B1 (ko)
DE (1) DE69634813T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803323B2 (en) 2012-06-29 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3349058B2 (ja) * 1997-03-21 2002-11-20 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
DE19743264C2 (de) 1997-09-30 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Emulationsschaltkreisanordnung mit zwei integrierten Schaltkreisen
US6413797B2 (en) * 1997-10-09 2002-07-02 Rohm Co., Ltd. Semiconductor device and method for making the same
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
KR100470386B1 (ko) * 1998-12-26 2005-05-19 주식회사 하이닉스반도체 멀티-칩패키지
SG93192A1 (en) * 1999-01-28 2002-12-17 United Microelectronics Corp Face-to-face multi chip package
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
US6348739B1 (en) * 1999-04-28 2002-02-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
KR100333384B1 (ko) * 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
EP1077490A1 (en) * 1999-08-17 2001-02-21 Lucent Technologies Inc. Improvements in or relating to integrated circuit dies
JP3405697B2 (ja) * 1999-09-20 2003-05-12 ローム株式会社 半導体チップ
JP2001196529A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体装置及びその配線方法
US6369448B1 (en) 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP2001308145A (ja) * 2000-04-25 2001-11-02 Fujitsu Ltd 半導体チップの実装方法
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
DE10219353B4 (de) * 2002-04-30 2007-06-21 Infineon Technologies Ag Halbleiterbauelement mit zwei Halbleiterchips
TW546794B (en) * 2002-05-17 2003-08-11 Advanced Semiconductor Eng Multichip wafer-level package and method for manufacturing the same
US6919642B2 (en) * 2002-07-05 2005-07-19 Industrial Technology Research Institute Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
JP3940694B2 (ja) * 2003-04-18 2007-07-04 株式会社東芝 半導体装置及びその製造方法
US7186637B2 (en) * 2003-07-31 2007-03-06 Intel Corporation Method of bonding semiconductor devices
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7385299B2 (en) * 2006-02-25 2008-06-10 Stats Chippac Ltd. Stackable integrated circuit package system with multiple interconnect interface
US20080001271A1 (en) * 2006-06-30 2008-01-03 Sony Ericsson Mobile Communications Ab Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
JP5350604B2 (ja) * 2007-05-16 2013-11-27 スパンション エルエルシー 半導体装置及びその製造方法
WO2009001564A1 (ja) 2007-06-28 2008-12-31 Panasonic Corporation 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール
CN102034720B (zh) 2010-11-05 2013-05-15 南通富士通微电子股份有限公司 芯片封装方法
CN102034721B (zh) * 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
US8486758B2 (en) 2010-12-20 2013-07-16 Tessera, Inc. Simultaneous wafer bonding and interconnect joining
CN102543920B (zh) * 2010-12-21 2015-04-29 中芯国际集成电路制造(北京)有限公司 芯片尺寸封装方法及封装结构
KR102147561B1 (ko) * 2013-09-17 2020-08-25 에이비비 슈바이쯔 아게 입자들 트래핑을 이용한 초음파 용접을 위한 방법
CN104616998A (zh) * 2014-12-30 2015-05-13 南通富士通微电子股份有限公司 晶圆级封装的制造方法
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
DE102015121066B4 (de) * 2015-12-03 2021-10-28 Infineon Technologies Ag Halbleitersubstrat-auf-halbleitersubstrat-package und verfahren zu seiner herstellung
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
CN112585740A (zh) 2018-06-13 2021-03-30 伊文萨思粘合技术公司 作为焊盘的tsv
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
CN112542391B (zh) * 2020-12-04 2022-11-11 上海易卜半导体有限公司 芯片互联方法、互联器件以及形成封装件的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
JPS57122542A (en) * 1981-01-23 1982-07-30 Hitachi Ltd Electrode structure for semiconductor element
JPS629642A (ja) * 1985-07-05 1987-01-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6461934A (en) * 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
US4927505A (en) * 1988-07-05 1990-05-22 Motorola Inc. Metallization scheme providing adhesion and barrier properties
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
JPH04340758A (ja) * 1991-05-17 1992-11-27 Fujitsu Ltd 半導体装置およびその製造方法
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
JPH0758711B2 (ja) * 1992-11-30 1995-06-21 日本電気株式会社 半導体集積回路装置
US5378928A (en) * 1993-04-27 1995-01-03 Motorola, Inc. Plastic encapsulated microelectronic device and method
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
FR2712693B1 (fr) * 1993-11-17 1995-12-15 Commissariat Energie Atomique Dispositif de détection de rayonnement, à éléments de détection aboutés, et procédé de fabrication de ce dispositif.
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
US5523628A (en) * 1994-08-05 1996-06-04 Hughes Aircraft Company Apparatus and method for protecting metal bumped integrated circuit chips during processing and for providing mechanical support to interconnected chips
KR100349896B1 (ko) * 1994-12-28 2002-12-26 삼성에스디아이 주식회사 집적회로칩의실장구조체및그실장방법
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
US5621225A (en) * 1996-01-18 1997-04-15 Motorola Light emitting diode display package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803323B2 (en) 2012-06-29 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
KR101452056B1 (ko) * 2012-06-29 2014-10-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 구조체 및 패키지 구조체 형성 방법

Also Published As

Publication number Publication date
EP0780893B1 (en) 2005-06-08
EP0780893A2 (en) 1997-06-25
DE69634813T2 (de) 2005-11-10
DE69634813D1 (de) 2005-07-14
EP0780893A3 (en) 1998-09-23
US5734199A (en) 1998-03-31
US5811351A (en) 1998-09-22
KR970053206A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100438256B1 (ko) 반도체장치 및 그 제조방법
US6459150B1 (en) Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
KR100196242B1 (ko) 하이브리드 반도체 구조 체 및 그 제조 방법
US4922322A (en) Bump structure for reflow bonding of IC devices
US5783465A (en) Compliant bump technology
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
US5208186A (en) Process for reflow bonding of bumps in IC devices
US20020019076A1 (en) Method for fabricating semiconductor package including flex circuit,interconnects and dense array external contact
US6518093B1 (en) Semiconductor device and method for manufacturing same
US6369600B2 (en) Test carrier for testing semiconductor components including interconnect with support members for preventing component flexure
JP2951882B2 (ja) 半導体装置の製造方法及びこれを用いて製造した半導体装置
CN101295692A (zh) 半导体装置
EP0969503A2 (en) Electronic circuit device
JPH04137630A (ja) 半導体装置
JPH0266953A (ja) 半導体素子の実装構造およびその製造方法
JP3505328B2 (ja) 半導体装置およびその製造方法
JP3279470B2 (ja) 半導体装置およびその製造方法
US20040154165A1 (en) Method for manufacturing a probe pin and a probe card
JP3051617B2 (ja) 半導体装置の製造方法
JPH0363813B2 (ko)
JP3449997B2 (ja) 半導体素子のテスト方法、そのテスト基板
JP3553246B2 (ja) Ｉｃカード用ｉｃモジュールの製造方法、ｉｃモジュールの製造方法
KR100900480B1 (ko) 반도체 패키지
JP2597809B2 (ja) 半導体装置の製造方法
JP2609709B2 (ja) 半導体チップの実装方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee