CN101295692A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101295692A
CN101295692A CN 200810090065 CN200810090065A CN101295692A CN 101295692 A CN101295692 A CN 101295692A CN 200810090065 CN200810090065 CN 200810090065 CN 200810090065 A CN200810090065 A CN 200810090065A CN 101295692 A CN101295692 A CN 101295692A
Authority
CN
China
Prior art keywords
projection
wiring
semiconductor device
pad
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200810090065
Other languages
English (en)
Other versions
CN101295692B (zh
Inventor
藤原伸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN101295692A publication Critical patent/CN101295692A/zh
Application granted granted Critical
Publication of CN101295692B publication Critical patent/CN101295692B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置，为了在连接具有小于等于50微米间距的微细间距电极的半导体元件和基板上的焊盘或布线的结构中，防止连接时的加热或担负荷重时发生的凸块间短路、基于高度畸变的连接部断裂，在本发明的半导体装置中，经由纵弹性系数(杨氏模量)大于等于65GPa且小于等于600GPa的凸块、和以锡、铝、铟、或铅的任意一种为主成分的缓冲层，连接所述基板和所述半导体元件，另外在凸块和设在基板上的焊盘或布线所相互对置的面的至少一方形成突起且利用超声波来连接这些面。

Description

半导体装置
本申请基于2007年4月6日提交的在先的日本专利申请JP2007-100777和2007年11月19日提交的在先的日本专利申请JP2007-299110并要求其为优先权，在此引入其全部内容作为参考。
技术领域
本发明涉及一种用于家电用、民生设备用、产业用的半导体装置。
背景技术
以便携电子设备为中心的高功能化的要求在逐年增加，与其相伴的高速、大容量的半导体器件成为必要。另一方面，设备的小型化也成为大的需求，使这些并存的半导体封装的开发正在进行。作为将其实现的关键技术，使用突起凸块来连接半导体元件的倒装芯片安装得到了注目，已经使用于各种封装。倒装芯片安装是通过倒装来在基板的电极上连接在焊盘上形成有凸块的芯片的安装方式。
倒装芯片安装方式与以往的引线键合连接方式相比，具有通过缩短连接长度可以抑制信号传播的延迟且可以实现高速传送、由于芯片尺寸成为封装尺寸所以可以实现小型化等优点。作为主要的倒装芯片安装方式，使用焊料凸块来连接芯片和基板间的焊料凸块连接方式、在芯片侧形成金嵌钉(stud)凸块后使用焊料来连接嵌钉凸块和基板侧布线的Au凸块/焊料连接方式、在芯片侧形成金嵌钉凸块后通过超声波连接来连接嵌钉凸块和基板侧布线的超声波连接方式(参照图7)、在芯片侧形成嵌钉凸块后使用以银糊剂(paste)或ACF(Anisotropic Conductive Film，各向异性导电膜)等树脂材为主的材料来连接嵌钉凸块和基板侧布线的接触连接方式等成为主流。
另一方面，凸块间距的微细化正在进步，在芯片层叠封装的芯片间连接中已发表出20微米间距的连接。虽然当前限于芯片层叠封装，但今后即使对于芯片/基板间的连接也预想进行进一步的微细化。在专利文献1中，记载有芯片层叠中使用的电极凸块的制造方法以及连接方法，通过构成为与凸块基部相比增大应力变化来形成凸块前端部，在连接时使凸块前端部弯曲变形而降低连接时应力。
[专利文献1]日本特开2005-243714号公报
[专利文献2]日本特开2002-134541号公报
在通过上述的以往的连接方式针对存在线膨胀系数差的二个以上的部件进行小于等于50微米间距的微细连接的情况下，可列举各种以下那样的课题。
(1)焊料凸块连接方式
在连接时需要加热到大于等于焊料熔融温度，在当前成为主流的无铅焊料的情况下焊料被加热到大概240℃左右。因此在连接后成为室温时，由于连接部件间的线膨胀系数差，在焊料连接部发生变形和畸变并发生凸块间短路或基于高度畸变的连接部断裂。另外，在实现小于等于50微米间距的情况下，焊料凸块优选小于等于30微米，但在当前的工艺中微细凸块的制作非常困难。另外，连接后的部件间高度变为20微米左右，所以难以在部件间填充底层填料。
(2)Au凸块/焊料连接方式
由于需要与焊料凸块连接方式同样地使焊料熔融，所以在连接后变为室温时，由于连接部件间的线膨胀系数差，有可能在焊料连接部发生变形和畸变并发生凸块间短路或基于高度畸变的连接部断裂。特别是与焊料凸块连接相比焊料量少，所以预想为断裂发生率变高。另外，还需要担心向金凸块/芯片焊盘的应力集中。另外，难以抑制高度偏差而均匀形成小于等于30微米的金嵌钉凸块。
(3)超声波连接方式
在超声波连接方式的情况下，由于连接温度低到小于等于150℃，所以不易引起上述中记载的那样的起因于温度变化的短路或连接部断裂。但是，在连接时需要担负荷重，所以在金嵌钉凸块中当担负荷重时产生变形，需要担心邻接凸块间短路。
(4)接触连接方式
在接触连接方式中连接温度可抑制在150℃左右，但由于连接形态为接触，所以连接电阻变高，难以实现高速传送。另外，在设为微细连接用的银糊剂或ACF的情况下，需要选定几微米直径的导电粒子零件，成本变高。
如上所述，关于微细连接在直接应用以往的技术的情况下，课题很多而需要开发新的技术。
在专利文献1中，可以使凸块的前端变形来吸收连接时荷重，但由于是接触连接，所以在线膨胀系数不同的部件间的连接中，接触电阻变高，是不适合的。另外，由于需要150℃～400℃的加热，所以起因于线膨胀系数差的连接部变形和畸变变大，在不同部件间的连接中存在问题。
发明内容
本发明的目的在于提供一种半导体装置，在连接具有小于等于50微米间距的微细间距电极的半导体元件和基板上的焊盘或布线的结构中，防止连接时的加热或担负荷重时发生的凸块间短路、基于高度畸变的连接部断裂，或者降低接触电阻，可对应于高可靠性且高速传送。
本发明的主要方面的半导体装置的特征在于，在连接具有小于等于50微米间距的微细间距电极的半导体元件和基板上的焊盘或布线的结构中，基板和半导体元件经由纵弹性系数(杨氏模量)大于等于65GPa且小于等于600Gpa的凸块、和以锡、铝、铟、铅中的任意一种为主成分的缓冲层连接，在凸块和基板上的焊盘或布线所对置的面的至少一方形成有突起。
通过设置上述的突起，缓和在凸块和焊盘或布线间的连接时产生的朝向横向的应力，可以防止或缓和构成缓冲层的材料的移动。另外，通过利用超声波来连接，可以实现低温连接。
本发明的特征在于，易于在凸块和布线间确保应力缓冲层；连接部的间隔(连接高度h1)高；具有应力缓冲层；具有硬质凸块；以及可以实现超声波连接等低温连接。
由此，即使在连接存在线膨胀系数差的基材的情况下，也可以降低起因于温度变化的连接部应力集中。另外，由于连接温度和室温的温度差小，所以可以降低刚制造后的向连接部的初始应力。另外，由于连接部间隔宽，所以易于注入底层填料。另外，由于使用具有凹凸的硬质凸块，所以基于连接时荷重的凸块变形变少，可以防止凸块间短路。
附图说明
图1是本发明的第一实施例的微细连接部的放大剖面图。
图2是向本发明的半导体元件上的凸块形成工艺的一个例子的剖面图。
图3是向本发明的基板上的缓冲层形成工艺的一个例子的剖面图。
图4是本发明的组装工艺的一个例子的剖面图。
图5是本发明的超声波施加过程中的微细连接部的放大剖面图。
图6是本发明的第二实施例的微细连接部的放大剖面图。
图7是使用金嵌钉凸块的以往连接部的放大剖面图。
具体实施方式
以下，根据附图对本发明的实施方式进行说明。
(实施例1)
图1是本发明的第一实施例的连接部剖面示意图。1为半导体元件，2为芯片侧焊盘，11为凸块，12为缓冲层，20为基板，21为布线，22为布线上镀敷，24为底层填料。
凸块11的纵弹性系数为大于等于65GPa小于等于600GPa且以金属为主成分，例如以镍、铜、铝、金、钛中的至少一种为主成分。
另外，当凸块整体的纵弹性系数为大于等于65GPa时，也可以是复合体，例如也可以是铜和镍的层叠结构等。此处，使凸块11整体的纵弹性系数成为大于等于65GPa的原因在于，在连接线膨胀系数不同的材料的结构中对连接部可靠性波及影响的主要原因为连接部的剪切畸变ε，当将离中心的距离设为L、将连接高度设为d、将两部件的线膨胀系数差设为Δα、将温度变化量设为ΔT时，剪切畸变ε为ε＝Δα·ΔT·L/d，连接高度d越高，畸变变得越小，即可靠性越高。因此，在本实施例的连接结构中，当使用锡单体或焊料(杨氏模量17～30MPa左右)时，无法确保高度，但可以通过使用纵弹性系数为大于等于65GPa的金属凸块(例如铝68GPa)来确保高度，可以提高连接的可靠性。在凸块11的前端形成有凹凸。
缓冲层12以锡、铟、铅、铝中的任意一种为主成分，只要是纵弹性系数比选定的凸块11材料低的材料即可。
缓冲层12可以形成在凸块11或布线21上，也可以独立地(芯片侧凸块、基板侧布线中的任意一个中都没有预先形成，而夹在凸块和布线之间的结构)以2～3μm的厚度形成。该缓冲层12以锡、铟、铅、铝中的任意一种为主成分，只要是纵弹性系数比选定的凸块11材料低的材料即可。
基板20是树脂基板、陶瓷基板、硅基板等即可。布线21、布线上镀敷22为在各基板中一般使用的结构，例如在树脂基板的情况下，布线21可列举铜，布线上镀敷22可列举镀镍、镀金等。在第一实施例中，将基板20设为印刷基板来说明。在凸块11中，在连接对象材侧形成有凹凸。在图1的第一实施例中，图示出山型的凹凸，但对于形成在凸块11上的凹凸，只要是当与布线上镀敷22连接时在凸块11和布线上镀敷22之间的至少一个以上位置确保了缓冲层12的高度，则可以是任意的形状。另外，对于形成在凸块11上的凹凸，可以形成在布线上镀敷22，也可以形成在凸块11、布线上镀敷22这双方。
图2示出第一实施例的半导体元件1侧的凸块形成工艺的一个例子。在图2以及图3中，针对芯片侧焊盘2将以铝为主成分的金属作为例子、针对凸块11将以镍为主成分的金属作为例子、针对缓冲层12将以锡为主成分的金属作为例子、针对布线将以铜为主成分的金属作为例子、针对布线上镀敷22将在以镍为主成分的金属上镀金作为例子进行说明。
在半导体元件1上如图2(a)所示形成有芯片侧焊盘2和布线(未图示)。作为用于在芯片侧焊盘2上镀镍的预处理，在对表面进行蚀刻之后进行锌置换的锌酸盐处理。之后，如图2(b)所示，涂敷抗蚀剂3，通过进行曝光以及显影在凸块11的形成预定位置形成开口部(图2(c))。作为抗蚀剂3，可以使用负型抗蚀剂、正型抗蚀剂中的任意一个。另外，使抗蚀剂3的厚度成为大于等于期望的凸块高度。对如上述那样形成的开口部通过进行无电解镀敷来形成镍凸块(图2(d))。在形成的镍凸块的前端形成1～15μm的凹凸。以下示出凹凸的形成方法例子。
凸块前端凹凸形成第一方法为通过向模按压来形成凹凸的方法。在由硬度比凸块11高的材料形成或被表面涂敷的样板的表面，形成希望在凸块11上形成的期望的高度的凹凸(1～15μm)。在凹凸形成中，可以使用机械研磨、蚀刻、激光加工、等离子加工、切削等任意一种方法，但优选选择适合于样板材的加工的方法。通过向该样板与图2(d)相对置地从上方施加荷重，在凸块11上形成凹凸。在突起形成时可以去除抗蚀剂，但利用抗蚀剂可以防止向凸块11以外的布线等的损伤。在凸块11上形成凹凸之后，在镍表面上通过蒸镀、溅射、镀敷等，形成0.01μm～5μm的金。仅在必要的情况下形成金即可。最后，如图2(e)所示，通过去除抗蚀剂3，取得形成有凸块11的半导体元件1。在本实施例中，示出了基于无电解镀敷的形成工艺，但也可以使用电解镀敷。另外，凸块转印法或利用MEMS(MicroElectro Mechanical Systems，微机电系统)中利用的薄膜形成工艺的凸块形成法等对形成方法没有限定。
凸块前端凹凸形成第二方法为利用干式蚀刻的方法。干式蚀刻的方法可以使用反应性气体蚀刻、反应性离子蚀刻、反应性离子束蚀刻、反应性激光束蚀刻等利用化学反应的方法、离子铣削(milling)那样地通过离子冲突同时引起化学反应和物理反应来蚀刻的方法中的任意一个。从图2(d)的状态通过上述的任意一个方法在凸块11上形成1～15μm的凹凸。对于凸部的形状，只要可在凸块11表面上的至少一个以上位置形成，则可以是圆、四边、多边、球、椭圆等任意形状。在突起形成时可以去除抗蚀剂，但利用抗蚀剂可以防止向凸块11以外的布线等的损伤。在凸块11上通过干式蚀刻形成凹凸之后，在镍表面上通过蒸镀、溅射、镀敷等，形成0.01μm～5μm的金。仅在必要的情况下形成金即可。最后，如图2(e)所示，通过去除抗蚀剂3，取得形成有凸块11的半导体元件1。在本实施例中，示出了基于无电解镀敷的形成工艺，但也可以使用电解镀敷。
凸块前端凹凸形成第三方法为利用湿式蚀刻的方法。湿式蚀刻的方法是通过使用腐蚀·溶解金属等的药品对加工对象物进行浸透、喷雾来加工成任意的形状的工艺，可以低成本地一次实现大量的加工。从图2(d)的状态通过湿式蚀刻法在凸块11上形成1～15μm的凹凸。对于凸部的形状，只要可在凸块11表面上的至少一个以上位置形成，则可以是圆、四边、多边、球、椭圆等任意形状。在突起形成时可以去除抗蚀剂，但利用抗蚀剂可以防止向凸块11以外的布线等的损伤。在凸块11上通过湿式蚀刻形成凹凸之后，在镍表面上通过蒸镀、溅射、镀敷等，形成0.01μm～5μm的金。仅在必要的情况下形成金即可。最后，如图2(e)所示，通过去除抗蚀剂3，取得形成有凸块11的半导体元件1。在本实施例中，示出了基于无电解镀敷的形成工艺，但也可以使用电解镀敷。此处，记载了基于镀敷工艺的凸块形成方法，但凸块转印法或利用MEMS工艺的凸块形成法等对形成方法没有限定。
凸块前端凹凸形成第四方法为利用激光加工的方法。激光器的种类可根据对象材料来选择YAG激光器、红宝石激光器等固体激光器；碳酸气体激光器、氩离子激光器、氦氖激光器等气体激光器；液体激光器；半导体激光器；自由电子激光器等。使用激光器的凹凸形成由于可进行微细加工，所以具有还可以加工成复杂形状的优点。从图2(d)的状态利用激光器在凸块11上形成1～15μm的凹凸。对于凸部的形状，只要可在凸块11表面上的至少一个以上位置形成，则可以是圆、四边、多边、球、椭圆等任意形状。在突起形成时可以去除抗蚀剂，但利用抗蚀剂可以防止向凸块11以外的布线等的损伤。在凸块11上利用激光器形成凹凸之后，在镍表面上通过蒸镀、溅射、镀敷等，形成0.01μm～5μm的金。仅在必要的情况下形成金即可。最后，如图2(e)所示，通过去除抗蚀剂3，取得形成有凸块11的半导体元件1。在本实施例中，示出了基于无电解镀敷的形成工艺，但也可以使用电解镀敷。
此处，记载了基于镀敷工艺的凸块形成方法，但凸块转印法或利用MEMS工艺的凸块形成法等对形成方法没有限定。凸块前端凹凸形成第五方法为利用溅射的方法。溅射是通过在真空中使离子化的氩向加工面冲突来进行表面加工或成膜的技术。可列举出通过将图2(d)的状态的样本设置在真空腔内并利用离子化的氩对凸块11上表面进行加工来形成1～15μm的凹凸的方法、和使用溅射成膜装置在凸块上形成任意的突起的方法。对于凸部的形状，只要可在凸块11表面上的至少一个以上位置形成，则可以是圆、四边、多边、球、椭圆等任意形状。在突起形成时可以去除抗蚀剂，但利用抗蚀剂可以防止向凸块11以外的布线等的损伤。在凸块11上通过喷射形成凹凸之后，在镍表面上通过蒸镀、溅射、镀敷等，形成0.01μm～5μm的金。仅在必要的情况下形成金即可。最后，如图2(e)所示，通过去除抗蚀剂3，取得形成有凸块11的半导体元件1。在本实施例中，示出了基于无电解镀敷的形成工艺，但也可以使用电解镀敷。
此处，记载了基于镀敷工艺的凸块形成方法，但凸块转印法或利用MEMS工艺的凸块形成法等对形成方法没有限定。凸块前端凹凸形成第六方法为利用研磨的方法。通过利用研磨纸对图2(d)的状态的样本进行研磨，在凸块11上形成1～15μm的凹凸。此处，使用使凹凸进入上述记载范围内的那样的粒度的研磨纸。基于研磨纸的加工具有非常容易加工的特点。在突起形成时可以去除抗蚀剂，但利用抗蚀剂可以防止向凸块11以外的布线等的损伤、由于研磨时的应力引起的凸块11剥落等。在凸块11上通过研磨形成凹凸之后，在镍表面上通过蒸镀、溅射、镀敷等，形成0.01μm～5μm的金。仅在必要的情况下形成金即可。最后，如图2(e)所示，通过去除抗蚀剂3，取得形成有凸块11的半导体元件1。在本实施例中，示出了基于无电解镀敷的形成工艺，但也可以使用电解镀敷。
此处，记载了基于镀敷工艺的凸块形成方法，但凸块转印法或利用MEMS工艺的凸块形成法等形成方法没有限定。在上述凹凸形成方法中记载了在半导体元件1侧形成凹凸的方法，但即使在基板20侧布线上镀敷22上形成凹凸也可以取得同样的效果。图3示出第一实施例的基板20侧的缓冲层12形成工艺的一个例子。在图3(a)中，在印刷基板20上形成有铜布线21以及镀镍。之后在涂敷抗蚀剂23后对形成缓冲层12的位置通过曝光以及显影来形成开口部(图3(c))。作为抗蚀剂23，可以使用负型抗蚀剂、正型抗蚀剂中的任意一个。最后，通过利用电镀或无电解镀敷法在开口部形成镀锡，可以形成具有缓冲层12的印刷基板。根据需要也可以去除抗蚀剂。在本实施例中形成的镀锡厚度形成为形成在半导体元件1侧的芯片侧焊盘2、凸块11、镀锡厚度、布线21、布线上镀敷22厚度的总和h1比芯片侧焊盘直径h2长。此处，h2表示在形成于半导体元件上的焊盘外周的内侧，在以覆盖该焊盘上面的方式形成的膜上开口的开口部的尺寸。另外，该开口部的形状有圆形的情况和矩形的情况，在前者的情况下，h2指其直径，在后者的情况下，指短边的长度。另外，镀锡也可以通过浸渍(dip)来形成。
图4示出第一实施例的封装形成工艺的一个例子。首先，如图4(a)所示，进行基板侧的缓冲层12和芯片侧凸块11的定位。通过在连接前对基板侧缓冲层12进行洗净，可以提高连接性。在定位后，一边进行加热、加压，一边进行超声波连接。加热温度设定成连接部温度大于等于室温且小于等于150℃。图5示出超声波施加时的连接部放大。在超声波连接工艺中，首先通过施加荷重使被接触体彼此的距离接近，之后在保持施加荷重的状态下使超声波振荡，通过去除被接触体表面的氧化膜和污染膜来使新生面露出并使两者固相扩散，从而确保连接。通过在凸块11上形成突起，即使担负初始荷重，也可以在凸块11和布线上镀敷22之间夹有缓冲层12。因此，可以担负比没有突起的情况高的荷重，可以使被接触体彼此的距离更接近。另外，即使在凸块11和缓冲层12、以及缓冲层12和布线上镀敷22中，通过利用超声波施加去除缓冲层12上的氧化膜而使新生面露出，从而进行固相扩散连接，可期待电连接。最后通过在半导体元件1和基板20之间夹有底层填料24，进行连接部的补强以及连接部污染的防止，由此封装完成。
本实施例的特点在于，易于在凸块和布线间确保应力缓冲层、连接部的间隔(连接高度h1)高、具有应力缓冲层、具有硬质凸块、可实现超声波连接等低温连接。由于易于确保应力缓冲层，可以提高初始荷重，并且由于容易使被接触体彼此的距离接近，易于在超声波施加时去除氧化膜和污染膜。另外，由于连接部间隔高，即使在连接存在线膨胀系数差的基材的情况下也可以降低起因于温度变化的连接部应力集中，并且具有易于注入底层填料的优点。由于具有应力缓冲层，与通常的超声波连接方式相比，可以通过连接部来缓和在制造以及使用环境下发生的应力。由于具有硬质凸块，可以减少基于连接时荷重的凸块变形并防止凸块间短路。由于是超声波连接等低温连接，由此连接温度和室温的温度差小，所以可以降低刚制造后的向连接部的初始应力。
如上所述，根据本实施例，存在各种效果，可以实现具有可靠性高的连接结构的半导体装置。在第一实施例中，以在半导体元件1侧形成有镍凸块和镀金、并在基板侧形成有锡缓冲层的例子来进行了说明，但也可以在基板侧形成镍凸块，也可以在半导体元件1侧形成锡。另外，作为缓冲层12，也可以使用以铝为主成分的合金。
(实施例2)
图6是第二实施例的剖面示意图。1为半导体元件，2为芯片侧焊盘，11为凸块，12为缓冲层，20为基板，21为布线，22为布线上镀敷，24为底层填料。
凸块11的纵弹性系数为大于等于65GPa小于等于600GPa且以金属为主成分，例如以镍、铜、铝、金、钛中的至少一种为主成分。另外，当凸块整体的纵弹性系数为大于等于65GPa时，也可以是复合体，例如也可以是铜和镍的层叠结构等。
缓冲层12以锡、铟、铅、铝中的任意一种为主成分，只要是纵弹性系数比选定的凸块11材料低的材料即可。基板20是树脂基板、陶瓷基板、硅基板等即可。
布线21、布线上镀敷22为在各基板中一般使用的结构，例如在树脂基板的情况下，布线21可列举铜，布线上镀敷22可列举镀镍、镀金等。在第二实施例中，是将基板20设为印刷基板并在基板布线侧形成凹凸的结构。
在布线上镀敷22上形成凹凸的第一方法为向模按压的方法。在由硬度比布线上镀敷22高的材料形成或被表面涂敷的样板的表面，形成希望在布线上镀敷22上形成的期望的高度的凹凸(1～15μm)。在凹凸形成中，可以使用机械研磨、蚀刻、激光加工、等离子加工、切削等任意一种方法，但优选选择适合于样板材的加工的方法。通过向该样板与图3(a)的基板相对置地从上方施加荷重，在布线上镀敷22上形成凹凸。在形成抗蚀剂时，可以防止向布线上镀敷22以外的布线等的损伤。在布线上镀敷22上形成凹凸之后，在镍表面上形成锡。该锡也可以形成在凸块11侧。
在布线上镀敷22上形成凹凸的第二方法为利用干式蚀刻的方法。干式蚀刻的方法可以使用反应性气体蚀刻、反应性离子蚀刻、反应性离子束蚀刻、反应性激光束蚀刻等利用化学反应的方法、离子铣削那样地通过离子冲突同时引起化学反应和物理反应来蚀刻的方法中的任意一个。从图3(a)的状态通过上述的任意一个方法在布线上镀敷22上形成1～15μm的凹凸。对于凸部的形状，只要可在布线上镀敷22表面上的至少一个以上位置形成，则可以是圆、四边、多边、球、椭圆等任意形状。在突起形成时可以去除抗蚀剂，但利用抗蚀剂可以防止向布线上镀敷22以外的布线等的损伤。在布线上镀敷22上形成凹凸之后，在镍表面上形成锡。该锡也可以形成在凸块11侧。
在布线上镀敷22上形成凹凸的第三方法为利用湿式蚀刻的方法。湿式蚀刻的方法是通过使用腐蚀·溶解金属等的药品对加工对象物进行浸透、喷雾来加工成任意的形状的工艺，可以低成本地一次实现大量的加工。从图3(a)的状态通过湿式蚀刻法在布线上镀敷22上形成1～15μm的凹凸。对于凸部的形状，只要可在布线上镀敷22表面上的至少一个以上位置形成，则可以是圆、四边、多边、球、椭圆等任意形状。在突起形成时可以去除抗蚀剂，但利用抗蚀剂可以防止向布线上镀敷22以外的布线等的损伤。在布线上镀敷22上形成凹凸之后，在镍表面上形成锡。该锡也可以形成在凸块11侧。
在布线上镀敷22上形成凹凸的第四方法为利用激光加工的方法。激光器的种类可根据对象材料来选择YAG激光器、红宝石激光器等固体激光器；碳酸气体激光器、氩离子激光器、氦氖激光器等气体激光器；液体激光器；半导体激光器；自由电子激光器等。使用激光器的凹凸形成由于可进行微细加工，所以具有还可以加工成复杂形状的优点。从图3(a)的状态利用激光器在凸块11上形成1～15μm的凹凸。对于凸部的形状，只要可在布线上镀敷22表面上的至少一个以上位置形成，则可以是圆、四边、多边、球、椭圆等任意形状。在突起形成时可以去除抗蚀剂，但利用抗蚀剂可以防止向凸块11以外的布线等的损伤。在布线上镀敷22上形成凹凸之后，在镍表面上形成锡。该锡也可以形成在凸块11侧。
在布线上镀敷22上形成凹凸的第五方法为利用溅射的方法。溅射是通过在真空中使离子化的氩向加工面冲突来进行表面加工或成膜的技术。可列举出通过将图3(a)的状态的样本设置在真空腔内并利用离子化的氩对布线上镀敷22上表面进行加工来形成1～15μm的凹凸的方法、和使用溅射成膜装置在凸块上形成任意的突起的方法。
对于凸部的形状，只要可在布线上镀敷22表面上的至少一个以上位置形成，则可以是圆、四边、多边、球、椭圆等任意形状。在突起形成时可以去除抗蚀剂，但利用抗蚀剂可以防止向布线上镀敷22以外的布线等的损伤。在布线上镀敷22上形成凹凸之后，在镍表面上形成锡。该锡也可以形成在凸块11侧。
在布线上镀敷22上形成凹凸的第六方法为利用研磨的方法。通过利用研磨纸对图3(a)的状态的样本进行研磨，在布线上镀敷22上形成1～15μm的凹凸。此处，使用使凹凸进入上述记载范围内的那样的粒度的研磨纸。基于研磨纸的加工具有非常容易加工的特点。在突起形成时可以去除抗蚀剂，但利用抗蚀剂可以防止向布线上镀敷22以外的布线等的损伤、由于研磨时的应力引起的布线上镀敷22剥落等。
在布线上镀敷22上形成凹凸之后，在镍表面上形成锡。该锡也可以形成在凸块11侧。在第一以及第二实施例中，以分别在凸块11侧以及基板上布线22侧形成凹凸的例子进行了说明，但也可以在凸块11以及基板上布线22这双方上形成凹凸。
另外，第二实施例的形成工艺也可以是与第一实施例同样的工艺。在第二实施例中，除了第一实施例的特点之外，还可以举出如下特点：由于在半导体元件1侧没有形成凹凸，所以可简化半导体工艺；以及由于预先在基板上布线22侧具有凹凸，所以易于捕捉缓冲层12。
另外，在使缓冲层12的厚度设为大于等于5μm的情况下，可以通过与上述的实施例1、2同样的工艺来制造，但通过使缓冲层12变厚来提高应力缓冲功能；虽然在使用环境下连接界面的化合物持续生长，但由于初始缓冲层厚度较厚，所以可以在长期间确保应力缓冲层。其结果，成为可靠性更高的连接结构，可以实现可靠性更高的半导体。
虽然已根据本发明示出和描述了多个实施例，但应理解本发明并不限于此，而是如本领域技术人员所知可以进行众多改变和修改，因此本发明并不局限于在此示出和描述的细节，本发明应覆盖附加的权利要求的范围所包括的所有这些改变和修改。

Claims (13)

1.一种半导体装置，具有连接设在半导体元件上的小于等于50微米间距的微细间距电极、和设在搭载所述半导体元件的基板上的焊盘或布线的连接结构，该半导体装置的特征在于，
所述连接结构具有如下的结构：一方与所述微细间距电极连接，另一方经由纵弹性系数即杨氏模量大于等于65GPa且小于等于600Gpa的凸块、和以锡、铝、铟、或铅中的至少一种为主成分的缓冲层与设在所述基板上的焊盘或布线连接，
在所述凸块和设在所述基板上的焊盘或布线所对置的面的至少一方的面上具有突起形状。
2.根据权利要求1所述的半导体装置，其特征在于，当将设有所述微细间距电极的所述半导体元件的表面和设有所述焊盘或布线的所述基板的表面之间的连接高度设为h1，并将所述凸块的连接直径或短边长度设为h2时，具有h1≥h2的关系。
3.根据权利要求1所述的半导体装置，其特征在于，所述凸块由多个层构成。
4.根据权利要求1所述的半导体装置，其特征在于，所述凸块的主材料为镍、铜、铝、金、钛中的任意一种。
5.根据权利要求1所述的半导体装置，其特征在于，所述缓冲层形成在所述凸块上、或者所述焊盘或布线上。
6.根据权利要求1所述的半导体装置，其特征在于，所述缓冲层是使用电镀或无电解镀敷法来形成的。
7.根据权利要求1所述的半导体装置，其特征在于，所述缓冲层是使用在所述凸块、或者所述焊盘或所述布线间插入的金属箔来形成的。
8.根据权利要求1所述的半导体装置，其特征在于，所述半导体元件和所述凸块、或者所述缓冲层和所述焊盘的任意一个的连接是通过施加超声波来连接的。
9.根据权利要求8所述的半导体装置，其特征在于，所述连接是在大于等于室温且小于等于150℃的温度下进行的。
10.一种半导体装置，具有连接设在半导体元件上的小于等于50微米间距的微细间距电极、和设在搭载所述半导体元件的基板上的焊盘或布线的连接结构，该半导体装置的特征在于，
所述连接结构具有如下的结构：一方与所述微细间距电极连接，另一方经由纵弹性系数即杨氏模量大于等于65GPa且小于等于600Gpa的凸块、和以锡、铝、铟、或铅中的至少一个为主成分的缓冲层与设在所述基板上的焊盘或布线连接。
11.一种半导体装置，具有连接形成在半导体元件上的小于等于50微米间距的微细间距电极、和基板上的焊盘或布线的连接结构，该半导体装置的特征在于，
所述连接结构由凸块、纵弹性系数比所述凸块低的缓冲层和布线厚度构成，并形成为作为所述凸块的高度、所述缓冲层的高度以及所述布线厚度之和的所述半导体元件和所述基板间的连接高度h1、与所述凸块的宽度或连接直径h2的关系为h1≥h2，
所述缓冲层形成在所述凸块上或所述焊盘上。
12.根据权利要求11所述的半导体装置，其特征在于，所述缓冲层的高度为大于等于5μm。
13.根据权利要求11所述的半导体装置，其特征在于，所述缓冲层的主成分为锡、铝、铟、铅的任意一种。
CN 200810090065 2007-04-06 2008-04-02 半导体装置 Expired - Fee Related CN101295692B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007100777 2007-04-06
JP2007-100777 2007-04-06
JP2007-299110 2007-11-19
JP2007299110A JP5117169B2 (ja) 2007-04-06 2007-11-19 半導体装置

Publications (2)

Publication Number Publication Date
CN101295692A true CN101295692A (zh) 2008-10-29
CN101295692B CN101295692B (zh) 2010-12-01

Family

ID=40055298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810090065 Expired - Fee Related CN101295692B (zh) 2007-04-06 2008-04-02 半导体装置

Country Status (3)

Country Link
JP (2) JP5117169B2 (zh)
KR (1) KR100973878B1 (zh)
CN (1) CN101295692B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104737286A (zh) * 2012-08-10 2015-06-24 斯迈达科技有限责任公司 接触凸块连接以及接触凸块和用于建立凸块接触连接的方法
US9953198B2 (en) 2015-12-09 2018-04-24 Smartrac Technology Gmbh Systems and methods for a cloud connected transponder
CN110534484A (zh) * 2019-07-25 2019-12-03 南通通富微电子有限公司 封装结构
CN111095508A (zh) * 2017-09-15 2020-05-01 日立化成株式会社 半导体元件的安装构造以及半导体元件与基板的组合

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100892A (ja) * 2009-11-06 2011-05-19 Sumitomo Electric Ind Ltd 電子機器、複合型電子機器、検出装置、受光素子アレイ、および、これらの製造方法
JP6133140B2 (ja) * 2013-06-07 2017-05-24 日本電信電話株式会社 接合構造およびその製造方法
JP6113585B2 (ja) * 2013-06-26 2017-04-12 富士通コンポーネント株式会社 電子部品モジュール、基板及び電子部品モジュールの製造方法
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
KR102446203B1 (ko) 2017-12-12 2022-09-23 삼성디스플레이 주식회사 구동칩 및 이를 포함하는 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62117346A (ja) * 1985-11-18 1987-05-28 Fujitsu Ltd 半導体装置
JPH08340000A (ja) * 1995-06-12 1996-12-24 Toshiba Corp 半導体装置及びその製造方法
JP2000232121A (ja) * 1999-02-10 2000-08-22 Seiko Epson Corp 半導体装置のバンプ電極形成方法
JP4547523B2 (ja) * 2000-09-25 2010-09-22 太陽誘電株式会社 チップ部品組立体とその製造方法
JP2002134541A (ja) * 2000-10-23 2002-05-10 Citizen Watch Co Ltd 半導体装置とその製造方法ならびに半導体装置の実装構造
JP3832334B2 (ja) * 2000-12-28 2006-10-11 松下電工株式会社 半導体チップ実装基板およびその製造方法
JP2003059959A (ja) * 2001-08-10 2003-02-28 Citizen Watch Co Ltd 半導体装置とその実装方法
JP2004079710A (ja) * 2002-08-14 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4480417B2 (ja) * 2004-02-24 2010-06-16 独立行政法人科学技術振興機構 電極バンプ及びその製造並びにその接続方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104737286A (zh) * 2012-08-10 2015-06-24 斯迈达科技有限责任公司 接触凸块连接以及接触凸块和用于建立凸块接触连接的方法
CN104737286B (zh) * 2012-08-10 2018-09-25 斯迈达科技有限责任公司 接触凸块连接以及接触凸块和用于建立凸块接触连接的方法
US10292270B2 (en) 2012-08-10 2019-05-14 Smartrac Technology Gmbh Contact bump connection and contact bump and method for producing a contact bump connection
US9953198B2 (en) 2015-12-09 2018-04-24 Smartrac Technology Gmbh Systems and methods for a cloud connected transponder
CN111095508A (zh) * 2017-09-15 2020-05-01 日立化成株式会社 半导体元件的安装构造以及半导体元件与基板的组合
CN110534484A (zh) * 2019-07-25 2019-12-03 南通通富微电子有限公司 封装结构
CN110534484B (zh) * 2019-07-25 2022-04-12 南通通富微电子有限公司 封装结构

Also Published As

Publication number Publication date
KR100973878B1 (ko) 2010-08-03
JP5117169B2 (ja) 2013-01-09
JP2013008993A (ja) 2013-01-10
CN101295692B (zh) 2010-12-01
JP2008277733A (ja) 2008-11-13
KR20080090991A (ko) 2008-10-09
JP5378585B2 (ja) 2013-12-25

Similar Documents

Publication Publication Date Title
CN101295692B (zh) 半导体装置
US6787926B2 (en) Wire stitch bond on an integrated circuit bond pad and method of making the same
US7115446B2 (en) Flip chip bonding method for enhancing adhesion force in flip chip packaging process and metal layer-built structure of substrate for the same
KR101380712B1 (ko) 퓨즈형 ｉ／ｏ 상호연결 시스템 및 기판 장착 스터드범프를포함하는 플립칩 패키징 방법
US6653170B1 (en) Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US7642135B2 (en) Thermal mechanical flip chip die bonding
US6784554B2 (en) Semiconductor device and manufacturing method thereof
US7868457B2 (en) Thermo-compression bonded electrical interconnect structure and method
US8709866B2 (en) Methods of forming integrated circuit packages
US8258625B2 (en) Semiconductor device
US8610269B2 (en) Semiconductor device, method for manufacturing semiconductor device, and circuit device using semiconductor device
US20090051016A1 (en) Electronic component with buffer layer
US6396156B1 (en) Flip-chip bonding structure with stress-buffering property and method for making the same
JP7176048B2 (ja) 半導体ダイと受動熱交換器との間に熱界面接合を形成するための装置及び方法
KR100392498B1 (ko) 무전해도금법을 이용한 전도성 폴리머 플립칩 접속용 범프 형성방법
TW201044526A (en) Bumped chip and semiconductor flip-chip device applied from the same
JP2007103953A (ja) 導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法
JPH07183304A (ja) 半導体装置の製造方法
US20090001544A1 (en) Chip stacked structure and method of fabricating the same
TWI279887B (en) Manufacturing method of flip chip electronic device
KR20130100441A (ko) 복합구조의 범프를 사용하여 이루어지는 플립칩 패키지의 제조방법 및 이에 의해 제조된 플립칩 패키지
JPS63168028A (ja) 微細接続構造
US20230369277A1 (en) Liquid phase bonding for electrical interconnects in semiconductor packages
JPS6234142B2 (zh)
Clayton Very high pin count flip chip assembly using conductive polymer adhesives

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101201

Termination date: 20210402