JP5117169B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5117169B2
JP5117169B2 JP2007299110A JP2007299110A JP5117169B2 JP 5117169 B2 JP5117169 B2 JP 5117169B2 JP 2007299110 A JP2007299110 A JP 2007299110A JP 2007299110 A JP2007299110 A JP 2007299110A JP 5117169 B2 JP5117169 B2 JP 5117169B2
Authority
JP
Japan
Prior art keywords
bump
wiring
connection
semiconductor device
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007299110A
Other languages
English (en)
Other versions
JP2008277733A (ja
Inventor
伸一 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007299110A priority Critical patent/JP5117169B2/ja
Priority to CN 200810090065 priority patent/CN101295692B/zh
Priority to KR20080030724A priority patent/KR100973878B1/ko
Priority to US12/061,735 priority patent/US8258625B2/en
Priority to EP08006816.6A priority patent/EP1978559A3/en
Publication of JP2008277733A publication Critical patent/JP2008277733A/ja
Application granted granted Critical
Publication of JP5117169B2 publication Critical patent/JP5117169B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、家電用や民生機器用、産業用に用いられる半導体装置に関する。
携帯電子機器を中心とした高機能化の要求が年々増加しており、これに伴い高速、大容量な半導体デバイスが必要となってきている。一方で、機器の小型化も大きなニーズとなっており、これらを両立させた半導体パッケージの開発が行われている。これを実現するキーテクノロジーとして、半導体素子を突起バンプで接続するフリップチップ実装が注目を浴びており、既に様々なパッケージに使用されている。フリップチップ実装はパッド上にバンプを形成したチップを基板の電極上にフェイスダウンにより接続する実装方式である。
フリップチップ実装方式は、従来のワイヤボンディング接続方式に比べて、接続長が短くなることにより信号伝播の遅延を抑えることができ高速伝送が可能であること、チップサイズがパッケージサイズとなるため小型化が可能であることなどの利点が挙げられる。主なフリップチップ実装方式として、チップと基板間をはんだバンプで接続するはんだバンプ接続方式、チップ側に金スタッドバンプを形成したのちスタッドバンプと基板側配線をはんだにて接続するAuバンプ／はんだ接続方式、チップ側に金スタッドバンプを形成したのちスタッドバンプと基板側配線を超音波接続により接続する超音波接続方式（図７を参照）、チップ側にスタッドバンプを形成したのちスタッドバンプと基板側配線を銀ペーストやACF（Anisotropic Conductive Film）などの樹脂材を主とした材料で接続する接触接続方式などが主流となっている。
一方で、バンプピッチの微細化がすすんでおり、チップ積層パッケージのチップ間接続においては２０ミクロンピッチの接続が発表されている。現在はチップ積層パッケージに限られるが、今後チップ／基板間の接続に関しても更なる微細化が行われると予想される。
特許文献１では、チップ積層に用いる電極バンプの製造方法および接続方法が記載されており、バンプ先端部をバンプ基部より応力変化を大きく形成した構造とすることにより接続時にバンプ先端部を座屈変形させて接続時ストレスを低減している。
特開２００５−２４３７１４号公報 特開２００２−１３４５４１号公報
線膨張係数差のある二つ以上の部材を上記した従来の接続方式で５０ミクロンピッチ以下の微細接続を行う場合は夫々以下のような課題が挙げられる。
（１） はんだバンプ接続方式
接続時にははんだ溶融温度以上に加熱させる必要があり、現在主流となりつつある鉛フリーはんだの場合ははんだはおよそ２４０℃程度に加熱される。そのため接続後室温になると、接続部材間の線膨張係数差によりはんだ接続部に変形と歪みが発生しバンプ間ショートや、高歪みによる接続部破断が発生する。また、５０ミクロンピッチ以下を実現する場合、はんだバンプは３０ミクロン以下が望ましいが、現在のプロセスでは微細バンプの作製は非常に困難である。更に、接続後の部材間高さが２０ミクロン程度となることから、アンダーフィルが部材間に充填することが困難となる。
（２）Auバンプ／はんだ接続方式
はんだバンプ接続方式と同様にはんだを溶融させる必要があるため、接続後室温になると、接続部材間の線膨張係数差によりはんだ接続部に変形と歪みが発生しバンプ間ショートや、高歪みによる接続部破断が発生する可能性がある。特にはんだバンプ接続よりもはんだ量が少ないため、破断発生率が高くなると予想される。また、金バンプ／チップパッドへの応力集中も懸念される。更に、３０ミクロン以下の金スタッドバンプを高さばらつきをおさえて均一に形成することが困難である。
（３） 超音波接続方式
超音波接続方式の場合は接続温度が１５０℃以下と低いことから、上記で記載したような温度変化に起因するショートや接続部破断は起こりにくい。ただし接続時に荷重を負荷する必要があるため、金スタッドバンプでは荷重負荷時に変形が生じ、隣接バンプ間ショートが懸念される。
（４） 接触接続方式
接触接続方式では接続温度は１５０℃程度に抑えられるが、接続形態が接触であるため接続抵抗が高くなり、高速伝送が困難となる。また、微細接続用の銀ペーストやACFとする場合は数ミクロン径の導電粒子品を選定する必要があり、コスト高となる。
以上より、微細接続に関しては従来の技術をそのまま適応する場合は課題が多く、新たな技術開発が必要となってきている。
特許文献１では、バンプの先端を変形させて接続時荷重を吸収することができるが、接触接続であるために線膨張係数の異なる部材間の接続では接触抵抗が高くなり、不適である。また、１５０℃〜４００℃の加熱が必要であるために線膨張係数差に起因する接続部変形や歪みが大きくなり、異材間の接続には問題がある。
そこで、本発明の目的は、５０ミクロンピッチ以下の微細ピッチ電極を有する半導体素子を基板上のパッドもしくは配線を接続する構造において、接続時の加熱または荷重負荷時に発生するバンプ間ショートや、高歪みによる接続部破断を防止し、あるいは接触抵抗を低減し、高信頼性で高速伝送に対応可能な半導体装置を提供することにある。
本発明の主なものは、５０ミクロンピッチ以下の微細ピッチ電極を有する半導体素子を基板上のパッドもしくは配線を接続する構造に関して、基板と半導体素子は縦弾性係数（ヤング率）が６５ＧＰａ以上６００ＧＰａ以下のバンプと、錫、アルミニウム、インジウム、鉛のいづれかを主成分とする緩衝層を介して接続されており、バンプと基板上のパッドもしくは配線の対向した面の少なくとも一方に突起を形成したことを特徴とする半導体装置である。
上記の突起を設けることにより、バンプとパッドまたは配線間の接続時に生じる横方向への応力を緩和し、緩衝層を構成する材料の移動を防止または緩和することができる。
さらに、超音波により接続することにより低温接続が可能となる。
本発明の特徴は、バンプと配線間に応力緩衝層を確保しやすいこと、接続部の間隔（接続高さｈ１）が高いこと、応力緩衝層を有していること、硬質バンプを有していること、超音波接続などの低温接続が可能であることである。
これにより、線膨張係数差のある基材を接続した場合でも温度変化に起因する接続部応力集中を低減できる。また、接続温度と室温の温度差が小さいため製造直後の接続部への初期ストレスを低減できる。さらに、接続部間隔が広いことからアンダーフィルを注入しやすい。加えて、凹凸のある硬質バンプを用いるため接続時荷重によるバンプ変形が少なくなり、バンプ間ショートが防止できる。
以下、本発明の実施の形態を図に基づいて説明する。
図１は本発明の第一の実施例の接続部断面模式図である。１は半導体素子、２はチップ側パッド、１１はバンプ、１２は緩衝層、２０は基板、２１は配線、２２は配線上めっき、２４はアンダーフィルである。
バンプ１１は縦弾性係数が６５ＧＰａ以上６００ＧＰａ以下であって金属を主成分としており、例えばニッケル、銅、アルミニウム、金、チタンの少なくともいずれかを主成分としている。また、バンプ全体の縦弾性係数が６５ＧＰａ以上であれば複合体でもよく、例えば銅とニッケルの積層構造などでもよい。ここで、バンプ１１全体の縦弾性係数を６５ＧＰａ以上としたのは、線膨張係数の異なる材料を接続する構造で接続部信頼性に影響を及ぼす要因は、接続部のせん断歪みεであり、せん断歪みεは中心からの距離 L、接続高さ ｄ、両部材の線膨張係数差Δα、温度変化量ΔTとすると、ε＝Δα・ΔT・L／ｄであり、接続高さｄが高い方が歪みが小さくなる、すなわち信頼性が高くなる。このため、本実施例の接続構造では、錫単体やはんだ（ヤング率１７〜３０MPa程度）を用いると高さが確保できないが、縦弾性係数が６５ＧＰａ以上の金属バンプ（ex.アルミニウム ６８GPa）を用いることにより高さを確保でき、接続の信頼性を向上させることができるからである。バンプ１１の先端には凹凸を形成する。
緩衝層１２は錫、インジウム、鉛、アルミニウムのいずれかを主成分としており、選定したバンプ１１材料よりも縦弾性係数が低い材料であればよい。
緩衝層１２は、バンプ１１や配線２１上に形成されていても、独立して（チップ側バンプ、基板側配線のいずれにもあらかじめ形成されておらず、バンプと配線で挟み込まれている構造）２〜３μｍの厚さで形成されていてもよい。この緩衝材１２は、錫、インジウム、鉛、アルミニウムのいずれかを主成分としており、選定したバンプ１１材料よりも縦弾性係数が低い材料であればよい。
基板２０は、樹脂基板、セラミック基板、シリコン基板などであればよい。配線２１、配線上めっき２２は各基板で一般的に使用されている構成であり、例えば樹脂基板の場合であれば配線２１は銅、配線上めっき２２はニッケル、金めっきなどが挙げられる。第一の実施例では基板２０をプリント基板として説明する。バンプ１１には接続対象材側に凹凸が形成されている。図１の第一の実施例では山型の凹凸を図示しているが、バンプ１１に形成される凹凸は配線上めっき２２と接続した際にバンプ１１と配線上めっき２２の間に少なくとも一箇所以上に緩衝層１２が確保される高さであれば形状を問わない。また、バンプ１１に形成した凹凸は配線上めっき２２に形成してもよいし、バンプ１１、配線上めっき２２の双方に形成してもよい。
図２に第一の実施例の半導体素子１側のバンプ形成プロセス一例を示す。図２および図３ではチップ側パッド２をアルミニウムを主成分とする金属、バンプ１１をニッケルを主成分とする金属、緩衝層１２を錫を主成分とする金属、配線を銅を主成分とする金属、配線上めっき２２をニッケルを主成分とする金属の上に金めっきを例として説明する。
半導体素子１には図２(a)のようにチップ側パッド２と配線（図示せず）が形成されている。チップ側パッド２上にニッケルをめっきするための前処理として、表面をエッチングした後に亜鉛置換のジンケート処理を行う。その後図２(b)のようにレジスト３を塗布し、露光および現像することでバンプ１１の形成予定箇所に開口部を形成する（図２(c)）。レジスト３としてはネガ型レジスト、ポジ型レジストいずれを用いても構わない。またレジスト３の厚さは所望のバンプ高さ以上とする。上記のように形成した開口部に無電解めっきによりニッケルバンプを形成する（図２(d)）。形成したニッケルバンプの先端に１〜１５μｍの凹凸を形成する。凹凸の形成方法例を以下に示す。
バンプ先端凹凸形成第一の方法は型に押し付けることにより凹凸を形成する方法である。バンプ１１よりも硬度の高い材料で形成もしくは表面コーティングされた治具の表面に、バンプ１１上に形成したい所望の高さの凹凸（１〜１５μｍ）を形成する。凹凸形成には機械研磨やエッチング、レーザー加工、プラズマ加工、切削などどのような手法を用いても良いが、治具材の加工に適した手法を選択する方がよい。この治具に図２(d)を対向させて上方から荷重を加えることによりバンプ１１上に凹凸を形成する。突起形成時にはレジストを除去してもよいが、レジストによりバンプ１１以外の配線等へのきずを防止することができる。バンプ１１上に凹凸を形成後、ニッケル表面に金を蒸着やスパッタ、めっきなどにより０．０１μｍ〜５μｍ形成する。金は必要な場合のみ形成すればよい。最後に図２(e)に示すようにレジスト３を除去することによりバンプ１１を形成した半導体素子１が得られる。本実施例では無電解めっきによる形成プロセスを示したが、電解めっきを用いてもよい。またバンプ転写法やMEMS（Micro Electro Mechanical Systems）で利用される薄膜形成プロセスを利用したバンプ形成法など形成方法は限定しない。
バンプ先端凹凸形成第二の方法はドライエッチングを利用した方法である。ドライエッチングの方法は反応性ガスエッチング、反応性イオンエッチング、反応性イオンビームエッチング、反応性レーザービームエッチングなど科学的な反応を利用する方法でも、イオンミリングのようにイオンの衝突により科学的反応と物理的反応を同時に起こしてエッチングする方法のいずれを用いてもよい。図２(d)の状態から上記のいずれかの方法でバンプ１１上に１〜１５μｍの凹凸を形成する。凸部の形状は円、四角、多角、球、楕円などバンプ１１表面に少なくとも１ヶ所以上形成すればいずれの形状でも良い。突起形成時にはレジストを除去してもよいが、レジストによりバンプ１１以外の配線等へのきずを防止することができる。バンプ１１上にドライエッチングにて凹凸を形成後、ニッケル表面に金を蒸着やスパッタ、めっきなどにより０．０１μｍ〜５μｍ形成する。金は必要な場合のみ形成すればよい。最後に図２(e)に示すようにレジスト３を除去することによりバンプ１１を形成した半導体素子１が得られる。本実施例では無電解めっきによる形成プロセスを示したが、電解めっきを用いてもよい。
バンプ先端凹凸形成第三の方法はウェットエッチングを利用した方法である。ウェットエッチングの方法は金属等を腐食・溶解する薬品に加工対象物を浸透、噴霧することにより任意の形状に加工するプロセスであり、一度に大量な加工が低コストで実現可能である。図２(d)の状態からウェットエッチング法でバンプ１１上に１〜１５μｍの凹凸を形成する。凸部の形状は円、四角、多角、球、楕円などバンプ１１表面に少なくとも１ヶ所以上形成すればいずれの形状でも良い。突起形成時にはレジストを除去してもよいが、レジストによりバンプ１１以外の配線等へのきずを防止することができる。バンプ１１上にドライエッチングにて凹凸を形成後、ニッケル表面に金を蒸着やスパッタ、めっきなどにより０．０１μｍ〜５μｍ形成する。金は必要な場合のみ形成すればよい。最後に図２(e)に示すようにレジスト３を除去することによりバンプ１１を形成した半導体素子１が得られる。本実施例では無電解めっきによる形成プロセスを示したが、電解めっきを用いてもよい。
ここではめっきプロセスによるバンプ形成方法を記載したが、バンプ転写法やMEMSプロセスを利用したバンプ形成法など形成方法は限定しない。
バンプ先端凹凸形成第四の方法はレーザー加工を利用した方法である。レーザーの種類はYAGレーザー、ルビーレーザーなどの固体レーザー、炭酸ガスレーザー、アルゴンイオンレーザー、ヘリウムネオンレーザーなどのガスレーザー、液体レーザー、半導体レーザー、自由電子レーザーなど対象材料により選択することができる。レーザーを用いた凹凸形成は微細加工が可能であるため、複雑な形状にも加工できることがメリットである。図２(d)の状態からレーザーでバンプ１１上に１〜１５μｍの凹凸を形成する。凸部の形状は円、四角、多角、球、楕円などバンプ１１表面に少なくとも１ヶ所以上形成すればいずれの形状でも良い。突起形成時にはレジストを除去してもよいが、レジストによりバンプ１１以外の配線等へのきずを防止することができる。バンプ１１上にレーザーにて凹凸を形成後、ニッケル表面に金を蒸着やスパッタ、めっきなどにより０．０１μｍ〜５μｍ形成する。金は必要な場合のみ形成すればよい。最後に図２(e)に示すようにレジスト３を除去することによりバンプ１１を形成した半導体素子１が得られる。本実施例では無電解めっきによる形成プロセスを示したが、電解めっきを用いてもよい。
ここではめっきプロセスによるバンプ形成方法を記載したが、バンプ転写法やMEMSプロセスを利用したバンプ形成法など形成方法は限定しない。
バンプ先端凹凸形成第五の方法はスパッタリングを利用した方法である。スパッタリングは真空中でイオン化したアルゴンを加工面に衝突させることにより表面加工や成膜する技術である。(d)の状態のサンプルを真空チャンバにセットしイオン化したアルゴンにてバンプ１１上面を加工することで１〜１５μｍの凹凸を形成する方法と、スパッタ成膜装置で任意の突起をバンプ上に形成する方法が挙げられる。凸部の形状は円、四角、多角、球、楕円などバンプ１１表面に少なくとも１ヶ所以上形成すればいずれの形状でも良い。突起形成時にはレジストを除去してもよいが、レジストによりバンプ１１以外の配線等へのきずを防止することができる。バンプ１１上にレーザーにて凹凸を形成後、ニッケル表面に金を蒸着やスパッタ、めっきなどにより０．０１μｍ〜５μｍ形成する。金は必要な場合のみ形成すればよい。最後に図２(e)に示すようにレジスト３を除去することによりバンプ１１を形成した半導体素子１が得られる。本実施例では無電解めっきによる形成プロセスを示したが、電解めっきを用いてもよい。
ここではめっきプロセスによるバンプ形成方法を記載したが、バンプ転写法やMEMSプロセスを利用したバンプ形成法など形成方法は限定しない。
バンプ先端凹凸形成第六の方法は研磨を利用した方法である。図２(d)の状態のサンプルを研磨紙にて研磨することにより、バンプ１１上に１〜１５μｍの凹凸を形成する。ここでは凹凸が上記記載範囲に入るような粒度の研磨紙を使用する。研磨紙による加工は非常に容易であることが特長である。突起形成時にはレジストを除去してもよいが、レジストによりバンプ１１以外の配線等へのきずを防止や研磨時の応力によるバンプ１１剥れなどを防止することができる。バンプ１１上に研磨にて凹凸を形成後、ニッケル表面に金を蒸着やスパッタ、めっきなどにより０．０１μｍ〜５μｍ形成する。金は必要な場合のみ形成すればよい。最後に図２(e)に示すようにレジスト３を除去することによりバンプ１１を形成した半導体素子１が得られる。本実施例では無電解めっきによる形成プロセスを示したが、電解めっきを用いてもよい。
ここではめっきプロセスによるバンプ形成方法を記載したが、バンプ転写法やMEMSプロセスを利用したバンプ形成法など形成方法は限定しない。
上記凹凸形成方法では半導体素子１側に凹凸を形成する方法を記載したが、基板２０側配線上めっき２２に凹凸を形成しても同様な効果が得られる。
図３に第一の実施例の基板２０側の緩衝層１２形成プロセス一例を示す。図３(a)ではプリント基板２０上に銅配線２１およびニッケルめっきが形成されている。その後レジスト２３塗布後に緩衝層１２を形成する箇所に露光および現像により開口部を形成する（図３(c)）。レジスト２３としてはネガ型レジスト、ポジ型レジストいずれを用いても構わない。最後に開口部に錫めっきを電気めっきもしくは無電解めっき法にて形成することにより緩衝層１２を有するプリント基板が形成できる。必要に応じてレジストを除去しても構わない。本実施例で形成する錫めっき厚は半導体素子１側に形成するチップ側パッド２、バンプ１１と錫めっき厚と配線２１と配線上めっき２２厚の総和ｈ1がチップ側パッド径ｈ2よりも長くなるように形成する。ここで、ｈ2は半導体素子上に形成されたパッド外周の内側で、該パッド上を覆うように形成された膜に開けられた開口部の寸法を示す。なお、この開口部の形状は、円形の場合や矩形の場合があり、前者の場合は、ｈ２はその直径を指し、後者の場合は、短辺の長さを指すものとする。また錫めっきはディップにより形成してもよい。
図４に第一の実施例のパッケージ形成プロセス一例を示す。まず図４(a)のように基板側の緩衝層１２とチップ側バンプ１１の位置合わせを行う。接続前に基板側緩衝層１２をクリーニングすることにより接続性を向上させることができる。位置合わせ後、加熱、加圧を行いながら超音波接続する。加熱温度は接続部温度が室温以上、１５０℃以下となるように設定する。超音波印加時の接続部拡大を図５に示す。超音波接続プロセスでは、まず荷重を加えることにより被接触体同士の距離を近づけ、そののち荷重を印加したまま超音波を発振し、被接触体表面の酸化膜や汚染膜を除去することで新生面を露出させて両者を固相拡散させることで接続を確保する。バンプ１１に突起を形成することにより、初期荷重を負荷してもバンプ１１と配線上めっき２２の間に緩衝層１２を介在させることができる。そのため突起がない場合よりも高い荷重を負荷することができ、被接触体同士の距離を更に近づけることが可能となる。また、バンプ１１と緩衝層１２、および緩衝層１２と配線上めっき２２においても超音波印加により緩衝層１２上の酸化膜が除去され新生面が露出することにより固相拡散接続が行われ、電気的接続が期待される。最後にアンダーフィル２４を半導体素子１と基板２０間に介在させることにより、接続部の補強および接続部汚染の防止が行われ、パッケージが完成する。
本実施例の特長は、バンプと配線間に応力緩衝層を確保しやすいこと、接続部の間隔（接続高さｈ１）が高いこと、応力緩衝層を有していること、硬質バンプを有していること、超音波接続などの低温接続が可能であることである。応力緩衝層を確保しやすいことにより初期荷重を高くすることができ、かつ被接触体同士の距離を近づけやすいことで超音波印加時に酸化膜や汚染膜を除去しやすい。更に、接続部間隔が高いことにより、線膨張係数差のある基材を接続した場合でも温度変化に起因する接続部応力集中を低減でき、またアンダーフィルを注入しやすいという利点がある。応力緩衝層を有していることにより、通常の超音波接続方式に比べて製造および使用環境下で発生するストレスを接続部で緩和することができる。硬質バンプを有していることにより、接続時荷重によるバンプ変形が少なくなりバンプ間ショートが防止できる。超音波接続などの低温接続であることより、接続温度と室温の温度差が小さいため製造直後の接続部への初期ストレスを低減できる。
以上のように、本実施例によれば、様々な効果があり、信頼性の高い接続構造を有する半導体装置を実現できる。
第一の実施例では半導体素子１側にニッケルバンプと金めっきを形成し、基板側にすず緩衝層を形成した例で説明したが、ニッケルバンプを基板側に形成してもよいし、錫を半導体素子１側に形成しても構わない。また、緩衝層１２としてアルミニウムを主成分とする合金をもちいてもよい。
図６は第二の実施例の断面模式図である。１は半導体素子、２はチップ側パッド、１１はバンプ、１２は緩衝層、２０は基板、２１は配線、２２は配線上めっき、２４はアンダーフィルである。
バンプ１１は縦弾性係数が６５ＧＰａ以上６００ＧＰａ以下であって金属を主成分としており、例えばニッケル、銅、アルミニウム、金、チタンの少なくともいずれかを主成分としている。また、バンプ全体の縦弾性係数が６５ＧＰａ以上であれば複合体でもよく、例えば銅とニッケルの積層構造などでもよい。
緩衝層１２は錫、インジウム、鉛、アルミニウムのいずれかを主成分としており、選定したバンプ１１材料よりも縦弾性係数が低い材料であればよい。基板２０は樹脂基板、セラミック基板、シリコン基板などであればよい。
配線２１、配線上めっき２２は各基板で一般的に使用されている構成であり、例えば樹脂基板の場合であれば配線２１は銅、配線上めっき２２はニッケル、金めっきなどが挙げられる。第二の実施例では基板２０をプリント基板とし、基板配線側に凹凸を形成している構造である。
配線上めっき２２に凹凸を形成する第一の方法は型に押し付ける方法である。配線上めっき２２よりも硬度の高い材料で形成もしくは表面コーティングされた治具の表面に、配線上めっき２２上に形成したい所望の高さの凹凸（１〜１５μｍ）を形成する。凹凸形成には機械研磨やエッチング、レーザー加工、プラズマ加工、切削などどのような手法を用いても良いが、治具材の加工に適した手法を選択する方がよい。この治具に図３(a)の基板を対向させて上方から荷重を加えることにより配線上めっき２２上に凹凸を形成する。レジストを形成すると配線上めっき２２以外の配線等へのきずを防止することができる。配線上めっき２２上に凹凸を形成後、ニッケル表面に錫を形成する。この錫はバンプ１１側に形成してもよい。
配線上めっき２２に凹凸を形成する第二の方法はドライエッチングを利用した方法である。ドライエッチングの方法は反応性ガスエッチング、反応性イオンエッチング、反応性イオンビームエッチング、反応性レーザービームエッチングなど科学的な反応を利用する方法でも、イオンミリングのようにイオンの衝突により科学的反応と物理的反応を同時に起こしてエッチングする方法のいずれを用いてもよい。図３(a)の状態から上記のいずれかの方法で配線上めっき２２上に１〜１５μｍの凹凸を形成する。凸部の形状は円、四角、多角、球、楕円など配線上めっき２２表面に少なくとも１ヶ所以上形成すればいずれの形状でも良い。突起形成時にはレジストを除去してもよいが、レジストにより配線上めっき２２以外の配線等へのきずを防止することができる。配線上めっき２２上に凹凸を形成後、ニッケル表面に錫を形成する。この錫はバンプ１１側に形成してもよい。
配線上めっき２２に凹凸を形成する第三の方法はウェットエッチングを利用した方法である。ウェットエッチングの方法は金属等を腐食・溶解する薬品に加工対象物を浸透、噴霧することにより任意の形状に加工するプロセスであり、一度に大量な加工が低コストで実現可能である。図３(a)の状態からウェットエッチング法で配線上めっき２２上に１〜１５μｍの凹凸を形成する。凸部の形状は円、四角、多角、球、楕円など配線上めっき２２表面に少なくとも１ヶ所以上形成すればいずれの形状でも良い。突起形成時にはレジストを除去してもよいが、レジストにより配線上めっき２２以外の配線等へのきずを防止することができる。配線上めっき２２上に凹凸を形成後、ニッケル表面に錫を形成する。この錫はバンプ１１側に形成してもよい。
配線上めっき２２に凹凸を形成する第四の方法はレーザー加工を利用した方法である。レーザーの種類はYAGレーザー、ルビーレーザーなどの固体レーザー、炭酸ガスレーザー、アルゴンイオンレーザー、ヘリウムネオンレーザーなどのガスレーザー、液体レーザー、半導体レーザー、自由電子レーザーなど対象材料により選択することができる。レーザーを用いた凹凸形成は微細加工が可能であるため、複雑な形状にも加工できることがメリットである。図３(a)の状態からレーザーでバンプ１１上に１〜１５μｍの凹凸を形成する。凸部の形状は円、四角、多角、球、楕円など配線上めっき２２表面に少なくとも１ヶ所以上形成すればいずれの形状でも良い。突起形成時にはレジストを除去してもよいが、レジストによりバンプ１１以外の配線等へのきずを防止することができる。配線上めっき２２上に凹凸を形成後、ニッケル表面に錫を形成する。この錫はバンプ１１側に形成してもよい。
配線上めっき２２に凹凸を形成する第五の方法はスパッタリングを利用した方法である。スパッタリングは真空中でイオン化したアルゴンを加工面に衝突させることにより表面加工や成膜する技術である。図３(a)の状態のサンプルを真空チャンバにセットしイオン化したアルゴンにて配線上めっき２２上面を加工することで１〜１５μｍの凹凸を形成する方法と、スパッタ成膜装置で任意の突起をバンプ上に形成する方法が挙げられる。凸部の形状は円、四角、多角、球、楕円など配線上めっき２２表面に少なくとも１ヶ所以上形成すればいずれの形状でも良い。突起形成時にはレジストを除去してもよいが、レジストにより配線上めっき２２以外の配線等へのきずを防止することができる。配線上めっき２２上に凹凸を形成後、ニッケル表面に錫を形成する。この錫はバンプ１１側に形成してもよい。
配線上めっき２２に凹凸を形成する第六の方法は研磨を利用した方法である。図３(a)の状態のサンプルを研磨紙にて研磨することにより、配線上めっき２２上に１〜１５μｍの凹凸を形成する。ここでは凹凸が上記記載範囲に入るような粒度の研磨紙を使用する。研磨紙による加工は非常に容易であることが特長である。突起形成時にはレジストを除去してもよいが、レジストにより配線上めっき２２以外の配線等へのきずを防止や研磨時の応力による配線上めっき２２剥れなどを防止することができる。
配線上めっき２２上に凹凸を形成後、ニッケル表面に錫を形成する。この錫はバンプ１１側に形成してもよい。
第一および第二の実施例では、それぞれバンプ１１側および基板上配線２２側に凹凸を形成した例であるが、バンプ１１および基板上配線２２両方に凹凸を形成してもよい。
また第二の実施例の形成プロセスは第一の実施例と同様なプロセスで構わない。第二の実施例では、第一の実施例の特長に加えて、半導体素子１側に凹凸を形成しないため半導体プロセスが簡略化できること、あらかじめ基板上配線２２側に凹凸があるため、緩衝層１２を捕捉しやすいことが挙げられる。
また、緩衝層１２の厚さを５μm以上とした場合、上述した実施例１、２と同様なプロセスで製造できるが、緩衝層１２が厚くすることで応力緩衝機能が向上すること、使用環境時において接続界面の化合物は成長をつづけるが、初期緩衝層厚が厚いため長期間応力緩衝層が保持される。この結果、より信頼性の高い接続構造となり、より高信頼性の半導体が実現できる。
本発明の第一の実施例の微細接続部の拡大断面図である。 本発明の半導体素子上へのバンプ形成プロセス一例の断面図である。 本発明の基板上への緩衝層形成プロセス一例の断面図である。 本発明の組立プロセス一例の断面図である。 本発明の超音波印加過程における微細接続部の拡大断面図である。 本発明の第二の実施例の微細接続部の拡大断面図である。 金スタッドバンプを用いた従来接続部の拡大断面図である。
符号の説明
１…半導体素子、
２…チップ側パッド、
３…レジスト、
１１…バンプ、
１２…緩衝層、
１３…金スタッドバンプ、
１４…はんだ、
２０…基板、
２１…配線、
２２…配線上めっき、
２３…レジスト、
２４…アンダーフィル。

Claims (10)

  1. 半導体素子上に設けられた５０ミクロンピッチ以下の微細ピッチ電極と、前記半導体素子を搭載する基板上に設けられたパッドもしくは配線とを接続する接続構造を有する半導体装置であって、
    前記接続構造は、一方が前記微細ピッチ電極に接続され、他方が縦弾性係数（ヤング率）が６５ＧＰａ以上で６００ＧＰａ以下のバンプと、錫あるいはアルミニウムあるいはインジウムあるいは鉛の少なくとも一つを主成分とする緩衝層とを介して前記基板上に設けられたパッドもしくは配線と接続される構造を備え、
    前記バンプと前記基板上に設けられたパッドもしくは配線とが対向する面の少なくとも一方の面上に突起形状を有することを特徴とする半導体装置。
  2. 前記微細ピッチ電極が設けられた前記半導体素子の表面と前記パッドもしくは配線が設けられた前記基板の表面との間の接続高さをｈ１とし、
    前記バンプの接続径もしくは短辺長をｈ２とした時、ｈ１≧ｈ２の関係を有することを特徴とする請求項１記載の半導体装置。
  3. 前記バンプが複数層からなることを特徴とする請求項１または２記載の半導体装置。
  4. 前記バンプの主材料が、ニッケル、銅、アルミニウム、金、チタンのいづれかであることを特徴とする請求項１または２記載の半導体装置。
  5. 前記緩衝層が、前記バンプ上、または前記パッドもしくは配線上に形成されていることを特徴とする請求項１または２記載の半導体装置。
  6. 前記緩衝層が、電気メッキまたは無電解メッキ法を用いて形成されていることを特徴とする請求項１または２記載の半導体装置。
  7. 前記緩衝層が、前記バンプ、または前記パッドもしくは前記配線間に挿入された金属箔を用いて形成されることを特徴とする請求項１または２記載の半導体装置。
  8. 前記半導体素子と前記バンプ、または前記緩衝層と前記パッドのいづれかの接続が、超音波を印加することにより接続されることを特徴とする請求項１または２記載の半導体装置。
  9. 前記接続が、室温以上、１５０℃以下の温度で行われることを特徴とする請求項８記載の半導体装置。
  10. 半導体素子上に設けられた５０ミクロンピッチ以下の微細ピッチ電極と、前記半導体素子を搭載する基板上に設けられたパッドもしくは配線とを接続する接続構造を有する半導体装置であって、
    前記接続構造は、一方が前記微細ピッチ電極に接続され、他方が縦弾性係数（ヤング率）が６５ＧＰａ以上で６００ＧＰａ以下のバンプと、錫あるいはアルミニウムあるいはインジウムあるいは鉛の少なくとも一つを主成分とする緩衝層とを介して前記基板上に設けられたパッドもしくは配線と接続される構造を有することを特徴とする半導体装置。
JP2007299110A 2007-04-06 2007-11-19 半導体装置 Expired - Fee Related JP5117169B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007299110A JP5117169B2 (ja) 2007-04-06 2007-11-19 半導体装置
CN 200810090065 CN101295692B (zh) 2007-04-06 2008-04-02 半导体装置
KR20080030724A KR100973878B1 (ko) 2007-04-06 2008-04-02 반도체 장치
US12/061,735 US8258625B2 (en) 2007-04-06 2008-04-03 Semiconductor device
EP08006816.6A EP1978559A3 (en) 2007-04-06 2008-04-03 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007100777 2007-04-06
JP2007100777 2007-04-06
JP2007299110A JP5117169B2 (ja) 2007-04-06 2007-11-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012192874A Division JP5378585B2 (ja) 2007-04-06 2012-09-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2008277733A JP2008277733A (ja) 2008-11-13
JP5117169B2 true JP5117169B2 (ja) 2013-01-09

Family

ID=40055298

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007299110A Expired - Fee Related JP5117169B2 (ja) 2007-04-06 2007-11-19 半導体装置
JP2012192874A Expired - Fee Related JP5378585B2 (ja) 2007-04-06 2012-09-03 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012192874A Expired - Fee Related JP5378585B2 (ja) 2007-04-06 2012-09-03 半導体装置

Country Status (3)

Country Link
JP (2) JP5117169B2 (ja)
KR (1) KR100973878B1 (ja)
CN (1) CN101295692B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100892A (ja) * 2009-11-06 2011-05-19 Sumitomo Electric Ind Ltd 電子機器、複合型電子機器、検出装置、受光素子アレイ、および、これらの製造方法
BR112015002759B1 (pt) * 2012-08-10 2021-11-03 Smartrac Technology Gmbh Ligação de choque de contato e choque de contato e método para produzir uma ligação de choque de contato
JP6133140B2 (ja) * 2013-06-07 2017-05-24 日本電信電話株式会社 接合構造およびその製造方法
JP6113585B2 (ja) * 2013-06-26 2017-04-12 富士通コンポーネント株式会社 電子部品モジュール、基板及び電子部品モジュールの製造方法
US9953198B2 (en) 2015-12-09 2018-04-24 Smartrac Technology Gmbh Systems and methods for a cloud connected transponder
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
JPWO2019054509A1 (ja) * 2017-09-15 2020-10-15 日立化成株式会社 半導体素子の実装構造及び半導体素子と基板との組み合わせ
KR102446203B1 (ko) 2017-12-12 2022-09-23 삼성디스플레이 주식회사 구동칩 및 이를 포함하는 표시 장치
CN110534484B (zh) * 2019-07-25 2022-04-12 南通通富微电子有限公司 封装结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62117346A (ja) * 1985-11-18 1987-05-28 Fujitsu Ltd 半導体装置
JPH08340000A (ja) * 1995-06-12 1996-12-24 Toshiba Corp 半導体装置及びその製造方法
JP2000232121A (ja) * 1999-02-10 2000-08-22 Seiko Epson Corp 半導体装置のバンプ電極形成方法
JP4547523B2 (ja) * 2000-09-25 2010-09-22 太陽誘電株式会社 チップ部品組立体とその製造方法
JP2002134541A (ja) * 2000-10-23 2002-05-10 Citizen Watch Co Ltd 半導体装置とその製造方法ならびに半導体装置の実装構造
JP3832334B2 (ja) * 2000-12-28 2006-10-11 松下電工株式会社 半導体チップ実装基板およびその製造方法
JP2003059959A (ja) * 2001-08-10 2003-02-28 Citizen Watch Co Ltd 半導体装置とその実装方法
JP2004079710A (ja) * 2002-08-14 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4480417B2 (ja) * 2004-02-24 2010-06-16 独立行政法人科学技術振興機構 電極バンプ及びその製造並びにその接続方法

Also Published As

Publication number Publication date
JP2013008993A (ja) 2013-01-10
CN101295692A (zh) 2008-10-29
JP5378585B2 (ja) 2013-12-25
KR20080090991A (ko) 2008-10-09
KR100973878B1 (ko) 2010-08-03
CN101295692B (zh) 2010-12-01
JP2008277733A (ja) 2008-11-13

Similar Documents

Publication Publication Date Title
JP5378585B2 (ja) 半導体装置
JP4345808B2 (ja) 半導体装置の製造方法
JP4551255B2 (ja) 半導体装置
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JP5375708B2 (ja) 半導体装置の製造方法
JP4568337B2 (ja) 集積半導体装置
US8258625B2 (en) Semiconductor device
JP4504434B2 (ja) 集積半導体装置
TW201019440A (en) Bumped chip and semiconductor flip-chip device applied from the same
JP2008218926A (ja) 半導体装置及びその製造方法
JP6041731B2 (ja) インターポーザ、及び電子部品パッケージ
US7239027B2 (en) Bonding structure of device packaging
US11227826B2 (en) Semiconductor device having chip stacked and molded
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP2004363573A (ja) 半導体チップ実装体およびその製造方法
JP2011114304A (ja) 半導体装置内蔵基板及びその製造方法
JP2011187635A (ja) 半導体装置およびその製造方法
JP2003188209A (ja) 半導体装置とその製造方法
JP3982360B2 (ja) 半導体装置とその製造方法
JP2002231765A (ja) 半導体装置
KR20090037819A (ko) 웨이퍼 또는 회로 보드 및 웨이퍼 또는 회로 보드의 접합 구조
JP4086771B2 (ja) バンプ電極、バンプ電極製造方法及びバンプ電極接続構造
JP2008047677A (ja) 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
JP2017130571A (ja) インターポーザ基板、半導体装置、インターポーザ基板の製造方法および半導体装置の製造方法
JP2007335642A (ja) パッケージ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121017

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5117169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees