JP3832334B2 - 半導体チップ実装基板およびその製造方法 - Google Patents
半導体チップ実装基板およびその製造方法 Download PDFInfo
- Publication number
- JP3832334B2 JP3832334B2 JP2001387875A JP2001387875A JP3832334B2 JP 3832334 B2 JP3832334 B2 JP 3832334B2 JP 2001387875 A JP2001387875 A JP 2001387875A JP 2001387875 A JP2001387875 A JP 2001387875A JP 3832334 B2 JP3832334 B2 JP 3832334B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor chip
- substrate
- chip mounting
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【発明の属する技術分野】
本発明は、基板とＩＣチップのような半導体チップとの間の電気接続において高い信頼性を有する半導体チップ実装基板、およびその製造方法に関するものである。
【０００２】
【従来の技術】
基板にＩＣのような半導体チップを表面実装（フリップチップ実装）する従来の方法としては、例えば、特開平１０−１９９９３５号に記載されいているワーク実装方法がある。この方法においては、導電性突起であるバンプがＩＣチップおよび基板上に形成され、ＩＣチップのバンプを基板のバンプに押し当てることによりバンプを塑性変形させて、それによりＩＣチップと基板との間の電気接続を形成している。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の方法では、多数のバンプが基板上に形成されるので、バンプの高さのバラツキが増加しやすい。そのような場合において、基板のバンプをＩＣチップのバンプに接合すると、バンプ同士の電気接続の各々に一定の接触圧を提供することが困難になる。また、一定の高さを有する複数のバンプを個々に基板上に形成することは、大幅な製造時間の増加を招く。
【０００４】
さらに、ＩＣチップの集積度が高くなるにつれて、個々のＩＣチップの全端子数が増加している。これらの端子のすべてにおいて良好な電気接続を達成するには、基板のＩＣチップ実装面の平坦度を厳しく管理することが必要になる。しかし、現実には、成形後における基板の反りのため、高い平坦度を有する基板を安定して供給することは困難であり、結果的に、ＩＣ実装基板内における電気接続の信頼性が低下する恐れがある。
【０００５】
一方、基板としてＭＩＤ用樹脂基板を使用する場合は、半導体チップの線膨張率(およそ４×１０-6／℃)は、基板の線膨張率（およそ２０〜５０×１０-6／℃）に比べ非常に小さい。線膨張率のそのような大きな差のため、基板と半導体チップ間の界面には大きな熱応力が発生する。この熱応力は、基板と半導体チップ間の電気接続の信頼性をさらに低下させる原因になる。
【０００６】
【課題を解決するための手段】
そこで、本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、基板と半導体チップとの間の電気接続の高い信頼性を有する半導体チップ実装基板を提供することにある。
【０００７】
すなわち、本発明の半導体チップ実装基板は、少なくとも１つの突起が一体成形されてなる基板と、突起上に導体層を形成して得られる第１バンプと、第２バンプとして、その表面上に突出する端子を有する半導体チップとを具備し、第１バンプが第２バンプに接触するように半導体チップが基板に実装され、第１バンプと第２バンプとの間の所定の接触圧が加圧保持手段によって提供され、加圧保持手段は、基板と半導体チップとの間の空間に充填、硬化された樹脂材料であり、樹脂材料は、基板の材料より大きい線膨張率を有し、樹脂材料と基板の材料との間の線膨張率における差は、５×１０ −６ ／℃〜６０×１０ −６ ／℃の範囲内であることを特徴とする。
【０００８】
本発明においては、複数の突起を基板と一体成形する時、高さのバラツキの小さい第１バンプを基板上に一度に提供することができる。これは、半導体チップ実装基板の製造時間の大幅な短縮と歩留まりの改善をもたらす。また、基板の半導体チップ実装表面の平坦度があまり高くなく、基板材料と半導体チップ材料間の線膨張率の差が比較的大きい場合であっても、第１バンプと第２バンプとの間の所定の接触圧が圧力保持手段によって提供され、保持される。したがって、第１バンプと第２バンプとの間の電気接続における信頼性を常に確保することができる。
【０００９】
また、本発明の別の半導体チップ実装基板は、少なくとも１つの突起が一体成形されてなる基板と、突起上に導体層を形成して得られる第１バンプと、第２バンプとして、その表面上に突出する端子を有する半導体チップとを具備し、第１バンプが第２バンプに接触するように半導体チップが基板に実装され、第１バンプと第２バンプとの間の所定の接触圧が加圧保持手段によって提供され、第１バンプの少なくとも上面の表面粗さ ( Ｒａ ) が、０．１〜３μｍの範囲内であることを特徴とする。この加圧保持手段としては、基板と半導体チップとの間の空間に充填、硬化された樹脂材料であることが好ましい。
【００１０】
また、本発明のさらに別の半導体チップ実装基板は、少なくとも１つの突起が一体成形されてなる基板と、突起上に導体層を形成して得られる第１バンプと、第２バンプとして、その表面上に突出する端子を有する半導体チップとを具備し、第１バンプが第２バンプに接触するように半導体チップが基板に実装され、第１バンプと第２バンプとの間の所定の接触圧が加圧保持手段によって提供され、基板の材料は、５ＧＰａ以上の弾性率を有することを特徴とする。この加圧保持手段としては、半導体チップの第２バンプと反対側に位置する表面に接触させるために利用される第１表面と、第１表面の周囲に延出する第２表面とを有する加圧保持部材を使用することが好ましい。この場合、基板は、半導体チップを内部に収容可能な凹部を有する。第１バンプは、凹部の底面で基板と一体に成形される。前記加圧保持部材の第２表面は、加圧保持部材の第１表面が凹部内に載置された半導体チップを基板に向かって押すように基板に接合され、それにより第１バンプと第２バンプとの間に上記所定の接触圧が提供される。
【００１１】
本発明の他の目的は、半導体チップ実装基板の製造方法を提供することにある。すなわち、この方法は、一体成形されてなる少なくとも１つの突起を有する基板を提供する工程と、突起上に導体層を形成して第１バンプを得る工程と、第２バンプとして、その表面上に突出する端子を有する半導体チップを提供する工程と、第１バンプの弾性変形内であって、且つ第２バンプが塑性変形を起こす圧力で第２バンプを第１バンプに押し当てて第１バンプを第２バンプに密着させる工程と、密着状態の下で第１バンプと第２バンプとの間の所定の接触圧を維持するために加圧保持手段を付加する工程とを含み、加圧保持手段は、基板と半導体チップとの間の空間に充填、硬化される樹脂材料であり、樹脂材料は、基板の材料より大きい線膨張率を有し、樹脂材料と基板の材料との間の線膨張率における差は、５×１０ −６ ／℃〜６０×１０ −６ ／℃の範囲内であることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明を好ましい実施形態に基づいて説明するが、本発明はこれらの実施例に限定されない。尚、本発明の技術思想の範囲内において種々の変更が可能である。
（第１実施例）
図１(ａ)および(ｂ)に示すように、第１実施例の半導体チップ実装基板は、複数の突起１１が一体成形されてなる基板１と、突起１１上に導体層１２を形成して得られる第１バンプ１０と、第２バンプ２０として、その表面上に突出する端子２２を有する半導体チップ２とを有する。番号２１は、半導体チップ２と端子２２との間に配置される電極である。例えば、基板１が樹脂で形成される場合は、射出成形により基板を作製することが好ましい。基板１がセラミック材料でなる場合は、セラミック粉末とバインダーの混合物を用いて射出成形を行い、得られた成形品を焼結することによって基板を製造することができる。半導体チップ２は、第１バンプ１０が第２バンプ２０に接触するように基板１に実装される。本実施例では、第１バンプ１０と第２バンプ２０との間の所定の接触圧が、基板と半導体チップとの間の空間に充填、硬化された樹脂材料３ｃでなる加圧保持手段によって提供される。
【００１３】
第２バンプ２０は、第１バンプ１０よりも高い塑性変形能を有することが好ましい。これは、第１バンプの場合と比較して、第２バンプの塑性変形が起こりやすいという意味である。この第２バンプの塑性変形によって、第１バンプを第２バンプに密接に接合させることができる。また、第１バンプの高さに比較的大きいバラツキがある場合でも、第１バンプと第２バンプとの間のすべての電気接続に一定の接触圧を提供することができる。換言すれば、第１バンプの高さが平均高さよりも大きい場合は、より大きい第２バンプの塑性変形量が第１バンプとの接合時に発生する。反対に、第１バンプの高さが平均高さよりも小さい場合は、より小さい第２バンプの塑性変形量が第１バンプとの接合時に発生する。このように、第１バンプの高さのバラツキに応じて第２バンプの塑性変形量が決まり、第２バンプの各々が適切な高さに調節されるので、第１バンプと第２バンプ間の電気接続の信頼性を確保することができる。
【００１４】
第１バンプ１０は、第２バンプ２０より高い弾性変形能を有することが好ましい。これは、第２バンプ２０の場合に比較して、第１バンプ１０の塑性変形が起こり難いことを意味する。基板と半導体チップ間の線膨張率の差によって第１バンプと第２バンプとの間の接合界面に発生する熱応力が第１バンプの弾性変形を引き起こすために使われので、熱応力による基板と半導体チップ間の電気接続信頼性の低下を防ぐことができる。この観点から、第１バンプの材料、すなわち、基板材料は、５ＧＰａ、特に１０ＧＰａ以上の弾性率を有することが好ましい。
【００１５】
このように、高い弾性変形能を有する第１バンプを高い塑性変形能を有する第２バンプに押し当ててそれらの間の電気接続を形成し、第１バンプと第２バンプとの間の所定の接触圧が圧力保持手段としての硬化樹脂材料３ｃによって保持されるので、本発明の半導体チップ実装基板は、長期間にわたって電気接続の高い信頼性を提供することができる。
【００１６】
本発明において、"所定の接触圧"とは、第１バンプと第２バンプとの間の電気接続の充分な信頼性を確保するのに必要な圧力値を意味する。具体的には、所定の接触圧を２８〜１７０Ｎ／ｍｍ2、特に５７〜１１０Ｎ／ｍｍ2の範囲内とすることが好ましい。一例として、第２バンプが金で形成され、第２バンプとそれに対応する第１バンプとの間の接合後の接触面が約７５μｍの直径を有する略円形の場合、０．５Ｎ〜３Ｎ、特に １Ｎ〜２Ｎの荷重を負荷することが、第１バンプの塑性変形を招くことなく、第２バンプの良好な塑性変形を得る上で好ましい。尚、荷重が３Ｎを越えると、第１バンプが塑性変形する恐れがある。
【００１７】
圧力保持手段として使用される樹脂材料は、基板の材料より大きい線膨張率を有することが好ましい。具体的には、樹脂材料と基板材料(第１バンプ用突起１１)との間の線膨張率における差は、５×１０-6／℃〜６０×１０-6／℃、特に１０×１０-6／℃〜４０×１０-6／℃の範囲内であることが好ましい。線膨張率における差が５×１０-6／℃以下では、上記した所定の接触圧が得られない恐れがある。一方、線膨張率における差が６０×１０-6／℃以上では、樹脂材料の硬化により縦横斜めなどのあらゆる方向に生じる過剰な収縮のため、基板１もしくは半導体チップ２と硬化樹脂材料３ｃとの間に歪が生じ、接着強度が低下する恐れがある。
【００１８】
基板材料としては、例えば、ポリフタルアミド(PPA)、ポリフェニレンサルファイド、ポリエーテルイミド、ポリエーテルニトリル、ポリエーテルケトンを使用することができる。これら基板材料の各々の線膨張率および弾性率を表１に示す。必要に応じて、これらの基板材料は、無機繊維のようなフィラーを含有しても良い。あるいは、アルミナのようなセラミックスを基板材料に使用しても良い。基板と半導体チップの間の空間に充填される樹脂材料の種類は特に限定されないが、線膨張率の差が上記範囲を満足する樹脂材料の使用が好ましい。例えば、基板材料としてのポリフタルアミド(２５×１０-6／℃)と、樹脂材料としてのエポキシ樹脂(５５×１０-6／℃)との組み合わせが推奨される。
【００１９】
【表１】
【００２０】
導体層１２に関しては、突起１１上に５μｍもしくはそれ以上、特に８〜２０μｍの厚みを有するニッケル膜を形成することが好ましい。このニッケル厚膜は、第１バンプ１０の耐塑性変形性を高めるのに効果的である。さらに、導体層１２は、突起上に直接形成される銅膜と、銅膜上のニッケル厚膜、およびニッケル厚膜上の金被膜とで構成されることが好ましい。
【００２１】
第１バンプと第２バンプとの間の密着性をさらに改善するため、第１バンプおよび第２バンプの一方が錫または錫合金から選択される材料の表層を有し、他方が金層を有することが好ましい。この場合は、第１バンプと第２バンプとの間の界面に錫と金の固相拡散層が形成される。例えば、この固相拡散層は、加圧下、１５０〜２００℃の温度で生成することができる。
【００２２】
また、第１バンプ１０の少なくとも上面の表面粗さ(Ｒａ)を、０．１〜３μｍの範囲内とすることが好ましい。アンカー効果による密着性の改善を達成できる。第１バンプの上面と側面が上記範囲の表面粗さを有する場合は、基板１と硬化樹脂材料３ｃとの間の密着性をさらに改善することができる。
【００２３】
第１バンプ１０の形状に関しては、第１バンプが平坦上面を有する先細り形状であって、図１(ａ)に示すように、第１バンプの高さ(Ｈ)を第１バンプの底面の実質的に同じ面積を有する円の直径(Ｄ)によって除した値が、０．５もしくはそれ以上、より好ましくは０．７もしくはそれ以上、特に１もしくはそれ以上であることが好ましい。例えば、第１バンプ１０が円錐台形である場合、円錐台形の高さを円錐台形の底面の直径で除した値を上記範囲内とすることが好ましい。また、第１バンプが３角錐台のような角錐台形である場合、角錐台形の高さを角錐台形の底面とほぼ等しい面積の円の直径で除した値を上記範囲内とすることが好ましい。円錐台形や角錐台形は、円錐や角錐からそれらの上部を底面に平行に切断することによって得られるものである。
【００２４】
第２バンプ２０の形状に関しては、第２バンプが円錐のような先細り形状を有することが好ましい。第２バンプを第１バンプ１０に対して押圧する際、その押圧方向に垂直なあらゆる方向において第２バンプ２０を均一に塑性変形させることができる。もちろん、第１バンプ１０と同様に、平坦上面を有する先細り形状で第２バンプ２０を形成しても良い。また、第２バンプ２０の径および接合後の塑性変形した第２バンプ２０ｄの径は、第１バンプ１０の平坦上部の径より小さいことが好ましい。例えば、隣接するバンプ間のピッチが２００μｍ以上である場合、第１バンプ１０の底面および平坦上部の径をそれぞれ約１２５μｍおよび約１００μｍとし、第１バンプの高さを約９０μｍとし、接合後の変形した第２バンプ２０ｄの径および高さをそれぞれ約７５μｍおよび約３０μｍとすることが推奨される。
【００２５】
一方、高密度実装するため、隣接するバンプ間のピッチを７５μｍ以下とする場合は、第１バンプ１０の底面径および平坦上部の径をそれぞれ約３０μｍおよび約２０μｍとし、第１バンプ１０の高さを４０μｍもしくはそれ以上とし、接合後の変形した第２バンプ２０ｄの高さを２０μｍもしくはそれ以上とすることが好ましい。また、さらなる高密度実装を実施するため、隣接するバンプ間のピッチを５０μｍ以下とする場合は、第１バンプ１０の底面径および平坦上部の径をそれぞれ約２０μｍおよび約１５μｍとし、第１バンプ１０の高さを２０μｍもしくはそれ以上の高さとし、接合後の変形した第２バンプ２０ｄの高さを１０μｍもしくはそれ以上とすることが好ましい。尚、第１バンプ１０を第２バンプ２０と接合する時、第２バンプの塑性変形が生じるので、接合後の第２バンプの高さは、接合前の第２バンプの高さよりも約１０〜１５μｍ程度小さくなる。
【００２６】
半導体チップ２の第２バンプ２０に関しては、第２バンプをはんだ材料製とすることが好ましい。この場合は、比較的小さな圧力下で第１バンプを第２バンプに押し当てることにより第２バンプを塑性変形させることができる。また、第１バンプ１０の導体層１２および第２バンプを、金で形成することも好ましい。この場合は、隣接する第２バンプ２０間および隣接する第１バンプ間１０の狭ピッチ(＜１００μｍ)の条件下で半導体チップ２を基板１に実装することができる。このような高密度実装は、はんだ接合では困難である。
【００２７】
本発明の上記した半導体チップ実装基板は、以下の方法によって製造することができる。すなわち、第１バンプ１０が第２バンプ２０に接触するように基板１上に載置された半導体チップ２と、半導体チップと基板との間の空間に充填される樹脂材料３とで構成される中間組立品をまず作製する。例えば、図１(ａ)に示すように、樹脂材料３を第１バンプ１０を有する基板１の上面に供給し、次いで、第１バンプ１０が第２バンプ２０に接触するように基板１上に半導体チップ２を配置すれば、中間組立品を得ることができる。あるいは、基板１上に半導体チップ２を載置した後、基板と半導体チップとの間の空間に樹脂材料３を充填しても良い。
【００２８】
次に、第２バンプ２０が、第１バンプ１０の弾性変形領域内であって、且つ第２バンプの塑性変形を引き起こす圧力下で、第１バンプに押し当てられるように最適な荷重が中間組立品に負荷し、第１バンプを第２バンプに密着させる。この密着状態において、中間組立品内の樹脂材料３を硬化させる。図１(ｂ)の矢印によって示されるように、樹脂材料３の硬化による収縮は、半導体チップ実装基板内の第１バンプ１０と第２バンプ２０との間の所定の接触圧を保持する。
【００２９】
あるいは、本発明の半導体チップ実装基板を以下の方法により製造しても良い。すなわち、基板１上に半導体チップ２を載置した後、第２バンプ２０を第１バンプ１０に押し当てながら、はんだ接合により第１バンプを第２バンプに接合する。次いで、基板と半導体チップの間の空間に樹脂材料３を充填し、硬化させる。はんだの供給は、第１バンプと対応する第２バンプの少なくとも一方にクリ−ムはんだをディスペンダーで塗布することにより行える。また、第１バンプおよび／もしくは第２バンプの上面のみをはんだ浴に浸漬しても良い。さらに、第１バンプおよび／もしくは第２バンプの上面に従来のメッキ技術によりはんだ被膜を形成しても良い。
【００３０】
樹脂材料が熱硬化性樹脂である場合、中間組立品中の熱硬化性樹脂材料を上記密着状態の下で加熱硬化させ、次いで硬化させた樹脂材料３ｃを常温に冷却する。熱硬化性樹脂は、基板より大きい線膨張率を有することが特に好ましい。また、硬化樹脂の冷却による収縮量が、基板材料(＝第１バンプ)の冷却による収縮量より大きい時は、第１バンプと第２バンプとの間の所定の接触圧が増大し、電気接続の信頼性がさらに向上する。
【００３１】
第２バンプ２０がはんだ材料で形成され、樹脂材料３が熱硬化性樹脂である場合は、中間組立品中の樹脂材料をはんだ材料の融点以下の昇温下で硬化させ、次いで中間組立品をはんだ材料の融点もしくはそれ以上の温度に加熱して第１バンプ１０と第２バンプ２０との間をはんだ付けすることが好ましい。はんだ材料でなる第２バンプ２０は、メッキや溶融はんだの滴下などにより形成することができる。また、第２バンプをはんだワイヤスタッドバンプとしても良い。例えば、樹脂材料３の硬化温度が１２０〜１５０℃の範囲内であり、はんだ材料の溶融温度が約１８３℃である場合、中間組立品は、加圧下、約１６０℃の温度で加熱硬化される。この時、第１バンプ１０と第２バンプ２０の間にある樹脂材料３が除去され、第１バンプが第２バンプに直接接触する。その後、中間組立品を１８３℃以上に加熱して、第２バンプ２０のはんだ材料を溶融させ、第１バンプと第２バンプとの間をはんだ接合する。
【００３２】
上記したはんだ接合の各々において、フラックスの使用を避けるため、はんだ接合を真空中もしくは不活性ガス雰囲気中で行うことが好ましい。あるいは、はんだ接合に先立って、酸化物被膜を除去するためのプラズマ処理を第１および第２バンプの表面に施すことも好ましい。
【００３３】
また、第１バンプ１０と第２バンプ２０との間の電気接続を導電性ペーストを使用して形成しても良い。この場合は、はんだ接合に比べて、１２０〜１５０℃の低温で電気接続を形成することができるので、半導体チップ２の熱損傷の発生を防ぐことができる。
【００３４】
さらに、第１バンプ１０と第２バンプ２０との間の接合強度を高めるため、超音波接合により第２バンプを第１バンプに接合することが好ましい。特に、中間組立品内の樹脂材料３を加熱硬化しながら、超音波接合を実施することが好ましい。尚、第１バンプ１０の導体層１２および第２バンプ２０が金で形成される場合、超音波接合により形成される第１バンプと第２バンプとの間の電気接続は、特に高い信頼性を発揮する。
【００３５】
樹脂材料３を供給するため、基板１と半導体チップ２の間に樹脂シートを配置しても良い。この樹脂シートとしては、例えば、内部に導電性粒子が分散されている異方性導電フィルム(ＡＣＦ)を使用することが好ましい。この場合は、第１バンプと第２バンプの間に樹脂材料が残留しても、第１バンプ１０と第２バンプ２０の間の電気接続が導電性粒子の存在によって確保される。また、中間組立品からの樹脂材料の漏れを防げるという長所もある。
【００３６】
上記実施例の第１変更例として、図２(ａ)および(ｂ)に示すように、基板１は、第１バンプ１０の上面に半導体チップ２の第２バンプ２０を受け入れるための窪み１３を有することが好ましい。第２バンプ２０を第１バンプ１０に接合する時、第２バンプが窪み１３に捕獲されるので、高い位置決め精度で半導体チップ２を基板１に実装することができる。また、第２バンプ２０の塑性変形が窪み１３内で起こり、変形した第２バンプ２０ｄが窪み１３の内表面にフィットするので、第１バンプと第２バンプとの接触面積が増加する。これは、バンプ間の電気接続信頼性のさらなる向上をもたらす。
【００３７】
上記実施例の第２変更例として、図３(ａ)および(ｂ)に示すように、半導体チップ２を基板１に実装する時、第１バンプ１０と第２バンプ２０の間に過剰な接触圧の発生を防止する高さの第２突起１４をストッパーとして有することが好ましい。この場合は、基板１と半導体チップ２との間に一定距離を確保し、第２バンプ２０の過剰な塑性変形を防いで製造歩留まりを上げることができる。
【００３８】
上記実施例の第３変更例として、図４に示すように、第１バンプ１０の側面の一部は、上記突起１１の側面の一部が露出する導体層未形成表面１１ａでなることが好ましい。この導体層未形成表面１１ａの形成により、第２バンプ２０が第１バンプ１０に押し当てられる時、第１バンプが弾性変形しやすくなる。
【００３９】
上記実施例の第４変更例として、図５(ａ)および(ｂ)に示すように、基板１は、隣接する突起１１の間に樹脂材料３が充填される凹部１５を有することが好ましい。凹部１５を設けることにより半導体チップ２と基板１との間にさらに多くの樹脂材料3を充填できる。この結果、凹部１５内における樹脂材料３の硬化によるトータル収縮量が増加するので、第１バンプ１０と第２バンプ２０間にさらに高い接触圧を提供することができる。このように、凹部１５の形成は、第１バンプと第２バンプ間の電気接続のさらなる信頼性の向上に有効である。尚、凹部１５の深さは、２０μｍ以上、特に３０μｍ以上であることが好ましい。凹部の深さは、図５(ａ)に示されるように、隣接する第１バンプの内側と外側での基板上面の高さの差として定義される。
【００４０】
上記実施例の第５変更例として、図６(ａ)および(ｂ)に示すように、第２バンプ２０は、塑性変形能に優れる金属材料で形成される緩衝部材１６を介して第１バンプ１０に押し当てられることが好ましい。金属材料としては、金、アルミニウム、はんだ材料を使用することが好ましい。例えば、緩衝部材１６として、金スタッドバンプ、アルミニウムスタッドバンプあるいははんだスタッドバンプを第１バンプ１０上に形成しても良い。第２バンプ２０が第１バンプ１０上の緩衝部材１６に押し当てられる時、第２バンプと緩衝部材の両方が塑性変形するので、図６(ｂ)に示すように、変形した第２バンプ２０ｄと緩衝部材１６ｄの間に密接な接触を得ることができる。また、緩衝部材１６の使用は、第１バンプ１０の高さのバラツキが比較的大きい場合に第１バンプと第２バンプ間の電気接続の信頼性を確保するのに有効である。尚、緩衝部材１６の厚みは、２０μｍ以上であることが好ましい。
【００４１】
（第２実施例）
図７(ａ)および(ｂ)に示すように、第２実施例の半導体チップ実装基板は、複数の突起１１が一体成形されてなる基板１と、突起１１上に導体層１２を形成して得られる第１バンプ１０と、第２バンプ２０として、その表面上に突出する端子２２を有する半導体チップ２とで主に構成される。基板１は、半導体チップ２を内部に収容可能な凹部１７を有し、突起１１は凹部の底面で基板に一体に形成される。番号２１は、半導体チップ２と端子２２との間に配置される電極である。半導体チップ２は、第１バンプ１０が第２バンプ２０に接触するように基板１に実装される、本実施例では、第１バンプ１０と第２バンプ２０との間の所定の接触圧が、半導体チップ２の後面に押し当てられる加圧保持部材４によって保持される。
【００４２】
加圧保持部材４は、半導体チップ２の後面に接触させるための第１表面４１と、第１表面の周囲に延出する第２表面４２とを有する。本実施例の加圧保持部材４は、第１表面４１と第２表面４２との間に段差があり、第１表面４１が基板の凹部１７内部に向かって突出するように加圧保持部材４の第２表面４２が基板１に接合される。その結果、凹部１７内に載置された半導体チップ２の第２バンプ２０が、加圧保持部材の第１表面４１によって基板１の第１バンプ１０に押し当てられ、バンプ間に所定の接触圧が保持される。
【００４３】
圧力保持部材４は、ばね用材料で形成することが好ましい。半導体チップ２への機械的ダメージを低減することができる。また、圧力保持部材４は、接合材４３により基板１に接合される。接合材４３の硬化によって生じる収縮力は、第１バンプ１０と第２バンプ２０との間の接触圧を高めるのに有効である。
【００４４】
第２実施例の第１変更例として、図８に示すように、加圧保持部材４を基板１に接合しても良い。すなわち、加圧保持部材４は、第１表面４１に導電膜４５を有するとともに、この導電膜と電気接続を有し、第２表面４２上に形成される第１金属膜４６とを有する。基板１は凹部１７周囲の上面に第２金属膜１８を有する。したがって、加圧保持部材４は、第１および第２金属層の間の界面に生成される合金層により基板１に接合される。導電膜４５および第２金属膜１８は、金で形成されることが好ましい。また、比較的低温で合金層を形成するために、第１金属膜４６は、錫被膜もしくは錫含有被膜とすることが好ましい。第１金属膜４６を第２金属膜１８に接合する時、その界面に金−錫合金膜を形成することができる。この場合、圧力保持部材４と半導体チップ２との間の電気導通が導電膜４５の形成によって確保されるので、ノイズの発生を低減することができる。導電膜４５を有する加圧保持部材４は、電磁シールドとしても機能する。凹部１７の内部が気密封止されるように加圧保持部材４を基板１に接合する場合は、凹部１７内部での結露の発生を防止することができる。
【００４５】
第２実施例の第２変更例として、図９に示すように、半導体チップがＬＥＤのような光学素子でなる場合は、加圧保持部材４の第１表面４１に開口４７を設けることが好ましい。この開口４７を介して基板１の凹部１７内に載置された光学素子２と外部との間の光の伝送が可能になる。あるいは、加圧保持部材４に透光性材料で形成される窓部(図示せず)を設けても良い。この窓部を介して凹部１７内に載置された光学素子２と外部との間の光の伝送が可能になる。
【００４６】
（第３実施例）
図１０(ａ)〜(ｃ)および図１１に示すように、本実施例では、第２実施例のものと実質的に同じ構造を有する半導体実装基板の少なくとも一部が樹脂材料で形成される第２基板１００の内部に封入されている。第２基板１００の上面には、実施例１で述べたのと同じ方法によって２つの半導体チップ２が実装される。このように、本実施例は、複数の半導体チップ２が基板１上および基板内部に３次元に実装されてなるマルチチップモジュールを提供する。第２基板１００内部に実装された半導体チップに関しては、第２基板１００の樹脂材料の硬化による収縮によって加圧保持部材４を介して第１バンプ１０と第２バンプ２０との間の接触圧をさらに高めることができる。
【００４７】
このマルチチップモジュールは、例えば、以下の方法により製造することができる。まず、図１０(ａ)に示すように、上面の一部が水平方向に延長されていることを除いて第２実施例の基板と実質的に同じ構造の第１基板１が作製される。凹部１７の底面において基板１と一体に形成された突起１１上には、第１バンプ１０を得るために導電層１２が形成される。また、凹部１７周囲の第１基板の上面には導電パターン１９が形成される。
【００４８】
次に、図１０(ｂ)に示すように、第１バンプ１０が第２バンプ２０と接触するように、半導体チップ２が凹部１７内に配置される。その後、加圧保持部材の第１表面４１が半導体チップ２を第１基板１に向かって押すように、加圧保持部材４が接合材４３によって第１基板１に接合され、それにより第１バンプ１０と第２バンプ２０との間に所定の接触圧が保持される。
【００４９】
次に、図１０(ｃ)に示すように、射出成形により第１基板１上に第２基板１００を形成して、第１基板の少なくとも一部を第２基板の内部に封入する。本実施例では、延長された上面の導電パターン１９の一部が露出するように第２基板１００が成形されている。第２基板１００の樹脂材料の硬化により生じる収縮によって第１バンプ１０と第２バンプ２０との間の接触圧が加圧保持部材４を介して増加するので、バンプ間の電気接続の信頼性を更に高めることができる。本実施例では、第２基板１００の第１バンプ１１０のある導電層１２０が第２基板の側面の一部に沿って延長され、第１基板１上の導電パターン１９と電気接続されている。
【００５０】
次いで、第１実施例と同じ方法に基づいて別の半導体チップ２を第２基板１００の上面に実装することにより、図１１に示すように、複数個の本発明の加圧保持手段を有する半導体チップ実装基板にて構成されるマルチチップモジュールを得ることができる。
【００５１】
第３実施例の変更例として、半導体チップ２がＬＥＤのような光学素子である場合、図１２に示すように、加圧保持部材４に透光性材料で形成される窓部４９を設けるとともに、第２基板１００に開口１３０を設ければ、この窓部４９および開口１３０を介して第１基板１の凹部１７内に載置された光学素子２と外部との間の光の伝送が可能になる。
【００５２】
【発明の効果】
上記したように、本発明によれば、基板の第１バンプと半導体チップの第２バンプとの間の所定の接触圧が加圧保持手段によって安定に保持されるので、第１バンプと第２バンプとの間の電気接続において高い信頼性を有する半導体チップ実装基板を提供することができる。
【００５３】
すなわち、加圧保持手段が基板材料よりも線膨張率の大きい樹脂材料でなる時は、基板と半導体チップの間の空間に充填された樹脂材料の硬化による収縮が第１バンプと第２バンプとの間の接触圧を保持して、バンプ間の電気接続の高い信頼性を長期にわたって確保する。
【００５４】
一方、半導体チップに樹脂材料を接触させたくない場合は、樹脂材料の代りに加圧保持部材を使用することが好ましい。この場合、基板の凹部に配置された半導体チップの第２バンプは、基板の第１バンプに加圧保持部材によって押し当てられる。さらに、加圧保持部材を基板に接合するために使用された接着剤の硬化による収縮が、第１バンプと第２バンプとの間の接触圧をさらに高める。このように、第１バンプと第２バンプとの間の電気接続の高い信頼性が加圧保持部材の使用によっても達成される。
【００５５】
特に、ＬＥＤのような光学素子を含む複数の半導体チップを基板上および基板内に３次元に実装される場合は、樹脂材料と加圧保持部材の最適な組み合わせの採択により、各半導体チップと基板との間の電気接続の高い信頼性を有するマルチチップモジュールを提供することができる。
【図面の簡単な説明】
【図１】 (ａ)および(ｂ)は、本発明の第１実施例にかかる半導体実装基板の製造方法を示す概略断面図である。
【図２】 (ａ)および(ｂ)は、第１実施例の第１変更例を示す概略断面図である。
【図３】 (ａ)および(ｂ)は、第１実施例の第２変更例を示す概略断面図である。
【図４】第１実施例の第３変更例を示す部分斜視図である。
【図５】 (ａ)および(ｂ)は、第１実施例の第４変更例を示す概略断面図である。
【図６】 (ａ)および(ｂ)は、第１実施例の第５変更例を示す概略断面図である。
【図７】 (ａ)および(ｂ)は、本発明の第２実施例にかかる半導体実装基板の製造方法を示す概略断面図である。
【図８】第２実施例の第１変更例を示す概略断面図である。
【図９】第２実施例の第２変更例を示す概略断面図である。
【図１０】 (ａ)〜(ｃ)は、本発明の第３実施例にかかる半導体実装基板の製造方法を示す概略断面図である。
【図１１】第３実施例の半導体実装基板を示す概略断面図である。
【図１２】第３実施例の変更例を示す概略断面図である。
【符号の説明】
１ 基板
２ 半導体チップ
３ 樹脂材料
３ｃ 硬化した樹脂
１０ 第１バンプ
１１ 突起
１２ 導電層
２０ 第２バンプ
２０ｄ 塑性変形した第２バンプ
２１ 電極
２２ 端子
【発明の属する技術分野】
本発明は、基板とＩＣチップのような半導体チップとの間の電気接続において高い信頼性を有する半導体チップ実装基板、およびその製造方法に関するものである。
【０００２】
【従来の技術】
基板にＩＣのような半導体チップを表面実装（フリップチップ実装）する従来の方法としては、例えば、特開平１０−１９９９３５号に記載されいているワーク実装方法がある。この方法においては、導電性突起であるバンプがＩＣチップおよび基板上に形成され、ＩＣチップのバンプを基板のバンプに押し当てることによりバンプを塑性変形させて、それによりＩＣチップと基板との間の電気接続を形成している。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の方法では、多数のバンプが基板上に形成されるので、バンプの高さのバラツキが増加しやすい。そのような場合において、基板のバンプをＩＣチップのバンプに接合すると、バンプ同士の電気接続の各々に一定の接触圧を提供することが困難になる。また、一定の高さを有する複数のバンプを個々に基板上に形成することは、大幅な製造時間の増加を招く。
【０００４】
さらに、ＩＣチップの集積度が高くなるにつれて、個々のＩＣチップの全端子数が増加している。これらの端子のすべてにおいて良好な電気接続を達成するには、基板のＩＣチップ実装面の平坦度を厳しく管理することが必要になる。しかし、現実には、成形後における基板の反りのため、高い平坦度を有する基板を安定して供給することは困難であり、結果的に、ＩＣ実装基板内における電気接続の信頼性が低下する恐れがある。
【０００５】
一方、基板としてＭＩＤ用樹脂基板を使用する場合は、半導体チップの線膨張率(およそ４×１０-6／℃)は、基板の線膨張率（およそ２０〜５０×１０-6／℃）に比べ非常に小さい。線膨張率のそのような大きな差のため、基板と半導体チップ間の界面には大きな熱応力が発生する。この熱応力は、基板と半導体チップ間の電気接続の信頼性をさらに低下させる原因になる。
【０００６】
【課題を解決するための手段】
そこで、本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、基板と半導体チップとの間の電気接続の高い信頼性を有する半導体チップ実装基板を提供することにある。
【０００７】
すなわち、本発明の半導体チップ実装基板は、少なくとも１つの突起が一体成形されてなる基板と、突起上に導体層を形成して得られる第１バンプと、第２バンプとして、その表面上に突出する端子を有する半導体チップとを具備し、第１バンプが第２バンプに接触するように半導体チップが基板に実装され、第１バンプと第２バンプとの間の所定の接触圧が加圧保持手段によって提供され、加圧保持手段は、基板と半導体チップとの間の空間に充填、硬化された樹脂材料であり、樹脂材料は、基板の材料より大きい線膨張率を有し、樹脂材料と基板の材料との間の線膨張率における差は、５×１０ −６ ／℃〜６０×１０ −６ ／℃の範囲内であることを特徴とする。
【０００８】
本発明においては、複数の突起を基板と一体成形する時、高さのバラツキの小さい第１バンプを基板上に一度に提供することができる。これは、半導体チップ実装基板の製造時間の大幅な短縮と歩留まりの改善をもたらす。また、基板の半導体チップ実装表面の平坦度があまり高くなく、基板材料と半導体チップ材料間の線膨張率の差が比較的大きい場合であっても、第１バンプと第２バンプとの間の所定の接触圧が圧力保持手段によって提供され、保持される。したがって、第１バンプと第２バンプとの間の電気接続における信頼性を常に確保することができる。
【０００９】
また、本発明の別の半導体チップ実装基板は、少なくとも１つの突起が一体成形されてなる基板と、突起上に導体層を形成して得られる第１バンプと、第２バンプとして、その表面上に突出する端子を有する半導体チップとを具備し、第１バンプが第２バンプに接触するように半導体チップが基板に実装され、第１バンプと第２バンプとの間の所定の接触圧が加圧保持手段によって提供され、第１バンプの少なくとも上面の表面粗さ ( Ｒａ ) が、０．１〜３μｍの範囲内であることを特徴とする。この加圧保持手段としては、基板と半導体チップとの間の空間に充填、硬化された樹脂材料であることが好ましい。
【００１０】
また、本発明のさらに別の半導体チップ実装基板は、少なくとも１つの突起が一体成形されてなる基板と、突起上に導体層を形成して得られる第１バンプと、第２バンプとして、その表面上に突出する端子を有する半導体チップとを具備し、第１バンプが第２バンプに接触するように半導体チップが基板に実装され、第１バンプと第２バンプとの間の所定の接触圧が加圧保持手段によって提供され、基板の材料は、５ＧＰａ以上の弾性率を有することを特徴とする。この加圧保持手段としては、半導体チップの第２バンプと反対側に位置する表面に接触させるために利用される第１表面と、第１表面の周囲に延出する第２表面とを有する加圧保持部材を使用することが好ましい。この場合、基板は、半導体チップを内部に収容可能な凹部を有する。第１バンプは、凹部の底面で基板と一体に成形される。前記加圧保持部材の第２表面は、加圧保持部材の第１表面が凹部内に載置された半導体チップを基板に向かって押すように基板に接合され、それにより第１バンプと第２バンプとの間に上記所定の接触圧が提供される。
【００１１】
本発明の他の目的は、半導体チップ実装基板の製造方法を提供することにある。すなわち、この方法は、一体成形されてなる少なくとも１つの突起を有する基板を提供する工程と、突起上に導体層を形成して第１バンプを得る工程と、第２バンプとして、その表面上に突出する端子を有する半導体チップを提供する工程と、第１バンプの弾性変形内であって、且つ第２バンプが塑性変形を起こす圧力で第２バンプを第１バンプに押し当てて第１バンプを第２バンプに密着させる工程と、密着状態の下で第１バンプと第２バンプとの間の所定の接触圧を維持するために加圧保持手段を付加する工程とを含み、加圧保持手段は、基板と半導体チップとの間の空間に充填、硬化される樹脂材料であり、樹脂材料は、基板の材料より大きい線膨張率を有し、樹脂材料と基板の材料との間の線膨張率における差は、５×１０ −６ ／℃〜６０×１０ −６ ／℃の範囲内であることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明を好ましい実施形態に基づいて説明するが、本発明はこれらの実施例に限定されない。尚、本発明の技術思想の範囲内において種々の変更が可能である。
（第１実施例）
図１(ａ)および(ｂ)に示すように、第１実施例の半導体チップ実装基板は、複数の突起１１が一体成形されてなる基板１と、突起１１上に導体層１２を形成して得られる第１バンプ１０と、第２バンプ２０として、その表面上に突出する端子２２を有する半導体チップ２とを有する。番号２１は、半導体チップ２と端子２２との間に配置される電極である。例えば、基板１が樹脂で形成される場合は、射出成形により基板を作製することが好ましい。基板１がセラミック材料でなる場合は、セラミック粉末とバインダーの混合物を用いて射出成形を行い、得られた成形品を焼結することによって基板を製造することができる。半導体チップ２は、第１バンプ１０が第２バンプ２０に接触するように基板１に実装される。本実施例では、第１バンプ１０と第２バンプ２０との間の所定の接触圧が、基板と半導体チップとの間の空間に充填、硬化された樹脂材料３ｃでなる加圧保持手段によって提供される。
【００１３】
第２バンプ２０は、第１バンプ１０よりも高い塑性変形能を有することが好ましい。これは、第１バンプの場合と比較して、第２バンプの塑性変形が起こりやすいという意味である。この第２バンプの塑性変形によって、第１バンプを第２バンプに密接に接合させることができる。また、第１バンプの高さに比較的大きいバラツキがある場合でも、第１バンプと第２バンプとの間のすべての電気接続に一定の接触圧を提供することができる。換言すれば、第１バンプの高さが平均高さよりも大きい場合は、より大きい第２バンプの塑性変形量が第１バンプとの接合時に発生する。反対に、第１バンプの高さが平均高さよりも小さい場合は、より小さい第２バンプの塑性変形量が第１バンプとの接合時に発生する。このように、第１バンプの高さのバラツキに応じて第２バンプの塑性変形量が決まり、第２バンプの各々が適切な高さに調節されるので、第１バンプと第２バンプ間の電気接続の信頼性を確保することができる。
【００１４】
第１バンプ１０は、第２バンプ２０より高い弾性変形能を有することが好ましい。これは、第２バンプ２０の場合に比較して、第１バンプ１０の塑性変形が起こり難いことを意味する。基板と半導体チップ間の線膨張率の差によって第１バンプと第２バンプとの間の接合界面に発生する熱応力が第１バンプの弾性変形を引き起こすために使われので、熱応力による基板と半導体チップ間の電気接続信頼性の低下を防ぐことができる。この観点から、第１バンプの材料、すなわち、基板材料は、５ＧＰａ、特に１０ＧＰａ以上の弾性率を有することが好ましい。
【００１５】
このように、高い弾性変形能を有する第１バンプを高い塑性変形能を有する第２バンプに押し当ててそれらの間の電気接続を形成し、第１バンプと第２バンプとの間の所定の接触圧が圧力保持手段としての硬化樹脂材料３ｃによって保持されるので、本発明の半導体チップ実装基板は、長期間にわたって電気接続の高い信頼性を提供することができる。
【００１６】
本発明において、"所定の接触圧"とは、第１バンプと第２バンプとの間の電気接続の充分な信頼性を確保するのに必要な圧力値を意味する。具体的には、所定の接触圧を２８〜１７０Ｎ／ｍｍ2、特に５７〜１１０Ｎ／ｍｍ2の範囲内とすることが好ましい。一例として、第２バンプが金で形成され、第２バンプとそれに対応する第１バンプとの間の接合後の接触面が約７５μｍの直径を有する略円形の場合、０．５Ｎ〜３Ｎ、特に １Ｎ〜２Ｎの荷重を負荷することが、第１バンプの塑性変形を招くことなく、第２バンプの良好な塑性変形を得る上で好ましい。尚、荷重が３Ｎを越えると、第１バンプが塑性変形する恐れがある。
【００１７】
圧力保持手段として使用される樹脂材料は、基板の材料より大きい線膨張率を有することが好ましい。具体的には、樹脂材料と基板材料(第１バンプ用突起１１)との間の線膨張率における差は、５×１０-6／℃〜６０×１０-6／℃、特に１０×１０-6／℃〜４０×１０-6／℃の範囲内であることが好ましい。線膨張率における差が５×１０-6／℃以下では、上記した所定の接触圧が得られない恐れがある。一方、線膨張率における差が６０×１０-6／℃以上では、樹脂材料の硬化により縦横斜めなどのあらゆる方向に生じる過剰な収縮のため、基板１もしくは半導体チップ２と硬化樹脂材料３ｃとの間に歪が生じ、接着強度が低下する恐れがある。
【００１８】
基板材料としては、例えば、ポリフタルアミド(PPA)、ポリフェニレンサルファイド、ポリエーテルイミド、ポリエーテルニトリル、ポリエーテルケトンを使用することができる。これら基板材料の各々の線膨張率および弾性率を表１に示す。必要に応じて、これらの基板材料は、無機繊維のようなフィラーを含有しても良い。あるいは、アルミナのようなセラミックスを基板材料に使用しても良い。基板と半導体チップの間の空間に充填される樹脂材料の種類は特に限定されないが、線膨張率の差が上記範囲を満足する樹脂材料の使用が好ましい。例えば、基板材料としてのポリフタルアミド(２５×１０-6／℃)と、樹脂材料としてのエポキシ樹脂(５５×１０-6／℃)との組み合わせが推奨される。
【００１９】
【表１】
導体層１２に関しては、突起１１上に５μｍもしくはそれ以上、特に８〜２０μｍの厚みを有するニッケル膜を形成することが好ましい。このニッケル厚膜は、第１バンプ１０の耐塑性変形性を高めるのに効果的である。さらに、導体層１２は、突起上に直接形成される銅膜と、銅膜上のニッケル厚膜、およびニッケル厚膜上の金被膜とで構成されることが好ましい。
【００２１】
第１バンプと第２バンプとの間の密着性をさらに改善するため、第１バンプおよび第２バンプの一方が錫または錫合金から選択される材料の表層を有し、他方が金層を有することが好ましい。この場合は、第１バンプと第２バンプとの間の界面に錫と金の固相拡散層が形成される。例えば、この固相拡散層は、加圧下、１５０〜２００℃の温度で生成することができる。
【００２２】
また、第１バンプ１０の少なくとも上面の表面粗さ(Ｒａ)を、０．１〜３μｍの範囲内とすることが好ましい。アンカー効果による密着性の改善を達成できる。第１バンプの上面と側面が上記範囲の表面粗さを有する場合は、基板１と硬化樹脂材料３ｃとの間の密着性をさらに改善することができる。
【００２３】
第１バンプ１０の形状に関しては、第１バンプが平坦上面を有する先細り形状であって、図１(ａ)に示すように、第１バンプの高さ(Ｈ)を第１バンプの底面の実質的に同じ面積を有する円の直径(Ｄ)によって除した値が、０．５もしくはそれ以上、より好ましくは０．７もしくはそれ以上、特に１もしくはそれ以上であることが好ましい。例えば、第１バンプ１０が円錐台形である場合、円錐台形の高さを円錐台形の底面の直径で除した値を上記範囲内とすることが好ましい。また、第１バンプが３角錐台のような角錐台形である場合、角錐台形の高さを角錐台形の底面とほぼ等しい面積の円の直径で除した値を上記範囲内とすることが好ましい。円錐台形や角錐台形は、円錐や角錐からそれらの上部を底面に平行に切断することによって得られるものである。
【００２４】
第２バンプ２０の形状に関しては、第２バンプが円錐のような先細り形状を有することが好ましい。第２バンプを第１バンプ１０に対して押圧する際、その押圧方向に垂直なあらゆる方向において第２バンプ２０を均一に塑性変形させることができる。もちろん、第１バンプ１０と同様に、平坦上面を有する先細り形状で第２バンプ２０を形成しても良い。また、第２バンプ２０の径および接合後の塑性変形した第２バンプ２０ｄの径は、第１バンプ１０の平坦上部の径より小さいことが好ましい。例えば、隣接するバンプ間のピッチが２００μｍ以上である場合、第１バンプ１０の底面および平坦上部の径をそれぞれ約１２５μｍおよび約１００μｍとし、第１バンプの高さを約９０μｍとし、接合後の変形した第２バンプ２０ｄの径および高さをそれぞれ約７５μｍおよび約３０μｍとすることが推奨される。
【００２５】
一方、高密度実装するため、隣接するバンプ間のピッチを７５μｍ以下とする場合は、第１バンプ１０の底面径および平坦上部の径をそれぞれ約３０μｍおよび約２０μｍとし、第１バンプ１０の高さを４０μｍもしくはそれ以上とし、接合後の変形した第２バンプ２０ｄの高さを２０μｍもしくはそれ以上とすることが好ましい。また、さらなる高密度実装を実施するため、隣接するバンプ間のピッチを５０μｍ以下とする場合は、第１バンプ１０の底面径および平坦上部の径をそれぞれ約２０μｍおよび約１５μｍとし、第１バンプ１０の高さを２０μｍもしくはそれ以上の高さとし、接合後の変形した第２バンプ２０ｄの高さを１０μｍもしくはそれ以上とすることが好ましい。尚、第１バンプ１０を第２バンプ２０と接合する時、第２バンプの塑性変形が生じるので、接合後の第２バンプの高さは、接合前の第２バンプの高さよりも約１０〜１５μｍ程度小さくなる。
【００２６】
半導体チップ２の第２バンプ２０に関しては、第２バンプをはんだ材料製とすることが好ましい。この場合は、比較的小さな圧力下で第１バンプを第２バンプに押し当てることにより第２バンプを塑性変形させることができる。また、第１バンプ１０の導体層１２および第２バンプを、金で形成することも好ましい。この場合は、隣接する第２バンプ２０間および隣接する第１バンプ間１０の狭ピッチ(＜１００μｍ)の条件下で半導体チップ２を基板１に実装することができる。このような高密度実装は、はんだ接合では困難である。
【００２７】
本発明の上記した半導体チップ実装基板は、以下の方法によって製造することができる。すなわち、第１バンプ１０が第２バンプ２０に接触するように基板１上に載置された半導体チップ２と、半導体チップと基板との間の空間に充填される樹脂材料３とで構成される中間組立品をまず作製する。例えば、図１(ａ)に示すように、樹脂材料３を第１バンプ１０を有する基板１の上面に供給し、次いで、第１バンプ１０が第２バンプ２０に接触するように基板１上に半導体チップ２を配置すれば、中間組立品を得ることができる。あるいは、基板１上に半導体チップ２を載置した後、基板と半導体チップとの間の空間に樹脂材料３を充填しても良い。
【００２８】
次に、第２バンプ２０が、第１バンプ１０の弾性変形領域内であって、且つ第２バンプの塑性変形を引き起こす圧力下で、第１バンプに押し当てられるように最適な荷重が中間組立品に負荷し、第１バンプを第２バンプに密着させる。この密着状態において、中間組立品内の樹脂材料３を硬化させる。図１(ｂ)の矢印によって示されるように、樹脂材料３の硬化による収縮は、半導体チップ実装基板内の第１バンプ１０と第２バンプ２０との間の所定の接触圧を保持する。
【００２９】
あるいは、本発明の半導体チップ実装基板を以下の方法により製造しても良い。すなわち、基板１上に半導体チップ２を載置した後、第２バンプ２０を第１バンプ１０に押し当てながら、はんだ接合により第１バンプを第２バンプに接合する。次いで、基板と半導体チップの間の空間に樹脂材料３を充填し、硬化させる。はんだの供給は、第１バンプと対応する第２バンプの少なくとも一方にクリ−ムはんだをディスペンダーで塗布することにより行える。また、第１バンプおよび／もしくは第２バンプの上面のみをはんだ浴に浸漬しても良い。さらに、第１バンプおよび／もしくは第２バンプの上面に従来のメッキ技術によりはんだ被膜を形成しても良い。
【００３０】
樹脂材料が熱硬化性樹脂である場合、中間組立品中の熱硬化性樹脂材料を上記密着状態の下で加熱硬化させ、次いで硬化させた樹脂材料３ｃを常温に冷却する。熱硬化性樹脂は、基板より大きい線膨張率を有することが特に好ましい。また、硬化樹脂の冷却による収縮量が、基板材料(＝第１バンプ)の冷却による収縮量より大きい時は、第１バンプと第２バンプとの間の所定の接触圧が増大し、電気接続の信頼性がさらに向上する。
【００３１】
第２バンプ２０がはんだ材料で形成され、樹脂材料３が熱硬化性樹脂である場合は、中間組立品中の樹脂材料をはんだ材料の融点以下の昇温下で硬化させ、次いで中間組立品をはんだ材料の融点もしくはそれ以上の温度に加熱して第１バンプ１０と第２バンプ２０との間をはんだ付けすることが好ましい。はんだ材料でなる第２バンプ２０は、メッキや溶融はんだの滴下などにより形成することができる。また、第２バンプをはんだワイヤスタッドバンプとしても良い。例えば、樹脂材料３の硬化温度が１２０〜１５０℃の範囲内であり、はんだ材料の溶融温度が約１８３℃である場合、中間組立品は、加圧下、約１６０℃の温度で加熱硬化される。この時、第１バンプ１０と第２バンプ２０の間にある樹脂材料３が除去され、第１バンプが第２バンプに直接接触する。その後、中間組立品を１８３℃以上に加熱して、第２バンプ２０のはんだ材料を溶融させ、第１バンプと第２バンプとの間をはんだ接合する。
【００３２】
上記したはんだ接合の各々において、フラックスの使用を避けるため、はんだ接合を真空中もしくは不活性ガス雰囲気中で行うことが好ましい。あるいは、はんだ接合に先立って、酸化物被膜を除去するためのプラズマ処理を第１および第２バンプの表面に施すことも好ましい。
【００３３】
また、第１バンプ１０と第２バンプ２０との間の電気接続を導電性ペーストを使用して形成しても良い。この場合は、はんだ接合に比べて、１２０〜１５０℃の低温で電気接続を形成することができるので、半導体チップ２の熱損傷の発生を防ぐことができる。
【００３４】
さらに、第１バンプ１０と第２バンプ２０との間の接合強度を高めるため、超音波接合により第２バンプを第１バンプに接合することが好ましい。特に、中間組立品内の樹脂材料３を加熱硬化しながら、超音波接合を実施することが好ましい。尚、第１バンプ１０の導体層１２および第２バンプ２０が金で形成される場合、超音波接合により形成される第１バンプと第２バンプとの間の電気接続は、特に高い信頼性を発揮する。
【００３５】
樹脂材料３を供給するため、基板１と半導体チップ２の間に樹脂シートを配置しても良い。この樹脂シートとしては、例えば、内部に導電性粒子が分散されている異方性導電フィルム(ＡＣＦ)を使用することが好ましい。この場合は、第１バンプと第２バンプの間に樹脂材料が残留しても、第１バンプ１０と第２バンプ２０の間の電気接続が導電性粒子の存在によって確保される。また、中間組立品からの樹脂材料の漏れを防げるという長所もある。
【００３６】
上記実施例の第１変更例として、図２(ａ)および(ｂ)に示すように、基板１は、第１バンプ１０の上面に半導体チップ２の第２バンプ２０を受け入れるための窪み１３を有することが好ましい。第２バンプ２０を第１バンプ１０に接合する時、第２バンプが窪み１３に捕獲されるので、高い位置決め精度で半導体チップ２を基板１に実装することができる。また、第２バンプ２０の塑性変形が窪み１３内で起こり、変形した第２バンプ２０ｄが窪み１３の内表面にフィットするので、第１バンプと第２バンプとの接触面積が増加する。これは、バンプ間の電気接続信頼性のさらなる向上をもたらす。
【００３７】
上記実施例の第２変更例として、図３(ａ)および(ｂ)に示すように、半導体チップ２を基板１に実装する時、第１バンプ１０と第２バンプ２０の間に過剰な接触圧の発生を防止する高さの第２突起１４をストッパーとして有することが好ましい。この場合は、基板１と半導体チップ２との間に一定距離を確保し、第２バンプ２０の過剰な塑性変形を防いで製造歩留まりを上げることができる。
【００３８】
上記実施例の第３変更例として、図４に示すように、第１バンプ１０の側面の一部は、上記突起１１の側面の一部が露出する導体層未形成表面１１ａでなることが好ましい。この導体層未形成表面１１ａの形成により、第２バンプ２０が第１バンプ１０に押し当てられる時、第１バンプが弾性変形しやすくなる。
【００３９】
上記実施例の第４変更例として、図５(ａ)および(ｂ)に示すように、基板１は、隣接する突起１１の間に樹脂材料３が充填される凹部１５を有することが好ましい。凹部１５を設けることにより半導体チップ２と基板１との間にさらに多くの樹脂材料3を充填できる。この結果、凹部１５内における樹脂材料３の硬化によるトータル収縮量が増加するので、第１バンプ１０と第２バンプ２０間にさらに高い接触圧を提供することができる。このように、凹部１５の形成は、第１バンプと第２バンプ間の電気接続のさらなる信頼性の向上に有効である。尚、凹部１５の深さは、２０μｍ以上、特に３０μｍ以上であることが好ましい。凹部の深さは、図５(ａ)に示されるように、隣接する第１バンプの内側と外側での基板上面の高さの差として定義される。
【００４０】
上記実施例の第５変更例として、図６(ａ)および(ｂ)に示すように、第２バンプ２０は、塑性変形能に優れる金属材料で形成される緩衝部材１６を介して第１バンプ１０に押し当てられることが好ましい。金属材料としては、金、アルミニウム、はんだ材料を使用することが好ましい。例えば、緩衝部材１６として、金スタッドバンプ、アルミニウムスタッドバンプあるいははんだスタッドバンプを第１バンプ１０上に形成しても良い。第２バンプ２０が第１バンプ１０上の緩衝部材１６に押し当てられる時、第２バンプと緩衝部材の両方が塑性変形するので、図６(ｂ)に示すように、変形した第２バンプ２０ｄと緩衝部材１６ｄの間に密接な接触を得ることができる。また、緩衝部材１６の使用は、第１バンプ１０の高さのバラツキが比較的大きい場合に第１バンプと第２バンプ間の電気接続の信頼性を確保するのに有効である。尚、緩衝部材１６の厚みは、２０μｍ以上であることが好ましい。
【００４１】
（第２実施例）
図７(ａ)および(ｂ)に示すように、第２実施例の半導体チップ実装基板は、複数の突起１１が一体成形されてなる基板１と、突起１１上に導体層１２を形成して得られる第１バンプ１０と、第２バンプ２０として、その表面上に突出する端子２２を有する半導体チップ２とで主に構成される。基板１は、半導体チップ２を内部に収容可能な凹部１７を有し、突起１１は凹部の底面で基板に一体に形成される。番号２１は、半導体チップ２と端子２２との間に配置される電極である。半導体チップ２は、第１バンプ１０が第２バンプ２０に接触するように基板１に実装される、本実施例では、第１バンプ１０と第２バンプ２０との間の所定の接触圧が、半導体チップ２の後面に押し当てられる加圧保持部材４によって保持される。
【００４２】
加圧保持部材４は、半導体チップ２の後面に接触させるための第１表面４１と、第１表面の周囲に延出する第２表面４２とを有する。本実施例の加圧保持部材４は、第１表面４１と第２表面４２との間に段差があり、第１表面４１が基板の凹部１７内部に向かって突出するように加圧保持部材４の第２表面４２が基板１に接合される。その結果、凹部１７内に載置された半導体チップ２の第２バンプ２０が、加圧保持部材の第１表面４１によって基板１の第１バンプ１０に押し当てられ、バンプ間に所定の接触圧が保持される。
【００４３】
圧力保持部材４は、ばね用材料で形成することが好ましい。半導体チップ２への機械的ダメージを低減することができる。また、圧力保持部材４は、接合材４３により基板１に接合される。接合材４３の硬化によって生じる収縮力は、第１バンプ１０と第２バンプ２０との間の接触圧を高めるのに有効である。
【００４４】
第２実施例の第１変更例として、図８に示すように、加圧保持部材４を基板１に接合しても良い。すなわち、加圧保持部材４は、第１表面４１に導電膜４５を有するとともに、この導電膜と電気接続を有し、第２表面４２上に形成される第１金属膜４６とを有する。基板１は凹部１７周囲の上面に第２金属膜１８を有する。したがって、加圧保持部材４は、第１および第２金属層の間の界面に生成される合金層により基板１に接合される。導電膜４５および第２金属膜１８は、金で形成されることが好ましい。また、比較的低温で合金層を形成するために、第１金属膜４６は、錫被膜もしくは錫含有被膜とすることが好ましい。第１金属膜４６を第２金属膜１８に接合する時、その界面に金−錫合金膜を形成することができる。この場合、圧力保持部材４と半導体チップ２との間の電気導通が導電膜４５の形成によって確保されるので、ノイズの発生を低減することができる。導電膜４５を有する加圧保持部材４は、電磁シールドとしても機能する。凹部１７の内部が気密封止されるように加圧保持部材４を基板１に接合する場合は、凹部１７内部での結露の発生を防止することができる。
【００４５】
第２実施例の第２変更例として、図９に示すように、半導体チップがＬＥＤのような光学素子でなる場合は、加圧保持部材４の第１表面４１に開口４７を設けることが好ましい。この開口４７を介して基板１の凹部１７内に載置された光学素子２と外部との間の光の伝送が可能になる。あるいは、加圧保持部材４に透光性材料で形成される窓部(図示せず)を設けても良い。この窓部を介して凹部１７内に載置された光学素子２と外部との間の光の伝送が可能になる。
【００４６】
（第３実施例）
図１０(ａ)〜(ｃ)および図１１に示すように、本実施例では、第２実施例のものと実質的に同じ構造を有する半導体実装基板の少なくとも一部が樹脂材料で形成される第２基板１００の内部に封入されている。第２基板１００の上面には、実施例１で述べたのと同じ方法によって２つの半導体チップ２が実装される。このように、本実施例は、複数の半導体チップ２が基板１上および基板内部に３次元に実装されてなるマルチチップモジュールを提供する。第２基板１００内部に実装された半導体チップに関しては、第２基板１００の樹脂材料の硬化による収縮によって加圧保持部材４を介して第１バンプ１０と第２バンプ２０との間の接触圧をさらに高めることができる。
【００４７】
このマルチチップモジュールは、例えば、以下の方法により製造することができる。まず、図１０(ａ)に示すように、上面の一部が水平方向に延長されていることを除いて第２実施例の基板と実質的に同じ構造の第１基板１が作製される。凹部１７の底面において基板１と一体に形成された突起１１上には、第１バンプ１０を得るために導電層１２が形成される。また、凹部１７周囲の第１基板の上面には導電パターン１９が形成される。
【００４８】
次に、図１０(ｂ)に示すように、第１バンプ１０が第２バンプ２０と接触するように、半導体チップ２が凹部１７内に配置される。その後、加圧保持部材の第１表面４１が半導体チップ２を第１基板１に向かって押すように、加圧保持部材４が接合材４３によって第１基板１に接合され、それにより第１バンプ１０と第２バンプ２０との間に所定の接触圧が保持される。
【００４９】
次に、図１０(ｃ)に示すように、射出成形により第１基板１上に第２基板１００を形成して、第１基板の少なくとも一部を第２基板の内部に封入する。本実施例では、延長された上面の導電パターン１９の一部が露出するように第２基板１００が成形されている。第２基板１００の樹脂材料の硬化により生じる収縮によって第１バンプ１０と第２バンプ２０との間の接触圧が加圧保持部材４を介して増加するので、バンプ間の電気接続の信頼性を更に高めることができる。本実施例では、第２基板１００の第１バンプ１１０のある導電層１２０が第２基板の側面の一部に沿って延長され、第１基板１上の導電パターン１９と電気接続されている。
【００５０】
次いで、第１実施例と同じ方法に基づいて別の半導体チップ２を第２基板１００の上面に実装することにより、図１１に示すように、複数個の本発明の加圧保持手段を有する半導体チップ実装基板にて構成されるマルチチップモジュールを得ることができる。
【００５１】
第３実施例の変更例として、半導体チップ２がＬＥＤのような光学素子である場合、図１２に示すように、加圧保持部材４に透光性材料で形成される窓部４９を設けるとともに、第２基板１００に開口１３０を設ければ、この窓部４９および開口１３０を介して第１基板１の凹部１７内に載置された光学素子２と外部との間の光の伝送が可能になる。
【００５２】
【発明の効果】
上記したように、本発明によれば、基板の第１バンプと半導体チップの第２バンプとの間の所定の接触圧が加圧保持手段によって安定に保持されるので、第１バンプと第２バンプとの間の電気接続において高い信頼性を有する半導体チップ実装基板を提供することができる。
【００５３】
すなわち、加圧保持手段が基板材料よりも線膨張率の大きい樹脂材料でなる時は、基板と半導体チップの間の空間に充填された樹脂材料の硬化による収縮が第１バンプと第２バンプとの間の接触圧を保持して、バンプ間の電気接続の高い信頼性を長期にわたって確保する。
【００５４】
一方、半導体チップに樹脂材料を接触させたくない場合は、樹脂材料の代りに加圧保持部材を使用することが好ましい。この場合、基板の凹部に配置された半導体チップの第２バンプは、基板の第１バンプに加圧保持部材によって押し当てられる。さらに、加圧保持部材を基板に接合するために使用された接着剤の硬化による収縮が、第１バンプと第２バンプとの間の接触圧をさらに高める。このように、第１バンプと第２バンプとの間の電気接続の高い信頼性が加圧保持部材の使用によっても達成される。
【００５５】
特に、ＬＥＤのような光学素子を含む複数の半導体チップを基板上および基板内に３次元に実装される場合は、樹脂材料と加圧保持部材の最適な組み合わせの採択により、各半導体チップと基板との間の電気接続の高い信頼性を有するマルチチップモジュールを提供することができる。
【図面の簡単な説明】
【図１】 (ａ)および(ｂ)は、本発明の第１実施例にかかる半導体実装基板の製造方法を示す概略断面図である。
【図２】 (ａ)および(ｂ)は、第１実施例の第１変更例を示す概略断面図である。
【図３】 (ａ)および(ｂ)は、第１実施例の第２変更例を示す概略断面図である。
【図４】第１実施例の第３変更例を示す部分斜視図である。
【図５】 (ａ)および(ｂ)は、第１実施例の第４変更例を示す概略断面図である。
【図６】 (ａ)および(ｂ)は、第１実施例の第５変更例を示す概略断面図である。
【図７】 (ａ)および(ｂ)は、本発明の第２実施例にかかる半導体実装基板の製造方法を示す概略断面図である。
【図８】第２実施例の第１変更例を示す概略断面図である。
【図９】第２実施例の第２変更例を示す概略断面図である。
【図１０】 (ａ)〜(ｃ)は、本発明の第３実施例にかかる半導体実装基板の製造方法を示す概略断面図である。
【図１１】第３実施例の半導体実装基板を示す概略断面図である。
【図１２】第３実施例の変更例を示す概略断面図である。
【符号の説明】
１ 基板
２ 半導体チップ
３ 樹脂材料
３ｃ 硬化した樹脂
１０ 第１バンプ
１１ 突起
１２ 導電層
２０ 第２バンプ
２０ｄ 塑性変形した第２バンプ
２１ 電極
２２ 端子
Claims (26)
- 少なくとも１つの突起が一体成形されてなる基板と、前記突起上に導体層を形成して得られる第１バンプと、第２バンプとして、その表面上に突出する端子を有する半導体チップとを具備し、前記半導体チップを、第１バンプが第２バンプに接触するように前記基板に実装してなる半導体チップ実装基板であって、第１バンプと第２バンプとの間に所定の接触圧を提供する加圧保持手段を含み、前記加圧保持手段は、前記基板と半導体チップとの間の空間に充填、硬化された樹脂材料であり、前記樹脂材料は、前記基板の材料より大きい線膨張率を有し、前記樹脂材料と前記基板の材料との間の線膨張率における差は、５×１０ −６ ／℃〜６０×１０ −６ ／℃の範囲内であることを特徴とする半導体チップ実装基板。
- 少なくとも１つの突起が一体成形されてなる基板と、前記突起上に導体層を形成して得られる第１バンプと、第２バンプとして、その表面上に突出する端子を有する半導体チップとを具備し、前記半導体チップを、第１バンプが第２バンプに接触するように前記基板に実装してなる半導体チップ実装基板であって、第１バンプと第２バンプとの間に所定の接触圧を提供する加圧保持手段を含み、前記第１バンプの少なくとも上面の表面粗さ ( Ｒａ ) は、０．１〜３μｍの範囲内であることを特徴とする半導体チップ実装基板。
- 上記加圧保持手段は、上記基板と半導体チップとの間の空間に充填、硬化された樹脂材料であることを特徴とする請求項２に記載の半導体チップ実装基板。
- 上記樹脂材料は、上記基板の材料より大きい線膨張率を有することを特徴とする請求項３に記載の半導体チップ実装基板。
- 上記樹脂材料と上記基板の材料との間の線膨張率における差は、５×１０ −６ ／℃〜６０×１０ −６ ／℃の範囲内であることを特徴とする請求項４に記載の半導体チップ実装基板。
- 上記第１バンプの側面の一部は、上記突起の側面の一部が露出する導体層未形成表面でなることを特徴とする請求項１乃至５のいずれか１項に記載の半導体チップ実装基板。
- 上記基板は、半導体チップが基板に実装される時、第１バンプと第２バンプの間の過剰な接触圧の発生を防止する高さの第２突起をストッパーとして有することを特徴とする請求項１乃至６のいずれか１項に記載の半導体チップ実装基板。
- 上記基板は、第１バンプの上面に半導体チップの第２バンプを受け入れるための窪みを有することを特徴とする請求項１乃至７のいずれか１項に記載の半導体チップ実装基板。
- 上記第１バンプおよび第２バンプの一方は、錫または錫合金から選択される金属材料の表層を有し、他方は金層を有し、しかるに半導体チップ実装基板は第１バンプと第２バンプとの間の界面に形成される錫と金の固相拡散層を有することを特徴とする請求項１乃至８のいずれか１項に記載の半導体チップ実装基板。
- 少なくとも１つの突起が一体成形されてなる基板と、前記突起上に導体層を形成して得られる第１バンプと、第２バンプとして、その表面上に突出する端子を有する半導体チップとを具備し、前記半導体チップを、第１バンプが第２バンプに接触するように前記基板に実装してなる半導体チップ実装基板であって、第１バンプと第２バンプとの間に所定の接触圧を提供する加圧保持手段を含み、前記基板の材料は、５ＧＰａ以上の弾性率を有することを特徴とする半導体チップ実装基板。
- 少なくとも１つの突起が一体成形されてなる基板と、前記突起上に導体層を形成して得られる第１バンプと、第２バンプとして、その表面上に突出する端子を有する半導体チップとを具備し、前記半導体チップを、第１バンプが第２バンプに接触するように前記基板に実装してなる半導体チップ実装基板であって、第１バンプと第２バンプとの間に所定の接触圧を提供する加圧保持手段を含み、前記導体層は、５μｍもしくはそれ以上の厚みを有するニッケル層を含むことを特徴とする半導体チップ実装基板。
- 上記少なくとも一つの突起は複数の突起でなり、上記基板は、隣接する突起の間に上記樹脂材料が充填される凹部を有することを特徴とする請求項１、３、４および５のいずれか１項に記載の半導体チップ実装基板。
- 上記第１バンプは、高い塑性変形能を有する金属材料でなる緩衝部材を介して第２バンプに押し当てられることを特徴とする請求項１乃至１２のいずれか１項に記載の半導体チップ実装基板。
- 少なくとも１つの突起が一体成形されてなる基板と、前記突起上に導体層を形成して得られる第１バンプと、第２バンプとして、その表面上に突出する端子を有する半導体チップとを具備し、前記半導体チップを、第１バンプが第２バンプに接触するように前記基板に実装してなる半導体チップ実装基板であって、第１バンプと第２バンプとの間に所定の接触圧を提供する加圧保持手段を含み、前記第１バンプは、平坦上面を有する先細り形状であり、第１バンプの高さを第１バンプの底面と実質的に同じ面積を有する円の直径で除した値が０．５もしくはそれ以上であることを特徴とする半導体チップ実装基板。
- 上記基板は、半導体チップを内部に収容可能な凹部を有し、上記第１バンプは凹部の底面で基板と一体に成形され、上記加圧保持手段は、半導体チップの第２バンプと反対側に位置する表面に接触させるために利用される第１表面と、第１表面の周囲に延出する第２表面とを有する加圧保持部材であり、しかるに、前記加圧保持部材の第１表面が上記凹部内に載置された半導体チップを基板に向かって押すように前記加圧保持部材の第２表面が基板に接合され、それにより第１バンプと第２バンプとの間に上記所定の接触圧を提供することを特徴とする請求項１０に記載の半導体チップ実装基板。
- 上記加圧保持部材は、少なくとも上記第１表面に導電膜を有するとともに、前記導電膜と電気接続をなすように上記第２表面上に形成される第１金属膜を有し、上記基板は凹部周囲の上面に第２金属膜を有し、しかるに上記加圧保持部材は、前記第１金属膜と第２金属膜の間の界面に生成される合金層を介して基板に接合されることを特徴とする請求項１５に記載の半導体チップ実装基板。
- 上記凹部の内部が気密封止されるように、加圧保持部材が基板に接合されることを特徴とする請求項１５もしくは１６に記載の半導体チップ実装基板。
- 上記半導体チップは光学素子であり、上記加圧保持部材は第１表面に開口を有し、前記開口を介して上記凹部内に載置された光学素子と半導体チップ実装基板の外部との間の光の伝送が可能になることを特徴とする請求項１５もしくは１６に記載の半導体チップ実装基板。
- 上記半導体チップは光学素子であり、上記加圧保持部材は透光性材料で形成される窓部を有し、前記窓部を介して上記基板の凹部内に載置された光学素子と半導体チップ実装基板の外部との間の光の伝送が可能になることを特徴とする請求項１５乃至１７のいずれか１項に記載の半導体チップ実装基板。
- 上記半導体実装基板の少なくとも一部が、樹脂材料でなる第２基板の内部に封入され、前記樹脂材料の硬化により生じる収縮が、上記加圧保持部材を介して第１バンプと第２バンプとの間の接触圧を高めることを特徴とする請求項１５に記載の半導体チップ実装基板。
- 上記半導体チップは光学素子であり、上記加圧保持部材は透光性材料で形成される窓部を有し、上記第２基板は開口を有し、しかるに、上記凹部内に載置された光学素子と半導体チップ実装基板の外部との間の光の伝送が、前記窓部および開口を介して可能になることを特徴とする請求項２０に記載の半導体チップ実装基板。
- 一体成形されてなる少なくとも１つの突起を有する基板を提供する工程と、前記突起上に導体層を形成して第１バンプを得る工程と、第２バンプとして、その表面上に突出する端子を有する半導体チップを提供する工程と、第１バンプの弾性変形内であって、且つ第２バンプが塑性変形を起こす圧力で第２バンプを第１バンプに押し当てて第１バンプを第２バンプに密着させる工程と、前記密着状態の下で第１バンプと第２バンプとの間の所定の接触圧を維持するために加圧保持手段を付加する工程とを含み、前記加圧保持手段は、上記基板と半導体チップとの間の空間に充填、硬化される樹脂材料で あり、前記樹脂材料は、前記基板の材料より大きい線膨張率を有し、前記樹脂材料と前記基板の材料との間の線膨張率における差は、５×１０ −６ ／℃〜６０×１０ −６ ／℃の範囲内であることを特徴とする半導体チップ実装基板の製造方法。
- 第１バンプが第２バンプに接触するように上記基板上に載置された上記半導体チップと、前記加圧保持手段として半導体チップと基板との間の空間に充填される上記樹脂材料とで構成される中間組立品を作製した後、第１バンプの弾性変形内であって、且つ第２バンプの塑性変形を起こす圧力で第２バンプを第１バンプに押し当てて第１バンプを第２バンプに密着させ、次いで、前記密着状態の下で前記中間組立品中の前記樹脂材料を加熱硬化させて第１バンプと第２バンプとの間の所定の接触圧を維持することを特徴とする請求項２２に記載の半導体チップ実装基板の製造方法。
- 上記中間組立品中の上記樹脂材料を加熱硬化させ、次いで硬化した樹脂材料の冷却によって生じる収縮が第１バンプと第２バンプとの間の所定の接触圧をさらに高めることを特徴とする請求項２３に記載の半導体チップ実装基板の製造方法。
- 上記第２バンプは、はんだ材料で形成され、しかるに上記中間組立品中の樹脂材料をはんだ材料の融点以下の昇温下で硬化させ、次いで上記中間組立品をはんだ材料の融点もしくはそれ以上の温度に加熱して第１バンプと第２バンプとの間をはんだ付けすることを特徴とする請求項２３もしくは２４に記載の半導体チップ実装基板の製造方法。
- 第１バンプと第２バンプとの間に超音波接合するために上記中間組立体に超音波を印加しながら、上記中間組立品内の樹脂材料を加熱硬化させることを特徴とする請求項２３もしくは２４に記載の半導体チップ実装基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387875A JP3832334B2 (ja) | 2000-12-28 | 2001-12-20 | 半導体チップ実装基板およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000402818 | 2000-12-28 | ||
| JP2000-402818 | 2000-12-28 | ||
| JP2001387875A JP3832334B2 (ja) | 2000-12-28 | 2001-12-20 | 半導体チップ実装基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270647A JP2002270647A (ja) | 2002-09-20 |
| JP3832334B2 true JP3832334B2 (ja) | 2006-10-11 |
Family
ID=26607203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001387875A Expired - Fee Related JP3832334B2 (ja) | 2000-12-28 | 2001-12-20 | 半導体チップ実装基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3832334B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4604387B2 (ja) * | 2001-04-24 | 2011-01-05 | パナソニック電工株式会社 | Ｉｃ実装用基板 |
| US20060175711A1 (en) * | 2005-02-08 | 2006-08-10 | Hannstar Display Corporation | Structure and method for bonding an IC chip |
| US7946331B2 (en) | 2005-06-14 | 2011-05-24 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| WO2006138492A2 (en) * | 2005-06-14 | 2006-12-28 | Cubic Wafer, Inc. | Post & penetration interconnection |
| US7767493B2 (en) | 2005-06-14 | 2010-08-03 | John Trezza | Post & penetration interconnection |
| JP4155289B2 (ja) | 2005-08-08 | 2008-09-24 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
| JP4697789B2 (ja) * | 2005-10-26 | 2011-06-08 | シチズン電子株式会社 | 半導体装置及びその製造方法 |
| JP5259095B2 (ja) * | 2006-06-19 | 2013-08-07 | 新光電気工業株式会社 | 半導体装置 |
| EP1978559A3 (en) | 2007-04-06 | 2013-08-28 | Hitachi, Ltd. | Semiconductor device |
| JP5117169B2 (ja) * | 2007-04-06 | 2013-01-09 | 株式会社日立製作所 | 半導体装置 |
| JP5233937B2 (ja) * | 2009-09-29 | 2013-07-10 | ブラザー工業株式会社 | 液体吐出ヘッドの製造方法及び液体吐出ヘッド |
| JP5002633B2 (ja) * | 2009-09-30 | 2012-08-15 | 三洋電機株式会社 | 半導体モジュールおよび携帯機器 |
| JP5133320B2 (ja) * | 2009-10-06 | 2013-01-30 | シチズン電子株式会社 | 発光装置 |
| JP6110673B2 (ja) * | 2012-02-17 | 2017-04-05 | エスアイアイ・セミコンダクタ株式会社 | 光センサ装置 |
| KR102138614B1 (ko) * | 2018-10-08 | 2020-07-29 | 한국생산기술연구원 | 전자부품이 장착된 돌출전극을 가지는 스트레처블 배선 기판 및 그 제조 방법 |
| KR102264463B1 (ko) * | 2019-05-21 | 2021-06-16 | 한국생산기술연구원 | 전자부품이 장착된 돌출전극을 가지는 스트레처블 배선 기판 및 그 제작 방법 |
-
2001
- 2001-12-20 JP JP2001387875A patent/JP3832334B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002270647A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713844B2 (en) | Semiconductor-chip mounting substrate having at least one projection thereon and a pressure holding means | |
| JP3832334B2 (ja) | 半導体チップ実装基板およびその製造方法 | |
| US5616520A (en) | Semiconductor integrated circuit device and fabrication method thereof | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| JP6299066B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR19980081522A (ko) | 반도체 장치 및 그의 제조방법 | |
| JP2002359345A (ja) | 半導体装置及びその製造方法 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| US20110147905A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH1126631A (ja) | 半導体装置とその製造方法 | |
| JP4151136B2 (ja) | 基板および半導体装置とその製造方法 | |
| JP2000022300A (ja) | 配線基板および電子ユニット | |
| JP2008210842A (ja) | バンプ付電子部品の実装方法 | |
| JP7310161B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| JPH10154726A (ja) | 半導体装置及びその製造方法 | |
| JP3419398B2 (ja) | 半導体装置の製造方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| EP4283662A1 (en) | Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module | |
| US6525423B2 (en) | Semiconductor device package and method of die attach | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000200852A (ja) | 半導体装置及びその製造方法ならびにその実装方法 | |
| JPH11214571A (ja) | 半導体素子実装用シート | |
| JP2021158304A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7759791B2 (en) | High density IC module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |