KR19980081522A - 반도체 장치 및 그의 제조방법 - Google Patents

반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR19980081522A
KR19980081522A KR1019980013880A KR19980013880A KR19980081522A KR 19980081522 A KR19980081522 A KR 19980081522A KR 1019980013880 A KR1019980013880 A KR 1019980013880A KR 19980013880 A KR19980013880 A KR 19980013880A KR 19980081522 A KR19980081522 A KR 19980081522A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor device
chip
substrates
semiconductor chip
Prior art date
Application number
KR1019980013880A
Other languages
English (en)
Other versions
KR100299885B1 (ko
Inventor
다까하시노부아끼
교우고꾸요시따까
하시모또가쓰마사
미야자끼신이찌
Original Assignee
가네꼬히사시
닛뽕덴끼가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬히사시, 닛뽕덴끼가부시끼가이샤 filed Critical 가네꼬히사시
Publication of KR19980081522A publication Critical patent/KR19980081522A/ko
Application granted granted Critical
Publication of KR100299885B1 publication Critical patent/KR100299885B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩 (2) 이 플립칩으로 탑재된 복수의 기판 (1) 이 적층용으로 제공된 솔더 범프 (7) 에 의해 적층된다. 유연성수지가 칩의 상부면 (9) 과 기판 (1) 사이의 공간을 충전하여, 완충재층 (8) 을 형성한다. 이러한 유형의 3 차원 반도체 모듈 구조를 채택함으로서, 완충재층 (8) 이 외부에서 인가되는 충격과 진동을 흡수하여, 내충격성과 내진동성을 향상시킨다.

Description

반도체 장치 및 그의 제조방법
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 베어칩 (bare chip)을 탑재한 기판의 3 차원 적층구조를 갖는 반도체 장치에 관한 것이다.
반도체 칩, 특히 반도체 메모리 장치의 패키징에 있어서, 보다 고밀도화, 소형화(compactness) 및 대용량화을 달성하기 위해, 칩을 3 차원으로 적층하는 방법이 널리 사용된다. 이러한 구조를 사용함으로서, 실장면적을 크게 줄일 수 있다.
그러나, 3 차원으로 적층되면, 열팽창계수의 차이 때문에, 열이력에 의해 생기는 응력(stress)과 변형(strain) 및 뒤이은 불량 접속이 발생할 수 있다. 우주선에 적용하는 경우에는, 내충격성(耐衝擊性)과 내진동성(耐振動性)을 고려할 필요가 있고, 여러 가지방법이 제안되어 있다.
예를 들어, 일본 특개평 6-275775 호에 개시되고, 도 3 에 도시된 바와 같이, 칩 (2) 이 TAB (tape automated bonding) 테이프에 탑재되어, TAB 장치를 형성하여, 이것이 3 단 적층구조 (17A 내지 17C) 를 갖는 구조가 있다.
도 3 에서, 칩 (2) 은 범프 (13) 또는 플립칩 방법에 의해 리드(lead) (11)에 접속되어 있다. 칩 (2) 의 TAB 테이프측의 부분은 보호수지 (12) 로 피복되어 있다. TAB 장치는 모듈 플레이트 (14) 에 탑재되어 있다. 모듈 플레이트 (14) 는 내열성이 높고 가급적 열전도성이 양호한 재료로 만들어져 있다.
TAB 장치를 모듈 플레이트 (14) 에 탑재하는 경우에, TAB 장치를 모듈 프레이트 (14) 의 요부(凹部; depresssin) (15) 내에 열전도성이 양호한 접착재 (6) 를 사용하여 탑재되고, 따라서 칩 (2) 의 배면이 요부 (15) 의 내면과 접촉한다. TAB 장치 중의 리드 (11) 의 외측(outer) 리드부가 모듈 플레이트 (14) 의 외측면의 접속 패턴에 접속되어, TAB 장치와 모듈 플레이트 (14) 로 만들어지는 모듈 유니트 (17A 내지 17C) 를 형성한다.
복수의 모듈 유니트 (17A 내지 17C) 는 그들 사이에 개재하는 완충부재 (18) 와 함께 적층된다. 완충부재 (18) 는 이방성 도전수지 또는 이방성 도전고무로 만들어지고 상하 방향으로만 도전성이 있도록 구성되어 있기 때문에, 적층된 모듈 유니트들은 전기적으로 접속되어 있다. 상술된 구조 때문에, 외부에서 인가된 충격과 진동을 완충부재 (18) 가 흡수하여, 장치의 내진동성을 향상시킬 수 있다.
다른 종래의 기술은 일본 특개평 2-42739 호에 개시되어 있다. 도 4a 에 도시된 바와 같이, 유연성 접착제층 (20) 이 절연기판 (1) 상에 형성되어 있다. 패드 (21) 와 배선패턴이 유연성 접착제층 (20) 상에 형성되어 있다. 다음으로, 칩 (2) 이 범프 (22) 에 의해 패드 (21) 상에 접속되어 있다.
도 4b 에 도시된 바와 같이, 절연기판 (1) 상에 유연성 접착제층 (20) 을 형성한 후, 패드 (21) 와 배선패턴을 제외한 부분들이 에칭에 의해 제거된다. 그 다음에, 칩 (2) 이 범프 (22) 에 의해 남아있는 패드 (21) 상에 접속된다.
상술된 바와 같은 구조를 채택함으로서, 유연성 접착제층 (20) 이 칩 (2) 과 기판 (1) 사이에 개재하는 완충층으로서 작용하여, 그들간의 접속 신뢰성을 향상시킨다.
일본 특개평 6-275775 호에 개시된 종래 기술에서, 모듈 유니트들을 적층시켜 그들간에 전기접속시키기 위해 사용되는 재료는 이방성 도전수지 또는 이방성 도전고무이다. 일반적으로, 이방성 도전수지 또는 이방성 도전고무는 금속과 비교하여 전기저항이 커서, 특히 메모리 칩들에 저전압 용도로 적용하기 어려운 문제점을 갖는다.
일본 특개평 2-42739 호에 개시된 종래 기술에서는, 기판과 칩 사이를 접속하는데 솔더(solder)가 사용되지만, 그들간에 확실한 접속을 행하기 위해 플럭스 (flux) 를 사용하는 것이 현실적이다. 그러나, 플럭스내에 함유되어 있는 할로겐 이온이 잔류하면, 베어칩에 악영향을 미친다는 것은 주지되어 있다.
이 때문에, 우주선에서 사용되는 정밀기기에서는 솔더의 사용을 피하고, 플럭스를 필요로 하지 않는 금 등의 재료를 사용하는 것이 바람직하다. 금으로 만들어진 범프들을 사용하여 플립칩 접속을 행하는 경우, 가열 뿐만 아니라 힘과 진동을 가하는 것은 필수이다. 이것이 행해질 때, 확실한 접속을 달성하기 위하여, 랜드 (land) 는 어느 정도의 경도(hardness)를 갖는 것이 필요하다.
그러나, 상술된 종래 기술에서는, 기판상의 랜드와 금 등으로 만들어진 범프를 기판상에 접속시키기 어려운데, 그 이유는 랜드 바로 아래에 유연성 접착제가 있기 때문이다. 부가적으로는, 제조공정이 복잡하고 비용도 높다.
상술된 종래 기술의 결점의 견지에서, 본 발명의 목적은 내충격성과 내진동성을 향상시킬 수 있는 극히 간단한 구조를 갖는 반도체 장치를 제공하는 것이다.
따라서, 본 발명의 목적은, 복수의 기판이 적층되는 경우, 접속부가 상당히 낮은 레벨의 저항값으로 만들어지고 상당히 낮은 전압레벨로 구동될 수 있는 반도체 장치를 제공하는 것이다.
상술된 목적을 달성하기 위하여, 본 발명은 복수의 기판이 적층되고 서로에 대해 전기적으로 상호 접속되어 있는 적층구조를 구비하는 반도체 장치로서, 기판의 표면 중의 한 쪽면상에 반도체 칩이 탑재되어 있으며, 이 적층 구조는 반도체 칩의 상부면과 이 면에 대향하는 기판의 다른 표면 사이에 배치되어 충격과 진동을 흡수할 수 있는 완충재를 구비한다.
그리고, 본 발명의 방법은 기판의 표면 중의 한 쪽면상에 반도체 칩이 탑재되어 있는 복수의 상기 기판이 적층되고 서로에 대해 전기적으로 상호 접속되어 있는 적층구조를 구비하는 반도체 장치를 제조하는 방법으로서, 이 방법은 반도체 장치의 표면상에 금속 범프를 형성하는 제 1 단계; 기판의 패드부를 금속으로 도포하여 반도체 칩과 기판을 조립하는 제 2 단계; 플립칩 방법을 사용하여 반도체 소자를 기판에 접속시키는 제 3 단계; 접속된 부분의 접속부를 밀봉수지로 밀봉하는 제 4 단계; 제 3 단계에서 각각 만들어지고 복수개를 서로 적층한 기판들 사이에 솔더 범프를 배치하는 제 5 단계; 적층된 기판들을 서로 전기적으로 접속시키는 제 6 단계; 및 반도체 칩의 상부면과 다른 표면 사이에 충격과 진동을 흡수할 수 있는 완충재를 충전하는 제 7 단계를 구비한다.
본 발명에 따른 반도체 장치는 적층구조로서, 칩들이 탑재되어 있는 제 1 기판과 제 2 기판을 구비하며, 상술된 제 2 기판은 상술된 제 1 기판상에 설치되고 완충재가 제 1 기판상의 반도체 칩의 정면 (front surface) 과 제 2 기판의 이면 (rear surface) 사이에 제공된다.
본 발명의 특성은 상술된 제 1 및 제 2 기판이 금속 전극인 범프들에 의해 상호 접속되고, 상술된 적층 기판들간의 공간이 상술된 완충재로 충전된다는 것이다.
적층되고 접속된 칩 탑재가 완료된 기판들 사이에 유연성 완충재를 제공함으로서, 본 발명은 외부에서 인가된 충격과 진동을 흡수하여, 내충격성과 내진동성을 향상시킨다.
도 1 은 본 발명의 일 실시예에 따른 반도체 장치의 실장구조의 단면도;
도 2 는 본 발명의 다른 실시예에 따른 반도체 장치의 실장구조의 단면도;
도 3 은 종래 기술에서의 반도체 장치의 실장구조의 단면도;
도 4 는 종래 기술에서의 반도체 장치의 실장구조의 단면도.
*도면의 주요부분에 대한 부호의 설명*
1 : 기판 2 : 칩
3 : 금범프 4 : 내부 패드
5 : 외부패드 6 : 밀봉수지
7 : 범프 8 : 완충재층
본 발명의 실시예들을 관련된 첨부 도면을 참조하여 아래에 설명한다.
도 1 은 본 발명의 일 실시예에 따른 반도체 장치의 실장구조의 단면도이다. 도 1 을 참조하여 제조방법을 아래에 설명한다. 예를 들어, 알루미나 또는 세라믹 등으로 만들어진, 내부 패드 (4) 와 배선 패턴이 형성되어 있는 기판 (1) 과 금범프들 (3) 이 형성되어 있는 칩 (2) 을 플립칩 접속한다. 금 범프 (3) 는, 예를 들어 금와이어를 사용하는 볼 (ball) 방법에 의해 제조한다.
기판 (1) 측의 내부 패드 (4) 상에는, 금범프 (3) 에 의한 접속을 확실히 하기 위하여, 플레이팅 (plating) 또는 스퍼터링 중의 어느 것에 의해 사전에 1 내지 5 ㎛ 의 두께로 금이 형성되어 있다. 플립칩 접속을 행하는 경우, 가열과 가압 또는 진동 등을 병용하여 열압착(hot-press bond)을 행한다. 그 다음에, 밀봉수지 (6) 를 칩 (2) 과 기판 (1) 사이에 주입하여, 금범프 (3) 의 접속부 C 가 수지 (6) 로 피복되고, 이 수지 (6) 가 경화되어 밀봉을 형성한다.
그 다음에, 유연성을 갖는 완충재층 (8) 을 칩 표면 (9) 상에 설치하여, 반경화(semi-cured)된다. 본 발명에서 사용하는 완충재는 유연성을 갖는 실리콘 수지 또는 에폭시 수지 등으로 만들어진다. 기판 (1) 의 칩 (2) 이 탑재되는 면의 외부패드 (5) 상에, 적층용 범프 (7) 를 형성한다. 적층용 범프 (7) 는, 예를 들어 플럭스 등의 점성을 이용하여 외부패드 (5) 상에 납주석 솔더볼들을 배치하고, 그들을 가열, 융해시켜 형성한다. 이렇게 형성된 범프 (7) 의 높이는, 솔더볼 크기의 선택에 의해, 기판 (1) 의 표면에서부터 완충재층 (8) 의 표면까지의 높이 이상으로 만들어진다.
다음으로, 칩 (2) 이 탑재되어 있는 기판 (1) 을 복수개 적층시켜, 리플로우 (reflow) 에 의해 솔더를 융해시켜 일괄적으로 접속시킨다. 이와 동시에, 완충재층 (8) 을 완전히 경화시켜, 도 1 에 도시된 반도체용 실장구조를 형성한다. 적층 공정 이후에 수지를 주입하어 완충재층 (8) 을 형성할 수도 있다.
상술된 반도체 실장구조를 채택함으로서, 칩 상부면 (9) 과 기판 (1) 사이에 수지로 만들어진 유연성 완충재층 (8) 이 있기 때문에, 외부에서 인가되는 충격과 진동을 흡수하여, 내충격성과 내진동성을 향상시킨다. 또한, 기판들 (1) 사이가 금속 (솔더) 범프 (7) 에 의해 접속되기 때문에, 전기 저항도 낮다. 부가적으로, 기판의 내부 패드 (4) 아래에 유연성층이 없기 때문에, 금 등으로 만들어진 범프들에 의해 칩 (2) 과 기판 (1) 을 양호하게 접속시킬 수 있다.
상술된 예에서는 칩 (2) 을 기판 (1) 에 접속하는데 금범프를 사용하지만, 솔더 범프 등도 사용될 수 있다.
도 2 는 본 발명의 다른 실시예에 따른 반도체 장치의 실장구조의 단면도이다. 내부 패드 (4) 와 배선패턴이 형성되어 있는 기판 (1) 과 칩 (2) 이 플립칩 접속되어 있다. 기판 (1) 의 내부 패드상에, 금범프 (3) 에 의한 접속을 확실히 행하기 위하여, 사전에 플레이팅 또는 스퍼터링 중의 어느 것에 의해 금층이 1 내지 5 ㎛ 의 두께로 형성된다. 플립칩 접속을 행하는 경우에는, 가열과 가압 또는 진동 등을 병합하여 열압착을 행한다.
그 다음에, 밀봉용 수지 (6) 를 칩 (2) 과 기판 (1) 사이에 주입하여, 경화시킨다. 그 다음에, 칩 (2) 이 탑재되어 있는 기판의 외부 패드 (5) 상에, 적층용 범프 (7) 를 형성한다. 적층용 범프 (7) 는 예를 들어, 납주석 솔더로 이루어진다. 다음으로, 칩 (2) 이 탑재되어 있는 기판 (1) 을 복수개 적층시켜, 리플로우에 의해 솔더를 융해시켜 일괄적으로 접속시킨다. 다음으로, 유연성 수지를 주입하여 각 기판 (1) 사이의 공간을 충전하고, 이것을 경화시켜, 완충재층 (8) 을 형성하여, 도 2 에 도시된 반도체 실장구조를 얻는다.
기판 (1) 의 저면과 칩의 상면 (9) 간의 공간이 너무 협소하여 수지를 충분히 주입할 수 없는 경우에는, 제 1 실시예에서와 동일한 방식으로 칩 (2) 을 구비하는 기판 (1) 을 형성한 후에, 유연성 수지를 기판들 (1) 사이의 공간내에 주입하여, 이것을 완충재층 (8) 으로서 사용하여, 도 2 에 도시된 반도체 실장구조를 얻는다.
상술된 반도체 실장구조를 채택함으로서, 적층된 각 기판 사이에 유연성 완충재층 (8) 이 존재하기 때문에, 외부에서 인가된 충격과 진동을 흡수하여, 내충격성과 내진동성을 향상시킨다. 또한, 기판들 (1) 사이가 금속 (솔더) 으로 접속되기 때문에, 전기저항도 낮다. 부가적으로, 기판 (1) 의 내부 패드 (4) 아래에 유연성층이 없기 때문에, 금 등으로 만들어진 범프들에 의해 칩 (2) 과 기판 (1) 간에 양호한 접속을 만들 수 있다.
비록 설명된 예에서는 칩 (2) 을 기판 (1) 에 접속하는데 금범프를 사용하지만, 솔더 범프 등도 사용될 수 있다.
상술된 본 발명에 따르면, 솔더 범프에 의해 적층, 접속된 칩탑재 완료된 기판들 사이에, 유연성 완충재가 제공되기 때문에, 외부에서 인가된 충격과 진동을 흡수하여, 내충격성과 내진동성을 향상시킨다. 이렇게 함으로서, 우주선과 차량 등의 충격과 진동을 받는 것에 3 차원 적층 모듈을 적용할 수 있다.

Claims (7)

  1. 기판의 표면 중의 한 쪽면상에 반도체 칩이 탑재되어 있는 복수의 상기 기판이 적층되고 서로 전기적으로 상호 접속되어 있는 적층구조를 구비하는 반도체 장치로서,
    상기 적층구조가, 상기 반도체 칩의 상부면과 상기 반도체 칩의 상기 표면에 대향하는 상기 기판의 다른 표면 사이에 배치되어, 충격과 진동을 흡수할 수 있는 완충재를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 반도체 칩과 상기 기판이 상기 반도체 칩의 표면상에 설치되는 금속 범프를 통해 서로 접속되는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서, 상기 반도체 칩의 상기 표면상에 설치되는 상기 금속 범프가 금으로 만들어지는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서, 상기 금범프의 접속된 부분이 수지로 밀봉되는 것을 특징으로 하는 반도체 장치.
  5. 기판의 표면 중의 한 쪽면상에 반도체 칩이 탑재되어 있는 복수의 상기 기판이 적층되고 서로에 대해 전기적으로 상호 접속되어 있는 적층 구조를 구비하는 반도체 장치를 제조하는 방법으로서,
    반도체 장치의 표면상에 금속 범프를 형성하는 제 1 단계;
    상기 기판의 패드부를 금속으로 도포하여 상기 반도체 칩과 상기 기판을 조립하는 제 2 단계;
    상기 반도체 소자를 플립칩 방법을 사용하여 상기 기판에 접속시키는 제 3 단계;
    상기 접속된 부분의 접속부를 밀봉수지로 밀봉하는 제 4 단계;
    상기 제 3 단계에서 각각 만들어진 상기 기판 사이에 솔더 범프를 배치하고 복수개의 상기 기판을 서로 적층하는 제 5 단계;
    상기 적층된 기판들을 서로 전기적으로 접속시키는 제 6 단계; 및
    상기 반도체 칩의 상부면과 다른 표면 사이에 충격과 진동을 흡수할 수 있는 완충재를 충전하는 제 7 단계를 구비하는 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서, 상기 금속 범프 및 상기 금속 패드가 금으로 만들어지는 것을 특징으로 하는 방법.
  7. 기판의 표면 중의 한 쪽면상에 반도체 칩이 탑재되어 있는 복수의 상기 기판이 적층되고 서로에 대해 전기적으로 상호 접속되어 있는 적층구조를 구비하는 반도체 장치를 제조하는 방법으로서,
    반도체 장치의 표면상에 금속 범프를 형성하는 제 1 단계;
    상기 기판의 패드부를 금속으로 도포하여 상기 반도체 칩과 상기 기판을 조립하는 제 2 단계;
    상기 반도체 소자를 플립칩 방법을 사용하여 상기 기판에 접속시키는 제 3 단계;
    상기 접속된 부분의 접속부를 밀봉수지로 밀봉하는 제 4 단계;
    상기 제 3 단계에서 각각 만들어진 상기 기판 사이에 솔더 범프를 배치하고 복수개의 상기 기판을 서로 적층하며, 상기 반도체 칩의 상부면과 상기 기판 사이에 충격과 진동을 흡수할 수 있는 완충재를 추가로 충전하는 제 5 단계; 및
    상기 적층된 기판들을 서로 전기적으로 접속시키고 상기 완충재를 경화시키는 제 6 단계를 구비하는 것을 특징으로 하는 방법.
KR19980013880A 1997-04-17 1998-04-17 반도체장치및그의제조방법 KR100299885B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-99502 1997-04-17
JP9099502A JPH10294423A (ja) 1997-04-17 1997-04-17 半導体装置

Publications (2)

Publication Number Publication Date
KR19980081522A true KR19980081522A (ko) 1998-11-25
KR100299885B1 KR100299885B1 (ko) 2001-09-06

Family

ID=14249057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19980013880A KR100299885B1 (ko) 1997-04-17 1998-04-17 반도체장치및그의제조방법

Country Status (3)

Country Link
US (2) US6025648A (ko)
JP (1) JPH10294423A (ko)
KR (1) KR100299885B1 (ko)

Families Citing this family (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6441495B1 (en) * 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
US6274929B1 (en) * 1998-09-01 2001-08-14 Texas Instruments Incorporated Stacked double sided integrated circuit package
JP3257500B2 (ja) * 1998-02-27 2002-02-18 ティーディーケイ株式会社 磁気ヘッド装置
JP3055619B2 (ja) * 1998-04-30 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
DE19852967B4 (de) * 1998-11-17 2004-05-27 Micronas Gmbh Messeinrichtung mit einer Halbleiteranordnung
JP2000223645A (ja) * 1999-02-01 2000-08-11 Mitsubishi Electric Corp 半導体装置
JP2001007472A (ja) * 1999-06-17 2001-01-12 Sony Corp 電子回路装置およびその製造方法
JP3526788B2 (ja) 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
US6122171A (en) 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
KR100401019B1 (ko) * 1999-12-30 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP2002009192A (ja) * 2000-06-23 2002-01-11 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
JP2002231885A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US20040070080A1 (en) * 2001-02-27 2004-04-15 Chippac, Inc Low cost, high performance flip chip package structure
TW479339B (en) * 2001-03-01 2002-03-11 Advanced Semiconductor Eng Package structure of dual die stack
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
US6479321B2 (en) * 2001-03-23 2002-11-12 Industrial Technology Research Institute One-step semiconductor stack packaging method
US6762487B2 (en) * 2001-04-19 2004-07-13 Simpletech, Inc. Stack arrangements of chips and interconnecting members
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
US6477058B1 (en) * 2001-06-28 2002-11-05 Hewlett-Packard Company Integrated circuit device package including multiple stacked components
JP2003078109A (ja) * 2001-09-03 2003-03-14 Mitsubishi Electric Corp 積層型メモリ装置
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
KR20030085868A (ko) * 2002-05-02 2003-11-07 삼성전기주식회사 부품 다층 실장 소자의 제조방법 및 이에 의해 제조된 소자
JP3678212B2 (ja) * 2002-05-20 2005-08-03 ウシオ電機株式会社 超高圧水銀ランプ
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US6972481B2 (en) 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6933598B2 (en) * 2002-10-08 2005-08-23 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package and electrically shielded first package
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
US7339276B2 (en) * 2002-11-04 2008-03-04 Intel Corporation Underfilling process in a molded matrix array package using flow front modifying solder resist
US6755700B2 (en) * 2002-11-12 2004-06-29 Modevation Enterprises Inc. Reset speed control for watercraft
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004253518A (ja) * 2003-02-19 2004-09-09 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2004259886A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
TWI311353B (en) * 2003-04-18 2009-06-21 Advanced Semiconductor Eng Stacked chip package structure
JP3912318B2 (ja) 2003-05-02 2007-05-09 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
US7371607B2 (en) 2003-05-02 2008-05-13 Seiko Epson Corporation Method of manufacturing semiconductor device and method of manufacturing electronic device
JP2004335624A (ja) * 2003-05-06 2004-11-25 Hitachi Ltd 半導体モジュール
US20040247925A1 (en) * 2003-06-06 2004-12-09 Cromwell Stephen Daniel Method and system for adjusting a curvature of a load plate based on a target load
US20040262728A1 (en) * 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
US7323358B1 (en) 2003-08-13 2008-01-29 Hewlett-Packard Development Company, L.P. Method and system for sizing a load plate
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
US20050056946A1 (en) * 2003-09-16 2005-03-17 Cookson Electronics, Inc. Electrical circuit assembly with improved shock resistance
WO2005059967A2 (en) * 2003-12-17 2005-06-30 Chippac, Inc. Multiple chip package module having inverted package stacked over die
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20090115042A1 (en) * 2004-06-04 2009-05-07 Zycube Co., Ltd. Semiconductor device having three-dimensional stacked structure and method of fabricating the same
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
TWI427700B (zh) * 2004-08-20 2014-02-21 Kamiyacho Ip Holdings 三維積層構造之半導體裝置之製造方法
JP2006073843A (ja) * 2004-09-03 2006-03-16 Nec Electronics Corp 半導体装置およびその製造方法
US20060073635A1 (en) * 2004-09-28 2006-04-06 Chao-Yuan Su Three dimensional package type stacking for thinner package application
KR100573302B1 (ko) * 2004-10-07 2006-04-24 삼성전자주식회사 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
JP2006114604A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 半導体装置及びその組立方法
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20060119263A1 (en) * 2004-12-07 2006-06-08 Au Optronics Corporation Double-side display device and method of making same
JP2006196709A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体装置およびその製造方法
US7999376B2 (en) * 2005-01-25 2011-08-16 Panasonic Corporation Semiconductor device and its manufacturing method
TWI423401B (zh) * 2005-03-31 2014-01-11 Stats Chippac Ltd 在上側及下側具有暴露基底表面之半導體推疊封裝組件
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7429787B2 (en) * 2005-03-31 2008-09-30 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
KR100751094B1 (ko) * 2005-07-28 2007-08-21 엠텍비젼 주식회사 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는원칩화된 멀티미디어 플랫폼을 구비한 장치
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
US7385282B2 (en) * 2005-10-19 2008-06-10 Chipmos Technologies Inc. Stacked-type chip package structure
TWI305410B (en) * 2005-10-26 2009-01-11 Advanced Semiconductor Eng Multi-chip package structure
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JP4528715B2 (ja) * 2005-11-25 2010-08-18 株式会社東芝 半導体装置及びその製造方法
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof
TWI314774B (en) * 2006-07-11 2009-09-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
DE102006033702B3 (de) * 2006-07-20 2007-12-20 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration
US7868440B2 (en) 2006-08-25 2011-01-11 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
TWI332702B (en) * 2007-01-09 2010-11-01 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
KR100887475B1 (ko) * 2007-02-26 2009-03-10 주식회사 네패스 반도체 패키지 및 그 제조방법
JP2007318182A (ja) * 2007-09-03 2007-12-06 Rohm Co Ltd 半導体装置
US20090166889A1 (en) * 2007-12-31 2009-07-02 Rajen Murugan Packaged integrated circuits having surface mount devices and methods to form packaged integrated circuits
US8779570B2 (en) * 2008-03-19 2014-07-15 Stats Chippac Ltd. Stackable integrated circuit package system
US8288205B2 (en) * 2008-03-19 2012-10-16 Stats Chippac Ltd. Package in package system incorporating an internal stiffener component
US20090268422A1 (en) * 2008-04-29 2009-10-29 Bailey Mark J Scalable electronic package assembly for memory devices and other terminated bus structures
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8105915B2 (en) * 2009-06-12 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure between non-linear portions of conductive layers
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
TWI416700B (zh) * 2009-12-29 2013-11-21 Chipmos Technologies Inc 晶片堆疊封裝結構及其製造方法
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
JP5589462B2 (ja) * 2010-03-16 2014-09-17 カシオ計算機株式会社 半導体装置及び半導体装置の製造方法
KR101734540B1 (ko) 2010-07-07 2017-05-11 엘지이노텍 주식회사 파워 보드 및 그를 포함하는 전자기기
FR2964786B1 (fr) * 2010-09-09 2013-03-15 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
US20120085575A1 (en) * 2010-10-08 2012-04-12 Nobuhiro Yamamoto Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus
JP2011044755A (ja) * 2010-12-03 2011-03-03 Rohm Co Ltd 半導体装置
US8927391B2 (en) 2011-05-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package process for applying molding compound
US20140264733A1 (en) * 2013-03-14 2014-09-18 GLOBALFOUNDERS Singapore Pte. Ltd. Device with integrated passive component
US10083932B2 (en) * 2014-01-17 2018-09-25 Nvidia Corporation Package on package arrangement and method
KR101622453B1 (ko) * 2014-01-22 2016-05-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20150221570A1 (en) * 2014-02-04 2015-08-06 Amkor Technology, Inc. Thin sandwich embedded package
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9768090B2 (en) * 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
JP6571398B2 (ja) 2015-06-04 2019-09-04 リンテック株式会社 半導体用保護フィルム、半導体装置及び複合シート
CN109743856A (zh) * 2018-12-29 2019-05-10 积高电子(无锡)有限公司 一种传感器的封装工艺
JP7125547B2 (ja) * 2018-12-29 2022-08-24 深南電路股▲ふん▼有限公司 多様に組み立て可能なプリント基板及びその製造方法
CN113707621B (zh) * 2021-10-29 2022-02-08 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装结构的制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure
JPH0242739A (ja) * 1988-08-01 1990-02-13 Toagosei Chem Ind Co Ltd Ｃｏｂ実装プリント回路板
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH03270030A (ja) * 1990-03-19 1991-12-02 Hitachi Ltd 電子装置
JPH03278511A (ja) * 1990-03-28 1991-12-10 Mitsubishi Electric Corp チツプ形積層セラミツクコンデンサ
JPH04280667A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置
US5386627A (en) * 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
US5727310A (en) * 1993-01-08 1998-03-17 Sheldahl, Inc. Method of manufacturing a multilayer electronic circuit
JP2842753B2 (ja) * 1993-03-17 1999-01-06 日本電気株式会社 半導体装置
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5886408A (en) * 1994-09-08 1999-03-23 Fujitsu Limited Multi-chip semiconductor device
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JP2905736B2 (ja) * 1995-12-18 1999-06-14 株式会社エイ・ティ・アール光電波通信研究所 半導体装置
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US5790384A (en) * 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
JP2000286380A (ja) * 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法

Also Published As

Publication number Publication date
KR100299885B1 (ko) 2001-09-06
JPH10294423A (ja) 1998-11-04
US6025648A (en) 2000-02-15
US6287892B1 (en) 2001-09-11

Similar Documents

Publication Publication Date Title
KR100299885B1 (ko) 반도체장치및그의제조방법
KR100856609B1 (ko) 반도체장치 및 그 제조방법
US6214642B1 (en) Area array stud bump flip chip device and assembly process
KR100480515B1 (ko) 반도체 장치
KR100743342B1 (ko) 반도체 장치의 제조 방법
KR100868419B1 (ko) 반도체장치 및 그 제조방법
US7276784B2 (en) Semiconductor device and a method of assembling a semiconductor device
US6779260B1 (en) Overmolded electronic package including circuit-carrying substrate
KR20020079477A (ko) 다중소자모듈 형태의 반도체 장치
US20040235221A1 (en) Electronic device and method for manufacturing the same
US20030030968A1 (en) Microelectronic assembly with stiffening member
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
KR101096330B1 (ko) 반도체 장치용 패키지
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP3666576B2 (ja) 多層モジュールおよびその製造方法
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
US20030048624A1 (en) Low-height multi-component assemblies
KR20050033606A (ko) 음의 부피 팽창특성을 갖는 무연 전기 접속기
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
CN111244059A (zh) 一种半导体封装体以及制作方法
KR101179514B1 (ko) 적층 반도체 패키지 및 그의 제조 방법
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20080044519A (ko) 적층 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 17

EXPY Expiration of term