JP2006073843A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006073843A
JP2006073843A JP2004256519A JP2004256519A JP2006073843A JP 2006073843 A JP2006073843 A JP 2006073843A JP 2004256519 A JP2004256519 A JP 2004256519A JP 2004256519 A JP2004256519 A JP 2004256519A JP 2006073843 A JP2006073843 A JP 2006073843A
Authority
JP
Japan
Prior art keywords
semiconductor device
thickness
lsi chip
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004256519A
Other languages
English (en)
Inventor
Masanao Horie
正直 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004256519A priority Critical patent/JP2006073843A/ja
Priority to KR1020050081432A priority patent/KR100675374B1/ko
Priority to US11/217,292 priority patent/US7317254B2/en
Publication of JP2006073843A publication Critical patent/JP2006073843A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】実装信頼性が向上された半導体装置を提供する。
【解決手段】中央部１ａの厚さと周辺部１ｂの厚さとを比較すると、周辺部１ｂの厚さの方が小さい。そのため、相対的に厚さの小さい周辺部１ｂのチップは、肉厚が小さいので撓みやすくなっている。したがって、たとえば温度降下により、実装基板２が収縮し、ＬＳＩチップ１と実装基板２とを接続する半田バンプ３において歪が生じても、周辺部１ｂは実装基板２の収縮に追随して収縮するため、周辺部１ｂにかかる応力は低減される。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
半導体装置の高速化、高密度化の要求に伴い、半導体用ＬＳＩにおいても、それに対応した構造や製法が要求され、ハイエンド向けＬＳＩにおいては、フリップチップやベアチップが主流となりつつある。
高速化の要求への対策の一つとして、ＬＳＩチップ内の配線間容量を低減するため、低誘電率のＬｏｗ−ｋ材が用いられる。しかし、Ｌｏｗ−ｋ材は、周辺膜、特にＳｉＣＮ膜との密着性が弱いため、実装時や温度サイクル試験などの際、周囲の環境温度変化によって起こる熱応力により、ＬＳＩチップ内において界面剥離が発生することがあった。
図５を用いて、ＬＳＩチップ内における界面剥離の発生を抑制するための従来の半導体装置の構造について説明する。
図５（ａ）は、従来の技術における半導体装置を上方から見た平面図で、図５（ｂ）は、図５（ａ）のＡ−Ａ’線における断面図である。
ＬＳＩチップ５１と実装基板５２とが半田バンプ５３を介して物理的、電気的に接続されている。また、半田バンプ５３を覆うように、保護材として樹脂材５４が充填されている。ＬＳＩチップ５１裏面には、溝５８が、たとえば格子状に形成されている。
上述した半導体装置の製造プロセスとしては、一般的なフリップチップボールグリッドアレイ（以下ＦＣＢＧＡ）やベアチップの製造工程と同じように、まず、ＬＳＩチップ５１に、半田バンプ５３を印刷もしくはボール搭載によって取り付け、リフローを行う。次に、実装基板５２に半田バンプ５３が付いたＬＳＩチップ５１を位置合わせしながら搭載し、リフローを行う。ついで、半田バンプ５３を完全に覆うように樹脂材５４を充填し、ベークを行う。続いて、レーザやカッターを用いて、ＬＳＩチップ５１の裏面に、溝５８を、たとえば格子状に形成する。以上のプロセスにより上述した半導体装置が完成する。
また、図６を用いて、従来の半導体装置の他の例を説明する。
図６（ａ）は、従来の技術における半導体装置を上方から見た平面図、図６（ｂ）は、図６（ａ）のＡ−Ａ’線における断面図である。
一般的なＦＣＢＧＡやベアチップと同様、ＬＳＩチップ１０１と実装基板１０２とが半田バンプ１０３を介して電気的、物理的に接続されている。また、半田バンプ１０３を覆うように、保護材として樹脂材１０４が充填されている。
また、ＬＳＩチップ１０１は、裏面を全体的に研削することで薄く形成されており、チップの厚さは、一般的には７２５μm程度のところ、約３００μmである。裏面研削は、ダイシング前のウェハ状態において、たとえば、裏面研削工法などにより行われる。
特開２０００−２６０８１１号公報 特開平１１−３４５８２３号公報
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
第一に、ＬＳＩチップ周辺部における半田バンプの応力低減効果が小さいことがあった。この原因は、ＬＳＩチップ周辺部も含めて、チップの厚い領域が多いことに起因する。すなわち、チップの厚い領域がＬＳＩチップの大部分を占めているため、ＬＳＩチップ全体としては、基板の変化に追随してＬＳＩチップが変化する量が小さくなるからである。第二に、特に、ＬＳＩチップの周辺部近傍において、半田バンプの応力低減効果が更に減少することがあった。第三に、ＬＳＩチップを全体的に薄く形成した場合には、ＬＳＩ全体が反りやすいことがあった。
本発明によれば、基板と、複数のバンプと、半導体チップとがこの順に積層された半導体装置であって、前記複数のバンプのそれぞれの上端面と前記半導体チップ素子形成面とが接触し、前記半導体チップの周縁における厚さは、前記半導体チップの中央部における厚さよりも小さいことを特徴とする半導体装置が提供される。
この発明によれば、半導体チップの周縁における厚さは、半導体チップの中央部における厚さよりも小さいため、バンプにかかる熱応力を和らげつつ、半導体チップ全体の反りが低減される。また、半導体チップ全体ではなく、その周縁における厚さが小さいため、半導体チップの強度が保たれる。したがって、実装信頼性が向上された半導体装置を提供することができる。
本発明によれば、基板と半導体チップとを用意する工程と、前記半導体チップ表面に複数のバンプを設ける工程と、前記基板上面と前記半導体チップの前記複数のバンプが形成された面とが接するように前記基板上に前記半導体チップを設ける工程と、前記半導体チップ裏面の外周縁を選択的に除去し、段差を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
この発明によれば、半導体チップ裏面の外周縁を選択的に除去し、段差を形成することで、実装信頼性の高い半導体装置を安定的に提供することができる。
本発明によれば、半導体チップの周縁における厚さは、半導体チップの中央部における厚さよりも小さいため、実装信頼性が向上された半導体装置が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
第１の実施の形態
図１は、本実施形態に係る半導体装置１０の構造を表わした図で、図１（ａ）は、半導体装置１０を上方から見た平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ’線における断面図である。
半導体装置１０は、実装基板２、実装基板２の上面に接して設けられた半田バンプ３、半田バンプ３と接して設けられたＬＳＩチップ１、半田バンプ３を完全に覆うように充填された樹脂材４により構成されており、フリップチップボールグリッドアレイ構造またはベアチップ構造を有する。
ＬＳＩチップ１は、中央部近傍に設けられた厚さが大きい中央部１ａと、ＬＳＩチップ１の周縁近傍において、中央部１ａよりも前記半導体チップの厚さが小さい領域である厚さが小さい周辺部１ｂとで構成される。
ＬＳＩチップ１の厚さは、ＬＳＩチップの中央部１ａにおいて、７００μm程度であり、周辺部１ｂにおける厚さは、３００μm〜４００μm程度である。すなわち、ＬＳＩチップ１の裏面には、チップの外周縁に沿って段差が設けられており、周辺部１ｂの厚さの方が、中央部１ａの厚さよりも小さい。ここで、周辺部１ｂの厚さは、研削されることによって、中央部１ａの厚さよりも小さくなっている。また、中央部１ａの厚さと、周辺部１ｂの厚さとの差は、２００μｍ〜５００μｍ程度であることが好ましい。厚さの差がこの範囲にあることで、ＬＳＩチップ１は、実装基板２の収縮への追随性に比較的優れ、ＬＳＩ全体の反りが大きくなることを、より効果的に抑制することができる。本実施形態においては、チップ周辺部１ｂの幅（段差の幅）は、ＬＳＩチップ１の端から半田バンプ３の３ピッチ分（約６００μｍ）である。
ＬＳＩチップ１の周辺部１ｂは、中央部１ａと比較して厚みが小さい。そのため、周辺部１ｂは撓みやすくなり、実装基板２の伸縮に合わせて、ＬＳＩチップ１が追随して伸縮しやすい。そのため、半導体装置１０において、周辺部１ｂ直下の半田バンプ３への応力を緩和させることができる。
半田バンプ３は、実装基板２の上面およびＬＳＩチップ１の表面（素子形成面）に接するように、グリッドアレイ状に複数個設けられている。半田バンプ３は導電性を有するので、半田バンプ３を介して、ＬＳＩチップ１と実装基板２とが電気的および物理的に接続されている。
樹脂材４は、半田バンプ３を完全に覆うように充填されており、半田バンプ３の保護材としての機能を有する。
図２を用いて、本実施形態に係る半導体装置１０の製造プロセスを説明する。
まず、図２（ａ）に示すように、一般的な半導体装置と同様の方法にて、ＬＳＩチップ１の電極パッド（不図示）にフラックス３ａを印刷し、半田バンプ３をフラックス３ａに位置ズレしないように乗せ、リフローを行う。
つぎに、図２（ｂ）に示すように、実装基板２の電極パッド（不図示）上にフラックスや予備半田２ａを用意し、半田バンプ３を位置ズレしないように予備半田２ａに載せて、リフローを行う。これにより、ＬＳＩチップ１と実装基板２とは、半田バンプ３を介し、電気的、物理的に接続される。
ついで、図２（ｃ）に示すように、樹脂材４を充填し、半田バンプ３を完全に覆うようにする。
続いて、図２（ｄ）に示すように、ＬＳＩチップ１の裏面の周辺部を選択的に研削する。こうすることにより、図２（ｅ）に示すように、ＬＳＩチップ１中央部の研削していない厚い部分である中央部１ａと、ＬＳＩチップ１周辺部の薄い部分である周辺部１ｂとを構成することができる。
ＬＳＩチップ１裏面の研削にはレーザや旋盤などが用いられる。レーザを使用する場合は、ＬＳＩチップを３００μm〜４００μm程度削る。研削の際には、レーザ照射が繰り返し行われたり、レーザのパワー調整がなされる。また、研削幅が所望の幅となるように、レーザの照射領域の調節を行う。旋盤を用いる場合も同様である。
以上のプロセスにより、半導体装置１０が完成する。
以下、本実施形態に係る半導体装置１０およびその製造方法の効果について説明する。
本実施形態においては、ＬＳＩチップ１の周辺部１ｂの厚さは３００〜４００μｍ程度、中央部１ａの厚さは７００μｍ程度となっており、中央部１ａの厚さと周辺部１ｂの厚さとを比較すると、周辺部１ｂの厚さの方が小さい。そのため、相対的に厚さの小さい周辺部１ｂのチップは、肉厚が小さいので撓みやすくなっている。したがって、たとえば温度降下により、実装基板２が矢印７（図８（ｂ））の方向に収縮し、ＬＳＩチップ１と実装基板２とを接続する半田バンプ３において歪が生じても、周辺部１ｂは実装基板２の収縮に追随して収縮するため、周辺部１ｂにかかる応力は低減される。
ここで、半田バンプ３のうち、中央部１ａと接するバンプ３ａにおいては、実装基板２の収縮に伴う歪はもともと小さいため、バンプ３ａにかかる応力はもともと小さい。そのため、中央部１ａにおいては、ＬＳＩチップ１を撓ませる必要性が比較的少ない。したがって、本実施形態における半導体装置１０においては、ＬＳＩチップ１の中央部１ａの厚さを相対的に大きくすることで、過度にＬＳＩチップ１を撓ませることなく、半導体装置１０が過度に反らないようにできる。
特許文献１記載の半導体装置においては、ＬＳＩチップのコーナー部近傍において、半田バンプの応力低減効果が減少することがあった。なぜなら、ＬＳＩチップ表面に格子状に溝が形成されているが、格子状に形成された溝は、ＬＳＩチップの対角線方向にかかる応力の方向に対し最大４５度の傾きを有しているからである。そこで、本実施形態においては、半田バンプ３への応力低減が比較的求められる箇所であるＬＳＩチップ１の周辺部１ｂを薄くすることで、実装基板２の伸縮に対してＬＳＩチップ１を、より効果的に追随させている。そのため、ＬＳＩチップ１の強度を損なわずに、半田バンプ３への応力緩和をより効率的に図るという利点が得られる。
また、樹脂材４が半田バンプ３を完全に覆うように設けられているため、半田バンプ３が衝撃を受けることを抑制することができる。そのため、半田バンプ３の信頼性を向上させることができる。
また、ＬＳＩチップ１の周辺部１ｂをレーザや旋盤を用いて選択的に研削することで、実装基板２の収縮への追随性に優れ、ＬＳＩチップ１が過度に反らない半導体装置１０を安定的に製造することができる。
第２の実施の形態
図３に、本実施形態に係る半導体装置２０を示す。半導体装置２０は、中央部２１ａの部分の形状が異なる以外は、第１の実施の形態で説明した半導体装置１０と同じ構造を有する。
図３（ａ）は、本実施形態に係る半導体装置２０を上方から見た平面図で、図３（ｂ）は、図３（ａ）のＡ−Ａ’線における断面図である。ＬＳＩチップ２１の中央部２１ａの部分を円形に残す。
以下の製造プロセスにより半導体装置２０を製造する。
まず、第１の実施形態と同様、ＬＳＩチップ２１と実装基板２２とを、一般的な実装技術により半田バンプ２３を介して電気的、物理的に接続を行う。次に、半田バンプ２３を完全に覆うように樹脂材２４を充填する。ついで、半導体チップ２１から樹脂材２４までにより構成される半導体装置を回転ステージに乗せ、第１の実施形態と同様に、レーザや旋盤を用いてＬＳＩチップ２１の周辺部を研削し、中央部の厚い領域である中央部２１ａと周辺部の薄い領域である周辺部２１ｂとを構成する。ＬＳＩチップ２１の中央部２１ａの部分が円形であることによって、ＬＳＩチップ２１のコーナー部における半田バンプ２３への応力低減効果を、より効果的に大きくすることができる。なぜなら、矩形である場合と比較して、中央部２１ａの角部とＬＳＩチップ２１のコーナー部との距離が大きくなるため、コーナー部において、肉厚の薄い領域である周辺部２１ｂが占める領域の面積が、より増大するからである。
以上のプロセスにより半導体装置２０が完成する。
なお、中央部２１ａの上方から見た平面形状は、たとえば多角形などの円形以外の形状であっても、コーナー部において、肉厚の薄い領域である周辺部が占める領域の面積が増大し、コーナー部における半田バンプへの応力低減効果が、より効果的に大きくなる形状であればよい。
第３の実施の形態
図４に、本実施形態に係る半導体装置３０の構造を示す。半導体装置３０は、周辺部の肉厚が薄い部分である周辺部３１ｂの形状が異なる以外は、第１の実施の形態で説明した半導体装置１０と同じ構造を有する。
図４（ａ）は、半導体装置３０を上方から見た平面図であり、図４（ｂ）は、図４（ａ）のＡ−Ａ’線における断面図である。
半導体装置３０の周辺部３１ｂの厚さは、中央部３１ａに近づくにつれて大きくなる。すなわち、周辺部３１ｂの厚さが、ＬＳＩチップ３１の中央部方向へ向けて漸増する領域を有する。ここで、厚さが大きくなる領域において、周辺部３１ｂの表面は傾斜を有しており、斜面に丸みを含んでいてもよい。
以下の製造プロセスにより半導体装置３０を製造する。
まず、第１の実施の形態および第２の実施の形態と同様、ＬＳＩチップ３１と実装基板３２とを半田バンプ３３を介して接続し、樹脂材３４を充填する。次に、ＬＳＩチップ３１の周辺部を研削し、中央部の厚い部分である中央部３１ａと周辺部の薄い部分である周辺部３１ｂとを構成する。この際、中央部３１ａと周辺部３１ｂとの間に傾斜を有しており、また、斜面に丸みが設けられている。傾斜や丸みを設ける方法としては、ＬＳＩチップ３１研削時に側面に丸みや傾斜を帯びた旋盤３５などが用いられる。
以上のプロセスにより、半導体装置３０が完成する。
本実施形態に係る半導体装置３０の効果を以下に説明する。
ＬＳＩチップ３１は、中央部３１ａと周辺部３１ｂとの間に、傾斜を有しており、また、斜面に丸みを有している。そのため、ＬＳＩチップ３１の裏面における応力勾配を和らげることが出来る。したがって、ＬＳＩチップ３１が、実装基板３２の収縮に追随して収縮するため、周辺部３１ｂにかかる応力が低減される。
図７および図８に示す半導体装置のそれぞれについて、図９および図１０に、温度を１００℃から０℃に降下させた場合の、実装基板およびＬＳＩチップの収縮、応力、および反りのシミュレーション結果を示す。図９（ａ）において、実装基板４２上に設けられたＬＳＩチップ４１の中央部４１ａの厚さは７００μｍ、周辺部４１ｂの厚さは４００μｍである。図９（ｂ）において、溝４８の幅は２００μｍであり、溝とその隣の溝との間隔は１０００μｍである。図９（ｃ）における、図９（ｃ）の上方向を正の方向とするＡ’点における反りの数値、図９（ｃ）の左方向を正の方向とするＢ点およびＣ点における応力の数値を図１０に示した。なお、図７および図８中の矢印６、５６、１０６、２０６は、それぞれＬＳＩチップ１、ＬＳＩチップ５１、ＬＳＩチップ１０１、ＬＳＩチップ２０１の収縮方向を表す。また、矢印７、５７、１０７、２０７は、それぞれ実装基板２、実装基板５２、実装基板１０２、実装基板２０２の収縮方向を表わす。ここで、矢印の長さはそれぞれの収縮の度合いをイメージしている。また、図７（ｃ）の矢印５９は、実装基板５２の主な収縮および応力の方向を表わす。
実施例１
第１の実施の形態と同様のプロセスで製造された、図８（ｂ）に示すＬＳＩチップ１の周辺部１ｂの厚さが中央部１ａの厚さよりも小さい半導体装置においては、ＬＳＩ全体を必要以上に反らせることなく、最外周半田バンプ３ｄにおける応力を低減することができることがわかった。
比較例１
図７（ａ）に示す従来の半導体装置においては、ＬＳＩチップ２０１が実装基板２０２の収縮に追随しにくいため、最外周半田バンプ２０３ｄにおける応力が大きくなることがわかった。
比較例２
図７（ｂ）に示す従来の半導体装置（特許文献１記載）においては、ＬＳＩチップ５１は実装基板５２の収縮にある程度追随する。そのため、特に最外周半田バンプ５３ｄにおける応力は、ある程度緩和される。しかし、その効果は比較的大きくないことがわかった。また、ＬＳＩ全体の反りが、やや大きくなることがわかった。
比較例３
図８（ａ）に示す従来の半導体装置（特許文献２記載）においては、ＬＳＩチップ１０１全体が実装基板１０２に追随しやすいため、特に最外周半田バンプ１０３ｄでの応力は低減されることがわかった。しかし、ＬＳＩ全体の反りが大きくなることがわかった。
以上の実施例および比較例より、ＬＳＩチップの周縁部の厚さを中央部の厚さよりも小さくすることで、ＬＳＩ全体を必要以上に反らせることなく、最外周半田バンプにおける応力を低減できることがわかった。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、ＬＳＩチップ裏面の外周縁に沿った段差は、実装基板の収縮への追随性に比較的優れ、ＬＳＩ全体の反りが大きくならない程度の幅を有していればよく、ＬＳＩチップの外端から、ＬＳＩチップに設けられた半田バンプのうち最外周のバンプの内側を通り、実装基板と略垂直な面と実装基板の裏面との交点までの距離が３００μm以上であり、かつ、チップサイズの１／４以下であれば、なおよい。
また、上記実施形態において、中央部１ａの厚さと周辺部１ｂの厚さとの差が２００μｍ〜５００μｍである形態について説明したが、実装基板の収縮への追随性に比較的優れ、ＬＳＩ全体の反りが大きくならない程度の差であればよい。
実施の形態に係る半導体装置の構造を模式的に示した図である。 実施の形態に係る半導体装置の製造工程を模式的に示した工程断面図である。 実施の形態に係る半導体装置の構造を模式的に示した図である。 実施の形態に係る半導体装置の構造を模式的に示した図である。 従来の半導体装置の構造を模式的に示した概略図である。 従来の半導体装置の構造を模式的に示した概略図である。 従来の技術に係る半導体装置を対比した図である。 従来の半導体装置と実施の形態に係る半導体装置を対比した図である。 従来の半導体装置と実施の形態に係る半導体装置のそれぞれにおける応力シミュレーションモデルを説明する図である。 従来の半導体装置と実施の形態に係る半導体装置のそれぞれにおける応力シミュレーションモデルの結果を説明する図である。
符号の説明
１ ＬＳＩチップ
１ａ 中央部
１ｂ 周辺部
２ 実装基板
３ 半田バンプ
４ 樹脂材
５ 旋盤又はレーザ
６ ＬＳＩチップ１の収縮方向
７ 実装基板２の収縮方向
２１ ＬＳＩチップ
２１ａ 中央部
２１ｂ 周辺部
３１ ＬＳＩチップ
３１ａ 中央部
３１ｂ 周辺部
４１ ＬＳＩチップ
４１ａ 中央部
４１ｂ 周辺部
４２ 実装基板
４８ 溝
５１ ＬＳＩチップ
５２ 実装基板
５３ 半田バンプ
５４ 樹脂材
５６ ＬＳＩチップ５１の収縮方向
５７ 実装基板５２の収縮方向
５８ 溝
５９ 応力（収縮）の方向
１０１ ＬＳＩチップ
１０２ 実装基板
１０３ 半田バンプ
１０４ 樹脂材
１０６ ＬＳＩチップ１０１の収縮方向
１０７ 実装基板１０２の収縮方向
２０１ ＬＳＩチップ
２０２ 実装基板
２０３ 半田バンプ
２０６ ＬＳＩチップ２０１の収縮方向
２０７ 実装基板２０２の収縮方向

Claims (7)

  1. 基板と、複数のバンプと、半導体チップとがこの順に積層された半導体装置であって、
    前記複数のバンプのそれぞれの上端面と前記半導体チップ素子形成面とが接触し、
    前記半導体チップの周縁における厚さは、前記半導体チップの中央部における厚さよりも小さいことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記周縁近傍において、前記中央部の厚さよりも前記半導体チップの厚さが小さい領域を有することを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記領域の幅をｃ（μｍ）、前記複数のバンプのうち最も外に設けられたバンプの内端を通り前記基板と略直角に交わる面と前記基板の裏面とが交わる線と前記半導体チップの端部とを結ぶ線の長さをａ（μｍ）、前記半導体チップの一辺の長さをｂ（μｍ）としたときに、ａ≦ｃ≦ｂ／４である関係を満たすことを特徴とする半導体装置。
  4. 請求項２または３に記載の半導体装置において、
    前記領域における厚さと前記中央部における厚さとの差は、２００μｍ以上５００μｍ以下であることを特徴とする半導体装置。
  5. 請求項２乃至４いずれかに記載の半導体装置において、
    前記領域における厚さが、前記半導体チップの中央部方向へ向けて漸増する領域を有することを特徴とする半導体装置。
  6. 請求項１乃至５いずれかに記載の半導体装置において、
    前記複数のバンプを覆うように、前記基板上面と前記半導体チップ素子形成面との間に樹脂が備えられることを特徴とする半導体装置。
  7. 基板と半導体チップとを用意する工程と、
    前記半導体チップ表面に複数のバンプを設ける工程と、
    前記基板上面と前記半導体チップの前記複数のバンプが形成された面とが接するように前記基板上に前記半導体チップを設ける工程と、
    前記半導体チップ裏面の外周縁を選択的に除去し、段差を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2004256519A 2004-09-03 2004-09-03 半導体装置およびその製造方法 Pending JP2006073843A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004256519A JP2006073843A (ja) 2004-09-03 2004-09-03 半導体装置およびその製造方法
KR1020050081432A KR100675374B1 (ko) 2004-09-03 2005-09-01 열적 스트레스 및 변형감소를 위한 반도체장치 탑재구조
US11/217,292 US7317254B2 (en) 2004-09-03 2005-09-02 Semiconductor device mounting structure for reducing thermal stress and warpage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004256519A JP2006073843A (ja) 2004-09-03 2004-09-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006073843A true JP2006073843A (ja) 2006-03-16

Family

ID=35995380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004256519A Pending JP2006073843A (ja) 2004-09-03 2004-09-03 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US7317254B2 (ja)
JP (1) JP2006073843A (ja)
KR (1) KR100675374B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164206A (ja) * 2007-12-28 2009-07-23 Spansion Llc 半導体装置及びその製造方法
WO2017199278A1 (ja) * 2016-05-16 2017-11-23 株式会社日立製作所 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329532A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd フイルムキヤリアパツケ−ジ
JPH03261154A (ja) * 1990-03-09 1991-11-21 Sharp Corp 半導体チップの実装構造
JPH0831773A (ja) * 1994-07-15 1996-02-02 Sony Corp 半導体装置とダイシングブレードおよびこれを用いたダイシング方法
JPH1154666A (ja) * 1997-08-08 1999-02-26 Matsushita Electric Ind Co Ltd 半導体素子
JPH11345834A (ja) * 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd 半導体素子とそれを用いた半導体装置の製造方法および半導体装置
JP2000216193A (ja) * 1999-01-27 2000-08-04 Sharp Corp フリップチップ接続構造および接続方法
JP2002026069A (ja) * 2000-06-30 2002-01-25 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JP2002093956A (ja) * 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
JP2002134663A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002198487A (ja) * 2000-12-26 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003060120A (ja) * 2001-08-21 2003-02-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005129844A (ja) * 2003-10-27 2005-05-19 Seiko Epson Corp 半導体チップ、半導体装置、回路基板及び電子機器
JP2005302750A (ja) * 2004-04-06 2005-10-27 Fujitsu Ltd 超音波フリップチップ実装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JPH11345823A (ja) 1998-05-29 1999-12-14 Sony Corp 半導体チップのフリップチップ実装方法及び実装治具
JP2000260811A (ja) 1999-03-08 2000-09-22 Citizen Watch Co Ltd 半導体装置
US6731012B1 (en) * 1999-12-23 2004-05-04 International Business Machines Corporation Non-planar surface for semiconductor chips
JP2001250840A (ja) * 2000-03-08 2001-09-14 Seiko Instruments Inc 半導体装置
US6657311B1 (en) * 2002-05-16 2003-12-02 Texas Instruments Incorporated Heat dissipating flip-chip ball grid array
JP2004063515A (ja) 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329532A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd フイルムキヤリアパツケ−ジ
JPH03261154A (ja) * 1990-03-09 1991-11-21 Sharp Corp 半導体チップの実装構造
JPH0831773A (ja) * 1994-07-15 1996-02-02 Sony Corp 半導体装置とダイシングブレードおよびこれを用いたダイシング方法
JPH1154666A (ja) * 1997-08-08 1999-02-26 Matsushita Electric Ind Co Ltd 半導体素子
JPH11345834A (ja) * 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd 半導体素子とそれを用いた半導体装置の製造方法および半導体装置
JP2000216193A (ja) * 1999-01-27 2000-08-04 Sharp Corp フリップチップ接続構造および接続方法
JP2002026069A (ja) * 2000-06-30 2002-01-25 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JP2002093956A (ja) * 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
JP2002134663A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002198487A (ja) * 2000-12-26 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003060120A (ja) * 2001-08-21 2003-02-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005129844A (ja) * 2003-10-27 2005-05-19 Seiko Epson Corp 半導体チップ、半導体装置、回路基板及び電子機器
JP2005302750A (ja) * 2004-04-06 2005-10-27 Fujitsu Ltd 超音波フリップチップ実装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164206A (ja) * 2007-12-28 2009-07-23 Spansion Llc 半導体装置及びその製造方法
JP4696227B2 (ja) * 2007-12-28 2011-06-08 スパンション エルエルシー 半導体装置の製造方法
WO2017199278A1 (ja) * 2016-05-16 2017-11-23 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
KR100675374B1 (ko) 2007-01-30
US7317254B2 (en) 2008-01-08
KR20060050943A (ko) 2006-05-19
US20060049520A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
US6756685B2 (en) Semiconductor device
JP5644242B2 (ja) 貫通電極基板及びその製造方法
US8014154B2 (en) Circuit substrate for preventing warpage and package using the same
US20070269931A1 (en) Wafer level package and method of fabricating the same
JP2008078367A (ja) 半導体装置
US20100140801A1 (en) Device
JP2006196899A (ja) ダイの反りが抑制された半導体素子及びその製造方法
JP2009110983A (ja) シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
US20110044015A1 (en) Multichip module and method for manufacturing the same
JP2009117450A (ja) モジュールおよびその製造方法
JP2006294976A (ja) 半導体装置およびその製造方法
CN106653731B (zh) 半导体装置中的侧壁桥互连体
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP4334397B2 (ja) 半導体装置及びその製造方法
JP2007012755A (ja) 半導体装置および半導体装置集合体
JP2010062178A (ja) 半導体装置
JP2006073843A (ja) 半導体装置およびその製造方法
JP2008258445A (ja) 半導体装置
US20090134494A1 (en) Semiconductor device and method of manufacturing the same
US20100283145A1 (en) Stack structure with copper bumps
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010135565A (ja) 半導体装置及びその製造方法
JP2006080356A (ja) 半導体装置及びその製造方法
US12002726B2 (en) Semiconductor package and method of manufacture
US11610828B2 (en) Semiconductor package and method of manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026