JP2005302750A - 超音波フリップチップ実装方法 - Google Patents

超音波フリップチップ実装方法 Download PDF

Info

Publication number
JP2005302750A
JP2005302750A JP2004111838A JP2004111838A JP2005302750A JP 2005302750 A JP2005302750 A JP 2005302750A JP 2004111838 A JP2004111838 A JP 2004111838A JP 2004111838 A JP2004111838 A JP 2004111838A JP 2005302750 A JP2005302750 A JP 2005302750A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
ultrasonic
flip
mounting method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004111838A
Other languages
English (en)
Other versions
JP4248441B2 (ja
Inventor
Hiroshi Kobayashi
弘 小林
Kenji Koyae
健二 小八重
Hidehiko Kira
秀彦 吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004111838A priority Critical patent/JP4248441B2/ja
Publication of JP2005302750A publication Critical patent/JP2005302750A/ja
Application granted granted Critical
Publication of JP4248441B2 publication Critical patent/JP4248441B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 アンダーフィル樹脂を先入れして実装するフリップチップ接続方法で、半導体チップを確実に超音波接合可能とする実装方法を提供する。
【解決手段】 基板にアンダーフィル樹脂を供給した後、超音波接合により半導体チップをフリップチップ接続により搭載する超音波フリップチップ実装方法であって、前記半導体チップとして、チップの側面領域を厚さ方向に二分した回路面側の一方の領域が粗面部10aに形成され、裏面側の他方の領域が鏡面部10bに形成されたチップを使用する。
【選択図】 図1

Description

本発明は、半導体チップを超音波を用いてフリップチップ実装する方法に関する。
フリップチップ実装では半導体チップの回路面を実装基板側に向け、半導体チップに設けた金バンプあるいははんだバンプを基板に設けた接続電極に接合して搭載する。半導体チップと基板との間には非導電性のアンダーフィル樹脂が充填され、半導体チップの回路面を保護するとともに、バンプの腐蝕防止、半導体チップと基板との接合強度の向上が図られる。
このフリップチップ接続による半導体装置の実装構造では、最近、接合時に半導体チップを超音波振動を利用して振動させ、バンプと接続電極との接合部を合金化させて接続する方法が行われるようになってきた。
図16は、従来のフリップチップ実装方式を示す説明図である。同図は半導体チップの実装方法として、半導体チップ10を基板20に超音波振動を利用して接合し、アンダーフィルした後、ヒータ40によりアンダーフィル樹脂を加熱して硬化させる方法(アンダーフィル樹脂の後入れ)と、基板20にあらかじめアンダーフィル樹脂30を供給しておき、半導体チップ10を基板20に位置合わせし熱を加えて加圧した後、ヒータ40によりアンダーフィル樹脂30を加熱して硬化する方法(アンダーフィル樹脂の先入れ方法)を示している。
ところで、最近は製品の高性能化と、半導体チップの小型化、多ピン化が進んだことによりピンピッチが狭くなる傾向にあり、アンダーフィル樹脂の後入れによるフリップチップ実装方式の場合は、樹脂材をアンダーフィルする際に非常に時間がかかるという問題があり、超音波実装方式の特長である短時間で実装できるという利点を生かすことができない。
また、アンダーフィル樹脂を先入れする方法の場合は、半導体チップ10を基板20に位置合わせして超音波振動を作用させると、アンダーフィル樹脂30が振動によって半導体チップ10の側面に這い上がり、半導体チップと超音波装置の押圧ツールとの間に入り込んで超音波の作用を阻害したり、半導体チップ10の外面にアンダーフィル樹脂30が付着したまま硬化したりするといった問題があることから、従来は、半導体チップ10を加熱および加圧して基板20に接合する方法によっている。
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、アンダーフィル樹脂を先入れして実装する半導体チップの実装方法において、アンダーフィル樹脂が半導体チップの外面に付着したりする問題を解消して半導体チップを好適に実装することができる超音波フリップチップ実装方法を提供するにある。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、基板にアンダーフィル樹脂を供給した後、超音波接合により半導体チップをフリップチップ接続により搭載する超音波フリップチップ実装方法であって、前記半導体チップとして、チップの側面領域を厚さ方向に二分した回路面側の一方の領域が粗面部に形成され、裏面側の他方の領域が鏡面部に形成されたチップを使用することを特徴とする。
また、前記半導体チップとして、チップの回路面に樹脂溜まりとしての溝を形成したチップ、またはチップの裏面側のコーナー部を面取りしたチップ、また超音波振動装置の実装ツールとして、前記半導体チップの裏面の形状と同形状の押圧端面に形成された押圧ツールを使用して超音波接合することを特徴とする。
また、前記半導体チップとして、チップの裏面に樹脂溜まりとしての溝が形成されたチップを使用すること、また超音波振動装置の実装ツールとして、前記半導体チップの裏面に形成された突起に位置合わせして押圧面に突起部が形成された押圧ツールを使用して超音波接合することを特徴とする。
また、前記半導体チップとして、側面に離型材が被着されたチップを使用することを特徴とする。
本発明に係る超音波フリップチップ実装方法によれば、基板にアンダーフィル樹脂を供給して半導体チップをフリップチップ接続する、いわゆる先入れ方法によるフリップチップ接続において、半導体チップの側面にアンダーフィル樹脂が過度に這い上がることを防止することができ、これによって半導体チップを確実に超音波接合によって実装することが可能となる。
(第1の実施の形態)
図1、2は、本発明に係る超音波フリップチップ実装方法の第1の実施の形態を示す説明図であり、図1(a)は本実施の形態で使用する半導体チップ10を示す斜視図であり、図1(b)は従来の半導体チップ10を示す斜視図である。11は半導体チップ10の回路面に形成されたフリップチップ接続用のバンプである。
本実施の形態では、フリップチップ接続に使用する半導体チップ10の側面部分の構成を特徴とする。すなわち、本実施の形態で使用する半導体チップ10は、図1(a)に示すように、チップの側面に粗面部10aと鏡面部10bとを設けたことを特徴とする。
半導体チップは半導体ウエハをダイシングすることによって所定の大きさに切断されて提供される。したがって、従来の半導体チップは図1(b)に示すように、その側面は鏡面に形成されている。これに対して、本実施の形態で使用する半導体チップ10は図1(a)に示すように、半導体チップ10を厚さ方向に二分した領域のうち、回路面側の一方の領域を粗面部10aとし、回路面から離間する他方の領域を鏡面部10bとしている。図1(a)では、粗面部10aと鏡面部10bの構成を拡大した図も示す。。
このようにチップの側面に粗面部10aと鏡面部10bとが形成された半導体チップ10を形成するには、半導体ウエハをダイシングする際に、鏡面刃と粗面刃を用いてダイシングすればよい。すなわち、半導体ウエハのダイシング位置に合わせて、まず鏡面刃を用いて半導体ウエハの厚さ方向の中途部まで溝加工を施し、次いで、その溝位置に合わせて粗面刃により半導体ウエハを切断すればよい。鏡面刃の刃の厚さを粗面刃の刃の厚さよりも若干厚くしておけば、鏡面刃によって形成されたチップ側面の鏡面部10bを鏡面のまま残して、粗面部10aを形成することができる。
図2は、アンダーフィル樹脂30を供給した(先入れ方式)基板20に半導体チップ10を超音波接合している状態を説明的に示している。
図2(b)が従来の半導体チップ10の場合で、半導体チップ10に超音波振動を作用させた際に、アンダーフィル樹脂30が半導体チップ10の側面部分に這い上がることを示す。これに対して、図2(a)は、側面に粗面部10aと鏡面部10bを形成した半導体チップ10の場合で、半導体チップ10の側面に這い上がったアンダーフィル樹脂30が、粗面部10aと鏡面部10bとの境界位置で横方向に広がり、境界位置を超えて鏡面部10bの領域に這い上がることが防止されることを示している。
アンダーフィル樹脂30が粗面部10aと鏡面部10bとの境界を超えて這い上がらないのは、粗面部10aと鏡面部10bでのアンダーフィル樹脂30に対する濡れ性が異なるからである。
このように、半導体チップ10の側面を厚さ方向に二分して粗面部10aと鏡面部10bとすることにより、粗面部10aと鏡面部10bの境界線がアンダーフィル樹脂30の這い上がりを防止する防止線となり、半導体チップ10を基板20に超音波接合する際に、アンダーフィル樹脂30が超音波装置の押圧ツールに接触したり、半導体チップ10の裏面側にまで回り込むことを防止することができ、確実な超音波接合を可能にするとともに、半導体チップ10の外面の不要部分にアンダーフィル樹脂30が付着することを防止することができる。
(第2の実施の形態)
図3、4、5は、本発明に係る超音波フリップチップ実装方法の第2の実施の形態を示す説明図である。図3は、本実施の形態で使用する半導体チップ10の側面図を示す。半導体チップ10はフリップチップ接続時に基板20に対向する面(回路面)に樹脂溜まりとしての溝12を形成したことを特徴とする。図5に、半導体チップ10の回路面の平面図を示す。本実施形態では、図のように、半導体チップ10の回路面に形成されるバンプ11と干渉しないよう、半導体チップ10の外周縁の近傍に、半導体チップ10の外形線と平行に溝12を形成した。
半導体チップ10の外形線と平行に溝12を配置する方法であれば、半導体ウエハをダイシングする際に、溝12を加工しつつダイシングすることにより、回路面に溝12が形成された半導体チップを容易に得ることができる。溝加工とダイシング加工とを別工程で行うこともできる。
図4は、半導体チップ10を基板20に超音波接合した状態を示す。本実施形態の場合は、基板20に供給されたアンダーフィル樹脂30の分量が、所要の充填量を上回っている場合には溝12にアンダーフィル樹脂30が入り込むことによって、超音波接合時にも半導体チップ10の外側面にアンダーフィル樹脂30が回り込むことを防止することができる。
(第3の実施の形態)
図6〜9は、本発明に係る超音波フリップチップ実装方法の第3の実施の形態を示す説明図である。本実施の形態で使用する半導体チップ10は、半導体チップ10の裏面側(回路面とは反対側の面)のコーナー部を面取りして形成したことを特徴とする。13が半導体チップ10の面取り部である。面取り部13は図のように、半導体チップ10の側面に対して傾斜した面に形成されている。
半導体チップ10の裏面側のコーナー部を面取りするには、図8(a)に示すように、端面形状がV字形の研削刃6を用いて半導体ウエハ5をダイシング位置に合わせて研削し、次いで、図8(b)に示すようにダイシング刃7を用いて半導体ウエハ5をダイシング位置で切断すればよい。
図7は、面取り部13を設けた半導体チップ10を基板20に超音波接合している状態を示す。本実施形態で使用しいてる半導体チップ10の場合は、超音波接合時にアンダーフィル樹脂30が半導体チップ10の側面を這い上がった際に、面取り部13と半導体チップ10の側面との境界部分でアンダーフィル樹脂30が横方向に広がり、アンダーフィル樹脂30がそのまま這い上がることを抑制する。また、面取り部13にアンダーフィル樹脂30が進入した場合でも、面取り部13が樹脂溜まりとして作用し、超音波振動装置の押圧ツールにアンダーフィル樹脂30が接触しないようにすることができる。
図9は、面取り部13を設けた半導体チップ10を基板20に超音波接合する超音波振動装置の押圧ツール50の押圧端面の形状を、半導体チップ10の裏面の形状に一致させるか、半導体チップ10の裏面よりも若干小さく設定して超音波接合する方法を示す。本実施形態で使用している半導体チップ10は裏面のコーナー部を面取りしているから、半導体チップ10を超音波接合する際に、半導体チップ10の面取り部13の内側の領域を押圧ツール50によって押圧するようにすれば、半導体チップ10の側面にアンダーフィル樹脂30が這い上がったとしても、押圧ツール50にアンダーフィル樹脂30が付着することがなく、アンダーフィル樹脂30によって超音波接合操作が阻害されることがない。
(第4の実施の形態)
図10〜12は、本発明に係る超音波フリップチップ実装方法の第4の実施の形態を示す説明図である。本実施の形態で使用する半導体チップ10は、チップの裏面にアンダーフィル樹脂30の樹脂溜まりとなる溝14を形成したことを特徴とする。図11に半導体チップ10の裏面に形成した溝14の形成例を示す。本実施形態では、溝14を縦横のグリッド状に形成し、各々の溝14が互いに連通するように設けている。半導体チップ10の裏面の外周縁部に沿って溝14を形成しているのは、半導体チップ10を基板20に超音波接合する際に、半導体チップ10の側面に這い上がったアンダーフィル樹脂30が半導体チップ10の裏面に設けた溝14に取り込まれるようにするためである。
半導体チップ10の裏面に溝14を形成する場合も、半導体ウエハから半導体チップを個片にダイシングする工程で、半導体ウエハの裏面に溝加工を施して溝14を縦横に形成すればよい。半導体チップ10の裏面にグリッド状に溝14を形成したことにより、半導体チップ10の裏面には端面形状が矩形の小さな突起15が縦横に配列して形成されることになる。
図12は、基板20に半導体チップ10を超音波接合している状態を示す。超音波振動装置の押圧ツール51の押圧面には前記突起15に各々位置合わせして突起部51aが形成され、半導体チップ10側の突起15と押圧ツール51側の突起部51aとを位置合わせし、端面と相互に当接して超音波接合している。突起15と突起部51aとを突き合わせて半導体チップ10を超音波接合することにより、半導体チップ10の側面にアンダーフィル樹脂30が這い上がっても、溝14内にアンダーフィル樹脂30が入り込むから、突起部51aの端面にアンダーフィル樹脂30が付着したりすることなく確実に超音波接合することが可能になる。
(第5の実施の形態)
図13〜15は、本発明に係る超音波フリップチップ実装方法において使用する半導体チップ10とその製造方法を示している。本実施形態で使用する半導体チップ10は、図14に示すように半導体チップ10の側面に離型材16を被着したものであることを特徴とする。
図13は半導体チップ10の側面に離型材16を被着する工程を示す。すなわち、図13は剥離シート8に半導体ウエハ5を支持した状態で半導体ウエハ5をダイシングした状態を示す。17は離型材16を半導体チップ10の側面に被着するための綿棒等の塗布ツールである。ダイシング後の半導体ウエハ5のダイシング溝に沿って塗布ツール17を移動させ、個々の半導体チップ10の側面に離型材16を塗布することにより、半導体チップ10の側面に離型材16を被着することができる。離型材16を被着した後、剥離シート8を剥離することによって、図14に示すような、側面に離型材16が被着された半導体チップ10を得ることができる。
図15は、図14に示す半導体チップ10を作成する他の方法を示す。この図15に示す方法では、半導体ウエハ5を剥離シート8に支持するとともに、ダイシング側の面(上面)にもシート9を被着して加工することを特徴とする。図15(a)は、半導体ウエハ5の回路面にシート9を被着した状態、図15(b)はシート9とともに半導体ウエハ5をダイシングした状態を示す。図15(b)に示す状態で、図13に示す方法と同様に塗布ツール17をダイシング溝内を移動させて、個々の半導体チップ10の側面に離型材16を塗布する。離型材16を塗布した後、半導体チップ10からシート9と剥離シート8とを剥離することにより、側面に離型材16が被着された半導体チップ10を得ることができる。図15に示す加工方法による場合は、半導体ウエハ5の回路面を剥離シート8への貼着面と反対側にして半導体ウエハ5を剥離シート8に支持した場合でも、半導体チップ10の回路面をシート9で保護して加工することができ、回路面に離型材16が付着するといった問題を回避することができる。
図14に示すように、半導体チップ10の側面に離型材16を被着しておけば、離型材16に対するアンダーフィル樹脂30の濡れ性は低いから、半導体チップ10を基板20に超音波接合する際に、アンダーフィル樹脂30が半導体チップ10の側面に這い上がることを防止することができ、基板20にアンダーフィル樹脂30をあらかじめ供給する先入れ方式によるフリップチップ接続方法で、超音波接合により確実に半導体チップ10を基板20に搭載することができる。
(付記1)
基板にアンダーフィル樹脂を供給した後、超音波接合により半導体チップをフリップチップ接続により搭載する超音波フリップチップ実装方法であって、
前記半導体チップとして、チップの側面領域を厚さ方向に二分した回路面側の一方の領域が粗面部に形成され、裏面側の他方の領域が鏡面部に形成されたチップを使用することを特徴とする超音波フリップチップ実装方法。
(付記2)
基板にアンダーフィル樹脂を供給した後、超音波接合により半導体チップをフリップチップ接続により搭載する超音波フリップチップ実装方法であって、
前記半導体チップとして、チップの回路面に樹脂溜まりとしての溝を形成したチップを使用することを特徴とする超音波フリップチップ実装方法。
(付記3)
基板にアンダーフィル樹脂を供給した後、超音波接合により半導体チップをフリップチップ接続により搭載する超音波フリップチップ実装方法であって、
前記半導体チップとして、チップの裏面側のコーナー部を面取りしたチップを使用することを特徴とする超音波フリップチップ実装方法。
(付記4)
超音波振動装置の実装ツールとして、前記半導体チップの裏面の形状と同形状の押圧端面に形成された押圧ツールを使用して超音波接合することを特徴とする付記3記載の超音波フリップチップ実装方法。
(付記5)
基板にアンダーフィル樹脂を供給した後、超音波接合により半導体チップをフリップチップ接続により搭載する超音波フリップチップ実装方法であって、
前記半導体チップとして、チップの裏面に樹脂溜まりとしての溝が形成されたチップを使用することを特徴とする超音波フリップチップ実装方法。
(付記6)
超音波振動装置の実装ツールとして、前記半導体チップの裏面に形成された突起に位置合わせして押圧面に突起部が形成された押圧ツールを使用して超音波接合することを特徴とする付記5記載の超音波フリップチップ実装方法。
(付記7)
基板にアンダーフィル樹脂を供給した後、超音波接合により半導体チップをフリップチップ接続により搭載する超音波フリップチップ実装方法であって、
前記半導体チップとして、側面に離型材が被着されたチップを使用することを特徴とする超音波フリップチップ実装方法。
本発明に係る超音波フリップチップ実装方法の第1の実施の形態で使用する半導体チップ(a)と従来の半導体チップ(b)の構成を示す説明図である。 半導体チップをフリップチップ接続した状態を示す説明図である。 本発明に係る超音波フリップチップ実装方法の第2の実施の形態で使用する半導体チップの構成を示す側面図である。 図3に示す半導体チップをフリップチップ接続した状態を示す説明図である。 図3に示す半導体チップの平面図である。 本発明に係る超音波フリップチップ実装方法の第3の実施の形態で使用する半導体チップの構成を示す側面図である。 図6に示す半導体チップをフリップチップ接続した状態を示す説明図である。 図6に示す半導体チップを形成する方法を示す説明図である。 図6に示す半導体チップを超音波接合する状態を示す説明図である。 本発明に係る超音波フリップチップ実装方法の第4の実施の形態で使用する半導体チップの構成を示す側面図である。 図10に示す半導体チップの平面図である。 図10に示す半導体チップを超音波接合している状態を示す説明図である。 本発明に係る超音波フリップチップ実装方法の第5の実施形態で使用する半導体チップの製造方法を示す説明図である。 半導体チップの断面図である。 半導体チップの他の製造方法を示す説明図である。 従来のフリップチップ接続による半導体チップの実装方法を示す説明図である。
符号の説明
10 半導体チップ
10a 粗面部
10b 鏡面部
11 バンプ
12 溝
13 面取り部
14 溝
15 突起
16 離型材
17 塗布ツール
20 基板
30 アンダーフィル樹脂
40 ヒータ
50、51 押圧ツール
51a 突起部

Claims (5)

  1. 基板にアンダーフィル樹脂を供給した後、超音波接合により半導体チップをフリップチップ接続により搭載する超音波フリップチップ実装方法であって、
    前記半導体チップとして、チップの側面領域を厚さ方向に二分した回路面側の一方の領域が粗面部に形成され、裏面側の他方の領域が鏡面部に形成されたチップを使用することを特徴とする超音波フリップチップ実装方法。
  2. 基板にアンダーフィル樹脂を供給した後、超音波接合により半導体チップをフリップチップ接続により搭載する超音波フリップチップ実装方法であって、
    前記半導体チップとして、チップの回路面に樹脂溜まりとしての溝を形成したチップを使用することを特徴とする超音波フリップチップ実装方法。
  3. 基板にアンダーフィル樹脂を供給した後、超音波接合により半導体チップをフリップチップ接続により搭載する超音波フリップチップ実装方法であって、
    前記半導体チップとして、チップの裏面側のコーナー部を面取りしたチップを使用することを特徴とする超音波フリップチップ実装方法。
  4. 超音波振動装置の実装ツールとして、前記半導体チップの裏面の形状と同形状の押圧端面に形成された押圧ツールを使用して超音波接合することを特徴とする請求項3記載の超音波フリップチップ実装方法。
  5. 基板にアンダーフィル樹脂を供給した後、超音波接合により半導体チップをフリップチップ接続により搭載する超音波フリップチップ実装方法であって、
    前記半導体チップとして、チップの裏面に樹脂溜まりとしての溝が形成されたチップを使用することを特徴とする超音波フリップチップ実装方法。
JP2004111838A 2004-04-06 2004-04-06 超音波フリップチップ実装方法 Expired - Fee Related JP4248441B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004111838A JP4248441B2 (ja) 2004-04-06 2004-04-06 超音波フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004111838A JP4248441B2 (ja) 2004-04-06 2004-04-06 超音波フリップチップ実装方法

Publications (2)

Publication Number Publication Date
JP2005302750A true JP2005302750A (ja) 2005-10-27
JP4248441B2 JP4248441B2 (ja) 2009-04-02

Family

ID=35333933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004111838A Expired - Fee Related JP4248441B2 (ja) 2004-04-06 2004-04-06 超音波フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP4248441B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073843A (ja) * 2004-09-03 2006-03-16 Nec Electronics Corp 半導体装置およびその製造方法
US7823618B2 (en) 2007-03-28 2010-11-02 Fujitsu Limited Ultrasonic bonding apparatus
US7938160B2 (en) 2007-03-28 2011-05-10 Fujitsu Limited Ultrasonic bonding apparatus
WO2015198911A1 (ja) * 2014-06-26 2015-12-30 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2016092181A (ja) * 2014-11-04 2016-05-23 エスアイアイ・セミコンダクタ株式会社 半導体装置
WO2016203967A1 (ja) * 2015-06-15 2016-12-22 ソニー株式会社 半導体装置、電子機器、並びに製造方法
JP2020136642A (ja) * 2019-02-26 2020-08-31 京セラ株式会社 半導体チップ、圧電デバイス及び電子機器

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073843A (ja) * 2004-09-03 2006-03-16 Nec Electronics Corp 半導体装置およびその製造方法
US7823618B2 (en) 2007-03-28 2010-11-02 Fujitsu Limited Ultrasonic bonding apparatus
US7938160B2 (en) 2007-03-28 2011-05-10 Fujitsu Limited Ultrasonic bonding apparatus
CN106415826A (zh) * 2014-06-26 2017-02-15 索尼公司 半导体器件和制造半导体器件的方法
WO2015198911A1 (ja) * 2014-06-26 2015-12-30 ソニー株式会社 半導体装置および半導体装置の製造方法
JPWO2015198911A1 (ja) * 2014-06-26 2017-04-20 ソニー株式会社 半導体装置および半導体装置の製造方法
US20170162404A1 (en) * 2014-06-26 2017-06-08 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
US10553457B2 (en) 2014-06-26 2020-02-04 Sony Corporation Semiconductor device to suppress warpage of the semiconductor device
JP2016092181A (ja) * 2014-11-04 2016-05-23 エスアイアイ・セミコンダクタ株式会社 半導体装置
WO2016203967A1 (ja) * 2015-06-15 2016-12-22 ソニー株式会社 半導体装置、電子機器、並びに製造方法
CN107534027A (zh) * 2015-06-15 2018-01-02 索尼公司 半导体装置、电子设备和制造方法
JPWO2016203967A1 (ja) * 2015-06-15 2018-03-29 ソニー株式会社 半導体装置、電子機器、並びに製造方法
US10403669B2 (en) 2015-06-15 2019-09-03 Sony Corporation Semiconductor device and electronic device having a chip size package (CSP) stack
CN107534027B (zh) * 2015-06-15 2021-08-17 索尼公司 半导体装置、电子设备和制造方法
JP2020136642A (ja) * 2019-02-26 2020-08-31 京セラ株式会社 半導体チップ、圧電デバイス及び電子機器

Also Published As

Publication number Publication date
JP4248441B2 (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
US7598121B2 (en) Method of manufacturing a semiconductor device
KR100762208B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법
US20080230898A1 (en) Semiconductor device and method for manufacturing thereof
US7820487B2 (en) Manufacturing method of semiconductor device
JP4595265B2 (ja) 半導体装置の製造方法
JPWO2008050635A1 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
WO2003001596A1 (en) Electronic device and method for manufacturing the same
US20160351541A1 (en) Semiconductor device
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2004165283A (ja) 半導体装置
JP3621182B2 (ja) チップサイズパッケージの製造方法
TWI433282B (zh) 半導體裝置及其製造方法
JP2007067175A (ja) 半導体装置の製造方法
JP4248441B2 (ja) 超音波フリップチップ実装方法
JP3687280B2 (ja) チップ実装方法
JP3892359B2 (ja) 半導体チップの実装方法
US20100269333A1 (en) Method for Mounting Flip Chip and Substrate Used Therein
JP4774999B2 (ja) 半導体装置の製造方法
JP2007207805A (ja) 半導体装置の製造方法及び半導体装置
KR20110124579A (ko) 유. 브이 레이저를 사용한 플립 칩 본딩방법
JP2007220740A (ja) 半導体装置及びその製造方法
JP5104149B2 (ja) 半導体装置およびその製造方法
JP2001250843A (ja) 半導体素子及び半導体素子製造方法
JP2000228424A (ja) 半導体装置および半導体装置の製造方法
JP2005217295A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees