JP2007067175A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007067175A
JP2007067175A JP2005251349A JP2005251349A JP2007067175A JP 2007067175 A JP2007067175 A JP 2007067175A JP 2005251349 A JP2005251349 A JP 2005251349A JP 2005251349 A JP2005251349 A JP 2005251349A JP 2007067175 A JP2007067175 A JP 2007067175A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding tool
solder precoat
wiring board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005251349A
Other languages
English (en)
Inventor
Takanori Okita
孝典 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005251349A priority Critical patent/JP2007067175A/ja
Publication of JP2007067175A publication Critical patent/JP2007067175A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 仮圧着工程において半導体チップに横方向の荷重がかかって半導体チップの横滑りが発生するのを防ぐことができる半導体装置の製造方法を得る。
【解決手段】 半導体チップの電極上にバンプ電極を形成し、配線基板の電極上にはんだプリコートを形成する工程と、配線基板をステージ上に載せ、第１のボンディングツールにより、はんだプリコートを溶融させずに、はんだプリコートにバンプ電極を接触させて、配線基板に向けて半導体チップに荷重を印可する仮圧着工程と、仮圧着工程の後に、第２のボンディングツールにより、はんだプリコートを溶融させ、配線基板に向けて半導体チップに荷重を印可する本圧着工程とを有し、第１のボンディングツールの表面は、半導体チップとの静止摩擦係数が０．３以上の物質からなる膜でコーティングされている。
【選択図】 図１２

Description

本発明は、配線基板上に半導体チップをフリップチップ接続する半導体装置の製造方法に関するものである。
複数の半導体チップを多段に積み重ねた半導体チップ積層型の半導体装置では、最下段の半導体チップが配線基板にフリップチップ接続される場合がある。フリップチップ接続の方法については、半田などの低融点の金属を溶融させてろう付けする方法（例えば、特許文献２、特許文献３参照）あるいは、熱や圧力、超音波などを印可することで、金など高融点の金属同士の界面を、金属の融点以下の工程温度で接合させる方法（例えば、特許文献１、特許文献４）などがある。
特許文献３に記載のフリップチップ接合の方法においては、まず、半導体チップの電極上にバンプ電極を形成し、配線基板の電極上にはんだプリコートを形成する。（特許文献３、図４参照）次に、配線基板をステージ上に載せ、吸着ボンディングツールにより、はんだプリコートを溶融させずに、はんだプリコートにバンプ電極を接触させて、配線基板に向けて半導体チップに荷重を印可する仮圧着工程を行う。（特許文献３、図９参照）その後、加圧ボンディングツールにより、はんだプリコートを溶融させ、配線基板に向けて半導体チップに荷重を印可する本圧着工程を行う。（特許文献３、図１０参照）はんだプリコートなど、低融点金属接合材の溶融を伴う本圧着工程においては、接合材の溶融時に、接合材の下地の、例えば銅などからなる、より高融点の配線パターンと、チップ側のバンプ電極が接触される。そして、接合材は、配線パターンとバンプ電極の間にフィレットを形成することによって、両者の間の接続をより強固な物にする。この際、接合材の溶融と、圧力の印可に伴って、半導体チップの主面と、配線基板の上面との間隔は狭まり、間に介在する樹脂材料が外側にはみ出して来る。そこで、例えば、特許文献３においては、本圧着工程時に、加圧ブロックとチップとの間にフッ素樹脂からなるシート状部材を介在させることによって、接着剤による加圧ブロックの汚染を防ぐことができる。また、特許文献２においては、本圧着工程において、チップ裏面を加圧するボンディングツールが、チップと配線基板間に介在する樹脂材料によって汚染されることを防ぐために、ボンディングツール表面に、窒化クロム（ＣｒＮ）等からなる防汚コーティングを施すことが開示されている。
なお、部品と実装対象物の金属部分どうしを溶融させずに、超音波によって界面を接合する際に、吸着ノズルの吸着面を粗面に形成して、超音波振動による摩擦接合時に吸着ノズルが滑るのを抑える技術が提案されている（例えば、特許文献１参照）。
特許３３４７２９５号公報 特開２００４−３１６１４号公報 特開２００５−１９１０５３号公報 特開２００２−８３８３９
上記のように特許文献３に記載のフリップチップ接合における仮圧着工程では、はんだプリコートを溶融させないことが開示されている。このように、はんだプリコートを溶融させずに、バンプ電極が形成された半導体チップを仮圧着する工程において生じる新たな問題について検討した。はんだプリコートを形成する工程において、はんだを溶融させるために、溶融したはんだの持つ表面張力によって、はんだの表面が盛り上がった形状となる。特に、バンプ電極のピッチがより微細化され、それに伴って配線基板上に形成される電極の幅も狭まるにつれて、はんだの表面はより顕著に盛り上がった形状となり、はんだプリコートの上面に平らな部分をほとんど持たない形状となる。この背景には、バンプ電極のピッチを微細化した場合でも、接合後の強度を確保するために、はんだプリコートの厚さを極端に薄くすることが好ましくないことがある。すなわち、幅が狭くなった配線基板上電極に対して、従来と同程度の厚さのはんだプリコートを形成するために、はんだプリコート上面の曲率半径はより小さくなる。このように、曲率半径の小さなはんだプリコート上に、はんだプリコートを溶融させずに、すなわちはんだプリコートが固体の状態で、バンプ電極を、圧力をかけて接続させる仮圧着工程において、バンプ電極の位置がはんだプリコートの中心からずれていると、半導体チップに荷重を印可した際にバンプ電極がはんだプリコートの傾斜面に沿って下降する。これにより、半導体チップに横方向の荷重がかかって半導体チップの横滑りが発生するという問題が新たに発生した。
なお、仮圧着工程では超音波接合を用いないため、仮圧着工程で用いる吸着ボンディングツールに特許文献１の技術を適用する動機付けは無い。さらに、何れの文献にも、本発明の課題については、記載も示唆もされていない。
本発明は、上述のような課題を解決するためになされたもので、その目的は、仮圧着工程において半導体チップに横方向の荷重がかかって半導体チップの横滑りが発生するのを防ぐことができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、半導体チップの電極上にバンプ電極を形成し、配線基板の電極上にはんだプリコートを形成する工程と、配線基板をステージ上に載せ、第１のボンディングツールにより、はんだプリコートを溶融させずに、はんだプリコートにバンプ電極を接触させて、配線基板に向けて半導体チップに荷重を印可する仮圧着工程と、仮圧着工程の後に、第２のボンディングツールにより、はんだプリコートを溶融させ、配線基板に向けて半導体チップに荷重を印可する本圧着工程とを有し、第１のボンディングツールの表面は、半導体チップとの静止摩擦係数が０．３以上の物質からなる膜でコーティングされている。本発明のその他の特徴は以下に明らかにする。
本発明により、仮圧着工程において半導体チップに横方向の荷重がかかって半導体チップの横滑りが発生するのを防ぐことができる。
本実施の形態に係る半導体装置の製造方法について図１に示す組み立てフローに沿って説明する。まず、図２に示すように、主面１ａ側におけるパターン形成が完了した半導体ウェハ１を準備する（ステップＳ１）。
次に、図３に示すように、半導体ウェハ１の裏面１ｂを研削して半導体ウェハ１を薄膜化するＢＧ（バックグラインディング）を行う（ステップＳ２）。この研削によって半導体ウェハ１の裏面１ｂには、０．０５〜０．１μｍ程度の凹凸１ｃが形成される。
次に、図４に示すように、ドライポリッシングによって、半導体ウェハ１の裏面１ｂを平坦化加工して鏡面仕上げする（ステップＳ３）。ここで、ドライポリッシングとは、例えば、シリカを含有させた繊維を押し固めて形成した研磨布を用いて表面を２μｍ程度削る（磨く）加工方法である。これにより、半導体ウェハ１の裏面１ｂの凹凸１ｃは０．００１５μｍ程度となる。また、半導体ウェハ１は薄膜化され、その厚さは例えば９０μｍ程度となる。ただし、ドライポリッシングは省略することもできる。
なお、半導体ウェハ１の裏面１ｂのバックグラインディング後の平坦化加工は、ドライポリッシングに限らず、ウェットエッチングなどでもよい。この場合のウェットエッチングは、例えば、スピンナで半導体ウェハ１を回転させながらフッ硝酸を供給してエッチングを行うスピンエッチングであり、ドライポリッシングよりもさらに凹凸１ｃを小さく仕上げることができる。
次に、図５に示すように、薄膜化された半導体ウェハ１をダイシングラインに沿って切断して、複数の半導体チップ２に個片化する（ステップＳ４）。
次に、図６に示すように、半導体チップ２のパッド２ｃ上に突起電極として金からなるバンプ電極２ｄを形成する（ステップＳ５）。その際、ワイヤボンディング技術を利用してバンプ電極２ｄを形成する（このようにして形成したバンプをスタッドバンプという）。なお、半導体チップ２の主面２ａ上においてパッド２ｃが形成された箇所以外の周囲の領域は、表面保護膜２ｅによって覆われている。
次に、図７に示すように、配線基板３を準備する（ステップＳ６）。配線基板３の主面３ａには、複数のリード３ｃ（電極）が形成されており、その周囲には絶縁膜であるソルダレジスト膜３ｉが形成されている。図８は、図７に示す配線基板の平面図である。リード３ｃ同士の間隔は３０μｍであり、リード３ｃの幅は３０μｍであり、リード３ｃのピッチは６０μｍである。このように、リード３ｃの幅が３０μｍもしくはそれ以下になる場合、はんだプリコート３ｄの上面に、平坦な面が形成される部分が狭くなり、バンプ電極２ｄの多少の位置ずれでも、より大きな横方向への応力を発生させるようになる。従って、仮圧着時の位置ずれに対する対策の必然性が特に高まる。
次に、図９に示すように、配線基板３の主面３ａの複数のリード３ｃ上にはんだプリコート３ｄをそれぞれ形成する（ステップＳ７）。このはんだプリコート３ｄは、フリップチップ接続におけるバンプ電極２ｄとリード３ｃとの接続強度をはんだ接続により高めるためのものである。
次に、図１０に示すように、フリップチップ接続を行う前に、予め配線基板３の主面３ａ上に非導電性の樹脂接着剤であるＮＣＰ（Non-Conductive Paste）４を配置する（ステップＳ８）。半導体チップが、多ピン化などによりその狭パッドピッチ化が図られると、バンプ電極２ｄの大きさも小さくなり、その結果、半導体チップ２と配線基板３との隙間（例えば、５〜１０μｍ程度）が小さくなる。フリップチップ接続後に、半導体チップ２と配線基板３との狭い隙間に樹脂を注入するのは非常に困難である。また、仮にフリップチップ接続後に樹脂が注入可能であったとしても、当該隙間に樹脂が回り込むのに非常に時間がかかる。そこで、半導体チップ２を配線基板３上に配置する前に、配線基板３上に、あらかじめ樹脂接着剤を塗布しておくのが好ましい。なお、ＮＣＰ４は、例えば、エポキシ系の非導電性（絶縁性）で、かつ熱硬化性の樹脂接着剤である。
例えば、図１１に示すように、ノズル５からペースト状のＮＣＰ４を配線基板３の主面３ａ上に滴下して塗布する。ただし、ペースト状のＮＣＰ４の代わりに、フィルム状の樹脂接着剤、例えば、ＮＣＦ（Non-Conductive Film）を用いてもよい。なお、半導体チップ２の側面周囲をＮＣＰ４で覆って保護するために、ＮＣＰ４を多めに塗布するのが好ましい。
次に、フリップチップ接続を行う（ステップＳ９）。その際、まず、図１２に示すように、配線基板３をステージ６上に載せ、吸着ボンディングツール７（第１のボンディングツール）によって半導体チップ２を吸着する。吸着ボンディングツール７による吸着は、吸着ボンディングツール７に設けられた図示しない吸着穴によって、半導体チップ２を吸引することによって行われる。そして、吸着ボンディングツール７により、はんだプリコート３ｄにバンプ電極２ｄを接触させて、配線基板３に向けて半導体チップ２に荷重を印可して、半導体チップ２を配線基板３の主面３ａ上にＮＣＰ４を介して仮圧着する。この際、吸着ボンディングツール７を７０℃、ステージ６を５０℃に保ち、はんだプリコート３ｄを溶融させない。
これにより、図１３に示すように、配線基板３と半導体チップ２との間が２０μｍ程度になる。なお、バンプ電極２ｄの高さは４５μｍ、リード３ｃの高さは１５μｍ、ソルダレジスト膜３ｉの厚さは３５μｍ、はんだプリコート３ｄの高さは２０μｍであり、バンプ電極２ｄは１０μｍ程度はんだプリコート３ｄに刺さる。
ここで、本圧着後の接合信頼性を確保するため、及び、はんだプリコート３ｄが剥がれ難くするため、はんだプリコート３ｄには、ある程度の量のはんだが必要である。例えば、はんだプリコート３ｄの厚さ（本実施の形態では２０μｍ）が、リード３ｃの幅（本実施の形態では３０μｍ）の半分の値よりも大きくなる場合は、はんだプリコート３ｄの上面に、平坦な面が形成される部分が狭くなり、バンプ電極２ｄの多少の位置ずれでも、より大きな横方向への応力を発生させるようになる。従って、仮圧着時の位置ずれに対する対策の必然性が特に高まる。本実施の形態では、はんだプリコート３ｄの上面は半球状となっている。そして、配線基板３に対する半導体チップ２の位置合わせずれや、半導体チップ２に対するバンプ電極２ｄの位置合わせずれ、配線基板３に対するリード３ｃの位置合わせずれなどを考慮すると、バンプ電極２ｄの位置がはんだプリコート３ｄの中心から最大１０μｍ程度ずれる可能性を考慮しておく必要がある。このため、はんだプリコート３ｄを溶融させない仮圧着では、バンプ電極２ｄがはんだプリコート３ｄの傾斜面に沿って下降し、半導体チップ２に横方向の荷重がかかる。
具体的には、１つのバンプ電極２ｄごとに７ｇｆの荷重を上からかけたとすると、１つのバンプ電極２ｄには４〜５ｇｆ程度の横方向の荷重がかかる。そして、半導体チップ２には５００個のバンプ電極２ｄが形成され、その半分程度が横方向の荷重に寄与するため、半導体チップ２には横方向に１Ｋｇｆ程度の荷重がかかる。
これに対し、発明者が実験を行った結果、吸着ボンディングツール７の表面を、Ｓｉからなる半導体チップ２との静止摩擦係数が０．３以上の物質からなる膜でコーティングすることで、半導体チップ２に横方向に荷重がかかっても半導体チップ２の横滑りを防ぐことができることが分かった。ただし、半導体チップ２との静止摩擦係数が０．４以上の物質からなる膜を用いるのが好ましい。なお、吸着ボンディングツール７の表面の１０点平均粗さは、Ｒｚ＜０．４μｍ程度とする。
本実施の形態では、金属からなる吸着ボンディングツール７の表面をＴｉＣＮ膜８でメッキしている。ただし、ただし、ＴｉＣＮ膜８の代わりに、半導体チップ２との静止摩擦係数が０．３以上の物質としてＣｒＮ，ＴｉＮ，ウレタンの何れかからなる膜を用いることができる。ただし、ウレタンは、静止摩擦係数は高いが、使用している間に磨耗などの問題が発生する可能性が高い。従って、吸着ボンディングツール７の表面を、半導体チップ裏面との摩擦係数が高く、かつ、膜自体の耐摩耗性も高いＴｉＣＮ，ＣｒＮ，ＴｉＮの何れかからなる膜でコーティングするのが好ましい。
また、ステージ６の表面は、フリップチップ接合時に、配線基板３の裏面と、高い温度および圧力で接触される。そこで、ステージ６の表面は、吸着ボンディングツール７の表面と比較して、更に高い防汚性を有することが好ましい。これは、ステージ６表面への汚染が蓄積されると、フリップチップ接合時に、配線基板３の裏面と、ステージ６表面の汚染物質とが貼り付き、工程完了後の配線基板３の搬送に支障を来す等の問題が生じる可能性があるからである。ステージ６表面の汚染防止のため、ステージ６表面を構成する材料は、吸着ボンディングツール７の表面と比較して、より防汚性の高い材料、例えば、半導体チップ２との摩擦係数がより小さい物質を用いるのが効果的である。そこで、吸着ボンディングツール７の表面を、ステージ６の表面を構成する物質よりも半導体チップ２との摩擦係数が小さい物質からなる膜でコーティングしてもよい。ステージ６表面の材料として、例えば、ホトベールを選択することができる。ホトベールは、住金セラミックス株式会社の登録商標である。ホトベールは、ガラス質をマトリックスとし、フッ素金雲母・ジルコニア微結晶を均一に析出した物であり、ＴｉＣＮ膜８に比較して、摩擦係数が小さく、また、防汚性も高い物である。
また、吸着ボンディングツール７の吸着穴によって、半導体チップ２の吸着を行うため、吸着ボンディングツール７と半導体チップ２との間に、ツール汚染防止のフッ素樹脂シートを介在さすることは難しくなる。そこで、荷重をかけてＮＣＰ４が半導体チップ２の裏面に這い上がった場合に吸着ボンディングツール７にＮＣＰ４が付着するのを防ぐため、吸着ボンディングツール７は半導体チップ２よりも小さくなっている。また、仮圧着工程においては、はんだプリコート３ｄを溶融しないために、図１３に示すように、本圧着工程後に比較して、半導体チップ２主面と、配線基板３上面との間隔が広く保たれる。従って、仮圧着工程後のチップ周囲へのＮＣＰ４のはみ出しや、半導体チップ２裏面へのＮＣＰ４のはい上がりは、本圧着工程後に比較して、より少なく抑えることができる。
上記の仮圧着工程の後に、図１４に示すように、加圧ボンディングツール９（第２のボンディングツール）により配線基板３に向けて半導体チップ２に荷重を印加し、熱を加える本圧着工程を行う。例えば、ステージ６の温度を１００℃、加圧ボンディングツール９の温度を２５０℃に設定し、５００ｇの荷重を半導体チップ２に付加する。これにより、図１５に示すように、半導体チップ２が配線基板３にバンプ電極２ｄを介して本圧着される。
加圧ボンディングツール９から付与された熱は、ＮＣＰ４及びはんだプリコート３ｄを溶融する。これにより、はんだプリコート３ｄが溶けて突起電極であるバンプ電極２ｄとリード３ｃとが、はんだフィレット１０によって接続された状態となる。また、配線基板３と半導体チップ２との間には、熱硬化性の樹脂接着剤であるＮＣＰ４が配置されており、熱硬化したＮＣＰ４によってフリップチップ接続による各接続部が固められて保護される。
本圧着により、図１６に示すように、配線基板３と半導体チップ２との間が１０μｍ程度まで狭くなるため、その間にあるＮＣＰ４が外にはみ出してくる。そこで、ＮＣＰ４が半導体チップ２の裏面２ａに這い上がるのを防ぐため、加圧ボンディングツール９は半導体チップ２よりも大きくなっている。また、半導体チップ２と加圧ボンディングツール９との間にシート状部材１１を挿入する。このシート状部材１１は、厚さが５０μｍ程度であり、フッ素樹脂からなるものである。そして、フッ素樹脂は、耐熱性が高く、かつ樹脂との剥離性が良い。このように加圧ボンディングツール９の加圧面９ａがシート状部材１１によって覆われているため、加圧ボンディングツール９にＮＣＰ４が付着するのを防止することができる。
次に、図１７に示すように、半導体チップ２の裏面２ｂ上にダイボンド剤１２を介して半導体チップ１３をその主面１３ａを上方に向けて積層配置し、半導体チップ２の裏面２ｂと半導体チップ１３の裏面１３ｂとをダイボンド剤１２を介して接続する（ステップＳ１０）。なお、ダイボンド剤１２は、例えば、エポキシ系の非導電性（絶縁性）で、かつ熱硬化性の樹脂接着剤である。
ここで、配線基板３には、その主面３ａに複数のリード（電極）３ｃやワイヤ接続用リード３ｆが形成されており、それぞれの露出部以外の領域は、絶縁膜であるソルダレジスト膜３ｉによって覆われている。一方、裏面３ｂには、はんだボール（後述）が取り付けられるバンプランド３ｈが設けられている。なお、主面３ａ側のリード３ｃやワイヤ接続用リード３ｆは、裏面３ｂ側のバンプランド３ｈとそれぞれ内部配線３ｅ及びスルーホール配線３ｇを介して電気的に接続されている。なお、リード３ｃやワイヤ接続用リード３ｆ及びスルーホール配線３ｇなどは銅合金によって形成されている。
次に、図１８に示すように、半導体チップ１３と、配線基板３のワイヤ接続用リード３ｆとを金線などの導体細線であるワイヤ１４によって電気的に接続する（ステップＳ１１）。なお、半導体チップ１３の主面１３ａは上方を向いて配置されており、ワイヤ接続が可能となっている。
次に、図１９に示すように、半導体チップ２及び半導体チップ１３と、複数のワイヤ１４を樹脂モールディングによって封止して封止体１５を形成する（ステップＳ１２）。なお、封止体１５を形成する封止用樹脂は、例えば、エポキシ系の絶縁性の熱硬化性樹脂である。
次に、図２０に示すように、リフローによる高温処理ではんだボール１６を溶融して、配線基板３の裏面３ｂのバンプランド３ｈに、外部端子である複数のはんだボール１６を格子状に設ける（ステップＳ１３）。これにより、ＢＧＡ（Ball Grid Array）型の半導体装置が製造される。
以上の製造工程により、図２１に示すような半導体装置が製造される。この半導体装置は、半導体チップが配線基板にフリップチップ接続され、樹脂によって封止が行われたＳＩＰ（System In Package）１７である。ただし、少なくとも１つの半導体チップが、はんだプリコートを介して配線基板にフリップチップ接続される半導体装置であれば、本発明を低起用することができる。例えば、ＳＩＰ１７以外にも、ＢＧＡやＬＧＡ（Land Grid Array）などにも本発明を適用することができる。
本発明の実施の形態に係る半導体装置の製造方法を示す組立フロー図である。 ステップＳ１に対応する製造工程を示す断面図である。 ステップＳ２に対応する製造工程を示す断面図である。 ステップＳ３に対応する製造工程を示す断面図である。 ステップＳ４に対応する製造工程を示す断面図である。 ステップＳ５に対応する製造工程を示す断面図である。 ステップＳ６に対応する製造工程を示す断面図である。 図７に示す配線基板の平面図である。 ステップＳ７に対応する製造工程を示す断面図である。 ステップＳ８に対応する製造工程を示す断面図である。 ＮＣＰ塗布工程を示す断面図である。 仮圧着工程を示す断面図である。 仮圧着した状態の接合部を示す要部断面図である。 本圧着工程を示す断面図である。 ステップＳ９に対応する製造工程を示す断面図である。 本圧着した状態の接合部を示す要部断面図である。 ステップＳ１０に対応する製造工程を示す断面図である。 ステップＳ１１に対応する製造工程を示す断面図である。 ステップＳ１２に対応する製造工程を示す断面図である。 ステップＳ１３に対応する製造工程を示す断面図である。 本発明の実施の形態に係る半導体装置を示す断面図である。
符号の説明
２ 半導体チップ
２ｃ パッド
２ｄ バンプ電極
３ 配線基板
３ｃ リード（電極）
３ｄ はんだプリコート
６ ステージ
７ 吸着ボンディングツール（第１のボンディングツール）
８ ＴｉＣＮ膜
９ 加圧ボンディングツール（第２のボンディングツール）
１１ シート状部材

Claims (4)

  1. 半導体チップの電極上にバンプ電極を形成し、配線基板の電極上にはんだプリコートを形成する工程と、
    前記配線基板をステージ上に載せ、第１のボンディングツールにより、前記はんだプリコートを溶融させずに、前記はんだプリコートに前記バンプ電極を接触させて、前記配線基板に向けて前記半導体チップに荷重を印可する仮圧着工程と、
    前記仮圧着工程の後に、第２のボンディングツールにより、前記はんだプリコートを溶融させ、前記配線基板に向けて前記半導体チップに荷重を印可する本圧着工程とを有し、
    前記第１のボンディングツールの表面は、前記半導体チップとの静止摩擦係数が０．３以上の物質からなる膜でコーティングされていることを特徴とする半導体装置の製造方法。
  2. 半導体チップの電極上にバンプ電極を形成し、配線基板の電極上にはんだプリコートを形成する工程と、
    前記配線基板をステージ上に載せ、第１のボンディングツールにより、前記はんだプリコートを溶融させずに、前記はんだプリコートに前記バンプ電極を接触させて、前記配線基板に向けて前記半導体チップに荷重を印可する仮圧着工程と、
    前記仮圧着工程の後に、第２のボンディングツールにより、前記はんだプリコートを溶融させ、前記配線基板に向けて前記半導体チップに荷重を印可する本圧着工程とを有し、
    前記第１のボンディングツールの表面は、ＴｉＣＮ，ＣｒＮ，ＴｉＮ，ウレタンの何れかからなる膜でコーティングされていることを特徴とする半導体装置の製造方法。
  3. 半導体チップの電極上にバンプ電極を形成し、配線基板の電極上にはんだプリコートを形成する工程と、
    前記配線基板をステージ上に載せ、第１のボンディングツールにより、前記はんだプリコートを溶融させずに、前記はんだプリコートに前記バンプ電極を接触させて、前記配線基板に向けて前記半導体チップに荷重を印可する仮圧着工程と、
    前記仮圧着工程の後に、第２のボンディングツールにより、前記はんだプリコートを溶融させ、前記配線基板に向けて前記半導体チップに荷重を印可する本圧着工程とを有し、
    前記第１のボンディングツールの表面は、前記ステージの表面を構成する物質よりも前記半導体チップとの摩擦係数が大きい物質からなる膜でコーティングされていることを特徴とする半導体装置の製造方法。
  4. 前記第１のボンディングツールは前記半導体チップよりも小さく、
    前記第２のボンディングツールは前記半導体チップよりも大きく、
    前記本圧着工程において、前記第２のボンディングツールと前記半導体チップとの間にフッ素樹脂からなるシート状部材を挿入することを特徴とする請求項１〜３の何れか１つに記載の半導体装置の製造方法。
JP2005251349A 2005-08-31 2005-08-31 半導体装置の製造方法 Pending JP2007067175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005251349A JP2007067175A (ja) 2005-08-31 2005-08-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005251349A JP2007067175A (ja) 2005-08-31 2005-08-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007067175A true JP2007067175A (ja) 2007-03-15

Family

ID=37929013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005251349A Pending JP2007067175A (ja) 2005-08-31 2005-08-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007067175A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152526A (ja) * 2007-12-20 2009-07-09 Samsung Electronics Co Ltd フリップチップボンディング装置及びフリップチップボンディング方法
JP2010093013A (ja) * 2008-10-07 2010-04-22 Fujitsu Ltd ボンディング装置及びボンディング方法
JP2014239170A (ja) * 2013-06-10 2014-12-18 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置
JP2016165007A (ja) * 2016-04-21 2016-09-08 株式会社東京精密 研削・研磨装置及び研削・研磨方法
JP2016167618A (ja) * 2016-04-26 2016-09-15 株式会社東京精密 ウェハ割断方法及びウェハ割断装置
JP2016189478A (ja) * 2016-06-13 2016-11-04 株式会社東京精密 ウェハ加工装置及びウェハ加工方法
CN107305898A (zh) * 2016-04-18 2017-10-31 格科微电子（上海）有限公司 提高图像传感器芯片悬空打线稳定性的方法
JP2020074384A (ja) * 2019-10-08 2020-05-14 東レエンジニアリング株式会社 実装装置および実装方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152526A (ja) * 2007-12-20 2009-07-09 Samsung Electronics Co Ltd フリップチップボンディング装置及びフリップチップボンディング方法
JP2010093013A (ja) * 2008-10-07 2010-04-22 Fujitsu Ltd ボンディング装置及びボンディング方法
JP2014239170A (ja) * 2013-06-10 2014-12-18 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置
CN107305898A (zh) * 2016-04-18 2017-10-31 格科微电子（上海）有限公司 提高图像传感器芯片悬空打线稳定性的方法
JP2016165007A (ja) * 2016-04-21 2016-09-08 株式会社東京精密 研削・研磨装置及び研削・研磨方法
JP2016167618A (ja) * 2016-04-26 2016-09-15 株式会社東京精密 ウェハ割断方法及びウェハ割断装置
JP2016189478A (ja) * 2016-06-13 2016-11-04 株式会社東京精密 ウェハ加工装置及びウェハ加工方法
JP2020074384A (ja) * 2019-10-08 2020-05-14 東レエンジニアリング株式会社 実装装置および実装方法
JP7083795B2 (ja) 2019-10-08 2022-06-13 東レエンジニアリング株式会社 実装装置および実装方法

Similar Documents

Publication Publication Date Title
US7598121B2 (en) Method of manufacturing a semiconductor device
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR100609334B1 (ko) 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법
JP5570799B2 (ja) 半導体装置及びその製造方法
US6759745B2 (en) Semiconductor device and manufacturing method thereof
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
US8138020B2 (en) Wafer level integrated interconnect decal and manufacturing method thereof
JP2007067175A (ja) 半導体装置の製造方法
US9029199B2 (en) Method for manufacturing semiconductor device
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
US20150123270A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2012069903A (ja) 半導体装置及びその製造方法
WO2014203807A1 (ja) 半導体装置
JP6242231B2 (ja) 半導体装置及びその製造方法
US8889483B2 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
US7221058B2 (en) Substrate for mounting semiconductor chip, mounting structure of semiconductor chip, and mounting method of semiconductor chip
US20120306074A1 (en) Semiconductor chip having bump electrode, semiconductor device having the semiconductor chip, and method for manufacturing the semiconductor device
TWI621241B (zh) 半導體晶片及具有半導體晶片之半導體裝置
CN108281398B (zh) 半导体封装件及其制造方法
JP2012015446A (ja) 半導体装置の製造方法
JP2012089579A (ja) 半導体装置の製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
JP6536397B2 (ja) 電子装置、電子装置の製造方法及び電子機器
JP3721986B2 (ja) 半導体装置及びその製造方法
JP2016048709A (ja) 半導体装置およびその製造方法