CN108281398B - 半导体封装件及其制造方法 - Google Patents
半导体封装件及其制造方法 Download PDFInfo
- Publication number
- CN108281398B CN108281398B CN201810183068.6A CN201810183068A CN108281398B CN 108281398 B CN108281398 B CN 108281398B CN 201810183068 A CN201810183068 A CN 201810183068A CN 108281398 B CN108281398 B CN 108281398B
- Authority
- CN
- China
- Prior art keywords
- outer side
- chip
- contact
- adhesive film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000005253 cladding Methods 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 82
- 239000008393 encapsulating agent Substances 0.000 claims description 38
- 239000004821 Contact adhesive Substances 0.000 claims description 25
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 239000002313 adhesive film Substances 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 5
- 239000004744 fabric Substances 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims 1
- 239000000945 filler Substances 0.000 description 10
- 239000002245 particle Substances 0.000 description 10
- 238000002161 passivation Methods 0.000 description 10
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 238000000748 compression moulding Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种半导体封装件及其制造方法。半导体封装件包括芯片、电性接点、第一包覆体及第二包覆体。芯片具有一外侧面。电性接点形成于芯片上。第一包覆体包覆芯片的外侧面的第一部分。第二包覆体包覆芯片的外侧面的第二部分及部分电性接点。第一包覆体与第二包覆体于芯片的外侧面直接接触。
Description
本申请是申请人于2013年8月20日提交的、申请号为“201310364137.0”的、发明名称为“半导体封装件及其制造方法”的发明申请的分案申请。
技术领域
本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有包覆体的半导体封装件及其制造方法。
背景技术
传统半导体封装件包括芯片及数个输出/入接点。输出/入接点例如是焊球，其形成于芯片的主动面上。半导体封装件通过焊球与外部电路板电性连接。然而，由于芯片结构越来越薄且越来越大，当半导体封装件设于电路板上过程中，芯片容易发生龟裂。
发明内容
本发明是有关于一种半导体封装件及其制造方法，可改善半导体封装件发生龟裂的问题。
根据本发明，提出一种半导体封装件。半导体封装件包括一芯片、一电性接点、一第一包覆体及一第二包覆体。芯片具有一外侧面。电性接点形成于芯片上。第一包覆体包覆芯片的外侧面的一第一部分。第二包覆体包覆芯片的外侧面的一第二部分及部分电性接点。第一包覆体与第二包覆体于芯片的外侧面直接接触。
根据本发明，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一芯片，芯片具有一外侧面；重布芯片于一载板黏贴膜上，芯片的外侧面的一第二部分陷入载板黏贴膜内；形成一第一包覆体覆盖芯片的外侧面的一第一部分；移除载板黏贴膜，以露出芯片；形成一电性接点于芯片上；设置一接点黏贴膜覆盖电性接点，部分电性接点陷入接点黏贴膜内；以及，形成一第二包覆体覆盖芯片的外侧面的第二部分及电性接点未受到接点黏贴膜覆盖的部分，其中第一包覆体与第二包覆体于芯片的外侧面直接接触。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1绘示依照本发明一实施例的半导体封装件的剖视图。
图2绘示图1的半导体封装件的特性与电性接点的露出部分的关系图。
图3A至3H绘示图1的半导体封装件的制造过程图。
主要元件符号说明：
10：下模具
20：上模具
100：半导体封装件
110：芯片
110s、112s、1131s、1133s、114s、130s、140s：外侧面
111：接垫
112：保护层
113：重布层
1131：第一介电层
1132：线路层
1133：第二介电层
1133u、130u：上表面
1131a、1133a：开孔
110a：主动面
110b：背面
110s1：第一部分
110s2：第二部分
114：硅基材
120：电性接点
121：露出部分
122：包覆部分
123：端部
130：第一包覆体
140：第二包覆体
140b：下表面
140’：第二包覆材料
140u：凹陷曲面
141：树脂
142：填充粒子
200：载板黏贴膜
300：接点黏贴膜
300b：凸出曲面
C1、C2：曲线
H：高度
h、hs：高度
S：间距
SP1：转角空间
T：厚度
具体实施方式
请参照图1，其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括芯片110、至少一电性接点120、第一包覆体130及第二包覆体140。
芯片110具有相对的主动面110a、背面110b与外侧面110s。芯片110包括至少一接垫111、保护层112及重布层113，接垫111位于主动面110a。
保护层112例如是无机保护层，其覆盖芯片110的主动面110a并露出接垫111。
重布层113包括第一介电层1131、线路层1132及第二介电层1133。第一介电层1131覆盖保护层112并具有至少一开孔1131a露出接垫111，使线路层1132可通过开孔1131a电性连接于露出的接垫111。第二介电层1133覆盖线路层1132的一部分且具有至少一开孔1133a露出线路层1132的另一部分，使电性接点120可形成于线路层1132的露出的另一部分上，以电性连接线路层。第一介电层1131及第二介电层1133可由聚酰亚胺(Polyimide,PI)或聚苯并恶唑(Polybenzoxozoles,PBO),苯环丁烯(Benzocyclobutene,BCB)制成。第一介电层1131与第二介电层1133的材料可相同或相异。
电性接点120例如是焊料凸块，其可通过重布层113电性连接于接垫111。
第一包覆体130包覆芯片110的背面110b与外侧面110s的第一部分110s1。本实施例中，第一部分110s1包括硅基材114的外侧面114s、保护层112的整个外侧面112s及第一介电层1131的外侧面1131s的一部分。另一例中，第一部分110s1包括硅基材114的整个外侧面114s与保护层112的外侧面112s的一部分；或者，第一部分110s1包括硅基材114的整个外侧面114s、保护层112的整个外侧面112s、第一介电层1131的整个外侧面1131s与第二介电层1133的部分外侧面1133s。
第二包覆体140包覆第二介电层1133的上表面1133u与芯片110的外侧面110s的第二部分110s2。本实施例中，第二部分110s2包括第一介电层1131的外侧面1131s的一部分及第二介电层1133的整个外侧面1133s。另一例中，第二部分110s2包括保护层112的外侧面112s的一部分、第一介电层1131的整个外侧面1131s及第二介电层1133的整个外侧面1133s；或者，第二部分110s2包括第二介电层1133的外侧面1133s的一部分。
如上所述，第一包覆体130与第二包覆体140分别包覆芯片110的外侧面110s的第一部分110s1及第二部分110s2，且第一包覆体130与第二包覆体140于芯片110的外侧面110s之处直接接触；详细来说，第一包覆体130具有一上表面130u，而第二包覆体140具有一下表面140b，其中第一包覆体130的上表面130u与第二包覆体140的下表面140b直接接触。本实施例中，上表面130u与下表面140b是于第一介电层的外侧面1131s之处直接接触；另一例中，上表面130u与下表面140b可于第二介电层1133的外侧面1133s之处直接接触；或者，上表面130u与下表面140可于保护层112的外侧面112s之处直接接触。
此外，第一包覆体130覆盖芯片110的背面110b的厚度T介于约100微米至200微米之间。若厚度T过大时，容易因芯片110与第一包覆体130之间的热膨胀系数不匹配(CTEmismatch)，而导致翘曲(warpage)产生；若厚度T过小时，容易因压合控制不当，例如胶量过少或力道过大，导致压模模具(未绘示)的模面碰触到芯片110，造成芯片110损伤。
第一包覆体130可包括酚醛基树脂(Novolac-based resin)、环氧基树脂(epoxy-based resin)、硅基树脂(silicone-based resin)或其他适当的包覆剂。第一包覆体130亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术形成第一包覆体130，例如是压缩成型(compression molding)、液态封装型(liquid encapsulation)、注射成型(injection molding)或转注成型(transfer molding)。第一包覆体130与第二包覆体140的材质可相同或相异。
第二包覆体140包含混合的树脂141与数个填充粒子142。当填充粒子142占第二包覆体140的比例愈多，则第二包覆体140的强度愈高且热膨胀系数愈低，但黏度增加。黏度愈大，则第二包覆体140愈难填入二电性接点120之间。由于本实施例的填充粒子142占第二包覆体140的比例介于65％至75％之间，可获得高强度、热膨胀系数接近芯片110且黏度控制在可顺利填入二电性接点120之间的第二包覆体140。
就第二包覆体140的黏度来说，当填充粒子142占第二包覆体140的比例介于65％至75％时，第二包覆体140的黏度介于100Pas与500Pas之间，此黏度可让第二包覆体140顺利地填入相邻二电性接点120之间的空间。。
就第二包覆体140的强度来说，当填充粒子142占第二包覆体140的比例介于65％至75％时，第二包覆体140的杨氏系数介于10Gpa至13Gpa之间，此范围的杨氏系数提供第二包覆体140足够的强度。
就第二包覆体140的热膨胀系数来说，当填充粒子142占第二包覆体140的比例介于65％至75％时，高温热膨胀系数(温度高于第二包覆体140的玻璃转化温度的热膨胀系数)介于约16ppm至27ppm之间，此范围的高温热膨胀系数有助于提高半导体封装件100的可靠度。
就填充粒子142的尺寸来说，填充粒子142的尺寸小于相邻二电性接点120的间距S，才不会阻塞于相邻二电性接点120之间。
第一包覆体130与第二包覆体140分别具有外侧面130s及140s。由于第一包覆体130的外侧面130s与第二包覆体140的外侧面140s是于同一切割工艺中形成，故第一包覆体130的外侧面130s与第二包覆体140的外侧面140s是大致上对齐，例如是齐平。
第二包覆体140包覆电性接点120的部分形成凹陷曲面140u，凹陷曲面140u面向远离芯片110的主动面110a的方向，即凹陷曲面140u背向主动面110a。此外，电性接点120包括一未受到第二包覆体140包覆的露出部分121及受到第二包覆体140包覆的包覆部分122。露出部分121是凹陷曲面140u与邻近的电性接点120接触的交线140e与电性接点120的端部123之间的部分(虚线以上的区域)。包覆部分122是电性接点120的交线140e以下的部分，其受到第二包覆体140包覆。
当第二包覆体140包覆电性接点120的体积愈多(即露出部分121的体积愈少)，半导体封装件100的可靠度愈佳，但电性接点120的焊锡能力(Solderability)愈差(表示半导体封装件100设于电路板时，电性接点120愈容易发生裂缝)。本实施例中，露出部分121的体积占电性接点120的体积的比例介于40％至60％之间，可获得优秀可靠度且及半导体封装件100设于电路板时电性接点120不易发生裂缝。
请参照图2，其绘示图1的半导体封装件的特性与电性接点的露出部分的关系图。曲线C1表示第二包覆体140覆盖电性接点120的高度h(图1)与半导体封装件100的可靠度的关系图。曲线C2表示第二包覆体140覆盖电性接点120的高度h(图1)与电性接点120的焊锡能力的关系图。由图可知，高度h愈高，则半导体封装件100的可靠度愈好，但电性接点120的焊锡能力愈差。本实施例中，以电性接点120的高度H为约200微米、相邻二电性接点120的间距S为约150微米来说，较佳高度hs所对应的体积比例(露出部分121的体积占电性接点120的体积的比例)约50％，可获得优秀可靠度且及半导体封装件100设于电路板时电性接点120不易发生裂缝。
请参照图3A至3H，其绘示图1的半导体封装件的制造过程图。
如图3A所示，提供数个单一化后的芯片110。各芯片110具有外侧面110s及相对的主动面110a与背面110b。芯片110包括至少一接垫111、保护层112及重布层113，接垫111位于主动面110a。
保护层112例如是无机保护层，其覆盖芯片110的主动面110a并露出接垫111。重布层113是形成于单一化前的晶圆；重布层113形成后，可采用激光或刀具单一化晶圆成为数个芯片110。
重布层113包括第一介电层1131、线路层1132及第二介电层1133。第一介电层1131覆盖保护层112并具有至少一开孔1131a露出接垫111，使线路层1132可通过开孔1131a电性连接于露出的接垫111。第二介电层1133覆盖线路层1132的一部分且具有至少一开孔1133a露出线路层1132的另一部分，使后续形成的电性接点120可形成于线路层1132的露出的另一部分上，以电性连接线路层1132。
如图3A所示，重布此些芯片110于载板黏贴膜200上。由于载板黏贴膜200的质地软，使芯片110的外侧面110s的第二部分110s2陷入载板黏贴膜200内，其中外侧面110s的第二部分110s2包括第二介电层1133的外侧面1133s及第一介电层1131的外侧面1131s的一部分。
如图3B所示，可采用例如是压缩成型、液态封装型、注射成型或转注成型，形成第一包覆体130覆盖芯片110的外侧面110s的第一部分110s1，此第一部分110s1是芯片110的外侧面110s未陷入载板黏贴膜200的部分，例如是保护层112的外侧面112s、第一介电层1131的外侧面1131s的另一部分及硅基材114的外侧面114s。
如图3C所示，移除载板黏贴膜200(图3B)，以露出芯片110的重布层113。
如图3D所示，形成至少一电性接点120于芯片110上。电性接点120形成于露出的线路层1132，以电性连接于线路层1132。
如图3E所示，设置图3D的结构于下模具10，其中电性接点120朝向上模具20。
设置接点黏贴膜300于上模具20上，接点黏贴膜300朝向位于下模具10的电性接点120。然后，以例如是涂布技术，形成第二包覆材料140’覆盖电性接点120。此时的第二包覆材料140’若在受压及受热下可产生流动性而布满所有芯片110。
如图3F所示，合模下模具10与上模具20，使接点黏贴膜300挤压电性接点120，进而使电性接点120的露出部分121陷入接点黏贴膜300内。电性接点120的包覆部分122未陷入接点黏贴膜300内，使包覆部分122可受到第二包覆材料140’的包覆。由于接点黏贴膜300的质地软，使接点黏贴膜300与电性接点120接触后，接点黏贴膜300挤压出一凸出曲面300b，如此使第二包覆材料140’形成对应的凹陷曲面140u。
合模过程中，第二包覆材料140’在受压及受热下充满于接点黏贴膜300与第一包覆体130之间，并覆盖芯片110的外侧面110s的第二部分110s2及电性接点120的包覆部分122。虽然电性接点120与接点黏贴膜300之间的转角空间SP1狭小，然由于第二包覆材料140’的黏度控制在100Pas至500Pas之间，使第二包覆材料140’可顺利地填满电性接点120与接点黏贴膜300之间狭小的转角空间SP1。
此外，由于电性接点120部分陷入接点黏贴膜300内而挤压到第二包覆材料140’的容置空间，使第二包覆材料140’在受压下更快速地填满接点黏贴膜300与芯片110之间的空间，也可使第二包覆材料140’更为紧实。
此外，第二包覆材料140’在受压下直接接触到第一包覆体130。详细来说，合模后，第二包覆材料140’与第一包覆体130分别形成下表面140b与上表面130u，其中下表面140b与上表面130u直接接触。
一实施例中，可驱动下模具10往上模具20移动，以合模下模具10与上模具20。在合模前、合模过程中或合模后，可持续加热下模具10与上模具20的至少一者，以于合模后将第二包覆材料140’固化成第二包覆体140。此外，在合模过程前，可先预热下模具10与上模具20至少一者。
如图3G所示，分离下模具10(图3F)与上模具20(图3F)，以分离位于上模具20上的接点黏贴膜300(图3F)与第二包覆体140。
如图3H所示，以例如是刀具或激光，形成至少一切割道P1经过第二包覆体140与第一包覆体130，以形成至少一如图1所示的半导体封装件100。切割后，第二包覆体140与第一包覆体130分别形成外侧面140s及130s，其中外侧面140s与130s大致上对齐，如齐平。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
Claims (8)
1.一种半导体封装件，其特征在于，包括：
一芯片，包括一重布层，该重布层具有一外侧面；
一电性接点，形成于该重布层上；
一第一包覆体，覆盖该重布层的该外侧面的一第一部分；以及
一第二包覆体，覆盖该重布层的该外侧面的一第二部分及部分该电性接点，其中该电性接点的露出部分从该第二包覆体的一上表面露出，且其中该第一包覆体与该第二包覆体于该重布层的该外侧面处直接接触。
2.如权利要求1所述的半导体封装件，其特征在于，该芯片具有一主动面且包括：
一接垫，形成于该主动面；以及
一保护层，覆盖该主动面并露出该接垫且具有一外侧面；
该重布层，包括：
一第一介电层，该第一介电层覆盖该保护层并露出该接垫且具有一外侧面；
一线路层，电性连接该接垫；以及
一第二介电层，覆盖该线路层的一部分且具有一开孔露出该线路层的另一部分，该第二介电层具有一外侧面。
3.如权利要求1所述的半导体封装件，其特征在于，该第二包覆体具有一凹陷曲面，该凹陷曲面背向该芯片的一主动面的方向。
4.如权利要求3所述的半导体封装件，其特征在于，该电性接点包括：
一露出部分，是该凹陷曲面与邻近的该电性接点接触的交线与该电性接点的端部之间的部分。
5.如权利要求1所述的半导体封装件，其特征在于，该第一包覆体与该第二包覆体的材质相异。
6.一种半导体封装件的制造方法，其特征在于，包括：
提供一芯片，该芯片包括一重布层，该重布层具有一外侧面；
重布该芯片于一载板黏贴膜上，该芯片的该重布层的该外侧面的一第二部分陷入该载板黏贴膜内；
形成一第一包覆体覆盖该重布层的该外侧面的一第一部分；
移除该载板黏贴膜，以露出该芯片；
形成一电性接点于该芯片上；
设置一接点黏贴膜覆盖该电性接点，部分该电性接点陷入该接点黏贴膜内；以及
形成一第二包覆体覆盖该重布层的该外侧面的该第二部分及该电性接点未受到该接点黏贴膜覆盖的部分，其中该电性接点的露出部分从该第二包覆体的一上表面露出，且该第一包覆体与该第二包覆体于该重布层的该外侧面处直接接触。
7.如权利要求6所述的制造方法，其特征在于，于设置该一接点黏贴膜覆盖该电性接点的步骤中，该接点黏贴膜形成一突出曲面，使于形成该第二包覆体覆盖该芯片的该外侧面的该第二部分的步骤中，该第二包覆体形成对应该突出曲面的一凹陷曲面。
8.如权利要求6所述的制造方法，其特征在于，于设置该接点黏贴膜覆盖该电性接点的步骤包括：
设置该第一包覆体 及该芯片于一下模具上；
设置该接点黏贴膜于一上模具；以及
合模该下模具与该上模具，使该部分电性接点陷入该接点黏贴膜内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810183068.6A CN108281398B (zh) | 2013-08-20 | 2013-08-20 | 半导体封装件及其制造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810183068.6A CN108281398B (zh) | 2013-08-20 | 2013-08-20 | 半导体封装件及其制造方法 |
| CN201310364137.0A CN104425395A (zh) | 2013-08-20 | 2013-08-20 | 半导体封装件及其制造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310364137.0A Division CN104425395A (zh) | 2013-08-20 | 2013-08-20 | 半导体封装件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108281398A CN108281398A (zh) | 2018-07-13 |
| CN108281398B true CN108281398B (zh) | 2021-10-08 |
Family
ID=52974025
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310364137.0A Pending CN104425395A (zh) | 2013-08-20 | 2013-08-20 | 半导体封装件及其制造方法 |
| CN201810183068.6A Active CN108281398B (zh) | 2013-08-20 | 2013-08-20 | 半导体封装件及其制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310364137.0A Pending CN104425395A (zh) | 2013-08-20 | 2013-08-20 | 半导体封装件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN104425395A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9570369B1 (en) * | 2016-03-14 | 2017-02-14 | Inotera Memories, Inc. | Semiconductor package with sidewall-protected RDL interposer and fabrication method thereof |
| EP3602642A4 (en) * | 2017-03-31 | 2020-12-23 | 3M Innovative Properties Company | ELECTRONIC DEVICES WITH FIXED SEMI-CONDUCTOR CHIPS |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101369561A (zh) * | 2007-08-17 | 2009-02-18 | 三星电子株式会社 | 半导体芯片封装件、电子装置及其制造方法 |
| CN101471307A (zh) * | 2007-12-29 | 2009-07-01 | 三星电子株式会社 | 半导体封装体及其制造方法 |
| CN102122646A (zh) * | 2011-02-01 | 2011-07-13 | 南通富士通微电子股份有限公司 | 晶圆封装装置及芯片封装单元 |
| CN102163558A (zh) * | 2010-02-23 | 2011-08-24 | 日月光半导体制造股份有限公司 | 芯片封装结构的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885108B2 (en) * | 2003-03-18 | 2005-04-26 | Micron Technology, Inc. | Protective layers formed on semiconductor device components so as to reduce or eliminate the occurrence of delamination thereof and cracking therein |
| KR100630698B1 (ko) * | 2004-08-17 | 2006-10-02 | 삼성전자주식회사 | 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법 |
| US20100096754A1 (en) * | 2008-10-17 | 2010-04-22 | Samsung Electronics Co., Ltd. | Semiconductor package, semiconductor module, and method for fabricating the semiconductor package |
| US9607921B2 (en) * | 2012-01-12 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on package interconnect structure |
-
2013
- 2013-08-20 CN CN201310364137.0A patent/CN104425395A/zh active Pending
- 2013-08-20 CN CN201810183068.6A patent/CN108281398B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101369561A (zh) * | 2007-08-17 | 2009-02-18 | 三星电子株式会社 | 半导体芯片封装件、电子装置及其制造方法 |
| CN101471307A (zh) * | 2007-12-29 | 2009-07-01 | 三星电子株式会社 | 半导体封装体及其制造方法 |
| CN102163558A (zh) * | 2010-02-23 | 2011-08-24 | 日月光半导体制造股份有限公司 | 芯片封装结构的制造方法 |
| CN102122646A (zh) * | 2011-02-01 | 2011-07-13 | 南通富士通微电子股份有限公司 | 晶圆封装装置及芯片封装单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425395A (zh) | 2015-03-18 |
| CN108281398A (zh) | 2018-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102068224B1 (ko) | 패키지들 내의 상이한 두께들을 갖는 열적 인터페이스 재료 | |
| TWI495021B (zh) | 半導體封裝結構的製造方法 | |
| JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| TWI482261B (zh) | 三維系統級封裝堆疊式封裝結構 | |
| TWI668825B (zh) | 半導體封裝及其製造方法 | |
| US8901732B2 (en) | Semiconductor device package and method | |
| US8138020B2 (en) | Wafer level integrated interconnect decal and manufacturing method thereof | |
| US20070228543A1 (en) | Controlling Flip-Chip Techniques for Concurrent Ball Bonds in Semiconductor Devices | |
| US20220157692A1 (en) | Package structures | |
| TWI595613B (zh) | 半導體封裝件及其製法 | |
| CN105762084B (zh) | 倒装芯片的封装方法及封装装置 | |
| TW201511209A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US20120126402A1 (en) | Semiconductor device and method of forming the same | |
| US20120146242A1 (en) | Semiconductor device and method of fabricating the same | |
| US20180033775A1 (en) | Packages with Die Stack Including Exposed Molding Underfill | |
| JP2007067175A (ja) | 半導体装置の製造方法 | |
| TWI582867B (zh) | 晶片封裝製程 | |
| US10872845B2 (en) | Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package | |
| TW202002209A (zh) | 半導體裝置及其製造方法 | |
| CN108281398B (zh) | 半导体封装件及其制造方法 | |
| US20210050275A1 (en) | Fan-out semiconductor package structure and packaging method thereof | |
| TWI394240B (zh) | 免用凸塊之覆晶封裝構造及其中介板 | |
| TW201415602A (zh) | 封裝堆疊結構之製法 | |
| CN207977306U (zh) | 半导体封装 | |
| JP2005142452A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |