TWI595613B - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TWI595613B
TWI595613B TW103139871A TW103139871A TWI595613B TW I595613 B TWI595613 B TW I595613B TW 103139871 A TW103139871 A TW 103139871A TW 103139871 A TW103139871 A TW 103139871A TW I595613 B TWI595613 B TW I595613B
Authority
TW
Taiwan
Prior art keywords
layer
build
semiconductor package
top surface
encapsulant
Prior art date
Application number
TW103139871A
Other languages
English (en)
Other versions
TW201620093A (zh
Inventor
盧慧娟
盧俊宏
吳柏毅
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103139871A priority Critical patent/TWI595613B/zh
Priority to CN201410730067.0A priority patent/CN105590915A/zh
Priority to US14/824,570 priority patent/US9786610B2/en
Publication of TW201620093A publication Critical patent/TW201620093A/zh
Application granted granted Critical
Publication of TWI595613B publication Critical patent/TWI595613B/zh
Priority to US15/698,136 priority patent/US10340228B2/en
Priority to US16/360,511 priority patent/US10811367B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體封裝件及其製法
本發明係關於一種半導體封裝件及其製法，特別是指一種具有強化層之半導體封裝件及其製法。
覆晶(Flip-Chip)技術因具有縮小晶片封裝面積及縮短訊號傳輸路徑等優點，目前已經廣泛應用於晶片封裝領域。例如，晶片尺寸構裝(Chip Scale Package,CSP)、晶片直接貼附封裝(Direct Chip Attached,DCA)、及多晶片模組封裝(Multi Chip Module,MCM)等型態的封裝模組，均可以利用覆晶技術達到封裝之目的。
在覆晶封裝製程中，由於晶片與線路基板之熱膨脹係數的差異甚大，故晶片外圍之凸塊無法與線路基板上對應之接點形成良好的接合，使得凸塊可能自線路基板上剝離。
另一方面，隨著積體電路之積集度的增加，因晶片與線路基板之間的熱膨脹係數(Coefficient of Thermal Expansion,CTE)不匹配(mismatch)，以致所產生的熱應力(thermal stress)與翹曲(warpage)之現象也日益嚴重，從而導致晶片與線路基板之間的電性連接可靠度(reliability)下 降，並造成信賴性測試的失敗。
為了解決上述問題，習知技術提出了採用穿矽中介板(Through silicon interposer,TSI)製作線路基板之製程，藉由穿矽中介板與晶片的矽材質接近，以有效避免熱膨脹係數不匹配所產生的問題，例如第1圖所示之半導體封裝件1。
第1圖係繪示習知技術之一半導體封裝件1之剖視示意圖。該半導體封裝件1包括一線路基板10、一穿矽中介板11、複數銲球12、一凸塊底下金屬層13、一晶片14以及複數銲球15。
該線路基板10係具有相對之第一表面10a與第二表面10b、複數銲墊101及複數銲墊102。該穿矽中介板11係具有相對之底面11a與頂面11b、一第一線路層111、一第二線路層112、複數矽導通孔(Through Silicon Via,TSV)113、一第一絕緣保護層114及一第二絕緣保護層115，該些矽導通孔113係電性連接該第一線路層111及第二線路層112。
該些銲球12係電性連接該線路基板10與該第一線路層111，該凸塊底下金屬層13係形成於該第二線路層112上。該晶片14係具有複數銲墊141，並透過該些銲球15與該凸塊底下金屬層13電性連接該第二線路層112。
該半導體封裝件1除可避免上述問題外，也可使其整體尺寸更加縮小，例如一般線路基板之最小線寬/線距僅能做到12/12微米(μm)，而當晶片之輸入輸出(IO)數增加時，現有的線路基板之線寬/線距並無法再縮小，故須加大 線路基板之面積以提高布線密度，方可接置具有高輸入輸出數之晶片。
但因第1圖之半導體封裝件1係將該晶片14接置於一具有矽導通孔113之穿矽中介板11上，藉由該穿矽中介板11作為轉接板，以將該晶片14電性連接至該線路基板10上，該穿矽中介板11可以半導體製程做出線寬/線距為3/3微米或以下，故當該晶片14具有高輸入輸出數時，該穿矽中介板11之面積已足夠連接高輸入輸出數之晶片14。同時，將該晶片14連接於該穿矽中介板11之電性傳輸速度，亦較該晶片14直接接置於該線路基板10之速度來的快又高，此因該穿矽中介板11具有細線寬/線距與電性傳輸距離短之特性。
惟，上述具有該穿矽中介板11之半導體封裝件1之製作成本過高，故目前業界積極開發不具有該穿矽中介板11且體積小於該半導體封裝件1之封裝結構，因而發展出無矽基材之線路互連封裝技術(Si Less Interconnect Technology)，其主要製程例如第2A圖至第2E圖所示。
第2A圖至第2E圖係繪示習知技術之另一半導體封裝件2及其製法之剖視示意圖。該半導體封裝件2之主要製法如下：如第2A圖所示，先提供一承載板20與一增層結構21，該承載板20係具有相對之第一表面20a與第二表面20b，該增層結構21係具有相對之第一底面21a與第一頂面21b、至少一介電層211、複數導電盲孔212、至少一線 路層213及複數電性連接墊214，且該增層結構21之第一底面21a與第一頂面21b上分別形成有第一絕緣保護層22及第二絕緣保護層23。接著，將該承載板20設置於該第一絕緣保護層22上，並形成凸塊底下金屬層24於該些電性連接墊214上。
如第2B圖所示，提供一晶片25且其具有相對之主動面25a與被動面25b、以及複數銲墊251，並藉由複數銲球26將該晶片25接置於該凸塊底下金屬層24上。
如第2C圖所示，形成底膠27於該晶片25與該第二絕緣保護層23之間。
如第2D圖所示，形成一具有相對之第二底面28a與第二頂面28b之封裝膠體28於該第二絕緣保護層23上。
如第2E圖所示，藉由機械研磨方式，自該第二頂面28b薄化該封裝膠體28之厚度。之後，可再進行薄化與蝕刻該承載板20等後續作業。
惟，上述半導體封裝件2之製法中，由於該封裝膠體28(或底膠27)與該晶片25之熱膨脹係數之差異甚大，以致該封裝膠體28會產生翹曲，故需以機械研磨方式薄化該封裝膠體28。如有需要加強該晶片25之散熱效果，則會再進一步研磨以外露出該晶片25之被動面25b。然而，即使薄化該封裝膠體28之厚度，甚至外露出該晶片25之被動面25b，仍然無法使該封裝膠體28之翹曲現象完全消除，導致該晶片25容易產生裂痕或破裂(crack)之情形。
因此，如何克服上述習知技術的問題，實已成目前亟 欲解決的課題。
本發明係提供一種半導體封裝件，其包括：增層結構，係具有相對之第一底面與第一頂面；至少一半導體元件，係設置於該增層結構之第一頂面上，且該半導體元件係電性連接該增層結構；封裝膠體，係形成於該增層結構之第一頂面上以包覆該半導體元件，該封裝膠體係具有相對之第二底面與第二頂面，且該第二底面係面向該增層結構之第一頂面；以及強化層，係形成於該封裝膠體之第二頂面上、該增層結構與該封裝膠體之間、或該增層結構之第一底面上。
當該強化層是形成於該封裝膠體之第二頂面上、或該增層結構與該封裝膠體之間時，該半導體封裝件可包括第一絕緣保護層，該第一絕緣保護層係形成於該增層結構之第一底面上，並具有複數第一貫穿孔以分別外露出該增層結構之複數導電盲孔。該半導體封裝件可包括複數第二電性連接墊，係形成於該第一絕緣保護層上至該些第一貫穿孔內以分別電性連接該些導電盲孔。
當該強化層是形成於該封裝膠體之第二頂面上時，該半導體封裝件可包括形成於該強化層上之絕緣層。該半導體封裝件可包括黏著層，係形成於該封裝膠體與該強化層之間。
當該強化層是形成於該增層結構與該封裝膠體之間時，該強化層具有複數開孔以分別外露出該增層結構之複 數第一電性連接墊。
當該強化層是形成於該增層結構之第一底面上時，該半導體封裝件可包括第一絕緣保護層與複數第二貫穿孔，該第一絕緣保護層係形成於該增層結構與該強化層之間，該些第二貫穿孔係形成於該強化層至該第一絕緣保護層中以分別外露出該增層結構之複數導電盲孔。該半導體封裝件可包括絕緣層，係形成於該強化層與該些第二貫穿孔之壁面上。該半導體封裝件可包括複數第二電性連接墊，係形成於該絕緣層上至該些第二貫穿孔內以分別電性連接該些導電盲孔。
該半導體封裝件可包括凸塊底下金屬層與複數導電元件，該凸塊底下金屬層係形成於該增層結構之複數第一電性連接墊上，該些導電元件係形成於該半導體元件與該凸塊底下金屬層之間。
該半導體封裝件可包括底膠，係形成於該半導體元件之主動面上以包覆該凸塊底下金屬層與該些導電元件。
本發明亦提供一種半導體封裝件之製法，其包括：提供一具有相對之第一底面與第一頂面之增層結構；設置至少一半導體元件於該增層結構之第一頂面上，且該半導體元件係電性連接該增層結構；形成一具有相對之第二底面與第二頂面之封裝膠體於該增層結構之第一頂面上以包覆該半導體元件，且該第二底面係面向該增層結構之第一頂面；自該第二頂面薄化該封裝膠體之厚度；以及形成強化層於該封裝膠體之第二頂面上。
本發明又提供一種半導體封裝件之製法，其包括：提供一具有相對之第一底面與第一頂面之增層結構；形成強化層於該增層結構之第一頂面上；設置至少一半導體元件於該強化層上，且該半導體元件係電性連接至該增層結構；形成一具有相對之第二底面與第二頂面之封裝膠體於該強化層上以包覆該半導體元件，且該第二底面係面向該強化層；以及自該第二頂面薄化該封裝膠體之厚度。
本發明再提供一種半導體封裝件之製法，其包括：提供一具有相對之第一底面與第一頂面之增層結構；設置至少一半導體元件於該增層結構之第一頂面上，且該半導體元件係電性連接該增層結構；形成一具有相對之第二底面與第二頂面之封裝膠體於該增層結構之第一頂面上以包覆該半導體元件，且該第二底面係面向該增層結構之第一頂面；自該第二頂面薄化該封裝膠體之厚度；以及形成強化層於該增層結構之第一底面上。
該半導體封裝件及其製法中，該增層結構可具有至少一介電層、複數形成於該介電層中之導電盲孔、及至少一形成於該介電層上並電性連接該些導電盲孔之線路層，且該線路層係具有複數第一電性連接墊。
該強化層之材質可為彈性材料、緩衝材料或半導體材料。當該強化層是形成於該封裝膠體之第二頂面或該增層結構之第一底面上時，該強化層之材質係為矽。而當該強化層是形成於該增層結構與該封裝膠體之間時，該強化層之材質係為聚苯噁唑。
該半導體封裝件之製法可包括：形成第一絕緣保護層於該增層結構之第一底面上；設置一具有相對之第一表面與第二表面之承載板於該第一絕緣保護層上；在薄化該封裝膠體之厚度後，自該第一表面薄化該承載板之厚度；藉由蝕刻方式移除該承載板之剩餘部分以外露出該第一絕緣保護層；形成複數第一貫穿孔於該第一絕緣保護層中以分別外露出該增層結構之複數導電盲孔；以及形成複數第二電性連接墊於該第一絕緣保護層上至該些第一貫穿孔內以分別電性連接該些導電盲孔。
該半導體封裝件之製法可包括：形成絕緣層於該強化層上；以及形成黏著層於該封裝膠體與該強化層之間。
該強化層具有複數開孔以分別外露出該增層結構之複數第一電性連接墊。
形成該強化層之製程可包括：形成第一絕緣保護層於該增層結構之第一底面上；設置一具有相對之第一表面與第二表面之承載板於該第一絕緣保護層上；以及在薄化該封裝膠體之厚度後，自該第一表面薄化該承載板之厚度，以利用該承載板之剩餘部分作為該強化層。
該半導體封裝件之製法可包括：在薄化該承載板之厚度前，先形成一蝕刻終止層於該承載板之預定深度內，以依據該蝕刻終止層薄化該承載板之厚度；形成複數第二貫穿孔於該強化層至該第一絕緣保護層中以分別外露出該增層結構之複數導電盲孔；形成絕緣層於該強化層與該些第二貫穿孔之壁面上；以及形成複數第二電性連接墊於該絕 緣層上至該些第二貫穿孔內以分別電性連接該些導電盲孔。
該半導體封裝件及其製法可包括：形成第二絕緣保護層於該增層結構之第一頂面上，該第二絕緣保護層並外露出該增層結構之複數第一電性連接墊；形成凸塊底下金屬層於該些第一電性連接墊上；形成複數導電元件於該半導體元件與該凸塊底下金屬層之間；以及形成底膠於該半導體元件之主動面上以包覆該凸塊底下金屬層與該些導電元件。
由上可知，本發明之半導體封裝件及其製法中，主要係形成強化層於該封裝膠體之第二頂面上、該增層結構與該封裝膠體之間、或該增層結構之第一底面上。
因此，當該封裝膠體(或底膠)與該半導體元件之間的熱膨脹係數之差異較大，需對該封裝膠體之厚度進行薄化時，該強化層可緩衝該封裝膠體或底膠之拉力，並降低該封裝膠體產生翹曲之狀況，且該強化層能減少該半導體元件產生裂痕或破裂之情形，藉以強化該半導體封裝件整體結構之信賴性。
1、2、3a、3b、3c‧‧‧半導體封裝件
10‧‧‧線路基板
10a、20a、30a‧‧‧第一表面
10b、20b、30b‧‧‧第二表面
101、102、141、251、351‧‧‧銲墊
11‧‧‧穿矽中介板
11a‧‧‧底面
11b‧‧‧頂面
111‧‧‧第一線路層
112‧‧‧第二線路層
113‧‧‧矽導通孔
114、22、32‧‧‧第一絕緣保護層
115、23、33‧‧‧第二絕緣保護層
12、15、26‧‧‧銲球
13、24、34‧‧‧凸塊底下金屬層
14、25‧‧‧晶片
20、30‧‧‧承載板
21、31‧‧‧增層結構
21a、31a‧‧‧第一底面
21b、31b‧‧‧第一頂面
211、311‧‧‧介電層
212、312‧‧‧導電盲孔
213、313‧‧‧線路層
214‧‧‧電性連接墊
25a、35a‧‧‧主動面
25b、35b‧‧‧被動面
27、37‧‧‧底膠
28、38‧‧‧封裝膠體
28a、38a‧‧‧第二底面
28b、38b‧‧‧第二頂面
314‧‧‧第一電性連接墊
321‧‧‧第一貫穿孔
35‧‧‧半導體元件
36‧‧‧第一導電元件
39‧‧‧強化層
391‧‧‧開孔
392‧‧‧第二貫穿孔
40‧‧‧絕緣層
41‧‧‧黏著層
42‧‧‧第二電性連接墊
43‧‧‧第二導電元件
44‧‧‧蝕刻終止層
第1圖係繪示習知技術之一半導體封裝件之剖視示意圖；第2A圖至第2E圖係繪示習知技術之另一半導體封裝件及其製法之剖視示意圖；第3A圖至第3I圖係繪示本發明之半導體封裝件及其 製法之第一實施例之剖視示意圖；第4A圖至第4I圖係繪示本發明之半導體封裝件及其製法之第二實施例之剖視示意圖；以及第5A圖至第5H圖係繪示本發明之半導體封裝件及其製法之第三實施例之剖視示意圖，其中，第5D'圖為第5D圖之另一態樣。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。
同時，本說明書中所引用之如「上」、「一」、「第一」、「第二」、「表面」、「底面」、「頂面」、「主動面」或「被動面」等用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第3A圖至第3I圖係繪示本發明之半導體封裝件3a及其製法之第一實施例之剖視示意圖。
如第3A圖所示，先提供一承載板30與一增層結構31，該承載板30係具有相對之第一表面30a與第二表面30b，該增層結構31係具有相對之第一底面31a與第一頂面31b、至少一介電層311、複數形成於該介電層311中之導電盲孔312、及至少一形成於該介電層311上並電性連接該些導電盲孔312之線路層313，且該線路層313係具有複數第一電性連接墊314。
同時，可分別形成第一絕緣保護層32與第二絕緣保護層33於該增層結構31之第一底面31a及第一頂面31b上，且該第二絕緣保護層33外露出該增層結構31之第一電性連接墊314。
接著，以該第二表面30b將該承載板30設置於該第一絕緣保護層32上，且形成凸塊底下金屬層34於該些第一電性連接墊314上。
如第3B圖所示，設置至少一半導體元件35(如晶片)於該第二絕緣保護層33上，且該半導體元件35係電性連接該增層結構31。在其他實施例中，若未形成有該第二絕緣保護層33，則可直接設置該半導體元件35於該增層結構31之第一頂面31b上。
詳言之，該半導體元件35可具有相對之主動面35a與被動面35b、及複數形成於該主動面35a之銲墊351。同時，可形成複數第一導電元件36(如銲球)於該些銲墊351與該凸塊底下金屬層34之間，以透過該些第一導電元件36與該凸塊底下金屬層34電性連接該半導體元件35至該增層 結構31之第一電性連接墊314。
接著，形成底膠37於該半導體元件35之主動面35a與該第二絕緣保護層33之間，以包覆該凸塊底下金屬層34與該些第一導電元件36。在本實施例中，係將二底膠37分別形成於二半導體元件35與該第二絕緣保護層33之間，且該二底膠37之間具有間隙(間距)。但在其他實施例中，亦可將一底膠37同時形成於至少二半導體元件35與該第二絕緣保護層33之間，或者不形成該底膠37於該半導體元件35與該第二絕緣保護層33之間。
如第3C圖所示，形成一具有相對之第二底面38a與第二頂面38b之封裝膠體38於該第二絕緣保護層33上，以包覆該半導體元件35及該底膠37。在其他實施例中，若未形成有該第二絕緣保護層33，則可直接形成該封裝膠體38於該增層結構31之第一頂面31b上，且該封裝膠體38之第二底面38a面向該增層結構31之第一頂面31b。
如第3D圖所示，藉由研磨(如機械研磨)等方式，自該第二頂面38b薄化該封裝膠體38之厚度(高度)至接近該半導體元件35之被動面35b。在其他實施例中，亦可薄化該封裝膠體38之厚度至該半導體元件35之被動面35b以外露出該被動面35b。
如第3E圖所示，形成強化層39於該封裝膠體38之第二頂面38b上。該強化層39之材質可為半導體材料(如矽)，但不以此為限。
在本實施例中，亦可形成絕緣層40於該強化層39上； 或者，形成黏著層41於該封裝膠體38之第二頂面38b與該強化層39之間。
如第3F圖所示，藉由研磨等方式，自該第一表面30a薄化該承載板30之厚度。
如第3G圖所示，藉由蝕刻等方式，移除該承載板30之剩餘(未研磨)部分以外露出該第一絕緣保護層32。該蝕刻方式可為化學蝕刻、濕式蝕刻(wet etching)或反應式離子蝕刻(Reactive-Ion Etching,RIE)等方式，但不以此為限。
如第3H圖所示，形成複數第一貫穿孔321於該第一絕緣保護層32中以分別外露出該些導電盲孔312。
如第3I圖所示，形成複數第二電性連接墊42於該第一絕緣保護層32上至該些第一貫穿孔321內以分別電性連接該些導電盲孔312，再形成複數第二導電元件43(如銲球)於該些第二電性連接墊42上。藉此，形成一半導體封裝件3a。
第4A圖至第4I圖係繪示本發明之半導體封裝件3b及其製法之第二實施例之剖視示意圖。第4A圖至第4I圖之半導體封裝件3b之製法係與上述第3A圖至第3I圖之半導體封裝件3a之製法大致相同，故相同之處不再重覆敘述，其主要差異如下：在第4A圖中，未先形成第3A圖之凸塊底下金屬層34於該些第一電性連接墊314上。
在第4B圖中，形成該強化層39於該第二絕緣保護層33上；或者，在未形成有該第二絕緣保護層33時，直接 形成該強化層39於該增層結構31之第一頂面31b上。同時，該強化層39可具有複數開孔391以分別外露出該些第一電性連接墊314。該強化層39之材質可為彈性材料或緩衝材料，如聚苯噁唑(Polybenzoxazole,PBO)等，且該強化層39之厚度可為數十微米，但不以此為限。
在第4C圖中，形成該凸塊底下金屬層34於該強化層39上至該些開孔391內以分別電性連接該些第一電性連接墊314上。
在第4D圖中，將一底膠37同時形成於至少二半導體元件35之主動面35a與該第二絕緣保護層33之間。
在第4E圖中，形成該封裝膠體38於該強化層39上以包覆該半導體元件35及該底膠37，使得該強化層39位於該第二絕緣保護層33與該封裝膠體38(底膠37)之間。在其他實施例中，若未形成有該第二絕緣保護層33，則該強化層39可位於該增層結構31與該封裝膠體38(底膠37)之間。
在第4F圖中，可薄化該封裝膠體38之厚度至該半導體元件35之被動面35b以外露出該被動面35b，藉此加強該半導體元件35之散熱效果。
第5A圖至第5H圖係繪示本發明之半導體封裝件3c及其製法之第三實施例之剖視示意圖，其中，第5D'圖為第5D圖之另一態樣。第5A圖至第5H圖之半導體封裝件3c之製法係與上述第3A圖至第3I圖之半導體封裝件3a之製法大致相同，故相同之處不再重覆敘述，其主要差異 如下：在第5B圖中，可不必形成該底膠37於該半導體元件35與該第二絕緣保護層33之間。
在第5C圖中，可直接形成該封裝膠體38於該半導體元件35之主動面35a與該第二絕緣保護層33之間，以包覆該凸塊底下金屬層34與第一導電元件36。
在第5D圖與第5E圖中，在薄化該封裝膠體38之厚度後，利用該承載板30之剩餘部分作為該強化層39，使得該強化層39位於該增層結構31之第一底面31a上。而且，該強化層39(承載板30)之材質可為半導體材料(如矽)，且該強化層39之厚度可為5至20微米，但不以此為限。
詳言之，形成該強化層39之製程包括：形成第一絕緣保護層32於該增層結構31之第一底面31a上，並設置一具有相對之第一表面30a與第二表面30b之承載板30於該第一絕緣保護層32上(見第5A圖)；在薄化該封裝膠體38之厚度後，自該第一表面30a薄化該承載板之厚度，以利用該承載板30之剩餘部分作為該強化層39(見第5D圖與第5E圖)。
在第5D'圖中，在第5D圖進行薄化該承載板30之厚度前，先以離子佈植法(ion implantation)形成一蝕刻終止層44於該承載板30之預定深度內，並依據該蝕刻終止層44且藉由蝕刻方式薄化該承載板30至預定或精準的厚度。
在第5F圖中，形成複數第二貫穿孔392於該強化層 39至該第一絕緣保護層32中，且該些第二貫穿孔392分別外露出該增層結構31之複數導電盲孔312。
在第5G圖中，形成絕緣層40於該強化層39之第一表面30a與該些第二貫穿孔392之壁面上。
在第5H圖中，形成複數第二電性連接墊42於該絕緣層40之第一表面30a上至該些第二貫穿孔392內，以使該些第二電性連接墊42分別電性連接該些導電盲孔312，且該絕緣層40可避免相鄰之第二電性連接墊42互相電性連接而造成短路或電性訊號干擾。
本發明復提供一種半導體封裝件3a，如第3I圖所示。該半導體封裝件3a主要包括增層結構31、至少一半導體元件35(如晶片)、封裝膠體38以及強化層39。
該增層結構31係具有相對之第一底面31a與第一頂面31b、至少一介電層311、複數形成於該介電層311中之導電盲孔312、及至少一形成於該介電層311上並電性連接該些導電盲孔312之線路層313，且該線路層313係具有複數第一電性連接墊314。
該半導體元件35係設置於該增層結構31之第一頂面31b(或第二絕緣保護層33)上，且該半導體元件35可具有相對之主動面35a與被動面35b、及複數形成於該主動面35a之銲墊351。
該封裝膠體38係形成於該增層結構31之第一頂面31b上以包覆該半導體元件35，且該封裝膠體38可具有相對之第二底面38a與第二頂面38b，該第二底面38a係面向該 增層結構31之第一頂面31b。
該強化層39係形成於該封裝膠體38之第二頂面38b上，且該強化層39之材質可為半導體材料(如矽)，但不以此為限。
該半導體封裝件3a可包括第一絕緣保護層32，該第一絕緣保護層32係形成於該增層結構31之第一底面31a上，並具有複數第一貫穿孔321以分別外露出該些導電盲孔312。
該半導體封裝件3a可包括複數第二電性連接墊42，係形成於該第一絕緣保護層32上至該些第一貫穿孔321內以分別電性連接該些導電盲孔312。
該半導體封裝件3a可包括絕緣層40或黏著層41，該絕緣層40係形成於該強化層39上，該黏著層41係形成於該封裝膠體38之第二頂面38b與該強化層39之間。
該半導體封裝件3a可包括凸塊底下金屬層34與複數第一導電元件36(如銲球)，該凸塊底下金屬層34係形成於該些第一電性連接墊314上，該些第一導電元件36係形成於該些銲墊351與該凸塊底下金屬層34之間，以透過該些第一導電元件36與該凸塊底下金屬層34電性連接該半導體元件35至該增層結構31之第一電性連接墊314。
該半導體封裝件3a可包括底膠37，係形成於該半導體元件35之主動面35a上以包覆該凸塊底下金屬層34與該些第一導電元件36，且該封裝膠體38包覆該底膠37。
在本實施例中，係將二底膠37分別形成於二半導體元 件35與該第二絕緣保護層33之間，且該二底膠37之間具有間隙(間距)。但在其他實施例中，亦可將一底膠37同時形成於至少二半導體元件35與該第二絕緣保護層33之間，或者不形成該底膠37於該半導體元件35與該第二絕緣保護層33之間。
該半導體封裝件3c可包括第二絕緣保護層33，係形成於該增層結構31之第一頂面31b上，並外露出該些第一電性連接墊314。
該半導體封裝件3c可包括複數第二導電元件43(如銲球)，係形成於該些第二電性連接墊42上。
本發明又提供一種半導體封裝件3b，如第4I圖所示。第4I圖之半導體封裝件3b係與上述第3I圖之半導體封裝件3a大致相同，故相同之處不再重覆敘述，其主要差異如下：在第4I圖中，係將該強化層39形成於該第二絕緣保護層33與該封裝膠體38(底膠37)之間。或者，在未形成有該第二絕緣保護層33時，將該強化層39形成於增層結構31之第一頂面31b與該封裝膠體38(底膠37)之間。
同時，該強化層39可具有複數開孔391以分別外露出該些第一電性連接墊314，且該強化層39之材質可為彈性材料或緩衝材料，如聚苯噁唑(PBO)等，但不以此為限。
在本實施例中，該底膠37可同時形成於至少二半導體元件35與該第二絕緣保護層33之間。
本發明另提供一種半導體封裝件3c，如第5H圖所示。 第5H圖之半導體封裝件3c係與上述第3I圖之半導體封裝件3a大致相同，故相同之處不再重覆敘述，其主要差異如下：在第5H圖中，該強化層39是形成於該增層結構31之第一底面31a上，且該強化層39之材質可為半導體材料(如矽)。
該半導體封裝件3c可包括第一絕緣保護層32與複數第二貫穿孔392，該第一絕緣保護層32係形成於該增層結構31之第一底面31a與該強化層39之間，該些第二貫穿孔392係形成於該強化層39至該第一絕緣保護層32中以分別外露出該增層結構31之複數導電盲孔312。
該半導體封裝件3c可包括絕緣層40，係形成於該強化層39與該些第二貫穿孔392之壁面上。
該半導體封裝件3c可包括複數第二電性連接墊42，係形成於該絕緣層40上至該些第二貫穿孔392內以分別電性連接該些導電盲孔312，且該絕緣層40可避免相鄰之第二電性連接墊42互相電性連接而造成短路或電性訊號干擾。
在本實施例中，可不必形成該底膠37於該半導體元件35與該第二絕緣保護層33之間。
由上可知，本發明之半導體封裝件及其製法中，主要係形成強化層於該封裝膠體之第二頂面上、該增層結構與該封裝膠體之間、或該增層結構之第一底面上。
因此，當該封裝膠體(或底膠)與該半導體元件之間的 熱膨脹係數之差異較大，需對該封裝膠體之厚度進行薄化時，該強化層可緩衝該封裝膠體或底膠之拉力，並降低該封裝膠體產生翹曲之狀況，且該強化層能減少該半導體元件產生裂痕或破裂之情形，藉以強化該半導體封裝件整體結構之信賴性。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如申請專利範圍所列。
3a‧‧‧半導體封裝件
31‧‧‧增層結構
31a‧‧‧第一底面
31b‧‧‧第一頂面
311‧‧‧介電層
312‧‧‧導電盲孔
313‧‧‧線路層
314‧‧‧第一電性連接墊
32‧‧‧第一絕緣保護層
321‧‧‧第一貫穿孔
33‧‧‧第二絕緣保護層
34‧‧‧凸塊底下金屬層
35‧‧‧半導體元件
35a‧‧‧主動面
35b‧‧‧被動面
351‧‧‧銲墊
36‧‧‧第一導電元件
37‧‧‧底膠
38‧‧‧封裝膠體
38a‧‧‧第二底面
38b‧‧‧第二頂面
39‧‧‧強化層
40‧‧‧絕緣層
41‧‧‧黏著層
42‧‧‧第二電性連接墊
43‧‧‧第二導電元件

Claims (36)

  1. 一種半導體封裝件，其包括：增層結構，係具有相對之第一底面與第一頂面；至少一半導體元件，係設置於該增層結構之第一頂面上，且該半導體元件係電性連接該增層結構；封裝膠體，係形成於該增層結構之第一頂面上以包覆該半導體元件，該封裝膠體係具有相對之第二底面與第二頂面，且該第二底面係面向該增層結構之第一頂面；強化層，係形成於該封裝膠體之第二頂面上、或該增層結構與該封裝膠體之間；以及凸塊底下金屬層，係形成於該增層結構之複數第一電性連接墊上。
  2. 一種半導體封裝件，其包括：增層結構，係具有相對之第一底面與第一頂面；至少一半導體元件，係設置於該增層結構之第一頂面上，且該半導體元件係電性連接該增層結構；封裝膠體，係形成於該增層結構之第一頂面上以包覆該半導體元件，該封裝膠體係具有相對之第二底面與第二頂面，且該第二底面係面向該增層結構之第一頂面；強化層，係形成於該增層結構之第一底面上；以及凸塊底下金屬層，係形成於該增層結構之複數第 一電性連接墊上。
  3. 如申請專利範圍第1項或第2項所述之半導體封裝件，其中，該增層結構係具有至少一介電層、複數形成於該介電層中之導電盲孔、及至少一形成於該介電層上並電性連接該些導電盲孔之線路層，且該線路層係具有複數第一電性連接墊。
  4. 如申請專利範圍第1項所述之半導體封裝件，其中，當該強化層是形成於該封裝膠體之第二頂面上、或該增層結構與該封裝膠體之間時，該半導體封裝件復包括第一絕緣保護層，該第一絕緣保護層係形成於該增層結構之第一底面上，並具有複數第一貫穿孔以分別外露出該增層結構之複數導電盲孔。
  5. 如申請專利範圍第4項所述之半導體封裝件，復包括複數第二電性連接墊，係形成於該第一絕緣保護層上至該些第一貫穿孔內以分別電性連接該些導電盲孔。
  6. 如申請專利範圍第1項所述之半導體封裝件，其中，當該強化層是形成於該封裝膠體之第二頂面上時，該半導體封裝件復包括形成於該強化層上之絕緣層。
  7. 如申請專利範圍第6項所述之半導體封裝件，復包括黏著層，係形成於該封裝膠體與該強化層之間。
  8. 如申請專利範圍第1項所述之半導體封裝件，其中，當該強化層是形成於該增層結構與該封裝膠體之間時，該強化層具有複數開孔以分別外露出該增層結構之複數第一電性連接墊。
  9. 如申請專利範圍第2項所述之半導體封裝件，其中，該半導體封裝件復包括第一絕緣保護層與複數第二貫穿孔，該第一絕緣保護層係形成於該增層結構與該強化層之間，該些第二貫穿孔係形成於該強化層至該第一絕緣保護層中以分別外露出該增層結構之複數導電盲孔。
  10. 如申請專利範圍第9項所述之半導體封裝件，復包括絕緣層，係形成於該強化層與該些第二貫穿孔之壁面上。
  11. 如申請專利範圍第10項所述之半導體封裝件，復包括複數第二電性連接墊，係形成於該絕緣層上至該些第二貫穿孔內以分別電性連接該些導電盲孔。
  12. 如申請專利範圍第1項或第2項所述之半導體封裝件，復包括第二絕緣保護層，係形成於該增層結構之第一頂面上，並外露出該增層結構之複數第一電性連接墊。
  13. 如申請專利範圍第1項或第2項所述之半導體封裝件，復包括複數導電元件，係形成於該半導體元件與該凸塊底下金屬層之間。
  14. 如申請專利範圍第13項所述之半導體封裝件，復包括底膠，係形成於該半導體元件之主動面上以包覆該凸塊底下金屬層與該些導電元件。
  15. 如申請專利範圍第1項或第2項所述之半導體封裝件，其中，該強化層之材質係為彈性材料、緩衝材料 或半導體材料。
  16. 如申請專利範圍第1項所述之半導體封裝件，其中，當該強化層是形成於該封裝膠體之第二頂面時，該強化層之材質係為矽。
  17. 如申請專利範圍第1項所述之半導體封裝件，其中，當該強化層是形成於該增層結構與該封裝膠體之間時，該強化層之材質係為聚苯噁唑。
  18. 一種半導體封裝件之製法，其包括：提供一具有相對之第一底面與第一頂面之增層結構；設置至少一半導體元件於該增層結構之第一頂面上，且該半導體元件係電性連接該增層結構；形成一具有相對之第二底面與第二頂面之封裝膠體於該增層結構之第一頂面上以包覆該半導體元件，且該第二底面係面向該增層結構之第一頂面；自該第二頂面薄化該封裝膠體之厚度；以及形成強化層於該封裝膠體之第二頂面上。
  19. 一種半導體封裝件之製法，其包括：提供一具有相對之第一底面與第一頂面之增層結構；形成強化層於該增層結構之第一頂面上；設置至少一半導體元件於該強化層上，且該半導體元件係電性連接至該增層結構；形成一具有相對之第二底面與第二頂面之封裝膠 體於該強化層上以包覆該半導體元件，且該第二底面係面向該強化層；以及自該第二頂面薄化該封裝膠體之厚度。
  20. 一種半導體封裝件之製法，其包括：提供一具有相對之第一底面與第一頂面之增層結構；設置至少一半導體元件於該增層結構之第一頂面上，且該半導體元件係電性連接該增層結構；形成一具有相對之第二底面與第二頂面之封裝膠體於該增層結構之第一頂面上以包覆該半導體元件，且該第二底面係面向該增層結構之第一頂面；自該第二頂面薄化該封裝膠體之厚度；形成強化層於該增層結構之第一底面上；以及形成凸塊底下金屬層於該增層結構之複數第一電性連接墊上。
  21. 如申請專利範圍第18項、第19項或第20項所述之半導體封裝件之製法，其中，該增層結構係具有至少一介電層、複數形成於該介電層中之導電盲孔、及至少一形成於該介電層上並電性連接該些導電盲孔之線路層，且該線路層係具有複數第一電性連接墊。
  22. 如申請專利範圍第18項或第19項所述之半導體封裝件之製法，復包括：形成第一絕緣保護層於該增層結構之第一底面上；以及 設置一具有相對之第一表面與第二表面之承載板於該第一絕緣保護層上。
  23. 如申請專利範圍第22項所述之半導體封裝件之製法，復包括：在薄化該封裝膠體之厚度後，自該第一表面薄化該承載板之厚度；以及藉由蝕刻方式移除該承載板之剩餘部分以外露出該第一絕緣保護層。
  24. 如申請專利範圍第23項所述之半導體封裝件之製法，復包括：形成複數第一貫穿孔於該第一絕緣保護層中以分別外露出該增層結構之複數導電盲孔；以及形成複數第二電性連接墊於該第一絕緣保護層上至該些第一貫穿孔內以分別電性連接該些導電盲孔。
  25. 如申請專利範圍第19項所述之半導體封裝件之製法，復包括形成絕緣層於該強化層上。
  26. 如申請專利範圍第25項所述之半導體封裝件之製法，復包括形成黏著層於該封裝膠體與該強化層之間。
  27. 如申請專利範圍第19項所述之半導體封裝件之製法，其中，該強化層具有複數開孔以分別外露出該增層結構之複數第一電性連接墊。
  28. 如申請專利範圍第20項所述之半導體封裝件之製法，其中，形成該強化層之製程包括：形成第一絕緣保護層於該增層結構之第一底面 上；設置一具有相對之第一表面與第二表面之承載板於該第一絕緣保護層上；以及在薄化該封裝膠體之厚度後，自該第一表面薄化該承載板之厚度，以利用該承載板之剩餘部分作為該強化層。
  29. 如申請專利範圍第28項所述之半導體封裝件之製法，復包括在薄化該承載板之厚度前，先形成一蝕刻終止層於該承載板之預定深度內，以依據該蝕刻終止層薄化該承載板之厚度。
  30. 如申請專利範圍第29項所述之半導體封裝件之製法，復包括形成複數第二貫穿孔於該強化層至該第一絕緣保護層中以分別外露出該增層結構之複數導電盲孔。
  31. 如申請專利範圍第30項所述之半導體封裝件之製法，復包括形成絕緣層於該強化層與該些第二貫穿孔之壁面上。
  32. 如申請專利範圍第31項所述之半導體封裝件之製法，復包括形成複數第二電性連接墊於該絕緣層上至該些第二貫穿孔內以分別電性連接該些導電盲孔。
  33. 如申請專利範圍第18項、第19項或第20項所述之半導體封裝件之製法，復包括形成第二絕緣保護層於該增層結構之第一頂面上，該第二絕緣保護層並外露出該增層結構之複數第一電性連接墊。
  34. 如申請專利範圍第18項或第19項所述之半導體封裝件之製法，復包括：形成凸塊底下金屬層於該增層結構之複數第一電性連接墊上；以及形成複數導電元件於該半導體元件與該凸塊底下金屬層之間。
  35. 如申請專利範圍第34項所述之半導體封裝件之製法，復包括形成底膠於該半導體元件之主動面上以包覆該凸塊底下金屬層與該些導電元件。
  36. 如申請專利範圍第18項、第19項或第20項所述之半導體封裝件之製法，其中，該強化層之材質係為彈性材料、緩衝材料或半導體材料。
TW103139871A 2014-11-18 2014-11-18 半導體封裝件及其製法 TWI595613B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW103139871A TWI595613B (zh) 2014-11-18 2014-11-18 半導體封裝件及其製法
CN201410730067.0A CN105590915A (zh) 2014-11-18 2014-12-04 半导体封装件及其制法
US14/824,570 US9786610B2 (en) 2014-11-18 2015-08-12 Semiconductor package and fabrication method thereof
US15/698,136 US10340228B2 (en) 2014-11-18 2017-09-07 Fabrication method of semiconductor package
US16/360,511 US10811367B2 (en) 2014-11-18 2019-03-21 Fabrication method of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103139871A TWI595613B (zh) 2014-11-18 2014-11-18 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201620093A TW201620093A (zh) 2016-06-01
TWI595613B true TWI595613B (zh) 2017-08-11

Family

ID=55930376

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139871A TWI595613B (zh) 2014-11-18 2014-11-18 半導體封裝件及其製法

Country Status (3)

Country Link
US (3) US9786610B2 (zh)
CN (1) CN105590915A (zh)
TW (1) TWI595613B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080965A (ko) * 2014-12-30 2016-07-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10236208B2 (en) * 2016-06-16 2019-03-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN108022896A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN108022897A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法
US10290590B2 (en) * 2016-11-29 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked semiconductor device and method of manufacturing the same
TWI636533B (zh) 2017-09-15 2018-09-21 Industrial Technology Research Institute 半導體封裝結構
KR102597994B1 (ko) * 2018-12-06 2023-11-06 삼성전자주식회사 배선 구조체 및 이의 형성 방법
TWI712135B (zh) * 2019-09-16 2020-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR102615198B1 (ko) * 2019-10-15 2023-12-18 삼성전자주식회사 반도체 패키지
CN115136300A (zh) * 2020-03-16 2022-09-30 华为技术有限公司 电子设备、芯片封装结构及其制作方法
TWI753468B (zh) * 2020-06-24 2022-01-21 欣興電子股份有限公司 具散熱結構之基板結構及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200943508A (en) * 2008-04-11 2009-10-16 Phoenix Prec Technology Corp Multilayer package substrate and method for fabricating the same
US20110304016A1 (en) * 2010-06-09 2011-12-15 Shinko Electric Industries Co., Ltd. Wiring board, method of manufacturing the same, and semiconductor device
TW201407726A (zh) * 2012-08-15 2014-02-16 Unimicron Technology Corp 無核心封裝基板及其製法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135162A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
JP5481249B2 (ja) * 2010-03-26 2014-04-23 富士通株式会社 半導体装置及びその製造方法
JP5479233B2 (ja) * 2010-06-04 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
TWI426584B (zh) * 2010-12-22 2014-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US8685850B2 (en) * 2011-06-13 2014-04-01 Stmicroelectronics, Inc. System and method of plating conductive gate contacts on metal gates for self-aligned contact interconnections
TWI575684B (zh) * 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
US8748232B2 (en) * 2012-01-03 2014-06-10 Maxim Integrated Products, Inc. Semiconductor device having a through-substrate via
US9385091B2 (en) * 2013-03-08 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure and method for controlling warpage of chip mounted on substrate
US20150287697A1 (en) * 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9406650B2 (en) * 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US9704769B2 (en) * 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200943508A (en) * 2008-04-11 2009-10-16 Phoenix Prec Technology Corp Multilayer package substrate and method for fabricating the same
US20110304016A1 (en) * 2010-06-09 2011-12-15 Shinko Electric Industries Co., Ltd. Wiring board, method of manufacturing the same, and semiconductor device
TW201407726A (zh) * 2012-08-15 2014-02-16 Unimicron Technology Corp 無核心封裝基板及其製法

Also Published As

Publication number Publication date
US10340228B2 (en) 2019-07-02
US20190287928A1 (en) 2019-09-19
TW201620093A (zh) 2016-06-01
US20160141255A1 (en) 2016-05-19
US20180068959A1 (en) 2018-03-08
US9786610B2 (en) 2017-10-10
US10811367B2 (en) 2020-10-20
CN105590915A (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
TWI595613B (zh) 半導體封裝件及其製法
TWI616957B (zh) 晶圓級封裝及其製作方法
US9437583B1 (en) Package-on-package assembly and method for manufacturing the same
TWI496270B (zh) 半導體封裝件及其製法
US9520304B2 (en) Semiconductor package and fabrication method thereof
US9761540B2 (en) Wafer level package and fabrication method thereof
US9502360B2 (en) Stress compensation layer for 3D packaging
TWI662667B (zh) 封裝結構及其製造方法
TWI536468B (zh) 封裝件之製法
TWI614848B (zh) 電子封裝結構及其製法
TWI492350B (zh) 半導體封裝件及其製法
TW201926588A (zh) 電子封裝件及其製法
TWI581387B (zh) 封裝結構及其製法
US10319611B2 (en) Semiconductor device package with warpage prevention
US20140070424A1 (en) Semiconductor package, method of fabricating the semiconductor package, and interposer structure of the semiconductor package
TWI557853B (zh) 半導體封裝件及其製法
TWI600133B (zh) 半導體元件及其製作方法
US9754898B2 (en) Semiconductor package and fabrication method thereof
TW201701429A (zh) 晶圓級封裝及其製作方法
TWI497616B (zh) 半導體封裝件之製法
TWI738923B (zh) 半導體結構及其製作方法
KR20230067324A (ko) 반도체 장치 및 반도체 패키지
TWI546920B (zh) 半導體裝置及其製法
KR101573311B1 (ko) 반도체 장치 및 이의 제조 방법
TWI574356B (zh) 半導體封裝件之製法