TWI753468B - 具散熱結構之基板結構及其製造方法 - Google Patents

具散熱結構之基板結構及其製造方法 Download PDF

Info

Publication number
TWI753468B
TWI753468B TW109121515A TW109121515A TWI753468B TW I753468 B TWI753468 B TW I753468B TW 109121515 A TW109121515 A TW 109121515A TW 109121515 A TW109121515 A TW 109121515A TW I753468 B TWI753468 B TW I753468B
Authority
TW
Taiwan
Prior art keywords
heat dissipation
layer
build
circuit
thin
Prior art date
Application number
TW109121515A
Other languages
English (en)
Other versions
TW202202033A (zh
Inventor
柯正達
曾子章
楊凱銘
林溥如
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW109121515A priority Critical patent/TWI753468B/zh
Priority to CN202010700312.9A priority patent/CN113838832A/zh
Publication of TW202202033A publication Critical patent/TW202202033A/zh
Application granted granted Critical
Publication of TWI753468B publication Critical patent/TWI753468B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明關於一種具散熱結構之基板結構及其製造方法，於一強化結構層的頂部依序形成一粗線路增層結構及一細線路增層結構。於強化結構層的底部形成一外接線路層及一保護層。於強化結構層、粗線路增層結構和細線路增層結構內形成一散熱結構，且散熱結構的多個散熱部分別外露於強化結構層的底部及細線路增層結構的表面。由於細線路增層結構呈平坦狀可直接與至少一晶片電性連接，並且透過散熱結構將晶片產生的熱能，經由細線路增層結構及粗線路增層結構從外露於強化結構層的底部的散熱部進行散熱，藉此達到提升散熱效果及使用效能的目的。

Description

具散熱結構之基板結構及其製造方法
本發明係關於一種基板結構，尤指一種具散熱結構之基板結構及其製造方法。
隨著電子產業的快速發展，許多應用於不同領域如物聯網(Internet of Things,IoT)、5G行動通訊(5th generation mobile networks,5th generation wireless systems,5G)、生物科技、人工智慧晶片(Artificial intelligence chip,AI晶片)等相關電子產品快速發展。透過應用這些電子產品可以串聯相關服務網絡，以提升民眾的生活品質以及便利性。
這些電子產品內包括多個電子零組件、處理器等，透過這些電子零組件及/或處理器的相互運作，使電子產品提供一個或多個功能。因此，在組裝電子產品上，先將電子零組件、處理器設置在對應的一基板結構上。然後依照需求將該基板結構設置到一大型載板上，並且使得基板結構上的電子零組件或處理器彼此電性連接，以完成電子產品的組裝。
對於電子產品而言，在運作的過程中會產生大量熱能，這些熱能大多由電子零組件、處理器所產生的。熱能包含來自電子零組件的內部或處理器的內部，基板結構中的線路，以及電子零組件與基板結構之間用於電性連 接的接點處，或處理器與基板結構之間用於電性連接的接點處。其中，尤以電子零組件與基板結構之間用於電性連接的接點處，或處理器與基板結構之間用於電性連接的接點處，特別容易累積大量熱能導致溫度升高。主要的原因是因為這些接點的尺寸過小，導致因為能量累積所產生的熱能無法有效散熱。如此一來將使得電子零組件之間、處理器之間因為溫度過高而容易故障。因此，如何提升散熱效果，成為亟需改善的問題。
有鑑於上述現有技術所存在的散熱問題，本發明的目的係提供一種具散熱結構之基板結構及其製造方法。透過在基板結構上形成有連通基板結構的一散熱結構。使電子零組件與基板結構之間用於電性連接的接點處，或處理器與基板結構之間用於電性連接的接點處所產生的熱能，或者基板結構內的熱能，可以經由散熱結構快速導出基板結構。藉此達到提升散熱效果及使用效能的目的。
為了達成上述目的所採取的一技術手段，係令上述具散熱結構之基板結構包括如下結構。
一強化結構層，具有相對的一頂部及一底部。
一粗線路增層結構，形成在該強化結構層的頂部上。
一細線路增層結構，形成在該粗線路增層結構上，並且與該粗線路增層結構電性連接，該細線路增層結構的表面呈平坦狀且具有外露的多個連接墊。
一散熱結構，形成在該強化結構層、該粗線路增層結構以及該細線路增層結構內，該散熱結構的多個散熱部分別外露於該強化結構層的底部及該細線路增層結構之表面。
一外接線路層，形成在該強化結構層的底部，並且與該粗線路增層結構電性連接，該外接線路層具有一連接面。
一保護層，形成在該外接線路層及該強化結構層的底部上，該保護層具有多個開口使該外接線路層的部分連接面外露於該保護層。
於本發明的一實施例中，其中進一步包括多個表面處理層，分別形成在該細線路增層結構中外露的連接墊上，該散熱結構中外露的散熱部上，以及該外接線路層中外露的連接面上。
於本發明的一實施例中，該細線路增層結構包括一層或多層的細線路層。
於本發明的一實施例中，該粗線路增層結構中的多個粗線路的線寬係為大於10微米。
於本發明的一實施例中，該細線路增層結構中的多個細線路的線寬係為小於或等於10微米。
於本發明的一實施例中，具散熱結構之基板結構的細線路增層結構上進一步電性連接至少一晶片，該晶片設置在該細線路增層結構上，且該晶片的多個接點分別與該細線路增層結構中部分所對應的連接墊電性連接。
於本發明的一實施例中，該粗線路增層結構的一介電層的厚度大於該細線路增層結構的一介電層的厚度。
於本發明的一實施例中，該細線路增層結構中的多個細線路以及該粗線路結構中的多個粗線路，與該散熱結構相互未連接。
為了達成上述目的所採取的另一技術手段，係令前述具散熱結構之基板結構的製造方法，包括多個步驟。第一個步驟是於一承載板上形成一細線路增層結構，該細線路增層結構包含一散熱結構的一第一散熱線路。
第二個步驟是於該細線路增層結構上形成一粗線路增層結構，且與該細線路增層結構電性連接，該粗線路增層結構包含該散熱結構的一第二散熱線路，且與該第一散熱線路連接。
第三個步驟是於該粗線路增層結構上形成一強化結構層，於該強化結構層上形成該散熱結構的一第三散熱線路以及一外接線路層，該第三散熱線路與該第二散熱線路連接，且該第三散熱線路具有多個散熱部且外露於該強化結構層，該外接線路層與該粗線路增層結構電性連接。
第四個步驟是移除該承載板，使該散熱結構的第一散熱線路的多個散熱部外露該細線路增層結構，以及該細線路增層結構的多個連接墊外露。
在本發明的具散熱結構之基板結構的製造方法的一實施例中，於移除該承載板之前，於該強化結構層及該外接線路層上設有一保護層，該保護層具有多個開口使該外接線路層部分外露於該保護層。
在本發明的具散熱結構之基板結構的製造方法的一實施例中，於該細線路增層結構中外露的連接墊上，該散熱結構中外露的散熱部上，以及該外接線路層中外露的部分上設有一表面處理層。
在本發明的具散熱結構之基板結構的製造方法所描述的一實施例中，於該細線路增層結構上設置至少一晶片，該晶片具有多個接點，且分別與該細線路增層結構中部分所對應的連接墊電性連接。
根據上述內容，由於在該基板結構上形成有該散熱結構。可將該細線路增層結構與對應的晶片電性連接所產生的熱能，以及該基板結構內所產生的熱能，經由該散熱結構引導至該基板結構的底部向外進行散熱，以有效達到進行散熱。此外，由於該細線路增層結構呈平坦狀，所以外露的連接墊可 以直接與對應的晶片電性連接，而不需要其它平坦化的製程，可有效達到準確連接。根據上述內容，本發明可以達到提升散熱效果及使用效能的目的。
10:細線路增層結構
11:連接墊
12:第一介電層
121:第一盲孔
13:細線路
14:第二介電層
141:第二盲孔
20:粗線路增層結構
21:粗線路
22:粗線路介電層
221:第三盲孔
30:強化結構層
31:頂部
32:底部
33:連接線路段
34:第四盲孔
40:散熱結構
41:第一散熱線路
411:散熱部
412:第一散熱連接段
42:第二散熱線路
421:第二散熱連接段
43:第三散熱線路
431:散熱部
432:第三散熱連接段
51:外接線路層
511:連接面
52:保護層
521:開口
53:表面處理層
60:晶片
61:接點
62:電性連接層
S71、S72、S73、S74:步驟
80:承載板
81:接合層
圖1係本發明的一實施例的具散熱結構之基板結構的示意圖。
圖2係本發明的一實施例的製造方法的流程圖。
圖3係本發明的製作細線路增層結構的第一示意圖。
圖4係本發明的製作細線路增層結構的第二示意圖。
圖5係本發明的製作細線路增層結構的第三示意圖。
圖6係本發明的製作粗線路增層結構的示意圖。
圖7係本發明的製作強化結構層、外接線路層的示意圖。
圖8係本發明的製作保護層的示意圖。
圖9係本發明的製作表面處理層的示意圖。
關於本發明所示的圖式均為基板結構的局部剖面示意圖，圖式中所呈現的相關結構的數量、尺寸大小、連接方式僅供參考說明，並非在於限制本發明的基板結構的具體結構。此外，本發明中所描述到的方向關係是依據相關結構之間的位置關係或圖式中所表示的方向進行說明，並非是限制。並且，本發明中所提到的第一、第二或第三僅是用於名稱上的區別，並非是限制。
關於具散熱結構之基板結構的一實施例，請參考圖1所示。具散熱結構之基板結構包括一細線路增層結構10、一粗線路增層結構20、一強化結構層30、一散熱結構40、一外接線路層51以及一保護層52。
該強化結構層30具有一頂部31以及一底部32，該粗線路增層結構20形成在該強化結構層30的頂部31。
該細線路增層結構10形成在該粗線路增層結構20上且相電性連接。
該散熱結構40形成在該強化結構層30、該粗線路增層結構20以及該細線路增層結構10內。該散熱結構40外露該強化結構層30的底部32以及該細線路增層結構10。
該外接線路層51形成在該強化結構層30的底部32上，且與該粗線路增層結構20電性連接。該外接線路層51具有一連接面511。
該保護層52形成在該外接線路層51及該強化結構層30上。該保護層52具有多個開口521使該外接線路層51的部分連接面511外露該保護層52。
在本實施例中，本發明的具散熱結構之基板結構進一步可與至少一晶片60電性連接，其中相關內容係容後說明。
關於具散熱結構之基板結構的製造方法，請參考圖2所示的製作流程，係包含步驟S71至步驟S75。透過參考圖2所示的製造方法的流程圖，以及結合圖3至圖9所示的相關結構的相對關係、形成方式以及連接關係的示意圖，以說明具散熱結構之基板結構的結構以及製造方法。
請參考圖2及圖3所示，如步驟S71所示，於一承載板80上形成該細線路增層結構10，並且於該細線路增層結構10內包含該散熱結構40的一第一散熱線路41。其中，依據實際設計需求，該細線路增層結構10的層數可以是一層或多層。在此示例中係以二層說明，但不是以此示例為限。
請參考圖3及圖4所示，該承載板80上設有一接合層81。於該接合層81上先形成該細線路增層結構10的第一層，以及形成該散熱結構40的第一散熱線路41的多個散熱部411。該細線路增層結構10的第一層包括多個連接墊11以及一第一介電層12。
其中，於該接合層81上形成該細線路增層結構10的第一層的連接墊11，以及該第一散熱線路41的散熱部411。該些連接墊11與該些散熱部411相互不連接。
請參考圖3及圖4所示，於該接合層81上，該些連接墊11上以及該些散熱部411上形成該第一介電層12。該第一介電層12包覆該些連接墊11以及該些散熱部411，以完成該細線路增層結構10的第一層的製作。
請參考圖3及圖4所示。於該第一介電層12上形成多個第一盲孔121。該些第一盲孔121分別形成在對應的連接墊11以及對應的第一散熱線路41的散熱部411上。使得對應的連接墊11以及對應的第一散熱線路41的散熱部411的部分表面分別經由對應的第一盲孔121外露於該第一介電層12。
請參考圖4、5所示。於該細線路增層結構10的第一層上形成該細線路增層結構10的第二層，以及形成該散熱結構40的第一散熱線路41的多個第一散熱連接段412。該細線路增層結構10的第二層包括多個細線路13以及一第二介電層14。
其中，於該第一介電層12上形成該些細線路13。該些細線路13分別經由對應的第一盲孔121與對應的連接墊11電性連接。同樣地於該第一介電層12上形成該第一散熱線路41的第一散熱連接段412。且該第一散熱線路41的第一散熱連接段412分別經由對應的第一盲孔121與對應的散熱部411連接。該些細線路13與該第一散熱線路41的第一散熱連接段412相互不連接。
請參考圖4、5所示，於該第一介電層12上、該些細線路13上以及該第一散熱線路41的第一散熱連接段412上形成該第二介電層14。該第二介電層14包覆該些細線路13以及該第一散熱線路41的第一散熱連接段412，以完成該細線路增層結構10的第二層製作及該細線路增層結構10的製作。透過該承載板80承載該細線路增層結構10，使該細線路增層結構10的表面呈平坦狀。
在本實施例中，上述所提到的細線路增層結構10的細線路13的線寬係為小於或等於10微米(Micrometer、μm)。
在一示例中，該散熱結構40的第一散熱線路41係為銅材質。該細線路增層結構10的連接墊11以及細線路13係為銅材質。該些第一盲孔121係透過一雷射鑽孔鑽設而成。於鑽設該些第一盲孔121時，可透過該第一散熱線路41的散熱部411以及該些連接墊11作為一阻擋結構，避免鑽孔過深，以確保提升可靠性。下列文中提到的盲孔均以雷射鑽孔鑽設而成，為了簡潔起見，將不再詳述。
在一示例中，該第一介電層12及該第二介電層14係可為一聚醯亞胺(Polyimide,PI)或一ABF(Ajinomoto Build-up Film,ABF)材質，但不以此為限。該第一介電層12及該第二介電層14係可透過塗佈或鍍膜或壓合方式製作。該第一介電層12及該第二介電層14除了提供支撐之外，亦可提供絕緣。避免上下堆疊排列的線路，因為彼此之間相互連接而造成短路的問題，以提升可靠性。
當完成該細線路增層結構10的製作之後，請參考圖2、6所示。如步驟S72所示，於該細線路增層結構10上形成該粗線路增層結構20。該粗線路增層結構20與該細線路增層結構10電性連接。該粗線路增層結構20包含該散熱結構40的一第二散熱線路42，且與該第一散熱線路41連接。該粗線路增層結構20包括多個粗線路21以及一粗線路介電層22。該第二散熱線路42包括多個第 二散熱連接段421。其中，該粗線路增層結構20的層數可包括一層或多層，具體層數係根據實際需求進行設計。在如圖示所示的一示例中係以一層說明，但並非是以圖示所示為限制。
其中，於該第二介電層14上形成多個第二盲孔141。該些第二盲孔141分別形成在該細線路增層結構10中對應的細線路13上以及該第一散熱線路41的第一散熱連接段412上。使得對應的細線路13以及對應的第一散熱連接段412的部分表面分別經由對應的第二盲孔141外露於該第二介電層14。
於該細線路增層結構10的第二介電層14上形成該些粗線路21。該些粗線路21分別經由對應的第二盲孔141與該細線路增層結構10中對應的細線路13電性連接。同樣地於該第二介電層14上形成該第二散熱線路42的第二散熱連接段421。該些第二散熱連接段421分別經由對應的第二盲孔141與該第一散熱線路41中對應的第一散熱連接段412連接。其中，該些粗線路21與該些第二散熱連接段421相互不連接。
於形成完成該些粗線路21以及該些第二散熱連接段421之後，於該細線路增層結構10上、該些粗線路21上以及該些第二散熱連接段421上形成該粗線路介電層22。該粗線路介電層22包覆該些粗線路21以及該第二散熱線路42的第二散熱連接段421，以完成該粗線路增層結構20的製作。
在一示例中，上述提到的粗線路增層結構20的粗線路21的線寬係為大於10微米。
在一示例中，該粗線路增層結構20的粗線路介電層22的一厚度大於該細線路增層結構10中的第一介電層12的一厚度以及第二介電層14的一厚度。也就是說，該粗線路增層結構20中的介電層的厚度係大於該細線路增層結構10中的一層或多層的介電層的厚度。
在一示例中，該第二散熱線路42係為銅材質。該粗線路增層結構20的粗線路21係為銅材質。其中，於形成該些第二盲孔141時，可透過該第二散熱線路42以及該些粗線路21作為一阻擋結構，避免鑽孔過深，以確保提升可靠性。
在一示例中，該粗線路介電層22係可為一以環氧樹脂(Epoxy)或BT(Bismaleimide Triazine)樹脂以及玻璃纖維所組成的膠片(Prepreg)、或聚醯亞胺(Polyimide,PI)，或一ABF(Ajinomoto Build-up Film,ABF)材質，但不是以此示例為限。在一示例中，該粗線路介電層22係可透過塗佈或鍍膜或壓合方式製作。在一示例中，該粗線路介電層22除了提供支撐之外，亦可提供絕緣。避免上下堆疊排列的線路，因為彼此之間的相互連接而造成短路的問題，以提升可靠性。
當完成該粗線路增層結構20的製作之後，請參考圖2、7所示。如步驟S73所示，於該粗線路增層結構20上形成該強化結構層30。該強化結構層30上形成該散熱結構40的一第三散熱線路43以及該外接線路層51。該第三散熱線路43與該第二散熱線路42連接。該第三散熱線路43的多個散熱部431外露該強化結構層30。該外接線路層51與該粗線路增層結構20電性連接。
在一示例中，於該粗線路增層結構20的粗線路介電層22上形成多個第三盲孔221。該些第三盲孔221分別形成在該粗線路增層結構20中對應的粗線路21上以及該第二散熱線路42中對應的第二散熱連接段421上。以使對應的粗線路21以及對應的第二散熱連接段421的部分表面分別經由對應的第三盲孔221外露於該粗線路介電層22。
於該粗線路增層結構20的粗線路介電層22上形成多個連接線路段33。該些連接線路段33分別經由對應的第三盲孔221與該粗線路增層結構20中對應的粗線路21電性連接。同樣地於該粗線路介電層22上形成該第三散熱線 路43的多個第三散熱連接段432。該些第三散熱連接段432分別經由對應的第三盲孔221與該第二散熱線路42中對應的第二散熱連接段421連接。該些連接線路段33與該些第三散熱連接段432相互不連接。
完成該些連接線路段33以及該些第三散熱連接段432之後。於該粗線路增層結構20、該些連接線路段33以及該些第三散熱連接段432上形成該強化結構層30。該強化結構層30包覆該些連接線路段33以及該些第三散熱連接段432。該強化結構層30的頂部31對應與該粗線路增層結構20連接。
接著，於該強化結構層30上形成多個第四盲孔34。該些第四盲孔34分別形成在該強化結構層30中對應的連接線路段33上以及對應的第三散熱連接段432上。以使對應的連接線路段33以及對應的第三散熱連接段432的部分表面分別經由對應的第四盲孔34外露於該強化結構層30。
然後，在該強化結構層30的底部32上分別形成該第三散熱線路43的多個散熱部431以及該外接線路層51。該些散熱部431分別經由對應的第四盲孔34與對應的第三散熱連接段432連接。該第三散熱線路43的散熱部431外露於該強化結構層30的底部32。該外接線路層51透過對應的第四盲孔34與對應的連接線路段33電性連接。該外接線路層51透過對應的連接線路段33與該粗線路增層結構20的粗線路21電性連接。該外接線路層51經由該粗線路增層結構20與該細線路增層結構10電性連接。該外接線路層51與該第三散熱線路43的散熱部431互相不連接。因此，該細線路增層結構10中的細線路13以及該粗線路結構20中的粗線路21，與該散熱結構相互未連接。
在一示例中，該強化結構層30的材質係可為一仿珍珠層、或以環氧樹脂(Epoxy)或BT(Bismaleimide Triazine)樹脂以及玻璃纖維所組成的膠片(Prepreg)，但不是以此示例為限。在一示例中，該強化結構層30可透過塗佈或鍍膜或壓合方式製作。
在一示例中，當完成該外接線路層51之後。為了保護該外接線路層51，請參考圖7、8所示。於該強化結構層30上以及該外接線路層51上形成一保護層52。該保護層52上形成上述多個開口521。使得該外接線路層51的部分連接面511外露於該保護層52。在一示例中，該保護層52可透過塗佈或壓膜方式製作。形成該保護層52係為保護該外接線路層51於後續應用時(例如焊接於另一電路板上時)，可以作為防焊保護，以提升製作可靠性。
請再參考圖2、9所示，如步驟S74所示。移除該承載板80。使該散熱結構40的第一散熱線路41的散熱部411外露於該細線路增層結構10，以及該細線路增層結構10的多個連接墊11外露。
在一示例中，可透過一掀離製程(lift off)方式如雷射、蝕刻、加熱、UV或顯影等方式，去除該接合層81或使該接合層81失去黏性，以移除該承載板80。當移除該承載板80後，使該散熱結構40的第一散熱線路41的散熱部411外露於該細線路增層結構10的第一介電層12，以及使該細線路增層結構10的連接墊11外露於該細線路增層結構10的第一介電層12。
此外，為了提升保護效果以及電性連接效果，進一步進行一表面處理。所述的表面處理係為在該細線路增層結構10中外露的連接墊11上，該散熱結構40的第一散熱線路41中外露於該細線路增層結構10的散熱部411上，該散熱結構40的第三散熱線路43中外露於該強化結構層30的底部32的散熱部431上，以及該外接線路層51中外露於該保護層52的連接面511上形成一表面處理層53。該表面處理層53覆蓋於外露的連接墊11、外露的散熱部411、431以及外露的連接面511之表面，藉此提供保護效果。在一示例中，該表面處理層53係為一金屬材料或可抗氧化之有機膜，具體可為金、銀、鈀、鎳、錫或有機保焊膜OSP(Organic Solderability Preservative)。
當完成本發明的基板結構的製作說明之後，請參考圖1所示。具散熱結構之基板結構可與至少一晶片60電性連接。該晶片60設置在該細線路增層結構10上。該晶片60包括多個接點61且分別與該細線路增層結構10中所對應的連接墊11電性連接。在一示例中，將該晶片60與基板結構進行接合之前，可於該細線路增層結構10上形成一電性連接層62。該電性連接層62與該細線路增層結構10中外露的連接墊11電性連接。藉此提升接合以及導電效果。在一示例中，該電性連接層62可包括焊接球或焊接層，材質可包括如錫、銅、銀、鉛等。
完成該晶片60與本發明的基板結構結合之後。當該晶片60導電運作時所產生的熱能，透過外露該細線路增層結構10的第一散熱線路41的散熱部411、該散熱結構40的第二散熱線路42以及該第三散熱線路43，傳導至外露於該強化結構層30的底部32的第三散熱線路43的散熱部431，以有效將該晶片60所產生的熱能進行散熱，從而達到散熱的功能。此外，由於該細線路增層結構10的表面呈平坦狀，有利於外露的連接墊11可以直接與晶片60電性連接。由於不需要其它平坦化的製程，可有效達到準確連接。藉此達到提升散熱效果及使用效能的目的。
10:細線路增層結構
11:連接墊
20:粗線路增層結構
30:強化結構層
31:頂部
32:底部
40:散熱結構
41:第一散熱線路
411:散熱部
42:第二散熱線路
43:第三散熱線路
431:散熱部
51:外接線路層
511:連接面
52:保護層
521:開口
53:表面處理層
60:晶片
61:接點
62:電性連接層

Claims (11)

  1. 一種具散熱結構之基板結構，其包括：一強化結構層，具有相對的一頂部及一底部；一粗線路增層結構，形成在該強化結構層的頂部上；一細線路增層結構，形成在該粗線路增層結構上，並且與該粗線路增層結構電性連接，該細線路增層結構的表面呈平坦狀且具有外露的多個連接墊；一散熱結構，形成在該強化結構層、該粗線路增層結構以及該細線路增層結構內，該散熱結構的多個散熱部分別外露於該強化結構層的底部及該細線路增層結構之表面；一外接線路層，形成在該強化結構層的底部，並且與該粗線路增層結構電性連接，該外接線路層具有一連接面；一保護層，形成在該外接線路層及該強化結構層的底部上，該保護層具有多個開口使該外接線路層的部分連接面外露於該保護層。
  2. 如請求項1所述之具散熱結構之基板結構，其中進一步包括多個表面處理層，分別形成在該細線路增層結構中外露的連接墊上，該散熱結構中外露的散熱部上，以及該外接線路層中外露的連接面上。
  3. 如請求項1所述之具散熱結構之基板結構，其中該細線路增層結構包括一層或多層的細線路層。
  4. 如請求項1所述之具散熱結構之基板結構，其中該粗線路增層結構中的多個粗線路的線寬係為大於10微米。
  5. 如請求項1所述之具散熱結構之基板結構，其中該細線路增層結構中的多個細線路的線寬係為小於或等於10微米。
  6. 如請求項1所述之具散熱結構之基板結構，其中該基板結構的細線路增層結構上進一步電性連接至少一晶片，該晶片的多個接點分別與該細線路增層結構中部分所對應的連接墊電性連接。
  7. 如請求項1所述之具散熱結構之基板結構，其中該粗線路增層結構的一介電層的厚度大於該細線路增層結構的一介電層的厚度。
  8. 如請求項1所述之具散熱結構之基板結構，其中該細線路增層結構中的多個細線路以及該粗線路增層結構中的多個粗線路，與該散熱結構相互未連接。
  9. 一種具散熱結構之基板結構的製造方法，該方法包括以下步驟：於一承載板上形成一細線路增層結構，該細線路增層結構包含一散熱結構的一第一散熱線路；於該細線路增層結構上形成一粗線路增層結構，且與該細線路增層結構電性連接，該粗線路增層結構包含該散熱結構的一第二散熱線路，且與該第一散熱線路連接；於該粗線路增層結構上形成一強化結構層，於該強化結構層上形成該散熱結構的一第三散熱線路以及一外接線路層，該第三散熱線路與該第二散熱線路連接，且該第三散熱線路具有多個散熱部且外露於該強化結構層，該外接線路層與該粗線路增層結構電性連接；移除該承載板，使該散熱結構的第一散熱線路的多個散熱部外露該細線路增層結構，以及該細線路增層結構的多個連接墊外露；其中於移除該承載板之前，於該強化結構層及該外接線路層上設有一保護層，該保護層具有多個開口使該外接線路層部分外露於該保護層。
  10. 如請求項9所述之具散熱結構之基板結構的製造方法，其中於該細線路增層結構中外露的連接墊上，該散熱結構中外露的散熱部上，以及該外接線路層中外露的部分上設有一表面處理層。
  11. 如請求項10所述之具散熱結構之基板結構的製造方法，其中於該細線路增層結構上設置至少一晶片，該晶片具有多個接點，且分別與該細線路增層結構中部分所對應的連接墊電性連接。
TW109121515A 2020-06-24 2020-06-24 具散熱結構之基板結構及其製造方法 TWI753468B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109121515A TWI753468B (zh) 2020-06-24 2020-06-24 具散熱結構之基板結構及其製造方法
CN202010700312.9A CN113838832A (zh) 2020-06-24 2020-07-20 具散热结构的基板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109121515A TWI753468B (zh) 2020-06-24 2020-06-24 具散熱結構之基板結構及其製造方法

Publications (2)

Publication Number Publication Date
TW202202033A TW202202033A (zh) 2022-01-01
TWI753468B true TWI753468B (zh) 2022-01-21

Family

ID=78965116

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109121515A TWI753468B (zh) 2020-06-24 2020-06-24 具散熱結構之基板結構及其製造方法

Country Status (2)

Country Link
CN (1) CN113838832A (zh)
TW (1) TWI753468B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845874A (en) * 2007-05-01 2008-11-16 Phoenix Prec Technology Corp Circuit board having heat-dissipating structure and manufacturing method thereof
CN101908510A (zh) * 2009-06-03 2010-12-08 钰桥半导体股份有限公司 具散热封装结构的半导体装置及其制作方法
TW201642714A (zh) * 2015-05-22 2016-12-01 欣興電子股份有限公司 封裝結構及其製作方法
TW202010070A (zh) * 2018-08-09 2020-03-01 欣興電子股份有限公司 散熱基板及其製作方法與晶片封裝結構

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235567A (ja) * 1992-02-24 1993-09-10 Sanyo Electric Co Ltd 混成集積回路装置
JP2000012723A (ja) * 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
JP2003283144A (ja) * 2002-03-27 2003-10-03 Minolta Co Ltd 回路基板の放熱構造
JP2005101368A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 配線基板
TWI227103B (en) * 2003-11-06 2005-01-21 Phoenix Prec Technology Corp Co-dielectric structure of circuit board
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
TWI595613B (zh) * 2014-11-18 2017-08-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9570372B1 (en) * 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
CN108012402B (zh) * 2016-11-02 2020-06-23 欣兴电子股份有限公司 线路板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845874A (en) * 2007-05-01 2008-11-16 Phoenix Prec Technology Corp Circuit board having heat-dissipating structure and manufacturing method thereof
CN101908510A (zh) * 2009-06-03 2010-12-08 钰桥半导体股份有限公司 具散热封装结构的半导体装置及其制作方法
TW201642714A (zh) * 2015-05-22 2016-12-01 欣興電子股份有限公司 封裝結構及其製作方法
TW202010070A (zh) * 2018-08-09 2020-03-01 欣興電子股份有限公司 散熱基板及其製作方法與晶片封裝結構

Also Published As

Publication number Publication date
CN113838832A (zh) 2021-12-24
TW202202033A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
JP4055717B2 (ja) 半導体装置およびその製造方法
TWI415542B (zh) A printed wiring board, and a printed wiring board
US7875805B2 (en) Warpage-proof circuit board structure
JP4359257B2 (ja) Ｂｇａパッケージおよびその製造方法
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US20160351543A1 (en) Printed circuit board, package substrate and production method for same
JP4651597B2 (ja) 半導体パッケージ基板
JP4558776B2 (ja) 回路基板の製造方法
US20130249075A1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
US10098243B2 (en) Printed wiring board and semiconductor package
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP4397915B2 (ja) キャビティを備えた基板製造方法
TW201601247A (zh) 封裝裝置及其製作方法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
TWI642145B (zh) 半導體封裝基板及其製造方法
TW201429326A (zh) 具有內埋元件的電路板、其製作方法及封裝結構
TWI753468B (zh) 具散熱結構之基板結構及其製造方法
JP2018032661A (ja) プリント配線板およびその製造方法
TWI451826B (zh) 多層電路板及其製作方法
US20220328416A1 (en) Semiconductor package structure and method for manufacturing the same
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
TWI503941B (zh) 晶片封裝基板及其製作方法
KR101865123B1 (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
KR102605701B1 (ko) 반도체 패키지 및 이의 제조 방법