TWI451826B - 多層電路板及其製作方法 - Google Patents

多層電路板及其製作方法 Download PDF

Info

Publication number
TWI451826B
TWI451826B TW101118932A TW101118932A TWI451826B TW I451826 B TWI451826 B TW I451826B TW 101118932 A TW101118932 A TW 101118932A TW 101118932 A TW101118932 A TW 101118932A TW I451826 B TWI451826 B TW I451826B
Authority
TW
Taiwan
Prior art keywords
substrate
line pattern
conductive line
layer
glass
Prior art date
Application number
TW101118932A
Other languages
English (en)
Other versions
TW201349974A (zh
Inventor
Shh Ping Hsu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Priority to TW101118932A priority Critical patent/TWI451826B/zh
Priority to US13/563,739 priority patent/US20130313002A1/en
Publication of TW201349974A publication Critical patent/TW201349974A/zh
Application granted granted Critical
Publication of TWI451826B publication Critical patent/TWI451826B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Description

多層電路板及其製作方法
本發明涉及電路板的製作技術，尤其涉及一種壽命較長的多層電路板及其製作方法。
隨著科學技術的進步，印刷電路板於電子產品得到廣泛的應用。關於電路板的應用請參見文獻Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 418-425。
常見的印刷電路板具有由有機樹脂材料製成的基底層及形成於該基底層上的導電線路。然而，有機樹脂材料的熱膨脹係數與安裝於導電線路上的由矽晶片製成的晶片的膨脹係數相差較大，容易使得基底層與晶片之間的導線路斷裂，進而影響到電路板的使用壽命。此外，由於由有機樹脂材料製成的基底層的平整性較低，精確且超細線路（即L/S小於等於10/10um）圖形難於直接形成於該基底層。
因此，有必要提供一種壽命較長的多層電路板的製作方法及由該方法製的多層電路板。
以下將以實施例說明一種壽命較長的多層電路板的製作方法及由該方法製成的多層電路板。
一種多層電路板的製作方法，包括步驟：提供一個玻璃線路基板，所述玻璃線路基板包括依次疊合的第一導電線路圖形、玻璃基材及第二導電線路圖形，所述玻璃基材位於所述第一導電線路圖形及第二導電線路圖形之間，所述第一導電線路圖形與所述第二導電線路圖形藉由至少一個導電孔電性相連，所述第二導電線路圖形具有複數第一焊盤；於所述玻璃線路基板上壓合形成第一壓合基板，所述第一壓合基板包括第一基底層及第一導電材料層，並使所述第一基底層位於所述第一導電線路圖形及第一導電材料層之間；將所述第一導電材料層製成第三導電線路圖形，並電連接所述第三導電線路圖形與第一導電線路圖形；以及於所述玻璃線路基板表面形成第一防焊層，所述第一防焊層具有與所述複數第一焊盤一一對應的複數第一開口，以暴露出所述複數第一焊盤，從而形成多層電路板。
一種多層電路板包括壓合於一起的玻璃線路基板及第一壓合基板。所述玻璃線路基板包括依次疊合的第一導電線路圖形、玻璃基材及第二導電線路圖形。所述玻璃基材位於所述第一導電線路圖形及所述第二導電線路圖形之間。所述第一導電線路圖形與所述第二導電線路圖形藉由至少一個開設於所述玻璃基材中的導電孔電性相連。所述第二導電線路圖形具有複數第一焊盤。所述玻璃線路基板表面設置有第一防焊層。所述第一防焊層具有與複數第一焊盤一一對應的複數第一開口，以暴露出所述複數第一焊盤。所述第一壓合基板包括第一基底層及第三導電線路圖形。所述第一基底層位於所述第一導電線路圖形及所述第三導電線路圖形之間。所述第三導電線路圖形與所述第一導電線路圖形電連接。
一種多層電路板包括玻璃線路基板、第一壓合基板及覆晶晶片。所述玻璃線路基板包括依次疊合的第一導電線路圖形、玻璃基底及第二導電線路圖形。所述玻璃基底位於所述第一導電線路圖形及第二導電線路圖形之間。所述第一導電線路圖形與所述第二導電線路圖形藉由至少一個開設於所述玻璃基材中的導電孔電連接。所述第二導電線路圖形具有複數第一焊盤。所述玻璃線路基板表面設置有第一防焊層。所述第一防焊層具有與複數第一焊盤一一對應的複數第一開口，以暴露出所述複數第一焊盤。每個暴露出的第一焊盤表面形成有覆晶凸塊。所述第一壓合基板與玻璃線路基板壓合於一起。所述第一壓合基板包括第一基底層及第三導電線路圖形。所述第一基底層位於所述第一導電線路圖形及所述第三導電線路圖形之間。所述第三導電線路圖形與所述第一導電線路圖形電連接。所述覆晶晶片構裝於所述玻璃線路基板。所述覆晶晶片具有複數連接端子。每個連接端子藉由一個焊球與一個覆晶凸塊電連接，從而實現覆晶晶片與玻璃線路基板的電連接。
本技術方案的多層電路板的製作方法具有如下優點：首先，玻璃線路基板具有玻璃基材，由於相較於熱膨脹係數較大的樹脂基底層來說，玻璃基材的熱膨脹係數與矽晶片的熱膨脹係數較接近，從而使得玻璃基材與矽晶片之間不易產生應力，進而使得藉由覆晶凸塊安裝於第二導電線路圖形上的由矽晶片製成的覆晶晶片與玻璃基材之間的第二導電線路圖形中的導線線路不易斷裂，提高了多層電路板的使用壽命；其次，玻璃基材表面較有機樹脂基底層表面平整，有利於形成精確且超細線路（即L/S小於等於10/10um）圖形；最後，本技術方案的多層電路板的製作方法步驟較為簡單，製程時間較短，量產時可具有較高產量與良率。
下面將結合附圖及實施例，對本技術方案提供的多層電路板的製作方法及由該方法製成的多層電路板作進一步的詳細說明。
本技術方案第一實施例提供的多層電路板的製作方法包括以下步驟：
第一步，請參閱圖1，提供一個玻璃線路基板10。所述玻璃線路基板10包括依次疊合的第一導電線路圖形11、玻璃基材12及第二導電線路圖形13。所述玻璃基材12於第一表面121形成有所述第一導電線路圖形11，及於第二表面123形成有第二導電線路圖形13。所述第一導電線路圖形11及第二導電線路圖形13均由導電材料如銅、銀或鋁等經過減去法或者半加成法製成，且均包括導電線路與焊盤。所述第一導電線路圖形11與第二導電線路圖形13藉由設置於玻璃基材12內的至少一個第一導電孔101實現相互電連接。所述第二導電線路圖形13包括複數第一焊盤131及複數第二焊盤133。所述複數第一焊盤131用於構裝藉由覆晶技術（Flip-chip）與所述玻璃線路基板10電性相連的覆晶晶片15（如圖8所示）。所述複數第二焊盤133用於構裝藉由表面貼裝技術（Surface Mounted Technology, SMT）或者打線結合技術（Wire bonding）與所述玻璃線路基板10電性相連的除覆晶晶片15外的其他電子元件（圖未示），例如電阻、電容、電感、電晶體或二極體等。
所述至少一個第一導電孔101可以於形成所述第一導電線路圖形11與第二導電線路圖形13之前，例如可以藉由以下步驟形成：先藉由定深機械鑽孔工藝或鐳射鑽孔工藝於玻璃基材12內形成至少一個貫穿玻璃基材12的通孔；再藉由鍍覆技術於所述至少一個通孔內沉積導電材料，從而形成所述至少一個第一導電孔101。
第二步，請參閱圖2，提供一個第一壓合基板20。第一壓合基板20包括貼合的第一基底層21及第一導電材料層23。所述第一基底層21可以由有機介電材料製成，例如第一基底層21可以為BT（Bismaleimide Triazine）樹脂基板、ABF（Ajinomoto Buildup Film）樹脂基板、聚醯亞胺（Polyimide，PI）基板或者FR-5環氧樹脂玻璃纖維板等。所述第一導電材料層23由導電材料如銅、銀或鋁等製成。本實施方式中，第一導電材料層23為銅箔層。
然後，將第一壓合基板20壓合於玻璃線路基板10，並使第一基底層21位於第一導電線路圖形11與第一導電材料層23之間。
所屬技術領域中具有通常知識者可以理解，為了使得第一壓合基板20與玻璃線路基板10更緊密地壓合，玻璃線路基板10與第一壓合基板20之間也可以壓合有膠黏片。
第三步，請參閱圖3，採用減去法或者半加成法將第一導電材料層23製成第三導電線路圖形231，並電連接第一導電線路圖形11與第三導電線路圖形231。本實施方式中，採用化學溶液選擇性蝕刻第一導電材料層23，以去除不需要的導電材料，留下需要的導電材料形成第三導電線路圖形231。所述第三導電線路圖形231包括導電線路及焊盤。
所述第一導電線路圖形11與第三導電線路圖形231藉由設置於第一基底層21內的至少一個第二導電孔201實現電連接。所述至少一個第二導電孔201可以於形成所述第三導電線路圖形231之前，例如可以藉由以下步驟形成：先藉由定深機械鑽孔工藝或鐳射鑽孔工藝於第一基底層21內形成至少一個貫穿第一基底層21的通孔；再藉由鍍覆技術於所述至少一個通孔內沉積導電材料，從而形成所述至少一個第二導電孔201。
第四步，請參閱圖4，提供一個第二壓合基板30。第二壓合基板30包括貼合的第二基底層31及第二導電材料層33。所述第二基底層31可以由有機介電材料製成，例如其可以為BT樹脂基板、ABF樹脂基板、PI基板或者FR-5環氧樹脂玻璃纖維板等。所述第二導電材料層33由導電材料如銅、銀或鋁等製成，本實施方式中，第二導電材料層33為銅箔層。
然後，將第二壓合基板30壓合於第一壓合基板20，並使第二基底層31位於第三導電線路圖形231與第二導電材料層33之間。
第五步，請參閱圖5，採用減去法或者半加成法將第二導電材料層33製成包括導電線路及焊盤的第四導電線路圖形331，並電連接第四導電線路圖形311與第三導電線路圖形231。本實施方式中，採用化學溶液選擇性蝕刻第二導電材料層33，以去除不需要的導電材料，留下需要的導電材料形成包括導電線路及焊盤的第四導電線路圖形331。所述第四導電線路圖形331包括複數第三焊盤333。所述複數第三焊盤333用於構裝藉由導電黏著材料電性相連至其他電路板或者電子元件。
所述第四導電線路圖形331與第三導電線路圖形231藉由設置於第二基底層31內的至少一個第三導電孔301實現電連接。所述至少一個第三導電孔301可以藉由與製作第二導電孔201相似的步驟製作形成。
第六步，請參閱圖6，藉由印刷、貼合或者噴塗的方式於玻璃線路基板10表面形成第一防焊層38，藉由印刷、貼合或者噴塗的方式於第二壓合基板30表面形成第二防焊層39。所述第一防焊層38用於保護第二導電線路圖形13，其具有複數第一開口381及複數第二開口383。複數第一開口381與複數第一焊盤131一一對應，以暴露出複數第一焊盤131。複數第二開口383與複數第二焊盤133一一對應，以暴露出複數第二焊盤133。所述第二防焊層39用於保護第四導電線路圖形331，其具有與複數第三焊盤333一一對應的複數第三開口391，以暴露複數第三焊盤333。
第七步，請參閱圖7，藉由印刷方式或者電鍍方式於每個暴露出的第一焊盤131的表面形成一個覆晶凸塊141，從而形成具有複數覆晶凸塊141的多層電路板100。複數覆晶凸塊141用於構裝藉由覆晶技術與玻璃線路基板10電性相連的覆晶晶片15。每個覆晶凸塊141均由錫、錫鉛合金或者錫銀銅合金等製成。優選地，本實施方式中，每個覆晶凸塊141均突出與其相對應的第一開口381，以便於更加容易地將覆晶晶片15安裝於覆晶凸塊141上。如此，即可獲得具有複數覆晶凸塊141的多層電路板100。
第八步，請參閱圖8，於複數覆晶凸塊141上構裝一個覆晶晶片15，以形成一個具有覆晶晶片15的多層電路板100a。所述覆晶晶片15具有複數連接端子151。每個連接端子151藉由一個焊球153與一個覆晶凸塊141電連接，從而實現覆晶晶片15與玻璃線路基板10之間的電連接。
根據第一實施例的以上步驟製得的多層電路板100a如圖8所示，其包括依次疊合的玻璃線路基板10、第一壓合基板20及第二壓合基板30。所述玻璃線路基板10、第一壓合基板20及第二壓合基板30藉由第一導電孔101、第二導電孔201及第三導電孔301電導通。所述玻璃線路基板10包括依次疊合的第二導電線路圖形13、玻璃基材12及第一導電線路圖形11。所述第二導電線路圖形13具有複數第一焊盤131。所述玻璃線路基板10表面設置有第一防焊層38。所述第一防焊層38具有與複數第一焊盤131一一對應的複數第一開口381，以暴露出所述複數第一焊盤131。每個暴露出的第一焊盤131表面形成有覆晶凸塊141。所述覆晶凸塊141用於構裝藉由覆晶技術與玻璃線路基板10電連通的覆晶晶片15。
第一實施例提供的多層電路板100a中，玻璃線路基板10具有玻璃基材12，由於相較於熱膨脹係數較大的樹脂基底層來說，玻璃基材12的熱膨脹係數與矽晶片的熱膨脹係數較接近，從而使得玻璃基材12與矽晶片之間不易產生應力，進而使得藉由覆晶凸塊141安裝於第二導電線路圖形13上的由矽晶片製成的覆晶晶片15與玻璃基材12之間的第二導電線路圖形13中的導線線路不易斷裂，提高了多層電路板100a的使用壽命。另外，玻璃基材12表面較有機樹脂基底層表面平整，有利於形成精確且超細線路（即L/S小於等於10/10um）圖形。此外，本技術方案的多層電路板100a的製作方法步驟較為簡單，製程時間較短，量產時可具有較高產量與良率。
除了製作具有一個玻璃線路基板的三層電路板（例如第一壓合基板20省略不要後所形成的多層電路板）或者多層電路板之外，本技術方案可以製作具有兩個、三個或者更複數由玻璃製成的線路基板的多層電路板。以下，以製作具有兩個由玻璃製成的線路基板的多層電路板為例進行說明。
本技術方案第二實施例提供的多層電路板方法，包括以下步驟：
第一步，請參閱圖9，提供一個玻璃線路基板40。所述玻璃線路基板40可以藉由與製作第一實施例的玻璃線路基板10相似的步驟製作形成，其包括依次疊合的第一導電線路圖形41、玻璃基材42及第二導電線路圖形43。所述玻璃基材42位於所述第一導電線路圖形41及第二導電線路圖形43之間。所述第一導電線路圖形41及第二導電線路圖形43均由導電材料如銅、銀或鋁等經過減去法或者半加成法製成，且均包括導電線路及焊盤形。所述第一導電線路圖形41與第二導電線路圖形43藉由設置於所述玻璃基材42內的至少一個第一導電孔401實現相互電連接。所述第二導電線路圖形43包括複數第一焊盤431及複數第二焊盤433。所述複數第一焊盤431用於構裝藉由覆晶技術與所述玻璃線路基板40電性相連的覆晶晶片45（如圖16所示）。所述複數第二焊盤433用於構裝藉由表面貼裝技術或者打線結合技術與所述玻璃線路基板40電性相連的除覆晶晶片45外的其他電子元件，例如電阻、電容、電感、電晶體或二極體等。
第二步，請參閱圖10，提供一個膠黏片50與第一壓合基板60。所述膠黏片50主要由聚丙烯類樹脂與玻璃纖維組成，用於將所述第一壓合基板60與玻璃線路基板40黏結為一體。所述第一壓合基板60包括貼合的第一基底層61及第一導電材料層63。所述第一基底層61為玻璃基材。所述第一導電材料層63由導電材料如銅、銀或鋁等製成。
然後，將膠黏片50及第一壓合基板60壓合於玻璃線路基板40，以使所述膠黏片50位於所述第一導電線路圖形41與第一基底層61之間。
第三步，請參閱圖11，採用減去法或者半加成法將第一導電材料層63製成第三導電線路圖形631，並電連接第三導電線路圖形631與第一導電線路圖形41。本實施方式中，採用化學溶液選擇性蝕刻第一導電材料層63，以去除不需要的導電材料，留下需要的導電材料形成包括導電線路的第三導電線路圖形631。
所述第一導電線路圖形41與第三導電線路圖形631藉由設置於第一基底層61內的至少一個第二導電孔601實現電連接。所述至少一個第二導電孔601可以於第一壓合基板60、膠黏片50及玻璃線路基板40之後、製成第三導電線路圖形631之前形成，例如可以藉由以下步驟形成：先藉由定深機械鑽孔工藝或鐳射鑽孔工藝於第一壓合基板60及膠黏片50內形成至少一個貫穿第一導電材料層63、第一基底層61及膠黏片50的通孔；再藉由鍍覆工藝於所述至少一個通孔內沉積導電材料，從而形成電連接第一導電線路圖形41與第一導電材料層63的所述至少一個第二導電孔601。如此，於將第一導電材料層63製成第三導電線路圖形631之後，所述至少一個第二導電孔601即可起到電連接第一導電線路圖形41與第三導電線路圖形631的作用。
第四步，請參閱圖12，提供第二壓合基板70。所述第二壓合基板70包括貼合的第二基底層71及第二導電材料層73。所述第二基底層71可以由有機介電材料製成，例如其可以為BT樹脂基板、ABF樹脂基板、PI基板或者FR-5環氧樹脂玻璃纖維板等。所述第二導電材料層73可以由導電材料如銅、銀或鋁等製成，本實施方式中，所述第二導電材料層73為銅箔層。
然後，將第二壓合基板70壓合於第一壓合基板60，並使第二基底層71位於第三導電線路圖形631與第二導電材料層73之間。
第五步，請參閱圖13，採用減去法或者半加成法將第二導電材料層73製成第四導電線路圖形731，並電連接第四導電線路圖形731與第三導電線路圖形631。本實施方式中，採用化學溶液選擇性蝕刻第二導電材料層73，以去除不需要的導電材料，留下需要的導電材料形成包括導電線路及焊盤的第四導電線路圖形731。所述第四導電線路圖形731包括複數第三焊盤733。所述複數第三焊盤733用於構裝藉由導電黏著材料電性相連至其他電路板或者電子元件。
所述第四導電線路圖形731與第三導電線路圖形631藉由設置於第二基底層71內的至少一個第三導電孔701實現電連接。所述至少一個第三導電孔701可以於壓合第一壓合基板60及第二壓合基板70之後、製成第四導電線路圖形731之前形成，例如可以藉由與製作第二導電孔601相似的步驟製作形成。
第六步，請參閱圖14，藉由印刷、貼合或者噴塗的方式於玻璃線路基板40表面形成第一防焊層81，藉由印刷、貼合或者噴塗的方式於第二壓合基板70表面形成第二防焊層83。所述第一防焊層81用於保護第二導電線路圖形43，其具有複數第一開口811及複數第二開口813。複數第一開口811與複數第一焊盤431一一對應，以暴露出複數第一焊盤431。複數第二開口813與複數第二焊盤433一一對應，以暴露出複數第二焊盤433。所述第二防焊層83用於保護第四導電線路圖形731，其具有與複數第三焊盤733一一對應的複數第三開口831，以暴露複數第三焊盤733。
第七步，請參閱圖15，藉由印刷方式或者電鍍方式於每個第一焊盤431表面形成一個覆晶凸塊441，從而形成具有複數覆晶凸塊441的多層電路板200。複數覆晶凸塊441用於構裝藉由覆晶技術與玻璃線路基板10電連接的覆晶晶片45。每個覆晶凸塊441均可以由錫、錫鉛合金或者錫銀銅合金等製成。優選地，本實施方式中，每個覆晶凸塊441均突出與其相對應的第一開口811，以便於更加容易地將覆晶晶片45安裝於覆晶凸塊441上。如此，即可獲得具有複數覆晶凸塊441的多層電路板200。
第八步，請參閱圖16，於複數覆晶凸塊441上構裝一個覆晶晶片45，以形成一個具有覆晶晶片45的多層電路板200a。所述覆晶晶片45具有複數連接端子451。每個連接端子451藉由一個焊球453與一個覆晶凸塊441電連接，從而實現覆晶晶片45與玻璃線路基板10之間的電連接。
根據第二實施例的以上步驟製得的多層電路板200a如圖16所示，其包括依次疊合的玻璃線路基板40、第一壓合基板60及第二壓合基板70。所述玻璃線路基板40、第一壓合基板60及第二壓合基板70藉由第一導電孔401、第二導電孔601及第三導電孔701電導通。所述玻璃線路基板40包括依次疊合的第二導電線路圖形43、玻璃基材42及第一導電線路圖形41。所述第二導電線路圖形43具有複數第一焊盤431。所述玻璃線路基板40表面設置有第一防焊層81。所述第一防焊層81具有與複數第一焊盤431一一對應的複數第一開口811，以暴露出所述複數第一焊盤431。每個暴露出的第一焊盤431表面形成有覆晶凸塊441。所述覆晶凸塊441用於構裝藉由覆晶技術與玻璃線路基板10電連通的覆晶晶片45。
本技術方案第二實施例提供的多層電路板200a具有如下優點：第一，由於相較於熱膨脹係數較大的樹脂基板來說，玻璃基材42的熱膨脹係數與由矽晶片製成的覆晶晶片45的熱膨脹係數較接近，從而使得玻璃基材42與由矽晶片製成的覆晶晶片45之間不易產生應力，進而使得覆晶晶片45與玻璃基材42之間的第二導電線路圖形43中的導電線路不易斷裂，提高了多層電路板200的使用壽命；第二，玻璃基材42表面較樹脂基板的表面平整，有利於形成精確且超細線路圖形；第三，多層電路板200a中的玻璃線路基板40及第一壓合基板60均具有玻璃基材，從而不僅使得所述多層電路板200a的外部線路（即第二導電線路圖形43）可以為超細線路，而且使得所述多層電路板200a的內部線路（例如第一導電線路圖形41及第三導電線路圖形631）也可以為超細線路，進而可以縮小多層電路板200a的體積；最後，本技術方案的多層電路板200a的製作方法步驟較為簡單，製程時間較短，量產時可具有較高產量與良率。
惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10、40．．．玻璃線路基板
11、41．．．第一導電線路圖形
12、42．．．玻璃基材
13、43．．．第二導電線路圖形
101、401．．．第一導電孔
131、431．．．第一焊盤
133、433．．．第二焊盤
121．．．第一表面
123．．．第二表面
20、60．．．第一壓合基板
21、61．．．第一基底層
23、63．．．第一導電材料層
231、631．．．第三導電線路圖形
201、601．．．第二導電孔
30、70．．．第二壓合基板
31、71．．．第二基底層
33、73．．．第二導電材料層
331、731．．．第四導電線路圖形
301、701．．．第三導電孔
38、81．．．第一防焊層
39、83．．．第二防焊層
381、811．．．第一開口
383、813．．．第二開口
391、831．．．第三開口
141、441．．．覆晶凸塊
50．．．膠黏片
15、45．．．覆晶晶片
151、451．．．連接端子
153、453．．．焊球
100、100a、200、200a．．．多層電路板
圖1為本技術方案第一實施例提供的玻璃線路基板的剖面示意圖，所述玻璃線路基板包括依次疊合的第一導電線路圖形、玻璃基材及第二導電線路圖形。
圖2為本技術方案第一實施例提供的於圖1中的玻璃線路基板上壓合第一壓合基板後的剖面示意圖，所述第一壓合基板包括第一基底層及第一導電材料層。
圖3為本技術方案第一實施例提供的將圖2中的第一導電材料層形成第三導電線性圖形，並電連接第三導電線路圖形及第一導電線路圖形後的剖面示意圖。
圖4為本技術方案第一實施例提供的將第二壓合基板壓合於圖3中的第一壓合基板後的剖面示意圖，所述第二壓合基板包括第二基底層及第二導電材料層。
圖5為本技術方案第一實施例提供的將圖4中的第二導電材料層形成第四導電線性圖形，並電連接第四導電線路圖形及第三導電線路圖形後的剖面示意圖。
圖6為本技術方案第一實施例提供的於圖5中的第二導電線路圖形上形成第一防焊層，於第四導電線路圖形上形成第二防焊層後的剖面示意圖。
圖7為本技術方案第一實施例提供的於圖6中的第二導電線路圖形的每個第一焊盤上形成一個覆晶凸塊後所得到的多層電路板的剖面示意圖。
圖8為本技術方案第一實施例提供的於圖7中的多層電路板上構裝一個覆晶晶片後的剖面示意圖。
圖9為本技術方案第二實施例提供的玻璃線路基板的剖面示意圖，所述玻璃線路基板包括依次疊合的第一導電線路圖形、玻璃基材及第二導電線路圖形。
圖10為本技術方案第二實施例提供的於圖9中的玻璃線路基板上壓合第一壓合基板後的剖面示意圖，所述第一壓合基板包括第一基底層及第一導電材料層。
圖11為本技術方案第二實施例提供的將圖10中的第一導電材料層形成第三導電線性圖形，並電連接第三導電線路圖形及第一導電線路圖形後的剖面示意圖。
圖12為本技術方案第二實施例提供的將第二壓合基板壓合於圖11中的第一壓合基板後的剖面示意圖，所述第二壓合基板包括第二基底層及第二導電材料層。
圖13為本技術方案第二實施例提供的將圖12中的第二導電材料層形成第四導電線性圖形，並電連接第四導電線路圖形及第三導電線路圖形後的剖面示意圖。
圖14為本技術方案第二實施例提供的於圖13中的第二導電線路圖形上形成第一防焊層，於第四導電線路圖形上形成第二防焊層後的剖面示意圖。
圖15為本技術方案第二實施例提供的於圖14中的第二導電線路圖形的每個第一焊盤上形成一個覆晶凸塊後所得到的多層電路板的剖面示意圖。
圖16為本技術方案第二實施例提供的於圖15中的多層電路板上構裝一個覆晶晶片後的剖面示意圖。
10．．．玻璃線路基板
101．．．第一導電孔
133．．．第二焊盤
20．．．第一壓合基板
201．．．第二導電孔
30．．．第二壓合基板
301．．．第三導電孔
38．．．第一防焊層
39．．．第二防焊層
141．．．覆晶凸塊
100．．．多層電路板

Claims (14)

  1. 一種多層電路板的製作方法，包括步驟：
    提供一個玻璃線路基板，所述玻璃線路基板包括依次疊合的第一導電線路圖形、玻璃基材及第二導電線路圖形，所述玻璃基材位於所述第一導電線路圖形及第二導電線路圖形之間，所述第一導電線路圖形與所述第二導電線路圖形藉由至少一個導電孔電性相連，所述第二導電線路圖形具有複數第一焊盤；
    於所述玻璃線路基板上壓合形成第一壓合基板，所述第一壓合基板包括第一基底層及第一導電材料層，並使所述第一基底層位於所述第一導電線路圖形及第一導電材料層之間；
    將所述第一導電材料層製成第三導電線路圖形，並電連接所述第三導電線路圖形與第一導電線路圖形；以及
    於所述玻璃線路基板表面形成第一防焊層，所述第一防焊層具有與所述複數第一焊盤一一對應的複數第一開口，以暴露出所述複數第一焊盤，從而形成多層電路板。
  2. 如申請專利範圍第1項所述的多層電路板的製作方法，其中，採用減去法或者半加成法形成所述第一導電線路圖形與第二導電線路圖形。
  3. 如申請專利範圍第1項所述的多層電路板的製作方法，其中，所述第一基底層的材料為玻璃，於所述玻璃線路基板上壓合第一壓合基板之前，還包括一個提供一個膠黏片的步驟，於所述玻璃線路基板上壓合第一壓合基板時，將所述膠黏片壓合於所述玻璃線路基板及第一壓合基板之間，並使所述膠黏片位於所述第一導電線路圖形與第一基底層之間。
  4. 如申請專利範圍第1項所述的多層電路板的製作方法，其中，所述第一基底層的材料為有機介電樹脂。
  5. 如申請專利範圍第1項所述的多層電路板的製作方法，其中，於所述玻璃線路基板表面形成第一防焊層之前，將所述第一導電材料層製成第三導電線路圖形之後，所述多層電路板的製作方法還包括步驟：
    將第二壓合基板壓合形成於所述第一壓合基板上，所述第二壓合基板包括貼合的第二基底層及第二導電材料層，並使所述第二基底層位於所述第三導電線路圖形及第二導電材料層之間；以及
    將所述第二導電材料層製成第四導電線路圖形，並電連接所述第四導電線路圖形與第三導電線路圖形，其中，所述第四導電線路圖形包括複數第三焊盤，於所述玻璃線路基板表面形成第一防焊層時，還於所述第二基底層表面形成第二防焊層，所述第二防焊層包括與複數第三焊盤一一對應的複數第三開口，以暴露出所述複數第三焊盤。
  6. 如申請專利範圍第5項所述的多層電路板的製作方法，其中，所述第一基底層的材料為玻璃或有機介電樹脂，所述第二基底層的材料為有機介電樹脂。
  7. 如申請專利範圍第1項所述的多層電路板的製作方法，其中，於所述玻璃線路基板表面形成第一防焊層之後，所述多層電路板的製作方法還包括：
    於每個第一焊盤表面形成一個覆晶凸塊；及
    於複數覆晶凸塊上構裝一個覆晶晶片，所述覆晶晶片具有複數連接端子，每個連接端子藉由一個焊球與一個覆晶凸塊電連接，從而實現覆晶晶片與玻璃線路基板的電連接。
  8. 一種多層電路板，包括壓合於一起的玻璃線路基板及第一壓合基板，所述玻璃線路基板包括依次疊合的第一導電線路圖形、玻璃基材及第二導電線路圖形，所述玻璃基材位於所述第一導電線路圖形及所述第二導電線路圖形之間，所述第一導電線路圖形與所述第二導電線路圖形藉由至少一個開設於所述玻璃基材中的導電孔電性相連，所述第二導電線路圖形具有複數第一焊盤，所述玻璃線路基板表面設置有第一防焊層，所述第一防焊層具有與複數第一焊盤一一對應的複數第一開口，以暴露出所述複數第一焊盤，所述第一壓合基板包括第一基底層及第三導電線路圖形，所述第一基底層位於所述第一導電線路圖形及所述第三導電線路圖形之間，所述第三導電線路圖形與所述第一導電線路圖形電連接。
  9. 如申請專利範圍第8項所述的多層電路板，其中，所述第一基底層由玻璃製成，所述多層電路板進一步包括一個膠黏片，所述膠黏片位於所述第一基底層與所述第一導電線路圖形之間。
  10. 如申請專利範圍第8項所述的多層電路板，其中，所述多層電路板還包括一個壓合於所述第一壓合基板上的第二壓合基板，所述第二壓合基板包括貼合的第二基底層及第四導電線路圖形，所述第二基底層位於所述第三導電線路圖形及第四導電線路圖形之間，所述第三導電線路圖形與所述第二線路圖電連接，所述第四導電線路圖形包括複數第三焊盤，所述第二基底層表面還設置有一個第二防焊層，所述第二防焊層包括與複數第三焊盤一一對應的複數第三開口，以暴露所述複數第三焊盤。
  11. 如申請專利範圍第10項所述的多層電路板，其中，所述第一基底層的材料為玻璃或有機介電樹脂，所述第二基底層的材料為有機介電樹脂。
  12. 一種多層電路板，包括玻璃線路基板、第一壓合基板及覆晶晶片，所述玻璃線路基板包括依次疊合的第一導電線路圖形、玻璃基底及第二導電線路圖形，所述玻璃基底位於所述第一導電線路圖形及第二導電線路圖形之間，所述第一導電線路圖形與所述第二導電線路圖形藉由至少一個開設於所述玻璃基材中的導電孔電連接，所述第二導電線路圖形具有複數第一焊盤，所述玻璃線路基板表面設置有第一防焊層，所述第一防焊層具有與複數第一焊盤一一對應的複數第一開口，以暴露出所述複數第一焊盤，每個暴露出的第一焊盤表面形成有覆晶凸塊，所述第一壓合基板與玻璃線路基板壓合於一起，所述第一壓合基板包括第一基底層及第三導電線路圖形，所述第一基底層位於所述第一導電線路圖形及所述第三導電線路圖形之間，所述第三導電線路圖形與所述第一導電線路圖形電連接，所述覆晶晶片構裝於所述玻璃線路基板，所述覆晶晶片具有複數連接端子，每個連接端子藉由一個焊球與一個覆晶凸塊電連接，從而實現覆晶晶片與玻璃線路基板的電連接。
  13. 如申請專利範圍第12項所述的多層電路板，其中，所述多層電路板還包括一個壓合於所述第一壓合基板上的第二壓合基板，所述第二壓合基板包括貼合的第二基底層及第四導電線路圖形，所述第二基底層位於所述第三導電線路圖形及第四導電線路圖形之間，所述第三導電線路圖形與所述第二線路圖電連接，所述第四導電線路圖形包括複數第三焊盤，所述第二基底層表面還設置有一個第二防焊層，所述第二防焊層包括與複數第三焊盤一一對應的複數第三開口，以暴露所述複數第三焊盤。
  14. 如申請專利範圍第13項所述的多層電路板，其中，所述第一基底層的材料為玻璃或有機介電樹脂，所述第二基底層的材料為有機介電樹脂。
TW101118932A 2012-05-28 2012-05-28 多層電路板及其製作方法 TWI451826B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101118932A TWI451826B (zh) 2012-05-28 2012-05-28 多層電路板及其製作方法
US13/563,739 US20130313002A1 (en) 2012-05-28 2012-08-01 Multilayer printed circuit board and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101118932A TWI451826B (zh) 2012-05-28 2012-05-28 多層電路板及其製作方法

Publications (2)

Publication Number Publication Date
TW201349974A TW201349974A (zh) 2013-12-01
TWI451826B true TWI451826B (zh) 2014-09-01

Family

ID=49620703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101118932A TWI451826B (zh) 2012-05-28 2012-05-28 多層電路板及其製作方法

Country Status (2)

Country Link
US (1) US20130313002A1 (zh)
TW (1) TWI451826B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742297B (zh) * 2018-07-05 2021-10-11 同泰電子科技股份有限公司 具有填縫層的電路板結構
CN112802757B (zh) * 2020-12-28 2022-08-05 广东佛智芯微电子技术研究有限公司 基板制备方法及基板结构、芯片封装方法及芯片封装结构
CN112802758B (zh) * 2020-12-28 2022-08-05 广东佛智芯微电子技术研究有限公司 基板制备方法及基板结构、芯片封装方法及芯片封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200835420A (en) * 2007-02-12 2008-08-16 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
TW200943513A (en) * 2008-04-15 2009-10-16 Phoenix Prec Technology Corp Package substrate and method for fabricating the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074893A (en) * 1993-09-27 2000-06-13 Sumitomo Metal Industries, Ltd. Process for forming fine thick-film conductor patterns
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
JP2002134658A (ja) * 2000-10-24 2002-05-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR20040089453A (ko) * 2002-03-28 2004-10-21 신꼬오덴기 고교 가부시키가이샤 배선 구조체 및 이의 제조 방법
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP4203435B2 (ja) * 2003-05-16 2009-01-07 日本特殊陶業株式会社 多層樹脂配線基板
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
KR101140122B1 (ko) * 2005-03-16 2012-04-30 히다치 가세고교 가부시끼가이샤 필름상 접착제, 회로 부재의 접속 구조체 및 반도체 장치
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
KR101329931B1 (ko) * 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 배선기판
US20100044845A1 (en) * 2006-04-27 2010-02-25 Nec Corporation Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
CN101996979B (zh) * 2009-08-07 2013-03-06 索尼公司 中介层、包括该中介层的模块及电子装置
JP5503322B2 (ja) * 2010-02-15 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200835420A (en) * 2007-02-12 2008-08-16 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
TW200943513A (en) * 2008-04-15 2009-10-16 Phoenix Prec Technology Corp Package substrate and method for fabricating the same

Also Published As

Publication number Publication date
TW201349974A (zh) 2013-12-01
US20130313002A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
TWI645519B (zh) 元件內埋式封裝載板及其製作方法
US10141203B2 (en) Electrical interconnect structure for an embedded electronics package
TWI507096B (zh) 多層電路板及其製作方法
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
US20120160550A1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
TWI669040B (zh) 柔性電路板及該柔性電路板的製造方法
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
US20200205300A1 (en) Component Carrier Comprising Pillars on a Coreless Substrate
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
TWI506758B (zh) 層疊封裝結構及其製作方法
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
TWI451826B (zh) 多層電路板及其製作方法
TW201429326A (zh) 具有內埋元件的電路板、其製作方法及封裝結構
JP5868274B2 (ja) 配線基板およびそれを用いた電子装置
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
TWI483321B (zh) 層疊封裝結構及其製作方法
CN103458629A (zh) 多层电路板及其制作方法
TW201431454A (zh) 電路板及其製作方法
KR20130057803A (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
TW201427505A (zh) 具有內埋元件的電路板及其製作方法
JP2015103585A (ja) 可撓性を有するインターポーザ、半導体装置
TW201601224A (zh) 封裝基板結構及其製法
KR101149036B1 (ko) 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법