JP5868274B2 - 配線基板およびそれを用いた電子装置 - Google Patents
配線基板およびそれを用いた電子装置 Download PDFInfo
- Publication number
- JP5868274B2 JP5868274B2 JP2012146364A JP2012146364A JP5868274B2 JP 5868274 B2 JP5868274 B2 JP 5868274B2 JP 2012146364 A JP2012146364 A JP 2012146364A JP 2012146364 A JP2012146364 A JP 2012146364A JP 5868274 B2 JP5868274 B2 JP 5868274B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- layer
- wiring board
- layer region
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 48
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 229920005989 resin Polymers 0.000 description 44
- 239000011347 resin Substances 0.000 description 44
- 229910000679 solder Inorganic materials 0.000 description 37
- 239000004020 conductor Substances 0.000 description 30
- 238000000034 method Methods 0.000 description 11
- 238000005452 bending Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000011133 lead Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000570 Cupronickel Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the printed circuit board [PCB]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、電子機器（たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器、検査機器およびそれらの周辺機器）等に使用される配線基板およびそれを用いた電子装置に関するものである。
従来、電子機器などには、配線基板に電子部品を実装するとともに配線基板を外部回路に接続した電子装置が使用されている。
特許文献１には、絶縁基板（中継基板）と、電子部品（半導体チップ）の電極がワイヤボンディングで電気的に接続される第１パッド（チップ接続端子）と、リード端子（アウターリード）がはんだを介して電気的に接続される第２パッド（アウターリード接続端子）とを備えた配線基板が記載されている。
ところで、例えばリード端子を配線基板に接続させる際に、リード端子が曲がることがある。リード端子が曲がると、リード端子に加わった曲げ応力が第２パッドを介して配線基板に伝わり、配線基板が曲がりやすくなる。配線基板が曲がると、配線基板の配線に断線が生じやすくなり、配線基板の信頼性が低下しやすくなる。
本発明は、信頼性を向上させる要求に応える配線基板およびそれを用いた電子装置を提供するものである。
本発明の一形態にかかる配線基板は、絶縁基板と、該絶縁基板上に部分的に配された複数のパッドとを備え、該複数のパッドは、前記絶縁基板上に配された銅からなる第１層領域と、該第１層領域上に配されたニッケルからなる第２層領域とを有し、少なくとも１つの前記パッドは、電子部品の電極が電気的に接続される第１パッドをなしており、少なくとも１つの前記パッドは、リード端子が電気的に接続される第２パッドをなしており、前記第２パッドにおける前記第２層領域の厚みは、前記第１パッドにおける前記第２層領域の厚みよりも大きい。
本発明の一形態にかかる電子装置は、上記配線基板と、該配線基板の前記第１パッドに電気的に接続した電極を有する電子部品と、前記配線基板の前記第２パッドに電気的に接続したリード端子とを備える。
本発明の一形態にかかる配線基板によれば、第２パッドにおける第２層領域の厚みは、第１パッドにおける第２層領域の厚みよりも大きいため、硬いニッケルからなる第２層領域の厚みを大きくすることによって、第２パッドの曲げを抑制し、第２パッドを介してリード端子から配線基板に伝わる曲げ応力を低減することができる。したがって、配線基板の曲げを抑制し、ひいては信頼性に優れた配線基板を得ることができる。
本発明の一形態にかかる電子装置によれば、上記配線基板を備えるため、信頼性に優れた電子装置を得ることができる。
本発明の一形態にかかる電子装置によれば、上記配線基板を備えるため、信頼性に優れた電子装置を得ることができる。
以下に、本発明の一実施形態に係る配線基板を用いた電子装置を例に、図面に基づいて詳細に説明する。
図１（ａ）および（ｂ）に示した電子装置１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置、検査機器またはその周辺機器などの電子機器に使用されるものである。この電子装置１は、電子部品２と、リード端子３と、電子部品２およびリード端子３が接続した配線基板４とを含んでいる。
電子部品２は、例えばＣＰＵ、メモリまたは固体撮像素子等の半導体素子である。この電子部品２は、配線基板４に１つ実装されていても構わないし、配線基板４に複数実装されていても構わない。
この電子部品２は、図２（ａ）に示すように、半導体基板５と、この半導体基板５上に形成された電極６とを含んでいる。半導体基板５は、半導体素子として機能するものであり、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等の半導体材料により形成することができる。また、電極６は、半導体基板５の内部配線と電気的に接続するための端子として機能するものであり、例えば銅、金、アルミニウム、ニッケルまたはクロム等の導電材料により形成することができる。この電極６は、組成が同じ１つの層からなるものでも構わないし、組成の異なる複数の層が積層されてなるものでも構わない。
また、電子部品２は、各方向への熱膨張率が例えば３ｐｐｍ／℃以上５ｐｐｍ／℃以下に設定されている。なお、電子部品２の熱膨張率は、市販のＴＭＡ装置を用いてＪＩＳＫ７１９７‐１９９１に準じた測定方法により測定される。以下、各部材の熱膨張率は、電子部品２と同様に測定される。
この電子部品２は、第１はんだ７ａを介して配線基板４にフリップチップ実装されている。電子部品２は、このようにフリップチップ実装されているため、ワイヤボンディング実装の場合と比較して、電極６を格子状に配置することができ、電極６を高密度化することができる。第１はんだ７ａは、電極６に電気的に接続されるものであり、例えば鉛、錫、銀、金、銅、亜鉛、ビスマス、インジウムまたはアルミニウム等の導電材料により形成することができる。
リード端子３は、配線基板４を外部回路（図示せず）に電気的に接続するものである。このリード端子３は、図１（ａ）および（ｂ）に示すように、例えば細長形状の金属板からなる。この金属板としては、例えば銅、銅合金、ニッケルまたはニッケル合金等の導電材料からなる板材に、ニッケル、パラジウムまたは金等のめっきを行ったものを用いることができる。なお、リード端子３は、フレキシブル基板の一部であっても構わないし、リードフレームの一部であっても構わない。
このリード端子３は、第２はんだ７ｂを介して配線基板４に接続されている。第２はんだ７ｂは、リード端子３に電気的に接続されるものであり、例えば鉛、錫、銀、金、銅、亜鉛、ビスマス、インジウムまたはアルミニウム等の導電材料により形成することができる。
配線基板４は、電子部品２とリード端子３とを電気的に接続するものである。この配線基板４は、絶縁基板８と絶縁基板８上に部分的に配された複数のパッド９とを含んでおり、絶縁基板８は、コア基板１０とコア基板１０の両主面に形成された一対のビルドアップ層１１とを含んでいる。
コア基板１０は、配線基板４の強度を高めるものである。このコア基板１０は、平板状の基体１２と、該基体１２を厚み方向に貫通する筒状のスルーホール導体１３と、該スルーホール導体１３の内部に配された柱状の絶縁体１４とを含んでいる。
基体１２は、コア基板１０の主要部をなして剛性を高めるものである。この基体１２は、エポキシ樹脂等の樹脂と、この樹脂で被覆されたガラスクロス等の基材と、この樹脂内に分散したシリカフィラーなどの無機絶縁フィラーとを含んでいる。また、基体１２は、平面方向への熱膨張率が例えば５ｐｐｍ／℃以上３０ｐｐｍ／℃以下に設定され、厚み方向への熱膨張率が例えば１５ｐｐｍ／℃以上５０ｐｐｍ／℃以下に設定され、ヤング率が例えば５ＧＰａ以上３０ＧＰａ以下に設定されている。なお、基体１２のヤング率は、ＭＴＳシステムズ社製Ｎａｎｏ Ｉｎｄｅｎｔｅｒ ＸＰ／ＤＣＭを用いて測定される。以下、各部材のヤング率は、基体１２と同様に測定される。
スルーホール導体１３は、コア基板１０の両主面に形成されたビルドアップ層１１を電気的に接続するものであり、例えば高導電率の導電材料である銅により形成することができる。
絶縁体１４は、後述するビア導体１７の支持面を形成するものであり、例えばエポキシ樹脂等の樹脂材料により形成することができる。
一方、コア基板１０の両主面には、上述した如く、一対のビルドアップ層１１が形成されている。ビルドアップ層１１は、図２（ａ）に示すように、複数の絶縁層１５と、基体１２上および絶縁層１５上に部分的に配された複数の導電層１６と、絶縁層１５を厚み方向に貫通して導電層１６に接続したビア導体１７とを含んでいる。
絶縁層１５は、導電層１６を支持する支持部材として機能するだけでなく、導電層１６同士の短絡を防ぐ絶縁部材として機能するものである。ここで、便宜上、複数の絶縁層１５のうち、最上層（電子部品２の実装領域側）に配された絶縁層１５を第１絶縁層１５ａとし、第１絶縁層１５ａよりも下方（電子部品２の実装領域と反対側）にて第１絶縁層１５ａに近接した絶縁層１５を第２絶縁層１５ｂとする。
第１絶縁層１５ａには、厚み方向に貫通した貫通孔Ｐが形成されており、貫通孔Ｐ内には、第１はんだ７ａが配されている。この貫通孔Ｐは、上下面が円形状であるとともにコア基板１０に向かって径が小さくなるテーパー状である。
この絶縁層１５は、図３および図４に示すように、第１樹脂層１８ａと、該第１樹脂層１８ａよりもコア基板１０側に配された第２樹脂層１８ｂとを有する。
第１樹脂層１８ａは、絶縁層１５の剛性を高めるとともに平面方向における熱膨張率を低減するものであり、樹脂と該樹脂に被覆された複数の粒子からなる無機絶縁フィラーとを含んでいる。また、第１樹脂層１８ａは、平面方向への熱膨張率が例えば０ｐｐｍ／℃以上３０ｐｐｍ／℃以下に設定され、厚み方向への熱膨張率が例えば２０ｐｐｍ／℃以上５０ｐｐｍ／℃以下に設定され、ヤング率が例えば２．５ＧＰａ以上１０ＧＰａ以下に設定されている。また、第１樹脂層１８ａは、第２樹脂層１８ｂよりもヤング率が高いとともに平面方向の熱膨張率が小さい。
第１樹脂層１８ａの樹脂は、ポリイミド樹脂等を用いることができ、平面方向への熱膨張率低減の観点から、各樹脂分子鎖の長手方向が第１樹脂層１８ａの平面方向に平行である構造を有するフィルム状であることが望ましい。また、第１樹脂層１８ａの無機絶縁フィラーは、上述した基体１２に含まれたものと同様のものを用いることができる。
第２樹脂層１８ｂは、厚み方向に隣接した第１樹脂層１８ａ同士を接着するとともに、導電層１６の側面および一主面に接着して導電層１６を固定するものであり、樹脂を含んでいる。なお、第２樹脂層１８ｂは、接着性の観点から無機絶縁フィラーを含まない方が望ましいが、無機絶縁フィラーを含んでも構わない。また、第２樹脂層１８ｂは、平面方向および厚み方向への熱膨張率が例えば１０ｐｐｍ／℃以上１００ｐｐｍ／℃以下に設定されている。また、第２樹脂層１８ｂは、ヤング率が例えば０．０５ＧＰａ以上０．５ＧＰａ以下に設定されている。
第２樹脂層１８ｂの樹脂は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、またはアミド樹脂等を用いることができる。
導電層１６は、接地用配線、電力供給用配線または信号用配線等の配線の一部として機能するものであり、例えば高導電率の導電材料である銅により形成することができる。なお、導電層１６は、チタン、モリブデン、クロムまたはニッケルクロム合金からなる金属層を介して第１樹脂層１８ａに接着していることが望ましい。その結果、導電層１６と樹脂層１８ａとの接着強度を高めることができる。
ビア導体１７は、厚み方向に互いに離間した導電層１６同士を相互に接続するものであり、例えば高導電率の導電材料である銅により形成することができる。なお、ビア導体１７は、導電層１６と同様に、上述した金属層を介して絶縁層１５に接着していることが望ましい。また、ビア導体１７は、コア基板１０に向って幅が狭くなるテーパー状である。
パッド９は、配線基板４の配線（スルーホール導体１３、導電層１６およびビア導体１７）を外部に電気的に接続するための端子として機能するものである。このパッド９は、絶縁基板８上に配された銅からなる第１層領域１９ａと、第１層領域１９ａ上に配されたニッケルからなる第２層領域１９ｂとを含んでいる。第１層領域１９ａは、導電層１６またはビア導体１７に接続されるものであり、導電層１６またはビア導体１７と同様に銅によって形成されている。第２層領域１９ｂは、第１層領域１９ａの表面を覆っており、第１層領域１９ａのバリアー層として機能するものであり、第１層領域１９ａが第１はんだ７ａまたは第２はんだ７ｂ内に拡散することを抑制するものである。
なお、配線基板４に電子部品２およびリード端子３を接続する前においては、図５ないし図７に示すように、パッド９は、第２層領域１９ｂ上に配された金からなる第３層領域１９ｃをさらに含んでいる。この第３層領域１９ｃは、第２層領域１９ｂの表面を覆っており、第２層領域１９ｂの酸化を抑制し、第２層領域１９ｂと第１はんだ７ａまたは第２はんだ７ｂとの濡れ性を良好にするものである。この第３層領域１９ｃは、配線基板４に電子部品２およびリード端子３を接続する際に、第１はんだ７ａまたは第２はんだ７ｂ内に拡散して無くなる。
複数のパッド９のうち、少なくとも１つのパッド９は、電子部品２の電極６に第１はんだ７ａを介して電気的に接続した第１パッド９ａをなしている。この第１パッド９ａは、上方（電子部品２の実装領域側）から２番目に配された第２絶縁層１５ｂ上に形成されている。第１パッド９ａの一部は、最上層の第１絶縁層１５ａを貫通する貫通孔Ｐ内に配されて、絶縁基板８上に露出しており、貫通孔Ｐ内にて第１はんだ７ａに接続している。
第１パッド９ａの第１層領域１９ａは、第１絶縁層１５ａと第２絶縁層１５ｂとの間に配されており、上面の少なくとも一部が貫通孔Ｐ内に露出してなる露出部２０を有している。第１パッド９ａの第２層領域１９ｂは、貫通孔Ｐ内において露出部２０を覆っており、第１はんだ７ａに接続している。なお、第１はんだ７ａを第１パッド９ａに接続する前において、第１パッド９ａの第３層領域１９ｂは、貫通孔Ｐ内において第２層領域１９ｂの上面を覆っている。また、第１パッド９ａは、図２（ｂ）に示すように、平面視において円形状である。
複数のパッド９のうち、少なくとも１つのパッド９は、リード端子３に第２はんだ７ｂを介して電気的に接続した第２パッド９ｂをなしている。この第２パッド９ｂは、最上層の第１絶縁層１５ａ上に配されている。第２パッド９ｂの上面および側面は、絶縁基板８上に露出しており、第２パッド９ｂの上面および側面は第２はんだ７ｂに接続している。
第２パッド９ｂの第１層領域１９ａは、第１絶縁層１５ａ上に配されており、上面および側面が絶縁基板８上に露出している。第２パッド９ｂの第２層領域１９ｂは、第２パッド９ｂの第１層領域１９ａの上面および側面を覆っている。なお、第２はんだ７ｂを第２パッド９ｂに接続する前において、第２パッド９ｂの第３層領域１９ｂは、第２パッド９ｂの第２層領域１９ｂの上面および側面を覆っている。また、第２パッド９ｂは、図２（ｃ）に示すように、平面視において四角形状、さらには矩形状である。
なお、図２（ａ）においては、第２パッド９ｂの端部はリード端子３の直下には位置しておらず、第２パッド９ｂの端部において、第２はんだ７ｂはフィレット状である。
ところで、リード端子３は、例えば配線基板４に接続する際等に曲がることがある。リード端子３が曲がると、リード端子３に加わった曲げ応力が、リード端子３と配線基板４との接続箇所にある第２パッド９ｂを介して、配線基板４に伝わり、配線基板４が曲がりやすくなる。配線基板４が曲がると、配線基板４の配線に断線が生じやすくなる。特に、第２パッド９ｂに接続したビア導体１７に歪みが生じるため、ビア導体１７とこのビア導体１７が接続した導電層１６との間に断線が生じやすくなる。
一方、本実施形態において、第２パッド９ｂにおける第２層領域１９ｂの厚みは、第１パッド９ａにおける第２層領域１９ｂの厚みよりも大きい。その結果、第２パッド９ｂにおいて、硬いニッケルからなる第２層領域１９ｂの厚みを大きくすることによって、第２パッド９ｂ自体の曲げを抑制し、第２パッド９ｂを介してリード端子３から配線基板４に伝わる曲げ応力を低減することができる。したがって、配線基板４の曲げを抑制し、配線基板４の信頼性を高めることができる。
また、第１パッド９ａにおいて、硬いニッケルからなる第２層領域１９ｂの厚みを小さくすることによって、第２層領域１９ｂの膜応力を低減し、第１層領域１９ａと第２層領域１９ｂとの剥離を低減できる。したがって、第１パッド９ａの電気的信頼性を高めることができる。その結果、第１パッド９ａの電気的信頼性を維持しつつ、第１パッド９ａの小型化を可能とし、配線基板４を電子部品２の電極６の狭ピッチ化に対応させることができる。
このような第１パッド９ａとしては、第２層領域１９ｂの厚みが第１層領域１９ａの厚みよりも小さいことが望ましい。その結果、第１層領域１９ａと第２層領域１９ｂとの剥離を良好に低減できる。また、第２パッド９ｂとしては、第２層領域１９ｂの厚みが第１層領域１９ａの厚みよりも大きいことが望ましい。その結果、配線基板４の曲げを良好に抑制することができる。この場合、例えば、第１パッド９ａにおける第１層領域１９ａの厚みは、第２パッド９ｂにおける第１層領域１９ａの厚みと同じである。なお、厚みが同じである場合の誤差は±１０％設定される。
また、本実施形態において、第１パッド９ａは、上面の少なくとも一部が貫通孔Ｐ内に露出しており、この露出した領域が、貫通孔Ｐ内に配された第１はんだ７ａに接続される。このように、第１絶縁層１５ａの貫通孔Ｐ内に第１はんだ７ａを配することによって、隣接する第１はんだ７ａ同士の短絡を抑制することができ、ひいては配線基板４を電子部品２の電極６の狭ピッチ化に対応させることができる。
また、第１パッド９ａの第１層領域１９ａは、第１絶縁層１５ａと第２絶縁層１５ｂとの間に配されるとともに、上面の少なくとも一部が貫通孔Ｐ内に露出した露出部２０を有しており、第１パッド９ａの第２層領域１９ｂは、貫通孔Ｐ内において露出部２０上に配されている。ここで、貫通孔Ｐの下端には、貫通孔Ｐの内壁と第１絶縁層１５ａとの下面との間の角部が形成されており、この角部の近傍には応力が集中しやすい。このため、角部の近傍に位置する、第１層領域１９ａの露出部２０と第２層領域１９ｂとの接続界面に、応力が集中しやすいが、本実施形態においては、上述した如く、第１パッド９ａの第２層領域１９ｂの厚みが小さいため、第２層領域１９ｂの膜応力を低減し、第１層領域１９ａの露出部２０と第２層領域１９ｂとの剥離を良好に低減できる。
また、第１パッド９ａの平面視における面積は、第２パッド９ｂの平面視における面積よりも小さい。その結果、第１パッド９ａを小型化することができるため、配線基板４を電子部品２の電極６の狭ピッチ化に対応させることができる。さらに、上述した如く、第１パッド９ａの第２層領域１９ｂの厚みが小さいため、第１パッド９ａの電気的信頼性を維持しつつ、第１パッド９ａを小型化することができる。
一方、第２パッド９ｂの平面視における面積は、第１パッド９ａの平面視における面積よりも大きい。その結果、第２パッド９ｂと第２はんだ７ｂとの接着面積を増やし、第２パッド９ｂとリード端子３との接続強度を高めることができる。
かくして、上述した電子装置１は、外部回路に電気的に接続されるリード端子３から配線基板４を介して供給される電源や信号に基づいて、電子部品２を駆動若しくは制御することにより、所望の機能を発揮する。
次に、上述した電子装置１の製造方法を説明する。
（１）図８に示すように、両主面に導電層１６が形成されたコア基板１０を準備する。具体的には、例えば以下のように行う。
まず、例えば未硬化の樹脂シートを複数積層するとともに最外層に銅箔を積層し、該積層体を加熱加圧して硬化させることにより、基体１２を作製する。なお、未硬化は、ＩＳＯ４７２：１９９９に準ずるＡ‐ステージまたはＢ‐ステージの状態である。次に、例えばドリル加工やレーザー加工等により、基体１２を厚み方向に貫通したスルーホールを形成する。次に、例えば無電解めっき法および電気めっき法等により、スルーホールの内壁に導電材料を被着させて、スルーホール導体１３を形成する。次に、スルーホール導体１３の内部に、樹脂等を充填し、絶縁体１４を形成する。次に、導電材料を絶縁体１４の露出部に被着させた後、従来周知のフォトリソグラフィ法、エッチング等により、銅箔をパターニングして導電層１６を形成する。
（２）コア基板１０の両主面に一対のビルドアップ層１１を形成し、図５に示した配線基板４を作製する。具体的には、例えば以下のように行う。
まず、未硬化の第２樹脂層１８ｂを介して、第１樹脂層１８ａをコア基板１０上に配置した後、コア基板１０、第２樹脂層１８ｂおよび第１樹脂層１８ａを加熱加圧して第２樹脂層１８ｂを硬化させることにより、コア基板１０上に絶縁層１５を形成する。次に、例えばＹＡＧレーザー装置または炭酸ガスレーザー装置等によるレーザー加工を用いて、絶縁層１５の所望の箇所にビア孔を形成し、ビア孔内に導電層１６の少なくとも一部を露出させる。次に、スパッタリング法を用いて、絶縁層１５上およびビア孔内面に下地膜として金属膜を形成する。次に、フォトリソグラフィ法を用いて、金属膜上に所望の形状にパターニングしたレジストを形成した後、電気めっき法を用いて、この金属膜上に部分的に導電層１６およびビア導体１７を形成する。次に、レジストを金属膜から除去した後、エッチング法を用いて、金属膜における導体部の非形成領域を除去する。
以上の工程を繰り返して、一対のビルドアップ層１１を形成することによって、絶縁基板８を作製することができる。
次に、第１パッド９ａの形成方法について詳細に説明する。
まず、第２絶縁層１５ｂ上に導電層１６を形成する際に、導電層１６と同様に第２絶縁層１５ｂ上に第１層領域１９ａを形成する。次に、第２絶縁層１５ｂ上に第１絶縁層１５ａを形成した後、第１絶縁層１５ａにビア孔を形成する際に、ビア孔と同様にレーザー加工を用いて貫通孔Ｐを形成し、貫通孔Ｐ内に第１層領域１９ａの上面の少なくとも一部を露出させ、露出部２０を形成する。次に、無電解めっき法を用いて、貫通孔Ｐ内で露出部２０に第２層領域１９ｂおよび第３層領域１９ｃを順次被着させることによって、第１パッド９ａを形成することができる。
次に、第２パッド９ｂの形成方法について詳細に説明する。
まず、第１絶縁層１５ｂ上に導電層１６を形成する際に、導電層１６と同様に第１絶縁層１５ａ上に第１層領域１９ａを形成する。次に、第１パッド９ａにおける第２層領域１９ｂおよび第３層領域１９ｃの被着と同時に、無電解めっき法を用いて、第２パッド９ｂの第１層領域１９ａに第２層領域１９ｂおよび第３層領域１９ｃを順次被着させることによって、第２パッド９ｂを形成することができる。
ここで、第１パッド９ａにおける第２層領域１９ｂの厚みと、第２パッド９ｂにおける第２層領域１９ｂの厚みとは、例えば以下のように調節することができる。
上述した如く第１パッド９ａを貫通孔Ｐ内に設けた上で、例えば貫通孔Ｐの近傍にめっき液の流れを阻害する板を配置すること等によって、貫通孔Ｐ内へのめっき液の入り込みを抑制することができる。その結果、第２パッド９ｂにおける第２層領域１９ｂの厚みよりも、第１パッド９ａにおける第２層領域１９ｂの厚みを小さくすることができる。
なお、貫通孔Ｐをマスクした上で、無電解めっき法を用いて、第２パッド９ｂの第１層領域１９ａに第２層領域１９ｂを被着させた後、貫通孔Ｐのマスクを外した上で、無電解めっき法を用いて、第１パッド９ａおよび第２パッド９ｂそれぞれの第１層領域１９ａに第２層領域１９ｂを被着させることによって、第２パッド９ｂにおける第２層領域１９ｂの厚みを、第１パッド９ａにおける第２層領域１９ｂの厚みよりも大きくしても構わない。
（３）配線基板４に電子部品２およびリード端子３を接続し、図１ないし図２（ａ）に示した電子装置１を作製する。具体的には、例えば以下のように行う。
まず、電極６に第１はんだ７ａが被着した電子部品２を準備するとともに、第２はんだ７ｂが被着したリード端子３を準備する。次に、電子部品２の電極６に被着した第１はんだ７ａを貫通孔Ｐ内に配するとともに、リード端子３に被着した第２はんだ７ｂを第２パッド９ｂ上に配する。次に、第１はんだ７ａおよび第２はんだ７ｂが溶融する温度で加熱する（はんだリフロー）ことによって、第１はんだ７ａを貫通孔Ｐ内に充填するとともに、第１はんだ７ａを第１パッド９ａに接続し、第２はんだ７ｂを第２パッド９ｂに接続する。この際、第３層領域１９ｃは、第１はんだ７ａおよび第２はんだ７ｂ内に拡散する。
以上のようにして、電子装置１を作製することができる。
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。
例えば、上述した実施形態において、３層の絶縁層によりビルドアップ層を形成した構成を例に説明したが、絶縁層は３層でなくても構わない。
また、上述した実施形態において、絶縁層として第１樹脂層および第２樹脂層を含むものを用いた構成を例に説明したが、絶縁層は、第２樹脂層のみにより形成されていても構わない。
１ 電子装置
２ 電子部品
３ リード端子
４ 配線基板
５ 半導体基板
６ 電極
７ａ 第１はんだ
７ｂ 第２はんだ
８ 絶縁基板
９ パッド
９ａ 第１パッド
９ｂ 第２パッド
１０ コア基板
１１ ビルドアップ層
１２ 基体
１３ スルーホール導体
１４ 絶縁体
１５ 絶縁層
１５ａ 第１絶縁層
１５ｂ 第２絶縁層
１６ 導電層
１７ ビア導体
１８ａ 第１樹脂層
１８ｂ 第２樹脂層
１９ａ 第１層領域
１９ｂ 第２層領域
１９ｃ 第３層領域
２０ 露出部
Ｐ 貫通孔
２ 電子部品
３ リード端子
４ 配線基板
５ 半導体基板
６ 電極
７ａ 第１はんだ
７ｂ 第２はんだ
８ 絶縁基板
９ パッド
９ａ 第１パッド
９ｂ 第２パッド
１０ コア基板
１１ ビルドアップ層
１２ 基体
１３ スルーホール導体
１４ 絶縁体
１５ 絶縁層
１５ａ 第１絶縁層
１５ｂ 第２絶縁層
１６ 導電層
１７ ビア導体
１８ａ 第１樹脂層
１８ｂ 第２樹脂層
１９ａ 第１層領域
１９ｂ 第２層領域
１９ｃ 第３層領域
２０ 露出部
Ｐ 貫通孔
Claims (7)
- 絶縁基板と、該絶縁基板上に部分的に配された複数のパッドとを備え、
該複数のパッドは、前記絶縁基板上に配された銅からなる第１層領域と、該第１層領域上に配されたニッケルからなる第２層領域とを有し、
少なくとも１つの前記パッドは、電子部品の電極が電気的に接続される第１パッドをなしており、
少なくとも１つの前記パッドは、リード端子が電気的に接続される第２パッドをなしており、
前記第２パッドにおける前記第２層領域の厚みは、前記第１パッドにおける前記第２層領域の厚みよりも大きいことを特徴とする配線基板。 - 請求項１に記載の配線基板において、
前記絶縁基板は、最上層に位置する第１絶縁層と、該第１絶縁層よりも下方にて前記第１絶縁層に近接した第２絶縁層とを備え、
前記第１絶縁層には、厚み方向に貫通する貫通孔が形成されており、
前記第２パッドは、前記第１絶縁層上に配されており、
前記第１パッドは、前記第２絶縁層上に配されるとともに、上面の少なくとも一部が前記貫通孔内に露出していることを特徴とする配線基板。 - 請求項２に記載の配線基板において、
前記第１パッドの前記第１層領域は、前記第１絶縁層と前記第２絶縁層との間に配されるとともに、上面の少なくとも一部が前記貫通孔内に露出してなる露出部を有しており、
前記第１パッドの前記第２層領域は、前記貫通孔内において前記露出部上に配されており、
前記第２パッドの前記第２層領域は、前記第２パッドの前記第１層領域の上面および側面を覆っていることを特徴とする配線基板。 - 請求項１に記載の配線基板において、
前記第１パッドの平面視における面積は、前記第２パッドの平面視における面積よりも小さいことを特徴とする配線基板。 - 請求項１に記載の配線基板において、
前記第１パッドにおける前記第１層領域の厚みは、前記第１パッドにおける前記第２層領域の厚みよりも小さく、
前記第２パッドにおける前記第１層領域の厚みは、前記第２パッドにおける前記第２層領域の厚みよりも大きいことを特徴とする配線基板。 - 請求項１に記載の配線基板において、
前記第１パッドにおける前記第１層領域の厚みは、前記第２パッドにおける前記第１層領域の厚みと同じであることを特徴とする配線基板。 - 請求項１に記載の配線基板と、該配線基板の前記第１パッドに電気的に接続した電極を有する電子部品と、前記配線基板の前記第２パッドに電気的に接続したリード端子とを備えたことを特徴とする電子装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012146364A JP5868274B2 (ja) | 2012-06-29 | 2012-06-29 | 配線基板およびそれを用いた電子装置 |
| US13/927,554 US9426887B2 (en) | 2012-06-29 | 2013-06-26 | Wiring board and electronic device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012146364A JP5868274B2 (ja) | 2012-06-29 | 2012-06-29 | 配線基板およびそれを用いた電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014011288A JP2014011288A (ja) | 2014-01-20 |
| JP5868274B2 true JP5868274B2 (ja) | 2016-02-24 |
Family
ID=49776965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012146364A Expired - Fee Related JP5868274B2 (ja) | 2012-06-29 | 2012-06-29 | 配線基板およびそれを用いた電子装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9426887B2 (ja) |
| JP (1) | JP5868274B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017199712A1 (ja) | 2016-05-16 | 2017-11-23 | 株式会社村田製作所 | セラミック電子部品 |
| US10342127B2 (en) * | 2016-11-14 | 2019-07-02 | Samsung Electronics Co., Ltd | Electronic device including a reinforced printed circuit board |
| JP7105549B2 (ja) * | 2017-04-28 | 2022-07-25 | 日東電工株式会社 | 配線回路基板、および、撮像装置 |
| JP6635605B2 (ja) * | 2017-10-11 | 2020-01-29 | 国立研究開発法人理化学研究所 | 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置 |
| TWI742991B (zh) * | 2021-01-20 | 2021-10-11 | 啟耀光電股份有限公司 | 基板結構與電子裝置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61164300A (ja) * | 1985-01-16 | 1986-07-24 | 日立化成工業株式会社 | セラミツク多層配線板の製造法 |
| JP2986661B2 (ja) * | 1993-10-05 | 1999-12-06 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH08255977A (ja) * | 1995-03-16 | 1996-10-01 | Fujitsu Ltd | 実装回路基板 |
| JPH10229143A (ja) * | 1997-02-14 | 1998-08-25 | Toppan Printing Co Ltd | 複合リードフレーム |
| CN1299547C (zh) * | 2000-07-12 | 2007-02-07 | 罗姆股份有限公司 | 导体间的连接结构及其连接方法 |
| WO2002027786A1 (fr) * | 2000-09-25 | 2002-04-04 | Ibiden Co., Ltd. | Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche |
| JP2009141229A (ja) | 2007-12-10 | 2009-06-25 | Panasonic Corp | 半導体装置およびその製造方法 |
-
2012
- 2012-06-29 JP JP2012146364A patent/JP5868274B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-26 US US13/927,554 patent/US9426887B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014011288A (ja) | 2014-01-20 |
| US9426887B2 (en) | 2016-08-23 |
| US20140000946A1 (en) | 2014-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
| US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
| WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
| KR19990030122A (ko) | 다층 배선 기판 및 이의 제조 방법 | |
| JP5868274B2 (ja) | 配線基板およびそれを用いた電子装置 | |
| US7928559B2 (en) | Semiconductor device, electronic component module, and method for manufacturing semiconductor device | |
| US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
| JP2015015302A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP5725962B2 (ja) | 配線基板の製造方法及びその実装構造体の製造方法 | |
| JP5705565B2 (ja) | 実装構造体 | |
| JP2014090147A (ja) | 配線基板およびこれを用いた実装構造体 | |
| TWI451826B (zh) | 多層電路板及其製作方法 | |
| JP5981368B2 (ja) | 配線基板、これを用いた実装構造体および配線基板の製造方法 | |
| JP2016100352A (ja) | プリント配線板およびその製造方法 | |
| JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP4463139B2 (ja) | 立体的電子回路装置 | |
| TW201413842A (zh) | 層疊封裝結構及其製作方法 | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| JP3988629B2 (ja) | 電子装置 | |
| JP2019062062A (ja) | 配線基板、電子装置、及び、配線基板の製造方法 | |
| TWI420989B (zh) | 印刷電路板及其製造方法 | |
| KR101543031B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
| JP2013008873A (ja) | 配線基板およびその実装構造体 | |
| JP2007035870A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5868274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |