TWI483321B - 層疊封裝結構及其製作方法 - Google Patents

層疊封裝結構及其製作方法 Download PDF

Info

Publication number
TWI483321B
TWI483321B TW101138972A TW101138972A TWI483321B TW I483321 B TWI483321 B TW I483321B TW 101138972 A TW101138972 A TW 101138972A TW 101138972 A TW101138972 A TW 101138972A TW I483321 B TWI483321 B TW I483321B
Authority
TW
Taiwan
Prior art keywords
conductive
pads
holes
circuit carrier
semiconductor wafer
Prior art date
Application number
TW101138972A
Other languages
English (en)
Other versions
TW201413842A (zh
Inventor
Taekoo Lee
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201413842A publication Critical patent/TW201413842A/zh
Application granted granted Critical
Publication of TWI483321B publication Critical patent/TWI483321B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60015—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using plate connectors, e.g. layer, film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

層疊封裝結構及其製作方法
本發明涉及一種半導體封裝技術，特別涉及一種層疊封裝(package-on-package,POP)結構及其製作方法。
隨著半導體器件尺寸的不斷減小，具有半導體器件的層疊封裝結構也逐漸地備受關注。層疊封裝結構一般通過層疊製作方法製成。於傳統的層疊製作方法中，為了實現高密度集成及小面積安裝，通常通過直徑為200微米至300微米的焊球將上下兩個封裝器件電連接。然而，直徑為200微米至300微米的焊球不僅體積較大，而且容易產生裂紋，因此，不僅使得下封裝器件上與錫球對應的焊盤的體積也較大，進而難以縮小層疊封裝結構的體積，而且降低了層疊封裝結構的成品率及可靠性。
本發明提供一種可靠性較高的層疊封裝結構及其製作方法。
一種層疊封裝結構的製作方法，包括步驟：提供一個封裝體，所述封裝體包括第一封裝器件及設置於該第一封裝器件一側的連接基板，所述第一封裝器件包括一個第一電路載板及構裝於該第一電路載板上的第一半導體晶片，所述第一電路載板具有暴露出的多個第一焊盤，所述連接基板包括一個絕緣基材及設於該絕緣基 材中的多個第一導電孔，所述絕緣基材具有相對的第一表面及第二表面，所述第一表面與第一電路載板的一側表面黏結為一體，每個第一導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔均由通過雷射鑽孔工藝形成的貫穿所述第一表面及第二表面的第一通孔製成，多個第一導電孔與多個第一焊盤一一對應，且每個第一導電孔靠近該第一表面的一端均和相應的第一焊盤相接觸且電連接，每個第一導電孔靠近該第二表面的端面上均形成有導電膏；於所述連接基板的第二表面一側設置一個第二封裝器件，從而構成一個堆疊結構，所述第二封裝器件包括第二電路載板及構裝於所述第二電路載板上的第二半導體晶片，所述第二電路載板具有暴露出的多個第二焊盤，所述多個第二焊盤也與多個第一導電孔一一對應，且每個第二焊盤均靠近與其對應的第一導電孔上的導電膏；以及固化每個第一導電孔上的導電膏，使得每個第二焊盤通過固化的導電膏焊接於與其對應的一個第一導電孔的一端，從而使得第二封裝器件焊接於所述連接基板遠離該第一電路載板一側，形成一個層疊封裝結構。
一種層疊封裝結構的製作方法，包括步驟：提供一個封裝體，所述封裝體包括第一封裝器件及設置於該第一封裝器件一側的連接基板，所述第一封裝器件包括一個第一電路載板及構裝於該第一電路載板上的第一半導體晶片和第三半導體晶片，所述第一電路載板具有暴露出的多個第一焊盤及多個第三焊盤，所述多個第一焊盤及多個第三焊盤暴露於所述第一電路載板的同一側，所述多個第一焊盤與所述第三半導體晶片電性相連，所述多個第三焊盤與所述第三半導體晶片電性相連，所述連接基板包括一個絕緣基材及設於該絕緣基材中的多個第一導電孔和多個第二導電孔，所 述絕緣基材具有相對的第一表面及第二表面，所述第一表面與第一電路載板的一側表面黏結為一體，所述多個第二導電孔圍繞多個第一導電孔，所述多個第一導電孔及多個第二導電孔中的每個導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔均由通過雷射鑽孔工藝形成的貫穿所述第一表面及第二表面的第一通孔製成，每個第二導電孔均由通過雷射鑽孔工藝形成的貫穿所述第一表面及第二表面的第二通孔製成，多個第一導電孔與多個第一焊盤一一對應，且每個第一導電孔靠近該第一表面的一端均和相應的第一焊盤相接觸且電連接，每個第一導電孔靠近該第二表面的端面上均形成有導電膏，多個第二導電孔與多個第三焊盤一一對應，且每個第二導電孔靠近該第一表面的一端均和相應的第三焊盤相接觸且電連接，每個第二導電孔靠近該第二表面的端面上均形成有導電膏；於所述連接基板的第二表面一側設置一個第二封裝器件，從而構成一個堆疊結構，所述第二封裝器件包括第二電路載板及構裝於所述第二電路載板上的第二半導體晶片，所述第二電路載板具有暴露出的多個第二焊盤及多個第四焊盤，多個第二焊盤及多個第四焊盤暴露於所述第二電路載板的同一側，所述多個第二焊盤與多個第一導電孔一一對應，且每個第二焊盤均靠近與其對應的第一導電孔上的導電膏，所述多個第四焊盤與多個第二導電孔一一對應，且每個第四焊盤均靠近與其對應的第二導電孔上的導電膏；以及固化所述多個第一導電孔及多個第二導電孔中的每個導電柱上的導電膏，使得每個第二焊盤通過固化的導電膏焊接於與其對應的一個第一導電孔的一端，每個第四焊盤通過固化的導電膏焊接於與其對應的第二導電孔的一端，從而使得第二封裝器件焊接於所述連接基板遠離該第一電路載板一側 ，形成一個層疊封裝結構。
一種層疊封裝結構包括封裝體及第二封裝器件。所述封裝體包括第一封裝器件及設置於該第一封裝器件一側的連接基板。所述第一封裝器件包括一個第一電路載板及構裝於該第一電路載板上的第一半導體晶片。所述第一電路載板具有暴露出的多個第一焊盤。所述多個第一焊盤與所述第一半導體晶片電性相連。所述連接基板包括一個絕緣基材及設於該絕緣基材中的多個第一導電孔。所述絕緣基材具有相對的第一表面及第二表面。所述第一表面與第一電路載板的多個第一焊盤一側表面黏結為一體。每個第一導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔均由通過雷射鑽孔工藝形成的貫穿所述第一表面及第二表面的第一通孔製成。多個第一導電孔與多個第一焊盤一一對應，且每個第一導電孔靠近該第一表面的一端均和相應的第一焊盤相接觸且電連接。每個第一導電孔靠近該第二表面的端面上均形成有導電膏。所述第二封裝器件包括第二電路載板及構裝於第二電路載板上的第二半導體晶片。所述第二電路載板具有多個第二焊盤。所述多個第二焊盤也與所述多個第一導電孔一一對應，且每個第二焊盤均通過相應的第一導電孔上的導電膏焊接於與其對應的一個第一導電孔靠近所述第二表面的一端，從而使得第二封裝器件焊接於連接基板的第二表面一側。
一種層疊封裝結構封裝體及第二封裝器件。所述封裝體包括第一封裝器件及設置於該第一封裝器件一側的連接基板。所述第一封裝器件包括一個第一電路載板及構裝於該第一電路載板上的第一半導體晶片和第三半導體晶片。所述第一電路載板具有暴露出的 多個第一焊盤及多個第三焊盤，所述多個第一焊盤及多個第三焊盤暴露於所述第一電路載板的同一側，且多個第三焊盤圍繞多個第一焊盤。所述多個第一焊盤與所述第一半導體晶片電性相連。所述多個第三焊盤與所述第三半導體晶片電性相連。所述連接基板包括一個絕緣基材及設於該絕緣基材中的多個第一導電孔和多個第二導電孔。所述絕緣基材具有相對的第一表面及第二表面。所述第一表面與第一電路載板的多個第一焊盤一側表面黏結為一體。所述多個第二導電孔圍繞多個第一導電孔。所述多個第一導電孔及多個第二導電孔中的每個導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔均由通過雷射鑽孔工藝形成的貫穿所述第一表面及第二表面的第一通孔製成，每個第二導電孔均由通過雷射鑽孔工藝形成的貫穿所述第一表面及第二表面的第二通孔製成。多個第一導電孔與多個第一焊盤一一對應，且每個第一導電孔靠近該第一表面的一端均和相應的第一焊盤相接觸且電連接。每個第一導電孔靠近該第二表面的端面上均形成有導電膏。多個第二導電孔與多個第三焊盤一一對應，且每個第二導電孔靠近該第一表面的一端均和相應的第三焊盤相接觸且電連接。每個第二導電孔靠近該第二表面的端面上均形成有導電膏。所述第二封裝器件包括第二電路載板及構裝於所述第二電路載板上的第二半導體晶片。所述第二電路載板具有暴露出的多個第二焊盤及多個第四焊盤。多個第二焊盤及多個第四焊盤暴露於所述第二電路載板的同一側。所述多個第二焊盤與多個第一導電孔一一對應，且每個第二焊盤均通過相應的第一導電孔上的導電膏焊接於與其對應的一個第一導電孔靠近所述第二表面的一端。所述多個第四焊盤與多個第二導電孔一一對應，且每個第四焊盤均通過相應的第 二導電孔上的導電膏焊接於與其對應的一個第二導電孔靠近所述第二表面的一端，從而使得第二封裝器件焊接於連接基板的第二表面一側。
採用上述方法形成的層疊封裝結構中，第一封裝器件與所述第二封裝器件通過所述連接基板連接為一體。所述連接基板壓合於所述第一封裝器件。所述連接基板與第二封裝器件之間通過設於連接基板內的第一導電孔及第二導電孔上的導電膏相連，並未通過焊球相連，從而，提高了層疊封裝結構的成品率及可靠性。
10‧‧‧封裝體
11‧‧‧第一封裝器件
13‧‧‧連接基板
14‧‧‧第一電路載板
15‧‧‧第一半導體晶片
16‧‧‧第三半導體晶片
17‧‧‧第一封裝膠體
131‧‧‧絕緣基材
133‧‧‧第一導電孔
135‧‧‧第二導電孔
131a‧‧‧第一表面
131b‧‧‧第二表面
136‧‧‧塞孔樹脂
137‧‧‧第一導電帽
138‧‧‧第二導電帽
139‧‧‧導電膏
141‧‧‧第一基底
143‧‧‧第一導電圖形
145‧‧‧第二導電圖形
147‧‧‧第一防焊層
149‧‧‧第二防焊層
141a、311a‧‧‧上側表面
141b、311b‧‧‧下側表面
142‧‧‧第三導電孔
144‧‧‧第四導電孔
1431‧‧‧第一焊盤
1432‧‧‧第三焊盤
1433、1453‧‧‧導電線路
1451‧‧‧第一電性接觸墊
1452‧‧‧第二電性接觸墊
1311‧‧‧收容通孔
133a‧‧‧第一通孔
135a‧‧‧第二通孔
133b‧‧‧第一通孔部
135b‧‧‧第二通孔部
133c‧‧‧第一孔環部
135c‧‧‧第二孔環部
151‧‧‧第三電性接觸墊
153‧‧‧第一導線
18‧‧‧第一絕緣膠
19‧‧‧第二絕緣膠
161‧‧‧第四電性接觸墊
163‧‧‧第二導線
12‧‧‧間隔片
30‧‧‧第二封裝器件
31‧‧‧第二電路載板
33‧‧‧第二半導體晶片
35‧‧‧第二封裝膠體
311‧‧‧第二基底
312‧‧‧第三導電圖形
313‧‧‧第四導電圖形
314‧‧‧第三防焊層
315‧‧‧第四防焊層
3111‧‧‧第一絕緣層
3112‧‧‧第一導電圖形層
3113‧‧‧第二絕緣層
3114‧‧‧第二導電圖形層
3115‧‧‧第三絕緣層
317‧‧‧第五導電孔
318‧‧‧第六導電孔
3121‧‧‧第二焊盤
3122‧‧‧第四焊盤
3123‧‧‧第五焊盤
331、37‧‧‧焊球
319‧‧‧第七導電孔
3131‧‧‧第六焊盤
38‧‧‧第三絕緣膠
40‧‧‧堆疊結構
100‧‧‧層疊封裝結構
圖1為本技術方案實施例提供的第一電路基板的剖面示意圖。
圖2為於圖1所示的第一電路基板上壓合一個絕緣基材後的剖面示意圖。
圖3為於圖2所示的絕緣基材上形成多個第一通孔及多個第二通孔後的剖面示意圖。
圖4為電鍍圖3所示的多個第一通孔及多個第二通孔中每個通孔的的孔壁以形成多個第一導電孔及多個第二導電孔後的剖面示意圖。
圖5為於圖4所示的多個第一導電孔及多個第二導電孔中的每個導電孔內填充樹脂後的剖面示意圖。
圖6為於圖5所示的每個導電孔遠離所述第一電路載板的端面均形成一個導電帽後的剖面示意圖。
圖7為於圖6所示的每個導電帽上印刷導電膏後的剖面示意圖。
圖8為於圖7所示的第一電路載板遠離所述絕緣基材的表面構裝第一半導體晶片及第三半導體晶片，並設置第一封裝膠體後所形成的具有第一封裝器件的封裝體的剖面示意圖。
圖9為本技術方案實施例提供的第二封裝器件的剖面示意圖。
圖10為於圖8所示的封裝體遠離所述第一電路載板一側設置一個圖9所示的第二封裝器件後所形成的堆疊結構的剖面示意圖。
圖11為對圖9所示的堆疊結構進行回焊處理後所獲得的層疊封裝結構的剖面示意圖。
下面將結合附圖及實施例，對本技術方案提供的層疊封裝結構及其製作方法作進一步的詳細說明。
下面將結合附圖及實施例，對本技術方案提供的層疊封裝結構及其製作方法作進一步的詳細說明。
本技術方案實施方式提供的層疊封裝結構的製作方法包括以下步驟：
第一步：請一併參閱圖1至圖9，提供一個封裝體10。所述封裝體10包括第一封裝器件11及設置於該第一封裝器件11一側的連接基板13。
所述第一封裝器件11包括一個第一電路載板14、第一半導體晶片15、第三半導體晶片16及第一封裝膠體17。該第一半導體晶片15和第三半導體晶片16均構裝於該第一電路載板14上。該第一封裝膠體17設於第一電路載板14且覆蓋所述第一半導體晶片15及第三 半導體晶片16。
所述連接基板13包括一個絕緣基材131及設於該絕緣基材131中的多個第一導電孔133和多個第二導電孔135。所述絕緣基材131的厚度小於等於100微米。本實施方式中，所述絕緣基材131厚度為80微米。所述絕緣基材131具有相對的第一表面131a及第二表面131b。多個第一導電孔133和多個第二導電孔135中的每個導電孔均貫穿所述絕緣基材131，且每個導電孔133、135內均填充有塞孔樹脂136。每個第一導電孔133靠近該第二表面131b的一端均設有一個第一導電帽137。每個第一導電帽137均覆蓋且封閉一個相應的第一導電孔133靠近該第二表面131b的端部，以增強相應的第一導電孔133與所述第一封裝器件11之間的電連接可靠性。每個第一導電帽137表面均形成有導電膏139，以連接並電導通所述連接基板13及後續步驟中的封裝器件。每個第二導電孔135靠近該第二表面131b的一端均設有一個第二導電帽138。每個第二導電帽138均覆蓋且封閉一個相應的第二導電孔135靠近該第二表面131b的端部，以增強相應的第二導電孔135與所述第一封裝器件11之間的電連接可靠性。每個第二導電帽138表面均形成有導電膏139，以連接並電導通所述連接基板13及後續步驟中的封裝器件。本實施例中，該封裝體10可以通過以下步驟形成：
首先，提供如圖1所述的第一電路載板14。第一電路載板14可以為形成有導電線路的單面電路板、雙面電路板或者多層電路板其包括第一基底141、第一導電圖形143、第二導電圖形145、第一防焊層147及第二防焊層149。本實施例中，第一電路載板14為雙面板。具體地，第一基底141具有相對的上側表面141a及下側表 面141b。第一導電圖形143及第二導電圖形145分別設置於上側表面141a及下側表面141b，且第一導電圖形143與第二導電圖形145通過第一基底141中的多個第三導電孔142及多個第四導電孔144電性相連。
第一導電圖形143包括多個第一焊盤1431、多個第三焊盤1432及多條導電線路1433。每個第一焊盤1431均位於所述多個第三焊盤1432之間。即，多個第三焊盤1432圍繞多個第一焊盤1431設置。多個第一焊盤1431與多個第一導電孔133一一對應，多個第三焊盤1432與多個第二導電孔135一一對應。
第二導電圖形145包括多個第一電性接觸墊1451、多個第二電性接觸墊1452及多條導電線路1453。每個第一電性接觸墊1451均位於多個第二電性接觸墊1452之間。即，多個第二電性接觸墊1452圍繞多個第一電性接觸墊1451設置。多個第一電性接觸墊1451用於與第一半導體晶片15電性相連。也就是說，第一半導體晶片15通過打線結合技術(Wire bonding)、表面貼裝技術(Surface Mounted Technology)或者覆晶封裝技術(Flip Chip Technology)構裝於第一電路載板14上，並與多個第一電性接觸墊1451電性相連，從而與第一電路載板14電性相連。多個第一電性接觸墊1451與多個第一焊盤1431一一對應，且每個第一電性接觸墊1451通過一個第三導電孔142與與其相對應的第一焊盤1431電導通。多個第二電性接觸墊1452用於與第三半導體晶片16電性相連。也就是說，第三半導體晶片16通過打線結合技術、表面貼裝技術或者覆晶封裝技術構裝於第一電路載板14上，並與多個第二電性接觸墊1452電性相連，從而與第一電路載板14電性相連。 多個第二電性接觸墊1452與多個第三焊盤1432一一對應，且每個第二電性接觸墊1452通過一個第四導電孔144與與其相對應的第三焊盤1432電導通。本實施例中，第一半導體晶片15通過打線結合技術與第一電路載板14電性相連，第三半導體晶片16通過打線結合技術與第一電路載板14電性相連。
所述第一防焊層147覆蓋於至少部分第一導電圖形143以及從第一導電圖形143暴露出的上側表面141a。所述第一防焊層147用於覆蓋保護第一導電圖形143中的多條導電線路1433。多個第一焊盤1431及多個第三焊盤1432中每一個焊盤均從所述第一防焊層147中至少暴露出部分。所述第二防焊層149覆蓋至少部分第二導電圖形145以及從第二導電圖形145暴露出的下側表面141b。所述第二防焊層149用於覆蓋保護第二導電圖形145中的多條導電線路1453。多個第一電性接觸墊1451及多個第二電性接觸墊1452中的每一個電性接觸墊均從所述第二防焊層149至少暴露出部分。
本實施例中，所述第一電路載板14可以通過以下方法制得：首先，提供一個雙面覆銅基板，所述雙面覆銅基板包括所述第一基底141及分別貼合於所述第一基底兩側的上側銅箔及下側銅箔，所述第一基底141具有所述上側表面141a及所述下側表面141b，所述上側銅箔貼於所述下側表面141b上，所述下側銅箔貼於所述上側表面141a；其次，通過鑽孔技術及電鍍填孔技術於雙面覆銅基板中形成所述多個第三導電孔142及所述多個第四導電孔144，每個第三導電孔142及第四導電孔144均貫穿所述第一基底141、上側銅箔及下側銅箔；再次，將下側銅箔經由選擇性蝕刻製成所述第一導電圖形143，將上側銅箔經由選擇性蝕刻製成所述第二導 電圖形145，且每個第一電性接觸墊1451通過一個第三導電孔142與一個第一焊盤1431電導通，每個第二電性接觸墊1452通過一個第四導電孔144與一個第三焊盤1432電導通；然後，通過印刷、貼合或者噴塗的方式於至少部分所述第一導電圖形143及從所述第一導電圖形143暴露出的上側表面141a上形成第一防焊層147，且多個第一焊盤1431及多個第三焊盤1432中的每一個焊盤均從所述第一防焊層147至少部分露出，通過印刷、貼合或者噴塗的方式於至少部分所述第二導電圖形145及從所述第二導電圖形145暴露出的所述第一基底141的下側表面141b上形成第二防焊層149，且多個第一電性接觸墊1451及多個第二電性接觸墊1452中的每一個焊盤均從所述第二防焊層149至少部分露出，從而形成所述第一電路載板14。
其次，請參閱圖2，於所述第一電路載板14的多個第一焊盤1431一側壓合所述絕緣基材131。所述絕緣基材131可以為BT(Bismaleimide Triazine)樹脂基材、ABF(Ajinomoto Buildup Film)樹脂基材、聚醯亞胺(Polyimide，PI)基材或者FR-4環氧樹脂玻璃纖維板等。所述絕緣基材131具有相對的第一表面131a及第二表面131b。所述絕緣基材131的第一表面131a與所述第一電路載板14的多個第一焊盤1431一側表面黏結為一體。所述絕緣基材131開設有一個收容通孔1311，以收容後續所述的第二半導體晶片。
然後，請參閱圖3，採用雷射鑽孔工藝於所述絕緣基材131中形成多個第一通孔133a及多個第二通孔135a。多個第二通孔135a圍繞多個第一通孔133a，且多個第一通孔133a圍繞所述收容通孔1311 。多個第一通孔133a與多個第一焊盤1431一一對應，且多個第一通孔133a中每個第一通孔133a均貫穿所述第一表面131a及第二表面131b，以暴露出相應的一個第一焊盤1431。多個第二通孔135a與多個第三焊盤1432一一對應，且多個第二通孔135a中的每個第二通孔135a均貫穿所述第一表面131a及第二表面131b，以暴露出相應的一個第三焊盤1432。
接著，請參閱圖4，通過於每個第一通孔133a的孔壁沉積導電材料層的方式，將所述多個第一通孔133a製成所述多個第一導電孔133；通過於每個第二通孔135a的孔壁沉積導電材料層的方式，將所述多個第二通孔135a製成所述多個第二導電孔135。本實施方式中，通過鍍覆工藝於所述多個第一通孔133a及多個第二通孔135a中的每一個通孔孔壁形成導電金屬層，例如銅層、銀層或金層等，得到多個第一導電孔133及多個第二導電孔135。具體地，可先通過化學沉積的方式於所述多個第一通孔133a及多個第二通孔135a中的每一個通孔孔壁形成化學銅層，再於所述化學銅層上電鍍形成一層電鍍銅層，化學銅層及電鍍銅層構成每一個通孔孔壁的導電金屬層。於本實施例中，每個第一導電孔133均包括位於第一表面131a及第二表面131b之間的第一通孔部133b及位於第二表面131b的第一孔環部133c；每個第二導電孔135均包括位於第一表面131a及第二表面131b之間的第二通孔部135b及位於第二表面131b的第二孔環部135c。也就是說，每個通孔孔壁的導電金屬層還向通孔周圍的第二表面131b上延伸。
然後，請參閱圖5，採用樹脂填孔工藝於多個第一導電孔133及多個第二導電孔135中的每個導電孔內填充塞孔樹脂136，直至塞孔 樹脂136將每個所述第一導電孔133及每個所述第二導電孔135填平。
再者，請參閱圖6，採用鍍覆工藝於每個第一導電孔133靠近第二表面131b的一端均形成一個第一導電帽137，於每個第二導電孔135靠近第二表面131b的一端均形成一個第二導電帽138。每個導電帽均覆蓋且封閉相應的導電孔靠近第二表面131b的端部，且均可以採用銅、銀或金等金屬製成。本實施例中，先通過化學沉積的方式於每個導電孔靠近第二表面131b的一端均形成化學銅層，再於所述化學銅層上形成電鍍銅層，化學銅層和電鍍銅層共同形成所述導電帽。具體地，第一導電帽137形成於第一導電孔133中的塞孔樹脂136及第一導電孔133位於第二表面131b的第一孔環部133c的表面，第二導電帽138形成於第二導電孔135的塞孔樹脂136及第二導電孔135位於第二表面131b的第二孔環部135c的表面。本實施例中，第一導電帽137直徑大於第一通孔133a的直徑，且等於第一導電孔133的第一孔環部133c的直徑；第二導電帽138的直徑大於第二通孔135a的直徑，且等於第二導電孔135的第二孔環部135c的直徑。
然後，請參閱圖7，採用印刷工藝於每個第一導電帽137表面印刷導電膏139，於每個第二導電帽138表面印刷導電膏139，從而獲得所述連接基板13。本領域具有通常知識者可以理解，多個第一導電帽137及多個第二導電帽138中的的每個導電帽均用以增強相應的導電孔與所述第一封裝器件11之間的電連接可靠性，並非必要元件。也就是說，多個第一導電帽137及多個第二導電帽138不是本技術方案的必要技術特徵，即使省略不要多個第一導電帽 137及多個第二導電帽138，也可以實現於多個第一導電孔133及多個第二導電孔135中的每個導電孔靠近第二表面131b的端面上印刷導電膏139的目的。
最後，如圖8所示，通過打線結合技術、表面貼裝技術或者覆晶封裝技術將所述第一半導體晶片15及第三半導體晶片16構裝於所述第一電路載板14遠離所述連接基板13一側，且使得所述第一半導體晶片15位於所述第一電路載板14及第三半導體晶片16之間。第一半導體晶片15可以包括記憶體晶片、邏輯晶片或者數位晶片。本實施例中，第一半導體晶片15為通過打線技術構裝於第一電路載板14上的邏輯晶片。所述第一半導體晶片15通過第一絕緣膠18黏結於所述第一電路載板14的第二防焊層149遠離所述第一基底141的表面。第一半導體晶片15具有與多個第一電性接觸墊1451一一對應的多個第三電性接觸墊151。每個第三電性接觸墊151通過一條第一導線153(例如金線)與一個對應的第一電性接觸墊1451電性相連。第三半導體晶片16可以為記憶體晶片、邏輯晶片或者數位晶片等晶片。本實施方例中，第三半導體晶片16為通過打線技術構裝於第一電路載板14上的記憶體晶片。所述第三半導體晶片16通過第二絕緣膠19黏結於所述第一半導體晶片15的遠離所述第一電路載板14的表面。第三半導體晶片16具有與多個第二電性接觸墊1452一一對應的多個第四電性接觸墊161，每個第四電性接觸墊161通過一條第二導線163(例如金線)與一個對應的第二電性接觸墊1452電性相連。優選地，為了防止第一半導體晶片15與第三半導體晶片16之間產生信號干擾，所述第一半導體晶片15與第三半導體晶片16之間還設有一個間隔片12，即，於第二絕緣膠19內設置一個間隔片12。本領域具有通常知識者可以 理解，間隔片12並不是本技術方案的必要技術特徵，即使省略不要間隔片12，也可以實現將第三半導體晶片16設於所述第一半導體晶片15上的目的。接著，通過模制(molding)技術於所述第一電路載板14遠離所述連接基板13一側設置所述第一封裝膠體17，以獲得所述封裝體10。所述第一電路載板14、第一半導體晶片15、第三半導體晶片16及第一封裝膠體17共同構成所述第一封裝器件11。所述第一封裝膠體17覆蓋所述第一半導體晶片15、第三半導體晶片16及從所述第一半導體晶片15和第三半導體晶片16露出的第一電路載板14的表面，以保護所述第一半導體晶片15及第三半導體晶片16免受損害。所述第一封裝膠體17的材料為環氧模塑膠(epoxy molding compound)。本實施例中，所述第一封裝膠體17的橫截面積與所述第一電路載板14的橫截面積相同。
本領域具有通常知識者可以理解，所述第三半導體晶片16遠離所述第一半導體晶片15的表面上還可以再增加一個、兩個、三個或者更多個半導體晶片，也就是說，第一封裝器件11還可以包括堆疊的三個、四個、五個或者更多個半導體晶片。本領域具有通常知識者還可以理解，所述第一半導體晶片15及第三半導體晶片16也可以於所述第一電路載板14的多個第一焊盤1431一側壓合所述絕緣基材131之前已經構裝於所述第一電路載板14的多個第一電性接觸墊1451一側。也就是說，提供第一電路載板14時，所述第一半導體晶片15及第三半導體晶片16已經構裝於所述第一電路載板14上，即，於所述第一電路載板14的多個第一焊盤1431一側壓合所述絕緣基材131之前直接提供一個第一封裝器件11。
第二步，請一併參閱圖9及圖10，於所述封裝體10的第二表面 131b一側設置一個第二封裝器件30，從而構成一個堆疊結構40。
所述第二封裝器件30包括第二電路載板31、安裝於所述第二電路載板31上的第二半導體晶片33及設於第二電路載板31且覆蓋所述第二半導體晶片33的第二封裝膠體35。
第二電路載板31可以為形成有導電圖形的單面電路板、雙面電路板或者多層電路板，其包括第二基底311、第三導電圖形312、第四導電圖形313、第三防焊層314及第四防焊層315。第二基底311具有相對的上側表面311a及下側表面311b。本實施例中，第二電路載板31為四層電路板，所述第二基底311內具有兩層導電圖形層。
第二基底311包括第一絕緣層3111、第一導電圖形層3112、第二絕緣層3113、第二導電圖形層3114及第三絕緣層3115。所述第一導電圖形層3112和第二導電圖形層3114位於第二絕緣層3113的相對兩個表面，且通過設置於第二絕緣層3113內的第五導電孔317電性相連。所述第一絕緣層3111覆蓋第一導電圖形層3112。所述第一絕緣層3111遠離所述第二絕緣層3113的表面即為所述第二基底311的上側表面311a。所述第三絕緣層3115覆蓋第二導電圖形層3114。所述第三絕緣層3115遠離所述第二導電圖形層3114的表面即為所述第二基底311的下側表面311b。
所述第三導電圖形312設置於所述第一絕緣層3111遠離所述第二絕緣層3113的表面(即所述第二基底311的上側表面311a)，且通過設置於所述第一絕緣層3111內的第六導電孔318與第一導電圖形層3112電性相連。第三導電圖形312包括多個第二焊盤3121、多個第四焊盤3122、多個第五焊盤3123及多條導電線路(圖未 示)。每個第二焊盤3121均位於多個第四焊盤3122之間。也就是說，多個第四焊盤3122圍繞多個第二焊盤3121。每個第五焊盤3123均位於多第二焊盤3121之間。也就是說，多個第二焊盤3121圍繞多個第五焊盤3123。多個第二焊盤3121與多個第一導電孔133一一對應，且每個第二焊盤3121均靠近與其對應的第一導電孔133上的導電膏139，以通過多個第一導電孔133及多個第一導電孔133上的導電膏139電導通第一半導體晶片15與所述第二電路載板31。多個第四焊盤3122與多個第二導電孔135一一對應，且每個第二焊盤3121均靠近與其對應的第二導電孔135上的導電膏139，以通過多個第二導電孔135及多個第二導電孔135上的導電膏139電導通第三半導體晶片16與所述第二電路載板31。多個第五焊盤3123與第二半導體晶片33通過多個焊球331電性相連。所述第二半導體晶片33通過打線結合技術、表面貼裝技術或者覆晶封裝技術構裝於第二電路載板31。所述第三防焊層314覆蓋於至少部分所述第三導電圖形312的多條導電線路及從所述第三導電圖形312暴露出的上側表面311a，並暴露出所述多個第二焊盤3121、多個第四焊盤3122及多個第五焊盤3123。所述第三防焊層314用於覆蓋保護第三導電圖形312中的多條導電線路3124。
所述第四導電圖形313設置於所述第三絕緣層3115遠離所述第二絕緣層3113的表面(即所述第二基底311的下側表面311b)，且通過設置於所述第三絕緣層3115內的第七導電孔319與所述第二導電圖形層3114電性相連。所述第四導電圖形313包括多個第六焊盤3131。所述第四防焊層315覆蓋於至少部分所述第四導電圖形313及從所述第四導電圖形313暴露出的下側表面311b，並暴露出所述多個第六焊盤3131。從所述第四防焊層315暴露出的多個第 六焊盤3131表面設置有多個焊球37，用於將所述第二電路載板31與其他電路板或者電子元件電性相連。
第二半導體晶片33可以為記憶體晶片、邏輯晶片或者數位晶片。本實施方式中，第二半導體晶片33為邏輯晶片。所述第二半導體晶片33通過第三絕緣膠38黏結於所述第二電路載板31的第三防焊層314表面，且通過覆晶封裝技術、表面貼裝技術或者打線結合技術與多個第五焊盤3123電性相連。於本實施例中，所述第二半導體晶片33通過覆晶封裝技術構裝於所述第二電路載板31上。第二半導體晶片33通過所述多個焊球331與多個第五焊盤3123電性相連。
所述第二封裝膠體35設於第二電路載板31的第三防焊層314表面，且覆蓋所述第二半導體晶片33，以保護所述第二半導體晶片33免受損害。所述第二封裝膠體35可以通過印刷或者模制方式形成於所述第二電路載板31上，且所述第二封裝膠體35的橫截面積大於所述第二半導體晶片33的橫截面積，小於所述第二電路載板31的橫截面積，且小於或者等於所述收容通孔1311的橫截面積，從而使得覆蓋有所述第二封裝膠體35的第二半導體晶片33可以收容於所述收容通孔1311中。所述第二封裝膠體35材料為環氧模塑膠。
所述第二封裝器件30可以通過以下方法制得：首先，提供一個雙面線路板，所述雙面線路板包括所述第二絕緣層3113、第一導電圖形層3112及第二導電圖形層3114，所述第一導電圖形層3112及第二導電圖形層3114位於所述第二絕緣層3113相對的兩個表面，所述第一導電圖形層3112與所述第二導電圖形層3114通過設於所 述第二絕緣層3113內的第五導電孔317相互電導通；其次，於所述第一導電圖形層3112上壓合一個上側單面覆銅基板，所述上側單面覆銅基板包括所述第一絕緣層3111及貼合於所述第一絕緣層3111的上側銅箔，並使所述第一絕緣層3111位於所述第一導電圖形層3112及所述上側銅箔之間，於所述第二導電圖形層3114上壓合一個下側單面覆銅基板，所述下側單面覆銅基板包括所述第三絕緣層3115及貼合於所述第三絕緣層3115的下側銅箔，並使所述第三絕緣層3115位於所述第二導電圖形層3114及所述下側銅箔之間；再次，將上側銅箔選擇性蝕刻製成所述第三導電圖形312，將下側銅箔選擇性蝕刻製成所述第四導電圖形313，且所述第三導電圖形312通過第六導電孔318與所述第一導電圖形層3112電性相連，所述第四導電圖形313通過第七導電孔319與所述第二導電圖形層3114電性相連，如此，即實現所述第三導電圖形312與所述第四導電圖形313之間的電連接；然後，通過印刷、貼合或者噴塗的方式於至少部分第三導電圖形312及從所述第三導電圖形312暴露出的第一絕緣層3111的上側表面311a上形成第三防焊層314，且多個第二焊盤3121、多個第四焊盤3122、多個第五焊盤3123中每一個焊盤均從所述第三防焊層314至少部分露出，通過印刷、貼合或者噴塗的方式於至少部分第四導電圖形313及從所述第四導電圖形313暴露出的第三絕緣層3115的下側表面311b上形成所述第四防焊層315，且多個第六焊盤3131中的每一個焊盤均從所述第四防焊層315至少部分露出，如此即可獲得所述第二電路載板31；接著，通過通過打線技術、表面貼裝技術或者覆晶技術將所述第二半導體晶片33電連接於多個第五焊盤3123上；最後，採用印刷或者模制的方式於所述第二電路載板31的第三防焊 層314遠離所述第二基底311的表面形成覆蓋所述第二半導體晶片33的第二封裝膠體35，從而獲得所述第二封裝器件30。
本領域具有通常知識者可以理解，所述第二半導體晶片33遠離所述第二電路載板31的表面上還可以再增加一個、兩個、三個或者更多個半導體晶片，也就是說，第二封裝器件30還可以包括堆疊的二個、三個、四個或者更多個半導體晶片。
第三步，請參閱圖11，對所述堆疊結構40進行回焊處理，以融熔並固化相鄰的連接基板13及第二封裝器件30之間的導電膏139，從而將所述連接基板13的多個第一導電孔133形成有導電膏139的一端與所述第二封裝器件30的多個第二焊盤3121通過導電膏一一對應地焊接為一體，將所述連接基板13的多個第二導電孔135形成有導電膏139的一端與所述第二封裝器件30的多個第四焊盤3122通過導電膏一一對應地焊接一體。如此，即獲得一個層疊封裝結構100。
所述層疊封裝結構100包括所述連接基板13及位於所述連接基板13兩側的所述第一封裝器件11及第二封裝器件30。所述連接基板13、第一封裝器件11、及第二封裝器件30的結構如前所述。具體地，所述第一封裝器件11包括第一電路載板14及構裝於所述第一電路載板14上的第一半導體晶片15和第三半導體晶片16。所述第一電路載板14具有多個第一焊盤1431和多個第三焊盤1432。所述多個第一焊盤1431和多個第三焊盤1432暴露於所述第一電路載板14的同一側。所述多個第一焊盤1431與第一半導體晶片15電性相連。所述多個第三焊盤1432與所述第三半導體晶片16電性相連。所述連接基板13具有一個絕緣基材131及設於所述絕緣基材131中 的多個第一導電孔133和多個第二導電孔135。所述絕緣基材131具有相對的第一表面131a及第二表面131b。所述第一表面131a與所述第一電路載板14的多個第一焊盤1431一側表面黏結為一體。所述多個第二導電孔135圍繞多個第一導電孔133。所述多個第一導電孔133及多個第二導電孔135中的每個導電柱均貫穿所述第一表面131a及第二表面131b，且多個第一導電孔133及多個第二導電孔135中的每個導電孔內均填充有塞孔樹脂136。多個第一導電孔133與多個第一焊盤1431一一對應，且每個第一導電孔133靠近該第一表面131a的一端均和相應的第一焊盤1431相接觸且電連接。每個第一導電孔133靠近該第二表面131b的端面上均形成有導電膏139。多個第二導電孔135與多個第三焊盤1432一一對應，且每個第二導電孔135靠近該第一表面131a的一端均和相應的第三焊盤1432相接觸且電連接。每個第二導電孔135靠近該第二表面131b的端面上均形成有導電膏139。所述第二封裝器件30包括第二電路載板31及構裝於所述第二電路載板31上的第二半導體晶片33。所述第二電路載板31具有暴露出的多個第二焊盤3121及多個第四焊盤3122。多個第二焊盤3121及多個第四焊盤3122暴露於所述第二電路載板31的同一側。所述多個第二焊盤3121與多個第一導電孔133一一對應，且每個第二焊盤3121均通過相應的第一導電孔133上的導電膏139焊接於與其對應的一個第一導電孔133靠近所述第二表面131b的一端。所述多個第四焊盤3122與多個第二導電孔135一一對應，且每個第四焊盤3122均通過相應的第二導電孔135上的導電膏139焊接於與其對應的一個第二導電孔135靠近所述第二表面131b的一端，從而使得第二封裝器件30焊接於連接基板13的第二表面131b一側。
所述層疊封裝結構100中，第一封裝器件11與所述第二封裝器件30通過所述連接基板13連接為一體，所述連接基板13壓合於所述第一封裝器件，所述連接基板13與第二封裝器件30之間通過設於連接基板13內的第一導電孔133及第二導電孔135上的導電膏139相連，並未通過直徑為200微米至300微米的焊球相連，從而，提高了層疊封裝結構100的成品率及可靠性。另外，於形成所述連接基板13內的導電孔時，先採用雷射鑽孔工藝於所述絕緣基材131上形成通孔，而雷射鑽孔工藝可以製作孔深小於或者等於100微米的通孔，故，可以於厚度小於或者等於100微米的絕緣基材131上製作通孔，進而減小所述層疊封裝結構100的體積。
本領域具有通常知識者可以理解，第一封裝器件11、第二封裝器件30還可以具有其他的結構，例如第一封裝器件11可以僅包括一個第一半導體晶片15，即不包括第三半導體晶片16，此種情況下，多個第三焊盤1432、第二電性接觸墊1452、多個第二導電孔135及多個第四焊盤3122相應地可以省略不要。再例如，所述第一封裝器件11的第一半導體晶片15通過絕緣膠層設於所述第一電路載板14的第一防焊層147上，並通過打線技術、表面貼裝技術或者覆晶封裝技術構裝於所述第一電路載板14的從所述第一防焊層147露出的多個焊盤上，此種情況下，該些焊盤可以通過第一電路載板14內的多條導電線路與多個第一焊盤1431電性相連。也就是說，此種情況下，所述第一半導體晶片15與多個第一焊盤1431位於所述第一電路載板14的同一側。再例如，所述第一封裝器件11的第一電路載板14可以為多層電路板，而第一半導體晶片15可以內嵌入該多層電路板中，此種情況下的第一電路載板14即為內嵌有晶片的嵌入式多層電路板，而嵌入該多層電路板中的第 一半導體晶片15可以通過該嵌入式多層電路板內的多條導電線路及焊盤與暴露於外的多個第一焊盤1431電性相連。本領域具有通常知識者還可以理解，所述第一封裝膠體17遠離所述連接基板13的表面還可以再封裝一個封裝器件，所述第二封裝器件30遠離所述連接基板13的表面也可以再封裝一個封裝器件，從而形成具有三個、四個或這個更多個封裝器件的層疊封裝結構。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10‧‧‧封裝體
13‧‧‧連接基板
30‧‧‧第二封裝器件
3121‧‧‧第二焊盤
3122‧‧‧第四焊盤
139‧‧‧導電膏
100‧‧‧層疊封裝結構

Claims (24)

  1. 一種層疊封裝結構的製作方法，包括步驟：提供一個封裝體，所述封裝體包括第一封裝器件及設置於該第一封裝器件一側的連接基板，所述第一封裝器件包括一個第一電路載板及構裝於該第一電路載板上的第一半導體晶片，所述第一電路載板具有暴露出的多個第一焊盤，所述連接基板包括一個絕緣基材及設於該絕緣基材中的多個第一導電孔，所述絕緣基材具有相對的第一表面及第二表面，所述第一表面與第一電路載板的一側表面黏結為一體，每個第一導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔均由通過雷射鑽孔工藝形成的貫穿所述第一表面及第二表面的第一通孔製成，多個第一導電孔與多個第一焊盤一一對應，且每個第一導電孔靠近該第一表面的一端均和相應的第一焊盤相接觸且電連接，每個第一導電孔靠近該第二表面的端面上均形成有導電膏；於所述連接基板的第二表面一側設置一個第二封裝器件，從而構成一個堆疊結構，所述第二封裝器件包括第二電路載板及構裝於所述第二電路載板上的第二半導體晶片，所述第二電路載板具有暴露出的多個第二焊盤，所述多個第二焊盤也與多個第一導電孔一一對應，且每個第二焊盤均靠近與其對應的第一導電孔上的導電膏；以及固化每個第一導電孔上的導電膏，使得每個第二焊盤通過固化的導電膏焊接於與其對應的一個第一導電孔的一端，從而使得第二封裝器件焊接於所述連接基板遠離該第一電路載板一側，形成一個層疊封裝結構。
  2. 如請求項1所述的層疊封裝結構的製作方法，其中，所述封裝體的形成方法包括步驟： 提供所述第一電路載板；於所述第一電路載板的多個第一焊盤一側壓合一個絕緣基材層，以形成所述絕緣基材，所述絕緣基材的第一表面與所述第一電路載板的多個第一焊盤一側表面黏結為一體；採用雷射鑽孔工藝於所述絕緣基材中形成多個所述第一通孔，多個所述第一通孔與多個第一焊盤一一對應，且每個所述第一通孔均貫穿所述第一表面及第二表面，以暴露出相應的一個第一焊盤；通過於每個所述第一通孔的孔壁沉積導電材料層的方式或者通過於每個所述第一通孔內填充導電膏的方式，將多個所述第一通孔製成多個所述第一導電孔；採用印刷工藝於每個第一導電孔靠近所述第二表面的端面上均印刷導電膏；以及通過打線結合技術、表面貼裝技術或者覆晶封裝技術將所述第一半導體晶片構裝於所述第一電路載板遠離所述連接基板一側，以獲得具有所述第一封裝器件的封裝體。
  3. 如請求項2所述的層疊封裝結構的製作方法，其中，當通過於每個第一通孔的孔壁沉積導電材料層的方式將所述多個第一通孔製成所述多個第一導電孔時，於將所述多個第一通孔製成所述多個第一導電孔之後，於採用印刷工藝於每個第一導電孔的兩端印刷錫膏之前，所述封裝體的形成方法還包括步驟：採用樹脂填孔工藝於每個所述第一導電孔內填充塞孔樹脂；以及採用電鍍工藝於每個填充有塞孔樹脂的第一導電孔的兩端分別沉積形成第一導電帽；當採用印刷工藝於每個第一導電孔的兩端印刷錫膏時，所述錫膏印刷於所述第一導電帽表面。
  4. 如請求項3所述的層疊封裝結構的製作方法，其中，於採用樹脂填孔工藝於每個所述第一導電孔內填充塞孔樹脂之後，於採用印刷工藝於每個第 一導電孔靠近所述第二表面的端面上均印刷導電膏之前，所述封裝體的形成方法還包括採用電鍍工藝於每個填充有塞孔樹脂的第一導電孔靠近所述第二表面的一端均沉積形成一個第一導電帽；當採用印刷工藝於每個第一導電孔靠近所述第二表面的端面上印刷導電膏時，所述導電膏印刷於所述第一導電帽表面。
  5. 如請求項4所述的層疊封裝結構的製作方法，其中，當通過於每個第一通孔的孔壁沉積所述導電材料層的方式將所述多個第一通孔製成所述多個第一導電孔時，所述第一導電材料層還延伸於所述第二表面形成一個第一孔環部，所述第一導電孔的第一導電帽沉積於所述塞孔樹脂表面以及所述第一孔環部表面。
  6. 如請求項2所述的層疊封裝結構的製作方法，其中，所述第一半導體晶片及多個第一焊盤分別位於所述第一電路載板的相對兩側；所述第一電路載板還具有暴露出的多個第一電性接觸墊，多個第一電性接觸墊與多個第一焊盤分別位於所述第一電路載板的相對兩側，且多個第一電性接觸墊圍繞所述第一半導體晶片，多個第一電性接觸墊與多個第一焊盤一一對應，每個第一電性接觸墊通過一個第一導電孔與相應的第一焊盤電性相連，所述第一半導體晶片構裝於所述第一電路載板時，所述第一半導體晶片通過多個第一電性接觸墊與所述第一電路載板電性相連。
  7. 如請求項2所述的層疊封裝結構的製作方法，其中，將所述第一半導體晶片構裝於所述第一電路載板遠離所述連接基板一側之後，還於所述第一電路載板上形成覆蓋所述第一半導體晶片的第一封裝膠體，以保護第一半導體晶片。
  8. 如請求項1所述的層疊封裝結構的製作方法，其中，所述絕緣基材還開設有一個收容通孔，所述收容通孔貫穿所述絕緣基材的第一表面及第二表面，所述多個第一導電孔圍繞所述收容通孔；所述第二半導體晶片和所 述多個第二焊盤位於所述第二電路載板的同一側，且所述多個第二焊盤圍繞所述第二半導體晶片，於所述連接基板的第二表面一側設置所述第二封裝器件從而構成所述堆疊結構時，使得所述第二半導體晶片收容於所述收容通孔中。
  9. 如請求項1所述的層疊封裝結構的製作方法，其中，所述第二封裝器件還包括覆蓋所述第二半導體晶片的第二封裝膠體，所述第二封裝膠體的橫截面積大於第二半導體晶片的橫截面積，小於所述第二電路載板的橫截面積，且小於或者等於所述收容通孔的橫截面積。
  10. 一種層疊封裝結構的製作方法，包括步驟：提供一個封裝體，所述封裝體包括第一封裝器件及設置於該第一封裝器件一側的連接基板，所述第一封裝器件包括一個第一電路載板及構裝於該第一電路載板上的第一半導體晶片和第三半導體晶片，所述第一電路載板具有暴露出的多個第一焊盤及多個第三焊盤，所述多個第一焊盤及多個第三焊盤暴露於所述第一電路載板的同一側，所述多個第一焊盤與所述第三半導體晶片電性相連，所述多個第三焊盤與所述第三半導體晶片電性相連，所述連接基板包括一個絕緣基材及設於該絕緣基材中的多個第一導電孔和多個第二導電孔，所述絕緣基材具有相對的第一表面及第二表面，所述第一表面與第一電路載板的一側表面黏結為一體，所述多個第二導電孔圍繞多個第一導電孔，所述多個第一導電孔及多個第二導電孔中的每個導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔均由通過雷射鑽孔工藝形成的貫穿所述第一表面及第二表面的第一通孔製成，每個第二導電孔均由通過雷射鑽孔工藝形成的貫穿所述第一表面及第二表面的第二通孔製成，多個第一導電孔與多個第一焊盤一一對應，且每個第一導電孔靠近該第一表面的一端均和相應的第一焊盤相接觸且電連接，每個第一導電孔靠近該第二表面的端面上均形成有導電 膏，多個第二導電孔與多個第三焊盤一一對應，且每個第二導電孔靠近該第一表面的一端均和相應的第三焊盤相接觸且電連接，每個第二導電孔靠近該第二表面的端面上均形成有導電膏；於所述連接基板的第二表面一側設置一個第二封裝器件，從而構成一個堆疊結構，所述第二封裝器件包括第二電路載板及構裝於所述第二電路載板上的第二半導體晶片，所述第二電路載板具有暴露出的多個第二焊盤及多個第四焊盤，多個第二焊盤及多個第四焊盤暴露於所述第二電路載板的同一側，所述多個第二焊盤與多個第一導電孔一一對應，且每個第二焊盤均靠近與其對應的第一導電孔上的導電膏，所述多個第四焊盤與多個第二導電孔一一對應，且每個第四焊盤均靠近與其對應的第二導電孔上的導電膏；以及固化所述多個第一導電孔及多個第二導電孔中的每個導電柱上的導電膏，使得每個第二焊盤通過固化的導電膏焊接於與其對應的一個第一導電孔的一端，每個第四焊盤通過固化的導電膏焊接於與其對應的第二導電孔的一端，從而使得第二封裝器件焊接於所述連接基板遠離該第一電路載板一側，形成一個層疊封裝結構。
  11. 如請求項10所述的層疊封裝結構的製作方法，其中，所述第一半導體晶片和所述多個第一焊盤位於所述第一電路載板的相對兩側，所述第一半導體晶片位於所述第三半導體晶片和所述第一電路載板之間，所述封裝體的形成方法包括步驟：提供所述第一電路載板；於所述第一電路載板的多個第一焊盤一側壓合所述絕緣基材，所述絕緣基材的第一表面與所述第一電路載板的多個第一焊盤一側表面黏結為一體；採用雷射鑽孔工藝於所述絕緣基材中形成多個所述第一通孔及多個所述 第二通孔，多個所述第二通孔圍繞多個所述第一通孔，多個所述第一通孔與多個所述第一焊盤一一對應，且每個所述第一通孔均貫穿所述第一表面及第二表面，以暴露出相應的一個第一焊盤，多個所述第二通孔與多個所述第三焊盤一一對應，且多個所述第二通孔中每個所述第二通孔均貫穿所述第一表面及第二表面，以暴露出相應的一個所述第三焊盤；通過於每個所述第一通孔的孔壁沉積第一導電材料層的方式及每個所述第二通孔的孔壁沉積第二導電材料層的方式，將所述多個第一通孔製成所述多個第一導電孔，將所述多個第二通孔製成所述多個第二導電孔；採用樹脂填孔工藝於多個第一導電孔及多個第二導電孔中的每個導電孔內均填充塞孔樹脂；採用印刷工藝於多個第一導電孔及多個第二導電孔中的每個導電孔靠近所述第二表面的端面上均印刷導電膏；以及通過打線結合技術、表面貼裝技術或者覆晶封裝技術將所述第一半導體晶片及第二半導體晶片構裝於所述第一電路載板遠離所述連接基板一側，且使得所述第一半導體晶片位於所述第一電路載板及第三半導體晶片之間，以獲得具有所述第一封裝器件的封裝體。
  12. 如請求項11所述的層疊封裝結構的製作方法，其中，於採用樹脂填孔工藝於多個第一導電孔及多個第二導電孔中的每個導電孔內填充塞孔樹脂之後，於採用印刷工藝於多個第一導電孔及多個第二導電孔中的每個導電孔靠近所述第二表面的端面上均印刷導電膏之前，所述封裝體的形成方法還包括採用電鍍工藝於每個填充有塞孔樹脂的第一導電孔靠近所述第二表面的一端均沉積形成一個第一導電帽，採用電鍍工藝於每個填充有塞孔樹脂的第二導電孔靠近所述第二表面的一端均沉積形成一個第二導電帽；當採用印刷工藝於多個第一導電孔中的每個第一導電孔靠近所述第二表面的端面上印刷導電膏時，所述導電膏印刷於所述第一導電帽 表面，當採用印刷工藝於多個第二導電孔中的每個第二導電孔靠近所述第二表面的端面上印刷導電膏時，所述導電膏印刷於所述第二導電帽表面。
  13. 如請求項12所述的層疊封裝結構的製作方法，其中，當通過於每個第一通孔的孔壁沉積第一導電材料層的方式將所述多個第一通孔製成所述多個第一導電孔時，所述第一導電材料層還延伸於所述第二表面形成一個第一孔環部，所述第一導電孔的第一導電帽沉積於所述塞孔樹脂表面以及所述第一孔環部表面；當通過於每個第二通孔的孔壁沉積第二導電材料層的方式將所述多個第二通孔製成所述多個第二導電孔時，所述第二導電材料層還延伸於所述第二表面形成一個第二孔環部，所述第二導電孔的第二導電帽沉積於所述塞孔樹脂表面以及所述第二孔環部表面。
  14. 如請求項10所述的層疊封裝結構的製作方法，其中，所述第一封裝器件還包括覆蓋所述第一半導體晶片的第一封裝膠體，所述第一封裝膠體的橫截面積與第一電路載板的橫截面積相同，所述第一半導體晶片和所述多個第一焊盤位於第一電路載板的相對兩側。
  15. 如請求項10所述的層疊封裝結構的製作方法，其中，所述第一半導體晶片位於所述第三半導體晶片和所述第一電路載板之間，所述第一半導體晶片和所述多個第一焊盤位於第一電路載板的相對兩側，所述多個第二焊盤圍繞所述多個第一焊盤；所述絕緣基材還開設有一個收容通孔，所述收容通孔貫穿所述第一表面及第二表面，所述多個第一導電孔圍繞所述收容通孔，所述多個第二導電孔圍繞所述多個第一導電孔；所述第二半導體晶片、所述多個第二焊盤及所述多個第四焊盤位於第二電路載板的同一側，且所述多個第二焊盤、所述多個第四焊盤均圍繞所述第二半導體晶片，所述多個第四焊盤圍繞所述多個第二焊盤；於所述連接基板的第二表面一側設置所述第二封裝器件從而構成所述堆疊結構時，使得 所述第二半導體晶片收容於所述收容通孔中。
  16. 如請求項15所述的層疊封裝結構的製作方法，其中，所述第二封裝器件還包括覆蓋所述第二半導體晶片的第二封裝膠體，所述第二封裝膠體的橫截面積大於第二半導體晶片的橫截面積，小於所述第二電路載板的橫截面積，且小於或者等於所述收容通孔的橫截面積。
  17. 一種層疊封裝結構，其包括：封裝體，所述封裝體包括第一封裝器件及設置於該第一封裝器件一側的連接基板，所述第一封裝器件包括一個第一電路載板及構裝於該第一電路載板上的第一半導體晶片，所述第一電路載板具有暴露出的多個第一焊盤，所述多個第一焊盤與所述第一半導體晶片電性相連，所述連接基板包括一個絕緣基材及設於該絕緣基材中的多個第一導電孔，所述絕緣基材具有相對的第一表面及第二表面，所述第一表面與第一電路載板的一側表面無間隙地黏結為一體，每個第一導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔均由通過雷射鑽孔工藝形成的貫穿所述第一表面及第二表面的第一通孔製成，多個第一導電孔與多個第一焊盤一一對應，且每個第一導電孔靠近該第一表面的一端均和相應的第一焊盤相接觸且電連接，每個第一導電孔靠近該第二表面的端面上均形成有導電膏；以及第二封裝器件，所述第二封裝器件包括第二電路載板及構裝於第二電路載板上的第二半導體晶片，所述第二電路載板具有暴露出的多個第二焊盤，所述多個第二焊盤也與所述多個第一導電孔一一對應，且每個第二焊盤均通過相應的第一導電孔上的導電膏焊接於與其對應的一個第一導電孔靠近所述第二表面的一端，從而使得第二封裝器件焊接於連接基板的第二表面一側。
  18. 如請求項17所述的層疊封裝結構，其中，所述第一封裝器件還包括覆蓋 所述第一半導體晶片的第一封裝膠體，所述第一封裝膠體的橫截面積與第一電路載板的橫截面積相同，所述第一半導體晶片和所述多個第一焊盤位於第一電路載板的相對兩側。
  19. 如請求項17所述的層疊封裝結構，其中，所述絕緣基材內開設有一個收容通孔，所述收容通孔貫穿所述第一表面及第二表面，所述多個第一導電孔圍繞所述收容通孔；所述第二半導體晶片和所述多個第二焊盤位於第二電路載板的同一側，所述第二半導體晶片收容於所述收容通孔中，所述多個第二焊盤圍繞所述第二半導體晶片。
  20. 如請求項19所述的層疊封裝結構，其中，所述第二封裝器件還包括覆蓋所述第二半導體晶片的第二封裝膠體，所述第二封裝膠體的橫截面積大於第二半導體晶片的橫截面積，小於所述第二電路載板的橫截面積，且小於或者等於所述收容通孔的橫截面積。
  21. 一種層疊封裝結構，其包括：封裝體，所述封裝體包括第一封裝器件及設置於該第一封裝器件一側的連接基板，所述第一封裝器件包括一個第一電路載板及構裝於該第一電路載板上的第一半導體晶片和第三半導體晶片，所述第一電路載板具有暴露出的多個第一焊盤及多個第三焊盤，所述多個第一焊盤及多個第三焊盤暴露於所述第一電路載板的同一側，且多個第三焊盤圍繞多個第一焊盤，所述多個第一焊盤與所述第一半導體晶片電性相連，所述多個第三焊盤與所述第三半導體晶片電性相連，所述連接基板包括一個絕緣基材及設於該絕緣基材中的多個第一導電孔和多個第二導電孔，所述絕緣基材具有相對的第一表面及第二表面，所述第一表面與第一電路載板的一側表面無間隙地黏結為一體，所述多個第二導電孔圍繞多個第一導電孔，所述多個第一導電孔及多個第二導電孔中的每個導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔均由通過雷射鑽孔工藝形成的 貫穿所述第一表面及第二表面的第一通孔製成，每個第二導電孔均由通過雷射鑽孔工藝形成的貫穿所述第一表面及第二表面的第二通孔製成，多個第一導電孔與多個第一焊盤一一對應，且每個第一導電孔靠近該第一表面的一端均和相應的第一焊盤相接觸且電連接，每個第一導電孔靠近該第二表面的端面上均形成有導電膏，多個第二導電孔與多個第三焊盤一一對應，且每個第二導電孔靠近該第一表面的一端均和相應的第三焊盤相接觸且電連接，每個第二導電孔靠近該第二表面的端面上均形成有導電膏；以及第二封裝器件，所述第二封裝器件包括第二電路載板及構裝於所述第二電路載板上的第二半導體晶片，所述第二電路載板具有暴露出的多個第二焊盤及多個第四焊盤，多個第二焊盤及多個第四焊盤暴露於所述第二電路載板的同一側，所述多個第二焊盤與多個第一導電孔一一對應，且每個第二焊盤均通過相應的第一導電孔上的導電膏焊接於與其對應的一個第一導電孔靠近所述第二表面的一端，所述多個第四焊盤與多個第二導電孔一一對應，且每個第四焊盤均通過相應的第二導電孔上的導電膏焊接於與其對應的一個第二導電孔靠近所述第二表面的一端，從而使得第二封裝器件焊接於連接基板的第二表面一側。
  22. 如請求項21所述的層疊封裝結構，其中，所述絕緣基材內開設有一個收容通孔，所述收容通孔貫穿所述第一表面及第二表面，所述多個第一導電孔圍繞所述收容通孔；所述第二半導體晶片和所述多個第二焊盤位於第二電路載板的同一側，所述第二半導體晶片收容於所述收容通孔中，所述多個第二焊盤圍繞所述第二半導體晶片。
  23. 如請求項22所述的層疊封裝結構，其中，所述第二封裝器件還包括覆蓋所述第二半導體晶片的第二封裝膠體，所述第二封裝膠體的橫截面積大於第二半導體晶片的橫截面積，小於所述第二電路載板的橫截面積，且 小於或者等於所述收容通孔的橫截面積。
  24. 如請求項21所述的層疊封裝結構，其中，所述第一封裝器件還包括覆蓋所述第一半導體晶片的第一封裝膠體，所述第一封裝膠體的橫截面積與第一電路載板的橫截面積相同，所述第一半導體晶片和所述多個第一焊盤位於第一電路載板的相對兩側。
TW101138972A 2012-09-19 2012-10-22 層疊封裝結構及其製作方法 TWI483321B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210348480.1A CN103681359A (zh) 2012-09-19 2012-09-19 层叠封装结构及其制作方法

Publications (2)

Publication Number Publication Date
TW201413842A TW201413842A (zh) 2014-04-01
TWI483321B true TWI483321B (zh) 2015-05-01

Family

ID=50318540

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101138972A TWI483321B (zh) 2012-09-19 2012-10-22 層疊封裝結構及其製作方法

Country Status (2)

Country Link
CN (1) CN103681359A (zh)
TW (1) TWI483321B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768108B2 (en) * 2015-02-20 2017-09-19 Qualcomm Incorporated Conductive post protection for integrated circuit packages
FR3040534A1 (fr) * 2015-08-28 2017-03-03 St Microelectronics Sa Dispositif electronique muni d'une couche conductrice et procede de fabrication
CN106783796B (zh) * 2016-12-07 2019-04-26 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601516A (en) * 2004-06-25 2006-01-01 Advanced Semiconductor Eng Stacked multi-package module
JP2006165466A (ja) * 2004-12-10 2006-06-22 Shinko Electric Ind Co Ltd 半導体装置
US20070216008A1 (en) * 2006-03-20 2007-09-20 Gerber Mark A Low profile semiconductor package-on-package
TW200921886A (en) * 2007-11-02 2009-05-16 Phoenix Prec Technology Corp Stacked packaging module and method for manufacturing the same
TW201203400A (en) * 2010-05-17 2012-01-16 Stats Chippac Ltd Semiconductor device and method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287906A (ja) * 2006-04-17 2007-11-01 Elpida Memory Inc 電極と電極の製造方法、及びこの電極を備えた半導体装置
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US8779570B2 (en) * 2008-03-19 2014-07-15 Stats Chippac Ltd. Stackable integrated circuit package system
JP5645047B2 (ja) * 2008-09-29 2014-12-24 日立化成株式会社 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601516A (en) * 2004-06-25 2006-01-01 Advanced Semiconductor Eng Stacked multi-package module
JP2006165466A (ja) * 2004-12-10 2006-06-22 Shinko Electric Ind Co Ltd 半導体装置
US20070216008A1 (en) * 2006-03-20 2007-09-20 Gerber Mark A Low profile semiconductor package-on-package
TW200921886A (en) * 2007-11-02 2009-05-16 Phoenix Prec Technology Corp Stacked packaging module and method for manufacturing the same
TW201203400A (en) * 2010-05-17 2012-01-16 Stats Chippac Ltd Semiconductor device and method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material

Also Published As

Publication number Publication date
TW201413842A (zh) 2014-04-01
CN103681359A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
TWI645519B (zh) 元件內埋式封裝載板及其製作方法
TWI461124B (zh) 層疊封裝結構及其製作方法
TWI512926B (zh) 電路板層疊封裝結構及其製作方法
US9532494B2 (en) Manufacturing method of package structure
EP2798675B1 (en) Method for a substrate core layer
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
US10098243B2 (en) Printed wiring board and semiconductor package
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US20080145975A1 (en) Method for fabricating circuit board structure with embedded semiconductor chip
TW201409584A (zh) 層疊封裝結構及其製作方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2016201529A (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
TWI531283B (zh) 連接基板及層疊封裝結構
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
TWI506758B (zh) 層疊封裝結構及其製作方法
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
TWI483321B (zh) 層疊封裝結構及其製作方法
KR20160090626A (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지