CN103681359A - 层叠封装结构及其制作方法 - Google Patents

层叠封装结构及其制作方法 Download PDF

Info

Publication number
CN103681359A
CN103681359A CN201210348480.1A CN201210348480A CN103681359A CN 103681359 A CN103681359 A CN 103681359A CN 201210348480 A CN201210348480 A CN 201210348480A CN 103681359 A CN103681359 A CN 103681359A
Authority
CN
China
Prior art keywords
conductive
hole
semiconductor chip
packaging
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210348480.1A
Other languages
English (en)
Inventor
李泰求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Zhen Ding Technology Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Zhending Technology Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201210348480.1A priority Critical patent/CN103681359A/zh
Priority to TW101138972A priority patent/TWI483321B/zh
Publication of CN103681359A publication Critical patent/CN103681359A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60015—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using plate connectors, e.g. layer, film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种层叠封装结构的制作方法，包括步骤：提供封装体，所述封装体包括第一封装器件及压合于该第一封装器件的连接基板，该连接基板设有多个第一导电孔，每个第一导电孔远离该第一封装器件的端面形成有导电膏；在所述连接基板远离该第一封装器件的一侧设置第二封装器件，从而构成一个堆叠结构；固化每个第一导电孔上的导电膏，使得第二封装器件焊接在所述连接基板远离该第一封装器件的一侧，形成一个层叠封装结构。本发明还涉及一种采用上述方法形成的层叠封装结构。

Description

层叠封装结构及其制作方法
技术领域
本发明涉及一种半导体封装技术，特别涉及一种层叠封装（package-on-package, POP）结构及其制作方法。
背景技术
随着半导体器件尺寸的不断减小，具有半导体器件的层叠封装结构也逐渐地备受关注。层叠封装结构一般通过层叠制作方法制成。在传统的层叠制作方法中，为了实现高密度集成及小面积安装，通常通过直径为200微米至300微米的焊球将上下两个封装器件电连接。然而，直径为200微米至300微米的焊球不仅体积较大，而且容易产生裂纹，因此，不仅使得下封装器件上与锡球对应的焊盘的体积也较大，进而难以缩小层叠封装结构的体积，而且降低了层叠封装结构的成品率及可靠性。
发明内容
本发明提供一种可靠性较高的层叠封装结构及其制作方法。
一种层叠封装结构的制作方法，包括步骤：提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，每个第一导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏；在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘，所述多个第二焊盘也与多个第一导电孔一一对应，且每个第二焊盘均靠近与其对应的第一导电孔上的导电膏；以及固化每个第一导电孔上的导电膏，使得每个第二焊盘通过固化的导电膏焊接在与其对应的一个第一导电孔的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
一种层叠封装结构的制作方法，包括步骤：提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，所述多个第一焊盘与所述第三半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔和多个第二导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，所述多个第二导电孔围绕多个第一导电孔，所述多个第一导电孔及多个第二导电孔中的每个导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，每个第二导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第二通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏，多个第二导电孔与多个第三焊盘一一对应，且每个第二导电孔靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每个第二导电孔靠近该第二表面的端面上均形成有导电膏；在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多个第一导电孔一一对应，且每个第二焊盘均靠近与其对应的第一导电孔上的导电膏，所述多个第四焊盘与多个第二导电孔一一对应，且每个第四焊盘均靠近与其对应的第二导电孔上的导电膏；以及固化所述多个第一导电孔及多个第二导电孔中的每个导电柱上的导电膏，使得每个第二焊盘通过固化的导电膏焊接在与其对应的一个第一导电孔的一端，每个第四焊盘通过固化的导电膏焊接在与其对应的第二导电孔的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
一种层叠封装结构包括封装体及第二封装器件。所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板。所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片。所述第一电路载板具有暴露出的多个第一焊盘。所述多个第一焊盘与所述第一半导体芯片电性相连。所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔。所述绝缘基材具有相对的第一表面及第二表面。所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体。每个第一导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成。多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接。每个第一导电孔靠近该第二表面的端面上均形成有导电膏。所述第二封装器件包括第二电路载板及构装在第二电路载板上的第二半导体芯片。所述第二电路载板具有多个第二焊盘。所述多个第二焊盘也与所述多个第一导电孔一一对应，且每个第二焊盘均通过相应的第一导电孔上的导电膏焊接在与其对应的一个第一导电孔靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
一种层叠封装结构封装体及第二封装器件。所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板。所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片。所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，且多个第三焊盘围绕多个第一焊盘。所述多个第一焊盘与所述第一半导体芯片电性相连。所述多个第三焊盘与所述第三半导体芯片电性相连。所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔和多个第二导电孔。所述绝缘基材具有相对的第一表面及第二表面。所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体。所述多个第二导电孔围绕多个第一导电孔。所述多个第一导电孔及多个第二导电孔中的每个导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，每个第二导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第二通孔制成。多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接。每个第一导电孔靠近该第二表面的端面上均形成有导电膏。多个第二导电孔与多个第三焊盘一一对应，且每个第二导电孔靠近该第一表面的一端均和相应的第三焊盘相接触且电连接。每个第二导电孔靠近该第二表面的端面上均形成有导电膏。所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片。所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘。多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧。所述多个第二焊盘与多个第一导电孔一一对应，且每个第二焊盘均通过相应的第一导电孔上的导电膏焊接在与其对应的一个第一导电孔靠近所述第二表面的一端。所述多个第四焊盘与多个第二导电孔一一对应，且每个第四焊盘均通过相应的第二导电孔上的导电膏焊接在与其对应的一个第二导电孔靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
采用上述方法形成的层叠封装结构中，第一封装器件与所述第二封装器件通过所述连接基板连接为一体。所述连接基板压合于所述第一封装器件。所述连接基板与第二封装器件之间通过设于连接基板内的第一导电孔及第二导电孔上的导电膏相连，并未通过焊球相连，从而，提高了层叠封装结构的成品率及可靠性。
附图说明
图1为本技术方案实施例提供的第一电路基板的剖面示意图。
图2为在图1所示的第一电路基板上压合一个绝缘基材后的剖面示意图。
图3为在图2所示的绝缘基材上形成多个第一通孔及多个第二通孔后的剖面示意图。
图4为电镀图3所示的多个第一通孔及多个第二通孔中每个通孔的的孔壁以形成多个第一导电孔及多个第二导电孔后的剖面示意图。
图5为在图4所示的多个第一导电孔及多个第二导电孔中的每个导电孔内填充树脂后的剖面示意图。
图6为在图5所示的每个导电孔远离所述第一电路载板的端面均形成一个导电帽后的剖面示意图。
图7为在图6所示的每个导电帽上印刷导电膏后的剖面示意图。
图8为在图7所示的第一电路载板远离所述绝缘基材的表面构装第一半导体芯片及第三半导体芯片，并设置第一封装胶体后所形成的具有第一封装器件的封装体的剖面示意图。
图9为本技术方案实施例提供的第二封装器件的剖面示意图。
图10为在图8所示的封装体远离所述第一电路载板一侧设置一个图9所示的第二封装器件后所形成的堆叠结构的剖面示意图。
图11为对图9所示的堆叠结构进行回焊处理后所获得的层叠封装结构的剖面示意图。
主要元件符号说明
封装体 10
第一封装器件 11
连接基板 13
第一电路载板 14
第一半导体芯片 15
第三半导体芯片 16
第一封装胶体 17
绝缘基材 131
第一导电孔 133
第二导电孔 135
第一表面 131a
第二表面 131b
塞孔树脂 136
第一导电帽 137
第二导电帽 138
导电膏 139
第一基底 141
第一导电图形 143
第二导电图形 145
第一防焊层 147
第二防焊层 149
上侧表面 141a、311a
下侧表面 141b、311b
第三导电孔 142
第四导电孔 144
第一焊盘 1431
第三焊盘 1432
导电线路 1433、1453
第一电性接触垫 1451
第二电性接触垫 1452
收容通孔 1311
第一通孔 133a
第二通孔 135a
第一通孔部 133b
第二通孔部 135b
第一孔环部 133c
第二孔环部 135c
第三电性接触垫 151
第一导线 153
第一绝缘胶 18
第二绝缘胶 19
第四电性接触垫 161
第二导线 163
间隔片 12
第二封装器件 30
第二电路载板 31
第二半导体芯片 33
第二封装胶体 35
第二基底 311
第三导电图形 312
第四导电图形 313
第三防焊层 314
第四防焊层 315
第一绝缘层 3111
第一导电图形层 3112
第二绝缘层 3113
第二导电图形层 3114
第三绝缘层 3115
第五导电孔 317
第六导电孔 318
第二焊盘 3121
第四焊盘 3122
第五焊盘 3123
焊球 331、37
第七导电孔 319
第六焊盘 3131
第三绝缘胶 38
堆叠结构 40
层叠封装结构 100
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例，对本技术方案提供的层叠封装结构及其制作方法作进一步的详细说明。
本技术方案实施方式提供的层叠封装结构的制作方法包括以下步骤：
第一步：请一并参阅图1至图9，提供一个封装体10。所述封装体10包括第一封装器件11及设置于该第一封装器件11一侧的连接基板13。
所述第一封装器件11包括一个第一电路载板14、第一半导体芯片15、第三半导体芯片16及第一封装胶体17。该第一半导体芯片15和第三半导体芯片16均构装在该第一电路载板14上。该第一封装胶体17设于第一电路载板14且覆盖所述第一半导体芯片15及第三半导体芯片16。
所述连接基板13包括一个绝缘基材131及设于该绝缘基材131中的多个第一导电孔133和多个第二导电孔135。所述绝缘基材131的厚度小于等于100微米。本实施方式中，所述绝缘基材131厚度为80微米。所述绝缘基材131具有相对的第一表面131a及第二表面131b。多个第一导电孔133和多个第二导电孔135中的每个导电孔均贯穿所述绝缘基材131，且每个导电孔133、135内均填充有塞孔树脂136。每个第一导电孔133靠近该第二表面131b的一端均设有一个第一导电帽137。每个第一导电帽137均覆盖且封闭一个相应的第一导电孔133靠近该第二表面131b的端部，以增强相应的第一导电孔133与所述第一封装器件11之间的电连接可靠性。每个第一导电帽137表面均形成有导电膏139，以连接并电导通所述连接基板13及后续步骤中的封装器件。每个第二导电孔135靠近该第二表面131b的一端均设有一个第二导电帽138。每个第二导电帽138均覆盖且封闭一个相应的第二导电孔135靠近该第二表面131b的端部，以增强相应的第二导电孔135与所述第一封装器件11之间的电连接可靠性。每个第二导电帽138表面均形成有导电膏139，以连接并电导通所述连接基板13及后续步骤中的封装器件。本实施例中，该封装体10可以通过以下步骤形成：
首先，提供如图1所述的第一电路载板14。第一电路载板14可以为形成有导电线路的单面电路板、双面电路板或者多层电路板其包括第一基底141、第一导电图形143、第二导电图形145、第一防焊层147及第二防焊层149。本实施例中，第一电路载板14为双面板。具体地，第一基底141具有相对的上侧表面141a及下侧表面141b。第一导电图形143及第二导电图形145分别设置于上侧表面141a及下侧表面141b，且第一导电图形143与第二导电图形145通过第一基底141中的多个第三导电孔142及多个第四导电孔144电性相连。
第一导电图形143包括多个第一焊盘1431、多个第三焊盘1432及多条导电线路1433。每个第一焊盘1431均位于所述多个第三焊盘1432之间。即，多个第三焊盘1432围绕多个第一焊盘1431设置。多个第一焊盘1431与多个第一导电孔133一一对应，多个第三焊盘1432与多个第二导电孔135一一对应。
第二导电图形145包括多个第一电性接触垫1451、多个第二电性接触垫1452及多条导电线路1453。每个第一电性接触垫1451均位于多个第二电性接触垫1452之间。即，多个第二电性接触垫1452围绕多个第一电性接触垫1451设置。多个第一电性接触垫1451用于与第一半导体芯片15电性相连。也就是说，第一半导体芯片15通过打线结合技术（Wire bonding）、表面贴装技术（Surface Mounted Technology）或者覆晶封装技术(Flip Chip Technology)构装于第一电路载板14上，并与多个第一电性接触垫1451电性相连，从而与第一电路载板14电性相连。多个第一电性接触垫1451与多个第一焊盘1431一一对应，且每个第一电性接触垫1451通过一个第三导电孔142与与其相对应的第一焊盘1431电导通。多个第二电性接触垫1452用于与第三半导体芯片16电性相连。也就是说，第三半导体芯片16通过打线结合技术、表面贴装技术或者覆晶封装技术构装于第一电路载板14上，并与多个第二电性接触垫1452电性相连，从而与第一电路载板14电性相连。多个第二电性接触垫1452与多个第三焊盘1432一一对应，且每个第二电性接触垫1452通过一个第四导电孔144与与其相对应的第三焊盘1432电导通。本实施例中，第一半导体芯片15通过打线结合技术与第一电路载板14电性相连，第三半导体芯片16通过打线结合技术与第一电路载板14电性相连。
所述第一防焊层147覆盖于至少部分第一导电图形143以及从第一导电图形143暴露出的上侧表面141a。所述第一防焊层147用于覆盖保护第一导电图形143中的多条导电线路1433。多个第一焊盘1431及多个第三焊盘1432中每一个焊盘均从所述第一防焊层147中至少暴露出部分。所述第二防焊层149覆盖至少部分第二导电图形145以及从第二导电图形145暴露出的下侧表面141b。所述第二防焊层149用于覆盖保护第二导电图形145中的多条导电线路1453。多个第一电性接触垫1451及多个第二电性接触垫1452中的每一个电性接触垫均从所述第二防焊层149至少暴露出部分。
本实施例中，所述第一电路载板14可以通过以下方法制得：首先，提供一个双面覆铜基板，所述双面覆铜基板包括所述第一基底141及分别贴合在所述第一基底两侧的上侧铜箔及下侧铜箔，所述第一基底141具有所述上侧表面141a及所述下侧表面141b，所述上侧铜箔贴于所述下侧表面141b上，所述下侧铜箔贴于所述上侧表面141a；其次，通过钻孔技术及电镀填孔技术在双面覆铜基板中形成所述多个第三导电孔142及所述多个第四导电孔144，每个第三导电孔142及第四导电孔144均贯穿所述第一基底141、上侧铜箔及下侧铜箔；再次，将下侧铜箔经由选择性蚀刻制成所述第一导电图形143，将上侧铜箔经由选择性蚀刻制成所述第二导电图形145，且每个第一电性接触垫1451通过一个第三导电孔142与一个第一焊盘1431电导通，每个第二电性接触垫1452通过一个第四导电孔144与一个第三焊盘1432电导通；然后，通过印刷、贴合或者喷涂的方式在至少部分所述第一导电图形143及从所述第一导电图形143暴露出的上侧表面141a上形成第一防焊层147，且多个第一焊盘1431及多个第三焊盘1432中的每一个焊盘均从所述第一防焊层147至少部分露出，通过印刷、贴合或者喷涂的方式在至少部分所述第二导电图形145及从所述第二导电图形145暴露出的所述第一基底141的下侧表面141b上形成第二防焊层149，且多个第一电性接触垫1451及多个第二电性接触垫1452中的每一个焊盘均从所述第二防焊层149至少部分露出，从而形成所述第一电路载板14。
其次，请参阅图2，在所述第一电路载板14的多个第一焊盘1431一侧压合所述绝缘基材131。所述绝缘基材131可以为BT（Bismaleimide Triazine）树脂基材、ABF（Ajinomoto Buildup Film）树脂基材、聚酰亚胺（Polyimide，PI）基材或者FR-4环氧树脂玻璃纤维板等。所述绝缘基材131具有相对的第一表面131a及第二表面131b。所述绝缘基材131的第一表面131a与所述第一电路载板14的多个第一焊盘1431一侧表面粘结为一体。所述绝缘基材131开设有一个收容通孔1311，以收容后续所述的第二半导体芯片。
然后，请参阅图3，采用激光钻孔工艺在所述绝缘基材131中形成多个第一通孔133a及多个第二通孔135a。多个第二通孔135a围绕多个第一通孔133a，且多个第一通孔133a围绕所述收容通孔1311。多个第一通孔133a与多个第一焊盘1431一一对应，且多个第一通孔133a中每个第一通孔133a均贯穿所述第一表面131a及第二表面131b，以暴露出相应的一个第一焊盘1431。多个第二通孔135a与多个第三焊盘1432一一对应，且多个第二通孔135a中的每个第二通孔135a均贯穿所述第一表面131a及第二表面131b，以暴露出相应的一个第三焊盘1432。
接着，请参阅图4，通过在每个第一通孔133a的孔壁沉积导电材料层的方式，将所述多个第一通孔133a制成所述多个第一导电孔133；通过在每个第二通孔135a的孔壁沉积导电材料层的方式，将所述多个第二通孔135a制成所述多个第二导电孔135。本实施方式中，通过镀覆工艺在所述多个第一通孔133a及多个第二通孔135a中的每一个通孔孔壁形成导电金属层，例如铜层、银层或金层等，得到多个第一导电孔133及多个第二导电孔135。具体地，可先通过化学沉积的方式在所述多个第一通孔133a及多个第二通孔135a中的每一个通孔孔壁形成化学铜层，再在所述化学铜层上电镀形成一层电镀铜层，化学铜层及电镀铜层构成每一个通孔孔壁的导电金属层。在本实施例中，每个第一导电孔133均包括位于第一表面131a及第二表面131b之间的第一通孔部133b及位于第二表面131b的第一孔环部133c；每个第二导电孔135均包括位于第一表面131a及第二表面131b之间的第二通孔部135b及位于第二表面131b的第二孔环部135c。也就是说，每个通孔孔壁的导电金属层还向通孔周围的第二表面131b上延伸。
然后，请参阅图5，采用树脂填孔工艺在多个第一导电孔133及多个第二导电孔135中的每个导电孔内填充塞孔树脂136，直至塞孔树脂136将每个所述第一导电孔133及每个所述第二导电孔135填平。
再者，请参阅图6，采用镀覆工艺在每个第一导电孔133靠近第二表面131b的一端均形成一个第一导电帽137，在每个第二导电孔135靠近第二表面131b的一端均形成一个第二导电帽138。每个导电帽均覆盖且封闭相应的导电孔靠近第二表面131b的端部，且均可以采用铜、银或金等金属制成。本实施例中，先通过化学沉积的方式在每个导电孔靠近第二表面131b的一端均形成化学铜层，再在所述化学铜层上形成电镀铜层，化学铜层和电镀铜层共同形成所述导电帽。具体地，第一导电帽137形成在第一导电孔133中的塞孔树脂136及第一导电孔133位于第二表面131b的第一孔环部133c的表面，第二导电帽138形成在第二导电孔135的塞孔树脂136及第二导电孔135位于第二表面131b的第二孔环部135c的表面。本实施例中，第一导电帽137直径大于第一通孔133a的直径，且等于第一导电孔133的第一孔环部133c的直径；第二导电帽138的直径大于第二通孔135a的直径，且等于第二导电孔135的第二孔环部135c的直径。
然后，请参阅图7，采用印刷工艺在每个第一导电帽137表面印刷导电膏139，在每个第二导电帽138表面印刷导电膏139，从而获得所述连接基板13。本领域技术人员可以理解，多个第一导电帽137及多个第二导电帽138中的的每个导电帽均用以增强相应的导电孔与所述第一封装器件11之间的电连接可靠性，并非必要元件。也就是说，多个第一导电帽137及多个第二导电帽138不是本技术方案的必要技术特征，即使省略不要多个第一导电帽137及多个第二导电帽138，也可以实现在多个第一导电孔133及多个第二导电孔135中的每个导电孔靠近第二表面131b的端面上印刷导电膏139的目的。
最后，如图8所示，通过打线结合技术、表面贴装技术或者覆晶封装技术将所述第一半导体芯片15及第三半导体芯片16构装于所述第一电路载板14远离所述连接基板13一侧，且使得所述第一半导体芯片15位于所述第一电路载板14及第三半导体芯片16之间。第一半导体芯片15可以包括存储器芯片、逻辑芯片或者数字芯片。本实施例中，第一半导体芯片15为通过打线技术构装在第一电路载板14上的逻辑芯片。所述第一半导体芯片15通过第一绝缘胶18粘结在所述第一电路载板14的第二防焊层149远离所述第一基底141的表面。第一半导体芯片15具有与多个第一电性接触垫1451一一对应的多个第三电性接触垫151。每个第三电性接触垫151通过一条第一导线153（例如金线）与一个对应的第一电性接触垫1451电性相连。第三半导体芯片16可以为存储器芯片、逻辑芯片或者数字芯片等芯片。本实施方例中，第三半导体芯片16为通过打线技术构装在第一电路载板14上的存储器芯片。所述第三半导体芯片16通过第二绝缘胶19粘结在所述第一半导体芯片15的远离所述第一电路载板14的表面。第三半导体芯片16具有与多个第二电性接触垫1452一一对应的多个第四电性接触垫161，每个第四电性接触垫161通过一条第二导线163（例如金线）与一个对应的第二电性接触垫1452电性相连。优选地，为了防止第一半导体芯片15与第三半导体芯片16之间产生信号干扰，所述第一半导体芯片15与第三半导体芯片16之间还设有一个间隔片12，即，在第二绝缘胶19内设置一个间隔片12。本领域技术人员可以理解，间隔片12并不是本技术方案的必要技术特征，即使省略不要间隔片12，也可以实现将第三半导体芯片16设于所述第一半导体芯片15上的目的。接着，通过模制（molding）技术在所述第一电路载板14远离所述连接基板13一侧设置所述第一封装胶体17，以获得所述封装体10。所述第一电路载板14、第一半导体芯片15、第三半导体芯片16及第一封装胶体17共同构成所述第一封装器件11。所述第一封装胶体17覆盖所述第一半导体芯片15、第三半导体芯片16及从所述第一半导体芯片15和第三半导体芯片16露出的第一电路载板14的表面，以保护所述第一半导体芯片15及第三半导体芯片16免受损害。所述第一封装胶体17的材料为环氧模塑料（epoxy molding compound）。本实施例中，所述第一封装胶体17的横截面积与所述第一电路载板14的横截面积相同。
本领域技术人员可以理解，所述第三半导体芯片16远离所述第一半导体芯片15的表面上还可以再增加一个、两个、三个或者更多个半导体芯片，也就是说，第一封装器件11还可以包括堆叠的三个、四个、五个或者更多个半导体芯片。本领域技术人员还可以理解，所述第一半导体芯片15及第三半导体芯片16也可以在所述第一电路载板14的多个第一焊盘1431一侧压合所述绝缘基材131之前已经构装于所述第一电路载板14的多个第一电性接触垫1451一侧。也就是说，提供第一电路载板14时，所述第一半导体芯片15及第三半导体芯片16已经构装于所述第一电路载板14上，即，在所述第一电路载板14的多个第一焊盘1431一侧压合所述绝缘基材131之前直接提供一个第一封装器件11。
第二步，请一并参阅图9及图10，在所述封装体10的第二表面131b一侧设置一个第二封装器件30，从而构成一个堆叠结构40。
所述第二封装器件30包括第二电路载板31、安装于所述第二电路载板31上的第二半导体芯片33及设于第二电路载板31且覆盖所述第二半导体芯片33的第二封装胶体35。
第二电路载板31可以为形成有导电图形的单面电路板、双面电路板或者多层电路板，其包括第二基底311、第三导电图形312、第四导电图形313、第三防焊层314及第四防焊层315。第二基底311具有相对的上侧表面311a及下侧表面311b。本实施例中，第二电路载板31为四层电路板，所述第二基底311内具有两层导电图形层。
第二基底311包括第一绝缘层3111、第一导电图形层3112、第二绝缘层3113、第二导电图形层3114及第三绝缘层3115。所述第一导电图形层3112和第二导电图形层3114位于第二绝缘层3113的相对两个表面，且通过设置在第二绝缘层3113内的第五导电孔317电性相连。所述第一绝缘层3111覆盖第一导电图形层3112。所述第一绝缘层3111远离所述第二绝缘层3113的表面即为所述第二基底311的上侧表面311a。所述第三绝缘层3115覆盖第二导电图形层3114。所述第三绝缘层3115远离所述第二导电图形层3114的表面即为所述第二基底311的下侧表面311b。
所述第三导电图形312设置于所述第一绝缘层3111远离所述第二绝缘层3113的表面（即所述第二基底311的上侧表面311a），且通过设置在所述第一绝缘层3111内的第六导电孔318与第一导电图形层3112电性相连。第三导电图形312包括多个第二焊盘3121、多个第四焊盘3122、多个第五焊盘3123及多条导电线路(图未示)。每个第二焊盘3121均位于多个第四焊盘3122之间。也就是说，多个第四焊盘3122围绕多个第二焊盘3121。每个第五焊盘3123均位于多第二焊盘3121之间。也就是说，多个第二焊盘3121围绕多个第五焊盘3123。多个第二焊盘3121与多个第一导电孔133一一对应，且每个第二焊盘3121均靠近与其对应的第一导电孔133上的导电膏139，以通过多个第一导电孔133及多个第一导电孔133上的导电膏139电导通第一半导体芯片15与所述第二电路载板31。多个第四焊盘3122与多个第二导电孔135一一对应，且每个第二焊盘3121均靠近与其对应的第二导电孔135上的导电膏139，以通过多个第二导电孔135及多个第二导电孔135上的导电膏139电导通第三半导体芯片16与所述第二电路载板31。多个第五焊盘3123与第二半导体芯片33通过多个焊球331电性相连。所述第二半导体芯片33通过打线结合技术、表面贴装技术或者覆晶封装技术构装于第二电路载板31。所述第三防焊层314覆盖于至少部分所述第三导电图形312的多条导电线路及从所述第三导电图形312暴露出的上侧表面311a，并暴露出所述多个第二焊盘3121、多个第四焊盘3122及多个第五焊盘3123。所述第三防焊层314用于覆盖保护第三导电图形312中的多条导电线路3124。
所述第四导电图形313设置在所述第三绝缘层3115远离所述第二绝缘层3113的表面(即所述第二基底311的下侧表面311b)，且通过设置在所述第三绝缘层3115内的第七导电孔319与所述第二导电图形层3114电性相连。所述第四导电图形313包括多个第六焊盘3131。所述第四防焊层315覆盖于至少部分所述第四导电图形313及从所述第四导电图形313暴露出的下侧表面311b，并暴露出所述多个第六焊盘3131。从所述第四防焊层315暴露出的多个第六焊盘3131表面设置有多个焊球37，用于将所述第二电路载板31与其他电路板或者电子元件电性相连。
第二半导体芯片33可以为存储器芯片、逻辑芯片或者数字芯片。本实施方式中，第二半导体芯片33为逻辑芯片。所述第二半导体芯片33通过第三绝缘胶38粘结在所述第二电路载板31的第三防焊层314表面，且通过覆晶封装技术、表面贴装技术或者打线结合技术与多个第五焊盘3123电性相连。在本实施例中，所述第二半导体芯片33通过覆晶封装技术构装于所述第二电路载板31上。第二半导体芯片33通过所述多个焊球331与多个第五焊盘3123电性相连。
所述第二封装胶体35设于第二电路载板31的第三防焊层314表面，且覆盖所述第二半导体芯片33，以保护所述第二半导体芯片33免受损害。所述第二封装胶体35可以通过印刷或者模制方式形成于所述第二电路载板31上，且所述第二封装胶体35的横截面积大于所述第二半导体芯片33的横截面积，小于所述第二电路载板31的横截面积，且小于或者等于所述收容通孔1311的横截面积，从而使得覆盖有所述第二封装胶体35的第二半导体芯片33可以收容于所述收容通孔1311中。所述第二封装胶体35材料为环氧模塑料。
所述第二封装器件30可以通过以下方法制得：首先，提供一个双面线路板，所述双面线路板包括所述第二绝缘层3113、第一导电图形层3112及第二导电图形层3114，所述第一导电图形层3112及第二导电图形层3114位于所述第二绝缘层3113相对的两个表面，所述第一导电图形层3112与所述第二导电图形层3114通过设于所述第二绝缘层3113内的第五导电孔317相互电导通；其次，在所述第一导电图形层3112上压合一个上侧单面覆铜基板，所述上侧单面覆铜基板包括所述第一绝缘层3111及贴合于所述第一绝缘层3111的上侧铜箔，并使所述第一绝缘层3111位于所述第一导电图形层3112及所述上侧铜箔之间，在所述第二导电图形层3114上压合一个下侧单面覆铜基板，所述下侧单面覆铜基板包括所述第三绝缘层3115及贴合于所述第三绝缘层3115的下侧铜箔，并使所述第三绝缘层3115位于所述第二导电图形层3114及所述下侧铜箔之间；再次，将上侧铜箔选择性蚀刻制成所述第三导电图形312，将下侧铜箔选择性蚀刻制成所述第四导电图形313，且所述第三导电图形312通过第六导电孔318与所述第一导电图形层3112电性相连，所述第四导电图形313通过第七导电孔319与所述第二导电图形层3114电性相连，如此，即实现所述第三导电图形312与所述第四导电图形313之间的电连接；然后，通过印刷、贴合或者喷涂的方式在至少部分第三导电图形312及从所述第三导电图形312暴露出的第一绝缘层3111的上侧表面311a上形成第三防焊层314，且多个第二焊盘3121、多个第四焊盘3122、多个第五焊盘3123中每一个焊盘均从所述第三防焊层314至少部分露出，通过印刷、贴合或者喷涂的方式在至少部分第四导电图形313及从所述第四导电图形313暴露出的第三绝缘层3115的下侧表面311b上形成所述第四防焊层315，且多个第六焊盘3131中的每一个焊盘均从所述第四防焊层315至少部分露出，如此即可获得所述第二电路载板31；接着，通过通过打线技术、表面贴装技术或者覆晶技术将所述第二半导体芯片33电连接于多个第五焊盘3123上；最后，采用印刷或者模制的方式在所述第二电路载板31的第三防焊层314远离所述第二基底311的表面形成覆盖所述第二半导体芯片33的第二封装胶体35，从而获得所述第二封装器件30。
本领域技术人员可以理解，所述第二半导体芯片33远离所述第二电路载板31的表面上还可以再增加一个、两个、三个或者更多个半导体芯片，也就是说，第二封装器件30还可以包括堆叠的二个、三个、四个或者更多个半导体芯片。
第三步，请参阅图11，对所述堆叠结构40进行回焊处理，以融熔并固化相邻的连接基板13及第二封装器件30之间的导电膏139，从而将所述连接基板13的多个第一导电孔133形成有导电膏139的一端与所述第二封装器件30的多个第二焊盘3121通过导电膏一一对应地焊接为一体，将所述连接基板13的多个第二导电孔135形成有导电膏139的一端与所述第二封装器件30的多个第四焊盘3122通过导电膏一一对应地焊接一体。如此，即获得一个层叠封装结构100。
所述层叠封装结构100包括所述连接基板13及位于所述连接基板13两侧的所述第一封装器件11及第二封装器件30。所述连接基板13、第一封装器件11、及第二封装器件30的结构如前所述。具体地，所述第一封装器件11包括第一电路载板14及构装于所述第一电路载板14上的第一半导体芯片15和第三半导体芯片16。所述第一电路载板14具有多个第一焊盘1431和多个第三焊盘1432。所述多个第一焊盘1431和多个第三焊盘1432暴露在所述第一电路载板14的同一侧。所述多个第一焊盘1431与第一半导体芯片15电性相连。所述多个第三焊盘1432与所述第三半导体芯片16电性相连。所述连接基板13具有一个绝缘基材131及设于所述绝缘基材131中的多个第一导电孔133和多个第二导电孔135。所述绝缘基材131具有相对的第一表面131a及第二表面131b。所述第一表面131a与所述第一电路载板14的多个第一焊盘1431一侧表面粘结为一体。所述多个第二导电孔135围绕多个第一导电孔133。所述多个第一导电孔133及多个第二导电孔135中的每个导电柱均贯穿所述第一表面131a及第二表面131b，且多个第一导电孔133及多个第二导电孔135中的每个导电孔内均填充有塞孔树脂136。多个第一导电孔133与多个第一焊盘1431一一对应，且每个第一导电孔133靠近该第一表面131a的一端均和相应的第一焊盘1431相接触且电连接。每个第一导电孔133靠近该第二表面131b的端面上均形成有导电膏139。多个第二导电孔135与多个第三焊盘1432一一对应，且每个第二导电孔135靠近该第一表面131a的一端均和相应的第三焊盘1432相接触且电连接。每个第二导电孔135靠近该第二表面131b的端面上均形成有导电膏139。所述第二封装器件30包括第二电路载板31及构装在所述第二电路载板31上的第二半导体芯片33。所述第二电路载板31具有暴露出的多个第二焊盘3121及多个第四焊盘3122。多个第二焊盘3121及多个第四焊盘3122暴露于所述第二电路载板31的同一侧。所述多个第二焊盘3121与多个第一导电孔133一一对应，且每个第二焊盘3121均通过相应的第一导电孔133上的导电膏139焊接在与其对应的一个第一导电孔133靠近所述第二表面131b的一端。所述多个第四焊盘3122与多个第二导电孔135一一对应，且每个第四焊盘3122均通过相应的第二导电孔135上的导电膏139焊接在与其对应的一个第二导电孔135靠近所述第二表面131b的一端，从而使得第二封装器件30焊接在连接基板13的第二表面131b一侧。
所述层叠封装结构100中，第一封装器件11与所述第二封装器件30通过所述连接基板13连接为一体，所述连接基板13压合于所述第一封装器件，所述连接基板13与第二封装器件30之间通过设于连接基板13内的第一导电孔133及第二导电孔135上的导电膏139相连，并未通过直径为200微米至300微米的焊球相连，从而，提高了层叠封装结构100的成品率及可靠性。另外，在形成所述连接基板13内的导电孔时，先采用激光钻孔工艺在所述绝缘基材131上形成通孔，而激光钻孔工艺可以制作孔深小于或者等于100微米的通孔，故，可以在厚度小于或者等于100微米的绝缘基材131上制作通孔，进而减小所述层叠封装结构100的体积。
本领域技术人员可以理解，第一封装器件11、第二封装器件30还可以具有其他的结构，例如第一封装器件11可以仅包括一个第一半导体芯片15，即不包括第三半导体芯片16，此种情况下，多个第三焊盘1432、第二电性接触垫1452、多个第二导电孔135及多个第四焊盘3122相应地可以省略不要。再例如，所述第一封装器件11的第一半导体芯片15通过绝缘胶层设于所述第一电路载板14的第一防焊层147上，并通过打线技术、表面贴装技术或者覆晶封装技术构装于所述第一电路载板14的从所述第一防焊层147露出的多个焊盘上，此种情况下，该些焊盘可以通过第一电路载板14内的多条导电线路与多个第一焊盘1431电性相连。也就是说，此种情况下，所述第一半导体芯片15与多个第一焊盘1431位于所述第一电路载板14的同一侧。再例如，所述第一封装器件11的第一电路载板14可以为多层电路板，而第一半导体芯片15可以内嵌入该多层电路板中，此种情况下的第一电路载板14即为内嵌有芯片的嵌入式多层电路板，而嵌入该多层电路板中的第一半导体芯片15可以通过该嵌入式多层电路板内的多条导电线路及焊盘与暴露在外的多个第一焊盘1431电性相连。本领域技术人员还可以理解，所述第一封装胶体17远离所述连接基板13的表面还可以再封装一个封装器件，所述第二封装器件30远离所述连接基板13的表面也可以再封装一个封装器件，从而形成具有三个、四个或这个更多个封装器件的层叠封装结构。
可以理解的是，对于本领域的普通技术人员来说，可以个据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (24)

1.一种层叠封装结构的制作方法，包括步骤：
提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，每个第一导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏；
在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘，所述多个第二焊盘也与多个第一导电孔一一对应，且每个第二焊盘均靠近与其对应的第一导电孔上的导电膏；以及
固化每个第一导电孔上的导电膏，使得每个第二焊盘通过固化的导电膏焊接在与其对应的一个第一导电孔的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
2.如权利要求1所述的层叠封装结构的制作方法，其特征在于：所述封装体的形成方法包括步骤：
提供所述第一电路载板；
在所述第一电路载板的多个第一焊盘一侧压合一个绝缘基材层，以形成所述绝缘基材，所述绝缘基材的第一表面与所述第一电路载板的多个第一焊盘一侧表面粘结为一体；
采用激光钻孔工艺在所述绝缘基材中形成多个所述第一通孔，多个所述第一通孔与多个第一焊盘一一对应，且每个所述第一通孔均贯穿所述第一表面及第二表面，以暴露出相应的一个第一焊盘；
通过在每个所述第一通孔的孔壁沉积导电材料层的方式或者通过在每个所述第一通孔内填充导电膏的方式，将多个所述第一通孔制成多个所述第一导电孔；
采用印刷工艺在每个第一导电孔靠近所述第二表面的端面上均印刷导电膏；以及
通过打线结合技术、表面贴装技术或者覆晶封装技术将所述第一半导体芯片构装于所述第一电路载板远离所述连接基板一侧，以获得具有所述第一封装器件的封装体。
3.如权利要求2所述的层叠封装结构的制作方法，其特征在于，当通过在每个第一通孔的孔壁沉积导电材料层的方式将所述多个第一通孔制成所述多个第一导电孔时，在将所述多个第一通孔制成所述多个第一导电孔之后，在采用印刷工艺在每个第一导电孔的两端印刷锡膏之前，所述封装体的形成方法还包括步骤：采用树脂填孔工艺在每个所述第一导电孔内填充塞孔树脂；以及采用电镀工艺在每个填充有塞孔树脂的第一导电孔的两端分别沉积形成第一导电帽；当采用印刷工艺在每个第一导电孔的两端印刷锡膏时，所述锡膏印刷于所述第一导电帽表面。
4.如权利要求3所述的层叠封装结构的制作方法，其特征在于，在采用树脂填孔工艺在每个所述第一导电孔内填充塞孔树脂之后，在采用印刷工艺在每个第一导电孔靠近所述第二表面的端面上均印刷导电膏之前，所述封装体的形成方法还包括采用电镀工艺在每个填充有塞孔树脂的第一导电孔靠近所述第二表面的一端均沉积形成一个第一导电帽；当采用印刷工艺在每个第一导电孔靠近所述第二表面的端面上印刷导电膏时，所述导电膏印刷于所述第一导电帽表面。
5.如权利要求4所述的层叠封装结构的制作方法，其特征在于，当通过在每个第一通孔的孔壁沉积所述导电材料层的方式将所述多个第一通孔制成所述多个第一导电孔时，所述第一导电材料层还延伸于所述第二表面形成一个第一孔环部，所述第一导电孔的第一导电帽沉积于所述塞孔树脂表面以及所述第一孔环部表面。
6.如权利要求2所述的层叠封装结构的制作方法，其特征在于，所述第一半导体芯片及多个第一焊盘分别位于所述第一电路载板的相对两侧；所述第一电路载板还具有暴露出的多个第一电性接触垫，多个第一电性接触垫与多个第一焊盘分别位于所述第一电路载板的相对两侧，且多个第一电性接触垫围绕所述第一半导体芯片，多个第一电性接触垫与多个第一焊盘一一对应，每个第一电性接触垫通过一个第一导电孔与相应的第一焊盘电性相连，所述第一半导体芯片构装于所述第一电路载板时，所述第一半导体芯片通过多个第一电性接触垫与所述第一电路载板电性相连。
7.如权利要求2所述的层叠封装结构的制作方法，其特征在于，将所述第一半导体芯片构装于所述第一电路载板远离所述连接基板一侧之后，还在所述第一电路载板上形成覆盖所述第一半导体芯片的第一封装胶体，以保护第一半导体芯片。
8.如权利要求1所述的层叠封装结构的制作方法，其特征在于，所述绝缘基材还开设有一个收容通孔，所述收容通孔贯穿所述绝缘基材的第一表面及第二表面，所述多个第一导电孔围绕所述收容通孔；所述第二半导体芯片和所述多个第二焊盘位于所述第二电路载板的同一侧，且所述多个第二焊盘围绕所述第二半导体芯片，在所述连接基板的第二表面一侧设置所述第二封装器件从而构成所述堆叠结构时，使得所述第二半导体芯片收容于所述收容通孔中。
9.如权利要求1所述的层叠封装结构的制作方法，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
10.一种层叠封装结构的制作方法，包括步骤：
提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，所述多个第一焊盘与所述第三半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔和多个第二导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，所述多个第二导电孔围绕多个第一导电孔，所述多个第一导电孔及多个第二导电孔中的每个导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，每个第二导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第二通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏，多个第二导电孔与多个第三焊盘一一对应，且每个第二导电孔靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每个第二导电孔靠近该第二表面的端面上均形成有导电膏；
在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多个第一导电孔一一对应，且每个第二焊盘均靠近与其对应的第一导电孔上的导电膏，所述多个第四焊盘与多个第二导电孔一一对应，且每个第四焊盘均靠近与其对应的第二导电孔上的导电膏；以及
固化所述多个第一导电孔及多个第二导电孔中的每个导电柱上的导电膏，使得每个第二焊盘通过固化的导电膏焊接在与其对应的一个第一导电孔的一端，每个第四焊盘通过固化的导电膏焊接在与其对应的第二导电孔的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
11.如权利要求10所述的层叠封装结构的制作方法，其特征在于，所述第一半导体芯片和所述多个第一焊盘位于所述第一电路载板的相对两侧，所述第一半导体芯片位于所述第三半导体芯片和所述第一电路载板之间，所述封装体的形成方法包括步骤：
提供所述第一电路载板；
在所述第一电路载板的多个第一焊盘一侧压合所述绝缘基材，所述绝缘基材的第一表面与所述第一电路载板的多个第一焊盘一侧表面粘结为一体；
采用激光钻孔工艺在所述绝缘基材中形成多个所述第一通孔及多个所述第二通孔，多个所述第二通孔围绕多个所述第一通孔，多个所述第一通孔与多个所述第一焊盘一一对应，且每个所述第一通孔均贯穿所述第一表面及第二表面，以暴露出相应的一个第一焊盘，多个所述第二通孔与多个所述第三焊盘一一对应，且多个所述第二通孔中每个所述第二通孔均贯穿所述第一表面及第二表面，以暴露出相应的一个所述第三焊盘；
通过在每个所述第一通孔的孔壁沉积第一导电材料层的方式及每个所述第二通孔的孔壁沉积第二导电材料层的方式，将所述多个第一通孔制成所述多个第一导电孔，将所述多个第二通孔制成所述多个第二导电孔；
采用树脂填孔工艺在多个第一导电孔及多个第二导电孔中的每个导电孔内均填充塞孔树脂；
采用印刷工艺在多个第一导电孔及多个第二导电孔中的每个导电孔靠近所述第二表面的端面上均印刷导电膏；以及
通过打线结合技术、表面贴装技术或者覆晶封装技术将所述第一半导体芯片及第二半导体芯片构装于所述第一电路载板远离所述连接基板一侧，且使得所述第一半导体芯片位于所述第一电路载板及第三半导体芯片之间，以获得具有所述第一封装器件的封装体。
12.如权利要求11所述的层叠封装结构的制作方法，其特征在于，在采用树脂填孔工艺在多个第一导电孔及多个第二导电孔中的每个导电孔内填充塞孔树脂之后，在采用印刷工艺在多个第一导电孔及多个第二导电孔中的每个导电孔靠近所述第二表面的端面上均印刷导电膏之前，所述封装体的形成方法还包括采用电镀工艺在每个填充有塞孔树脂的第一导电孔靠近所述第二表面的一端均沉积形成一个第一导电帽，采用电镀工艺在每个填充有塞孔树脂的第二导电孔靠近所述第二表面的一端均沉积形成一个第二导电帽；当采用印刷工艺在多个第一导电孔中的每个第一导电孔靠近所述第二表面的端面上印刷导电膏时，所述导电膏印刷于所述第一导电帽表面，当采用印刷工艺在多个第二导电孔中的每个第二导电孔靠近所述第二表面的端面上印刷导电膏时，所述导电膏印刷于所述第二导电帽表面。
13.如权利要求12所述的层叠封装结构的制作方法，其特征在于，当通过在每个第一通孔的孔壁沉积第一导电材料层的方式将所述多个第一通孔制成所述多个第一导电孔时，所述第一导电材料层还延伸于所述第二表面形成一个第一孔环部，所述第一导电孔的第一导电帽沉积于所述塞孔树脂表面以及所述第一孔环部表面；当通过在每个第二通孔的孔壁沉积第二导电材料层的方式将所述多个第二通孔制成所述多个第二导电孔时，所述第二导电材料层还延伸于所述第二表面形成一个第二孔环部，所述第二导电孔的第二导电帽沉积于所述塞孔树脂表面以及所述第二孔环部表面。
14.如权利要求10所述的层叠封装结构的制作方法，其特征在于，所述第一封装器件还包括覆盖所述第一半导体芯片的第一封装胶体，所述第一封装胶体的横截面积与第一电路载板的横截面积相同，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧。
15.如权利要求10所述的层叠封装结构的制作方法，其特征在于，所述第一半导体芯片位于所述第三半导体芯片和所述第一电路载板之间，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧，所述多个第二焊盘围绕所述多个第一焊盘；所述绝缘基材还开设有一个收容通孔，所述收容通孔贯穿所述第一表面及第二表面，所述多个第一导电孔围绕所述收容通孔，所述多个第二导电孔围绕所述多个第一导电孔；所述第二半导体芯片、所述多个第二焊盘及所述多个第四焊盘位于第二电路载板的同一侧，且所述多个第二焊盘、所述多个第四焊盘均围绕所述第二半导体芯片，所述多个第四焊盘围绕所述多个第二焊盘；在所述连接基板的第二表面一侧设置所述第二封装器件从而构成所述堆叠结构时，使得所述第二半导体芯片收容于所述收容通孔中。
16.如权利要求15所述的层叠封装结构的制作方法，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
17.一种层叠封装结构，其包括：
封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述多个第一焊盘与所述第一半导体芯片电性相连，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，每个第一导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏；以及
第二封装器件，所述第二封装器件包括第二电路载板及构装在第二电路载板上的第二半导体芯片，所述第二电路载板具有多个第二焊盘，所述多个第二焊盘也与所述多个第一导电孔一一对应，且每个第二焊盘均通过相应的第一导电孔上的导电膏焊接在与其对应的一个第一导电孔靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
18.如权利要求17所述的层叠封装结构，其特征在于，所述第一封装器件还包括覆盖所述第一半导体芯片的第一封装胶体，所述第一封装胶体的横截面积与第一电路载板的横截面积相同，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧。
19.如权利要求17所述的层叠封装结构，其特征在于，所述绝缘基材内开设有一个收容通孔，所述收容通孔贯穿所述第一表面及第二表面，所述多个第一导电孔围绕所述收容通孔；所述第二半导体芯片和所述多个第二焊盘位于第二电路载板的同一侧，所述第二半导体芯片收容于所述收容通孔中，所述多个第二焊盘围绕所述第二半导体芯片。
20.如权利要求19所述的层叠封装结构，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
21.一种层叠封装结构，其包括：
封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，且多个第三焊盘围绕多个第一焊盘，所述多个第一焊盘与所述第一半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个绝缘基材及设于该绝缘基材中的多个第一导电孔和多个第二导电孔，所述绝缘基材具有相对的第一表面及第二表面，所述第一表面与第一电路载板的一侧表面粘结为一体，所述多个第二导电孔围绕多个第一导电孔，所述多个第一导电孔及多个第二导电孔中的每个导电孔均贯穿所述第一表面及第二表面，且每个第一导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第一通孔制成，每个第二导电孔均由通过激光钻孔工艺形成的贯穿所述第一表面及第二表面的第二通孔制成，多个第一导电孔与多个第一焊盘一一对应，且每个第一导电孔靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每个第一导电孔靠近该第二表面的端面上均形成有导电膏，多个第二导电孔与多个第三焊盘一一对应，且每个第二导电孔靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每个第二导电孔靠近该第二表面的端面上均形成有导电膏；以及
第二封装器件，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多个第一导电孔一一对应，且每个第二焊盘均通过相应的第一导电孔上的导电膏焊接在与其对应的一个第一导电孔靠近所述第二表面的一端，所述多个第四焊盘与多个第二导电孔一一对应，且每个第四焊盘均通过相应的第二导电孔上的导电膏焊接在与其对应的一个第二导电孔靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
22.如权利要求21所述的层叠封装结构，其特征在于，所述绝缘基材内开设有一个收容通孔，所述收容通孔贯穿所述第一表面及第二表面，所述多个第一导电孔围绕所述收容通孔；所述第二半导体芯片和所述多个第二焊盘位于第二电路载板的同一侧，所述第二半导体芯片收容于所述收容通孔中，所述多个第二焊盘围绕所述第二半导体芯片。
23.如权利要求22所述的层叠封装结构，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
24.如权利要求21所述的层叠封装结构，其特征在于，所述第一封装器件还包括覆盖所述第一半导体芯片的第一封装胶体，所述第一封装胶体的横截面积与第一电路载板的横截面积相同，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧。
CN201210348480.1A 2012-09-19 2012-09-19 层叠封装结构及其制作方法 Pending CN103681359A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210348480.1A CN103681359A (zh) 2012-09-19 2012-09-19 层叠封装结构及其制作方法
TW101138972A TWI483321B (zh) 2012-09-19 2012-10-22 層疊封裝結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210348480.1A CN103681359A (zh) 2012-09-19 2012-09-19 层叠封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN103681359A true CN103681359A (zh) 2014-03-26

Family

ID=50318540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210348480.1A Pending CN103681359A (zh) 2012-09-19 2012-09-19 层叠封装结构及其制作方法

Country Status (2)

Country Link
CN (1) CN103681359A (zh)
TW (1) TWI483321B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486422A (zh) * 2015-08-28 2017-03-08 意法半导体(格勒诺布尔2)公司 装备有导电层的电子装置及其制造方法
CN106783796A (zh) * 2016-12-07 2017-05-31 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法
CN107251217A (zh) * 2015-02-20 2017-10-13 高通股份有限公司 用于集成电路封装的导电柱保护

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060087A (zh) * 2006-04-17 2007-10-24 尔必达存储器株式会社 电极及其制造方法,以及具有该电极的半导体器件
CN101432876A (zh) * 2006-04-27 2009-05-13 住友电木株式会社 半导体器件和制造半导体器件的方法
US20090236731A1 (en) * 2008-03-19 2009-09-24 Seong Bo Shim Stackable integrated circuit package system
TW201019443A (en) * 2008-09-29 2010-05-16 Hitachi Chemical Co Ltd Semiconductor element-mounting package substrate, method for manufacturing package substrate, and semiconductor package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601516A (en) * 2004-06-25 2006-01-01 Advanced Semiconductor Eng Stacked multi-package module
JP4444088B2 (ja) * 2004-12-10 2010-03-31 新光電気工業株式会社 半導体装置
US20070216008A1 (en) * 2006-03-20 2007-09-20 Gerber Mark A Low profile semiconductor package-on-package
TWI360217B (en) * 2007-11-02 2012-03-11 Stacked packaging module and method for manufactur
US9105647B2 (en) * 2010-05-17 2015-08-11 Stats Chippac, Ltd. Method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060087A (zh) * 2006-04-17 2007-10-24 尔必达存储器株式会社 电极及其制造方法,以及具有该电极的半导体器件
CN101432876A (zh) * 2006-04-27 2009-05-13 住友电木株式会社 半导体器件和制造半导体器件的方法
US20090236731A1 (en) * 2008-03-19 2009-09-24 Seong Bo Shim Stackable integrated circuit package system
TW201019443A (en) * 2008-09-29 2010-05-16 Hitachi Chemical Co Ltd Semiconductor element-mounting package substrate, method for manufacturing package substrate, and semiconductor package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251217A (zh) * 2015-02-20 2017-10-13 高通股份有限公司 用于集成电路封装的导电柱保护
CN106486422A (zh) * 2015-08-28 2017-03-08 意法半导体(格勒诺布尔2)公司 装备有导电层的电子装置及其制造方法
CN106783796A (zh) * 2016-12-07 2017-05-31 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法
CN106783796B (zh) * 2016-12-07 2019-04-26 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法

Also Published As

Publication number Publication date
TW201413842A (zh) 2014-04-01
TWI483321B (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
CN103681365B (zh) 层叠封装结构及其制作方法
CN103594386A (zh) 层叠封装结构及其制作方法
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
CN100561696C (zh) 嵌埋半导体芯片的结构及其制法
US8049114B2 (en) Package substrate with a cavity, semiconductor package and fabrication method thereof
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
CN103632988A (zh) 层叠封装结构及其制作方法
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN101192542A (zh) 电路板结构及其制造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
CN109994438B (zh) 芯片封装结构及其封装方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
JP2014086721A (ja) 電子部品が実装された基板構造及びその製造方法
TWI506758B (zh) 層疊封裝結構及其製作方法
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
TW201429326A (zh) 具有內埋元件的電路板、其製作方法及封裝結構
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20150137824A (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
CN103681359A (zh) 层叠封装结构及其制作方法
CN1972554A (zh) 薄型化电路板结构
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
CN101241868B (zh) 内埋半导体组件的封装工艺及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326