CN101432876A - 半导体器件和制造半导体器件的方法 - Google Patents

半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN101432876A
CN101432876A CNA2007800150100A CN200780015010A CN101432876A CN 101432876 A CN101432876 A CN 101432876A CN A2007800150100 A CNA2007800150100 A CN A2007800150100A CN 200780015010 A CN200780015010 A CN 200780015010A CN 101432876 A CN101432876 A CN 101432876A
Authority
CN
China
Prior art keywords
resin
resin substrate
dividing plate
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800150100A
Other languages
English (en)
Other versions
CN101432876B (zh
Inventor
杉野光生
桂山悟
山代智绘
宫本哲也
山下浩行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN101432876A publication Critical patent/CN101432876A/zh
Application granted granted Critical
Publication of CN101432876B publication Critical patent/CN101432876B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体器件(100)包含其表面上装有第一半导体芯片(125)的第一树脂基板(101)；其表面上装有第二半导体芯片(131)的第二树脂基板(111)；和与第一树脂基板(101)的正面和与第二树脂基板(111)的背面接合使这些表面电连接的树脂基材(109)。在第一树脂基板(101)表面中的第一树脂基板(101)周围安置树脂基材(109)。此外，在第一树脂基板(101)表面上，在位于第一树脂基板(101)、第二树脂基板(111)和树脂基材(109)之间的空间中安置第一半导体芯片(125)。

Description

半导体器件和制造半导体器件的方法
技术领域
[0001]
本发明涉及半导体器件，并特别涉及具有多个堆叠的半导体芯片的半导体器件，和制造半导体器件的方法。
背景技术
[0002]
近年来，工业中通常需要更轻、更小和更复杂的半导体器件，且电子部件的致密集成和电子部件的致密安装正在推进。这些电子设备所用的半导体封装件小型化并具有多个销(pins)，此外，用于封装电子部件(包括半导体封装件)的基板也小型化。
[0003]
实现高密度封装的典型半导体封装件包括堆叠结构，其中多个半导体芯片堆叠在互连基板上。当在这种结构中堆叠较大的半导体芯片和较小的半导体芯片的组合时，将较大的半导体芯片安装在互连基板上并将较小的半导体芯片安装在较大的半导体芯片上。
[0004]
相反，提出封装层叠(package-on-package，POP)结构作为另一类型的包括较大的半导体芯片和较小的半导体芯片的堆叠组合的结构，其中将较小的半导体芯片安装在安装基板(mounting substrate)上(参见日本特开平H7-183,426号公报(1995)和日本特开平H7-249,736号公报(1995))。
[0005]
在这种POP结构中，将包括其上装有第二半导体芯片的基板安装在其上装有第一半导体芯片的安装基板上。例如，当第一半导体芯片小于第二半导体芯片时，提供尺寸具有上述关系的芯片。
[0006]
在POP结构中，要求安装基板与第一半导体芯片电连接，且确保安装基板中用于安装第二半导体芯片的空间。
[0007]
为了满足这些要求，日本特开平H7-183,426号公报公开了半导体器件的一种构造，其具有高度大于安装在安装基板上的半导体芯片的厚度的突起电极(bump electrode)。然后，将其上装有另一半导体芯片的另一基板安置在该突起电极上，并使它们电连接以确保基板上的半导体芯片和安装基板之间的电传导。
[0008]
此外，在如日本特开平H7-249,736号公报中所述的半导体组装件中，组装件中提供“J”-形引线，且组装件上部中的引线底部连向组装件下部中的引线的上表面。
[0009]
专利文献1
日本特开平H7-183,426号公报
专利文献2
日本特开平H7-249,736号公报
[0010]
但是，当上述传统POP结构遇到热史时，在突起电极或引线上施加应力会导致突起电极或引线破损，从而造成导电故障。这是由于基板的热膨胀系数和用于垂直导电的突起电极的热膨胀系数之间或在引线的热膨胀系数和基板的热膨胀系数之间存在较大差异，此外，还归因于使用比半导体芯片的厚度更厚的较大的突起电极和较大的引线。
发明内容
[0011]
根据本发明的一个方面，提供了一种半导体器件，其包含：其上装有第一半导体芯片的第一树脂基板；其上装有第二半导体芯片的第二树脂基板；和与第一树脂基板的正面和与第二树脂基板的背面接合，使第一树脂基板的正面与第二树脂基板的背面电连接的树脂隔板(resin spacer)，其中将树脂隔板安置在第一树脂基板表面上的第一半导体芯片周围，且其中在第一树脂基板表面上，在位于第一树脂基板、第二树脂基板和树脂隔板之间的空间中安置第一半导体芯片。
[0012]
在上文背景技术中所述的传统构造中，基板经由电极，如凸块互连。由此，在制造过程中在组装操作后进行热处理时，由于基板的热膨胀系数和凸块的热膨胀系数之间的较大差异，基板容易弯曲。由此，基板和电极之间的连接的可靠性可能不足。
[0013]
相反，在本发明中，在第一树脂基板和第二树脂基板之间提供树脂隔板，并在位于第一树脂基板、第二树脂基板和树脂隔板之间的空间中安置第一半导体芯片。在树脂基板之间提供树脂隔板，代替提供突起电极，使上方和下方基板和隔板之间的热膨胀系数差为0或将其降低，从而降低垂直导电连接的应力，并减轻基板的弯曲，由此抑制接点可靠性的降低。
[0014]
更具体地，在带有树脂隔板的区域中，第一树脂基板到第二树脂基板的整个元件构成多层材料，这样使整个多层材料的厚度增加，因此即使在制造过程中在组装后进行热处理，仍然能够有效抑制树脂基板的弯曲。
[0015]
此外，当如传统技术般在树脂基板之间提供突起电极时，会在树脂基板和由金属元件构成的突起电极之间造成相对较大的热膨胀系数差。相反，在本发明中，第一树脂基板、第二树脂基板和树脂隔板由树脂材料构成，树脂基板和树脂隔板之间的热膨胀系数差相对较小。由此，可以更有效抑制由部件间的热膨胀系数差引起的弯曲。
[0016]
由于如上所述在本发明中可以有效抑制树脂基板的弯曲，可以抑制由树脂基板的翘曲引起的在安装在树脂基板上的半导体芯片上的局部应力集中(local stress concentration)。由此，可以抑制以芯片开裂、自基板剥离的芯片的层离为代表的半导体芯片故障。
[0017]
此外，由于在本发明中在第一树脂基板周围提供树脂隔板，并在位于第一树脂基板、第二树脂基板和树脂隔板之间的空间中安置第一半导体芯片，可以稳定地确保树脂基板之间用于安装第一半导体芯片的空隙。
[0018]
根据本发明的另一方面，提供了一种半导体器件，其包含：其上装有第一半导体芯片的第一树脂基板；其上装有第二半导体芯片的第二树脂基板；和与第一树脂基板的正面和第二树脂基板的背面接触，使第一树脂基板的正面与第二树脂基板电连接的树脂隔板，其中在第一树脂基板表面上的第一半导体芯片周围安置树脂隔板，其中在第一树脂基板表面上，在位于第一树脂基板、第二树脂基板和树脂隔板之间的空间中安置第一半导体芯片，第一树脂基板包括由交替堆叠的含有树脂的绝缘层和导体互连层而形成的堆积层(buildup layer)，各导体互连层经由在绝缘层的通孔中形成的导体层电互连，第二树脂基板包括由交替堆叠的含有树脂的绝缘层和导体互连层而形成的堆积层，各导体互连层经由在绝缘层的通孔中形成的导体层电互连，其中，在第一树脂基板和第二树脂基板中至少之一的堆积层的绝缘层中，在至少一个绝缘层中，25℃至其玻璃化转变点的温度范围内，沿基板面内方向的平均热膨胀系数等于或低于30ppm/℃，且25℃至其玻璃化转变点的温度范围内，沿基板厚度方向的平均热膨胀系数等于或低于30ppm/℃。
[0019]
当如传统技术般在基板之间安置金属突起电极或引线时，难以降低含树脂的基板和金属突起电极之间的热膨胀系数差或含树脂的基板和金属引线之间的热膨胀系数差。相反，由于在本发明中在第一树脂基板和第二树脂基板之间安置树脂隔板，且第一树脂基板、第二树脂基板和树脂隔板都可以构造成含有树脂，可以降低第一树脂基板和树脂隔板之间的热膨胀系数差和第二树脂基板和树脂隔板之间的热膨胀系数差。这可以降低导电故障的发生频率。
[0020]
此外，在传统POP结构中，遇到热史时，在基板中产生较大的翘曲，且半导体芯片从基板上除去。相反，本发明构造成，在第一树脂基板和第二树脂基板中至少之一的堆积层的绝缘层中，在至少一个绝缘层中，25℃至其玻璃化转变点的温度范围内，沿基板面内方向的平均热膨胀系数等于或低于30ppm/℃，且25℃至其玻璃化转变点的温度范围内，沿基板厚度方向的平均热膨胀系数等于或低于30ppm/℃。因此，当半导体器件遇到热史时，至少降低了第一树脂基板或第二树脂基板的翘曲。这能够降低第一树脂基板和第一半导体芯片之间导电故障的发生，或第二树脂基板和第二半导体芯片之间导电故障的发生，从而为半导体器件提供改进的接点可靠性。
[0021]
此外，在本发明中堆叠含有树脂的第一树脂基板、树脂隔板和含有树脂的第二树脂基板，且第一树脂基板到第二树脂基板的整个元件构成具有更大厚度的树脂多层材料。因此，整个半导体器件的刚度(stiffness)得到改善，以致难以造成整个半导体器件的翘曲，由此降低半导体器件产生导电故障的可能性。此外，由于在本发明中在第一树脂基板周围提供树脂隔板，并在位于第一树脂基板和第二树脂基板之间的空间中安置第一半导体芯片，可以稳定地确保第一树脂基板和第二树脂基板之间用于安装第一半导体芯片的空隙。
[0022]
在这种情况下，堆积层的绝缘层中的至少一层可以优选含有氰酸酯树脂，且特别地，氰酸酯树脂可以优选是线性酚醛型(novolac)氰酸酯树脂。根据这种构造，能够必然降低绝缘层沿基板面内方向的热膨胀系数及其沿基板厚度方向的热膨胀系数。
[0023]
此外，优选的是，第一树脂基板和第二树脂基板中至少之一包括芯层，芯层中的绝缘层内部形成带有导体层的通孔，且通孔中的所述导体层连接到堆积层的导体互连层上，且25℃至其玻璃化转变点的温度范围内，芯层的绝缘层沿基板面内方向的平均热膨胀系数等于或低于12ppm/℃，且25℃至其玻璃化转变点的温度范围内，芯层的绝缘层沿基板厚度方向的平均热膨胀系数等于或低于20ppm/℃。在这种构造中，芯层的绝缘层中的树脂含有氰酸酯树脂，此外，氰酸酯树脂优选是线性酚醛型氰酸酯树脂。
[0024]
此外，优选的是，在芯层上下两侧安置一对堆积层，且位于芯层上下两侧基本对称位置的堆积层的绝缘层的热膨胀系数相等。如上所述，选择位于芯层上下两侧对称位置的绝缘层的热膨胀系数，使其相等，使芯层上的绝缘层的翘曲能够对称地生成。这能够抑制基板翘曲的产生。在此，堆积层的绝缘层的相等热膨胀系数包括，位于芯层上下两侧对称位置的绝缘层之间的热膨胀系数差为0或等于或低于5ppm/℃。
[0025]
优选的是，树脂隔板包括具有绝缘层的芯层，其中在芯层的绝缘层中，在通孔内提供导体层，25℃至其玻璃化转变点的温度范围内，沿面内方向的平均热膨胀系数等于或低于12ppm/℃，且25℃至其玻璃化转变点的温度范围内，沿厚度方向的平均热膨胀系数等于或低于20ppm/℃。在这种构造下，可以降低树脂隔板的形变量以及第一树脂基板与第二树脂基板中至少之一的形变量之间的差异。这能够降低树脂隔板和第一树脂基板之间或树脂隔板和第二树脂基板之间的导电故障的发生。
[0026]
此外，在这种构造中，优选的是，树脂隔板包括在芯层上形成并由交替堆叠的含有树脂的绝缘层和导体互连层构成的堆积层，各导体互连层经由形成于绝缘层的通孔中的导体层电互连，且在树脂隔板的堆积层中的绝缘层中，在至少一个绝缘层中，25℃至其玻璃化转变点的温度范围内，沿面内方向的平均热膨胀系数等于或低于30ppm/℃，且25℃至其玻璃化转变点的温度范围内，沿基板厚度方向的平均热膨胀系数等于或低于30ppm/℃。
[0027]
树脂隔板的芯层中的绝缘层的树脂和树脂隔板的堆积层中的绝缘层的树脂优选分别包括氰酸酯树脂。特别地，优选包括线性酚醛型氰酸酯树脂作为氰酸酯树脂。
[0028]
在这种构造中，优选的是，树脂隔板由与第一树脂基板和第二树脂基板中至少之一的基板材料类似的基板材料构成。树脂隔板由与第一树脂基板和第二树脂基板中至少之一的基板材料类似的基板材料构成，使隔板与第一树脂基板或隔板与第二树脂基板的热膨胀系数差能够显著降低。这样可以降低树脂隔板和第一树脂基板之间或树脂隔板和第二树脂基板之间的导电故障的发生。
[0029]
此外，优选的是，第一树脂基板具有基本矩形的平面形状(planargeometry)，且沿第一树脂基板的矩形的每条边提供树脂隔板。沿第一树脂基板的所有边提供树脂隔板，以便与在第一树脂基板的部分边中提供隔板的构造相比可以稳定地支撑第二树脂基板。
[0030]
此外，优选的是，第一树脂基板经由凸块与第一半导体芯片连接，且第二树脂基板经由凸块与第二半导体芯片连接，且其中，在各凸块周围填充底部填充胶(underfill)安装，底部填充胶由大气中125℃下弹性模量为150MPa或更高且800MPa或更低的树脂材料构成。选择弹性模量在150MPa至800MPa范围内的底部填充胶，以使凸块周围牢固固定，防止凸块开裂。
[0031]
根据本发明的另一方面，提供了半导体器件，其包含：其上装有第一半导体芯片的第一树脂基板；其上装有第二半导体芯片的第二树脂基板；和位于第一树脂基板的正面和第二树脂基板的背面之间，使第一树脂基板的正面与第二树脂基板的背面电连接的树脂隔板，其中在第一树脂基板表面上的第一半导体芯片周围安置树脂隔板，并在第一树脂基板表面上，在位于第一树脂基板、第二树脂基板和树脂隔板之间的空间中安置第一半导体芯片，其中在第一树脂基板和树脂隔板之间提供第一粘合元件，其包括能够将第一树脂基板粘合到树脂隔板上的粘合第一树脂层和位于第一树脂层中的第一电导体，其中在树脂隔板和第二树脂基板之间提供第二粘合元件，其包括能够将树脂隔板粘合到第二树脂基板上的粘合第二树脂层和位于第二树脂层中的第二电导体，其中第一树脂基板通过第一粘合元件的第一电导体与树脂隔板电连接，且其中第二树脂基板通过第二粘合元件的第二电导体与树脂隔板电连接。
[0032]
当如传统技术般在基板之间安置金属突起电极或引线时，难以降低含树脂的基板和金属突起电极之间的热膨胀系数差或含树脂的基板和金属引线之间的热膨胀系数差。相反，由于在本发明中树脂隔板安置在第一树脂基板和第二树脂基板之间，且第一树脂基板、第二树脂基板和树脂隔板都可以构造成含有树脂，因此能够降低第一树脂基板与树脂隔板之间的热膨胀系数差和第二树脂基板与树脂隔板之间的热膨胀系数差。这可以降低第一树脂基板和第二树脂基板之间导电故障的发生频率。除上述情况外，在本发明中，第一电导体和第二电导体分别安置在第一树脂基板与树脂隔板之间和在第二树脂基板与树脂隔板之间。此时，要考虑的是，可能会提高第一电导体与第一树脂基板之间和第二电导体与第二树脂基板之间的热膨胀系数差。但是，与传统技术不同，第一电导体和第二电导体分别为基板和树脂隔板提供连接，且其厚度不同于基板之间连接用的突起电极般比半导体芯片厚。因此，当遇到热史时，可以降低基板和电导体之间的形变量差异，从而抑制导电故障的发生。
[0033]
此外，在本发明中堆叠含有树脂的第一树脂基板、树脂隔板和含有树脂的第二树脂基板，且第一树脂基板到第二树脂基板的整个元件构成具有更大厚度的树脂多层材料。因此，整个半导体器件的刚度得到改善，以致难以造成整个半导体器件的翘曲，由此降低半导体器件产生导电故障的可能性。此外，由于在本发明中在第一树脂基板周围提供树脂隔板，并在位于第一树脂基板和第二树脂基板之间的空间中安置第一半导体芯片，可以稳定地确保第一树脂基板和第二树脂基板之间用于安装第一半导体芯片的空隙。
[0034]
此外，可以考虑的是，例如只提供金属凸块作为连接第一树脂基板与树脂隔板的元件和连接第二树脂基板与树脂隔板的元件。但是，当只提供金属凸块时，半导体器件遇到热史时应力集中在凸块上，且可能会产生开裂。这可能会导致导电故障。相反，在本发明中，在第一树脂基板和树脂隔板之间提供第一电导体设置在第一树脂层中的第一粘合元件，并在树脂隔板和第二树脂基板之间提供第二电导体设置在第二树脂层中的第二粘合元件。在本发明中，第一电导体和第二电导体分别用第一树脂层和第二树脂层增强，且施加在第一电导体和第二电导体上的应力分别分布到第一树脂层和第二树脂层中，以确定地防止在第一电导体和在第二电导体中发生开裂，由此抑制半导体器件中导电故障的发生。
[0035]
此外，当如本发明般仅在第一树脂基板和树脂隔板之间安置电导体时，树脂隔板等的载荷(load)被施加到电导体上。相反，在本发明中，第一电导体安置在用于将第一树脂基板与树脂隔板粘合的第一树脂层中。来自树脂隔板等的载荷除在第一电导体上外，还可以分布到第一树脂层中，由此降低施加到第一电导体上的载荷。除上述情况外，通过在第二树脂基板和树脂隔板之间安置第二粘合元件，可以获得类似的有利作用。
[0036]
在这种构造中，优选的是，第一树脂基板的正面具有导体互连层，第二树脂基板的背面具有导体互连层，树脂隔板的正面和背面分别具有导体互连层，使第一树脂基板的导体互连层经由第一电导体与树脂隔板的导体互连层电连接，第二树脂基板的导体互连层经由第二电导体与树脂隔板的导体互连层电连接，且第一电导体和第二电导体由焊料构成。
[0037]
根据这种构造，通过焊料，第一树脂基板的导体互连层与树脂隔板的导体互连层连接，且第二树脂基板的导体互连层与树脂隔板的导体互连层连接。因此，可以在焊料和第一树脂基板的导体互连层之间，在焊料和树脂隔板的导体互连层之间以及在焊料和第二树脂基板的导体互连层之间形成金属连接(metallic junction)。这样能够为半导体器件提供改善的接点可靠性。
[0038]
此外，优选的是，第一粘合元件的第一树脂层和第二粘合元件的第二树脂层含有环氧树脂和丙烯酸酯橡胶。第一树脂层和第二树脂层由含有丙烯酸酯橡胶的材料构成，以实现降低的弹性模量以及第一粘合元件和第二粘合元件与第一树脂基板、树脂隔板和第二树脂基板的提高的粘合性。此外，第一树脂层和第二树脂层由含有环氧树脂的材料构成，以实现第一粘合元件和第二粘合元件提高的耐热性和提高的耐湿性。
[0039]
优选的是，焊料是含有选自由锡(Sn)、银(Ag)、铋(Bi)、铟(In)、锌(Zn)和铜(Cu)组成的组中的至少两种或多种元素的合金。此外，优选的是，第一粘合元件是含有第一树脂层、具有助焊活性的固化剂和焊料的的粘合剂的固化产物，且第二粘合元件是含有第二树脂层、具有助焊活性的固化剂和焊料的粘合剂的固化产物。
此外，优选的是，具有助焊活性的固化剂是含有羧基和能够与环氧基反应的官能团的化学化合物。在这种第一粘合元件和第二粘合元件中，第一树脂层和第二树脂层中存在的具有助焊活性的固化剂在固化过程中以改善的效率移向导体互连层和焊料之间的界面。这能够确保导体互连层和焊料之间的连接，由此在它们之间提供电连接。
[0040]
此外，第一粘合元件的第一电导体和第二粘合元件的第二电导体分别可以是导电粒子。第一树脂基板可以通过第一粘合元件的导电粒子与树脂隔板电连接，且第二树脂基板可以通过第二粘合元件的导电粒子与树脂隔板电连接。根据这种构造，可以对第一粘合元件和第二粘合元件使用例如各向异性导电薄膜。
[0041]
此外，优选的是，第一树脂基板的正面具有导体互连层，并在导体互连层上提供绝缘层，以暴露出至少一部分导体互连层，第二树脂基板的背面具有导体互连层，并在导体互连层上提供绝缘层，以暴露出至少一部分导体互连层，树脂隔板的正面和背面分别具有导体互连层，位于树脂隔板和第一树脂基板之间的第一粘合元件的导电粒子在从绝缘层中暴露出来的第一树脂基板的导体互连层和树脂隔板的导体互连层之间提供连接，且位于树脂隔板和第二树脂基板之间的第二粘合元件的导电粒子在从绝缘层中暴露出来的第二树脂基板的导体互连层和树脂隔板的导体互连层之间提供连接。
[0042]
此外，优选的是，在位于树脂隔板和第一树脂基板之间的第一粘合元件的导电粒子中，位于树脂隔板和第一树脂基板上提供的绝缘层之间的导电粒子嵌入绝缘层中，且在位于树脂隔板和第二树脂基板之间的第二粘合元件的导电粒子中，位于树脂隔板和在第二树脂基板上提供的绝缘层之间的导电粒子嵌入绝缘层中。位于树脂隔板和在第一树脂基板上提供的绝缘层之间的导电粒子嵌入绝缘层中，以使从绝缘层中暴露出来的第一树脂基板的导体互连层可以经由导电粒子确定地与树脂隔板的导体互连层连接到。类似地，位于树脂隔板和在第二树脂基板上提供的绝缘层之间的导电粒子嵌入绝缘层中，以使从绝缘层中暴露出来的第二树脂基板的导体互连层可以经由导电粒子确定地连接到树脂隔板的导体互连层上。
[0043]
此外，优选的是，导电粒子由被金属薄膜涂布的树脂芯材构成。
[0044]
此外，优选的是，树脂隔板由与第一树脂基板和第二树脂基板中的至少之一的基板材料类似的基板材料构成。树脂隔板由与第一树脂基板和第二树脂基板中的至少之一的基板材料类似的基板材料构成，使能够显著降低树脂隔板与第一树脂基板或与第二树脂基板的热膨胀系数差。这能够确定地降低树脂隔板和第一树脂基板之间或树脂隔板和第二树脂基板之间发生导电故障的频率。
[0045]
根据本发明的另一方面，提供了半导体器件，其包含：其上装有第一半导体芯片的第一树脂基板；其上装有第二半导体芯片的第二树脂基板；和位于第一树脂基板的正面和第二树脂基板的背面之间，使第一树脂基板的正面与第二树脂基板的背面电连接的树脂隔板，其中在第一树脂基板表面上的第一半导体芯片周围安置树脂隔板，并在第一树脂基板表面上，在位于第一树脂基板、第二树脂基板和树脂隔板之间的空间中安置第一半导体芯片，其中在第一树脂基板和树脂隔板之间提供第一金属凸块，该第一金属凸块能够将第一树脂基板连接到树脂隔板上，且其中在树脂隔板和第二树脂基板之间提供第二金属凸块，且第二金属凸块能够将第二树脂基板连接到树脂隔板上。
[0046]
在本发明中，在第一树脂基板和第二树脂基板之间提供树脂隔板，并在位于第一树脂基板、第二树脂基板和树脂隔板之间的空间中安置第一半导体芯片。尽管在本发明中提供了将第一树脂基板与树脂隔板连接的第一凸块和将第二树脂基板与树脂隔板连接的第二凸块，但使用树脂隔板形成用于安置第一半导体芯片的空间，以致不如传统构造般要求形成比第一半导体芯片更厚和更大的凸块。这能够在遇到热史时实现基板和凸块之间降低的形变量差异，由此抑制半导体器件中导电故障的发生。
[0047]
优选的是，树脂隔板的高度高于第一半导体芯片的高度。
[0048]
在此，可以分别在第一树脂基板中和在树脂隔板中提供第一凸块，并可以分别在第二树脂基板中和在树脂隔板中提供第二凸块。在这种构造下，可以在第一树脂基板与树脂隔板之间和在第二树脂基板与树脂隔板之间提供稳定的连接。
[0049]
可以根据下列程序制造上述半导体器件。
(1)制造半导体器件的方法，该器件如下形成：在其上装有第一半导体元件的第一树脂基板上沉积第二树脂基板，该第二树脂基板沉积在第一树脂基板安装了第一半导体元件的一面上，且第二树脂基板上装有第二半导体元件，其中在第一树脂基板和第二树脂基板之间安置树脂隔板，该树脂隔板具有沿厚度方向贯穿其内部的导体，然后进行热压粘合(therm-compression bonding)以经由导体在第一树脂基板和第二树脂基板之间提供电连接。
(2)如上述(1)所述的制造半导体器件的方法，其中在第一半导体元件周围安置树脂隔板。
(3)如上述(1)或(2)所述的制造半导体器件的方法，其中使用树脂基板充当树脂隔板。
(4)如上述(3)所述的制造半导体器件的方法，其中树脂基板包括空间，所述空间能够收纳第一半导体元件。
(5)如上述(1)至(4)中任一项所述的制造半导体器件的方法，其中第一树脂基板通过表现出导电性的粘合膜与树脂隔板连接。
(6)如上述(1)至(5)中任一项所述的制造半导体器件的方法，其中第二树脂基板通过表现出导电性的粘合膜与树脂隔板连接。
(7)如上述(6)所述的制造半导体器件的方法，其中粘合膜含有树脂组分和导电组分。
(8)如上述(7)所述的制造半导体器件的方法，其中导电组分含有焊料粉。
(9)如上述(8)所述的制造半导体器件的方法，其中粘合膜能够通过加热焊料粉使焊料粉聚集形成导体部分。
(10)如上述(9)所述的制造半导体器件的方法，其中经由热压粘合通过加热使焊料粉聚集。
(11)如上述(1)至(10)中任一项所述的制造半导体器件的方法，其中通过在0.01至10MPa和150至250℃下加热和加压10至600秒来进行热压粘合。
(12)如上述(1)至(11)中任一项所述的制造半导体器件的方法，其中经由销层压法(pin-laminate)进行热压粘合。
(13)制造半导体器件的方法，该器件如下形成：在装有第一半导体芯片的第一树脂基板上沉积第二树脂基板，该第二树脂基板沉积在第一树脂基板安装了第一半导体芯片的一面上，且第二树脂基板上装有第二半导体芯片，其中在第一树脂基板和第二树脂基板之间安置树脂隔板，该树脂隔板具有沿厚度方向贯穿其内部的导体，且其中该方法包括：在第一树脂基板和树脂隔板之间安置第一金属凸块和在第二树脂基板和树脂隔板之间安置第二金属凸块；并热压粘合第一树脂基板、树脂隔板和第二树脂基板。
(14)如上述(13)所述的制造半导体器件的方法，其中分别在第一树脂基板和树脂隔板上提供第一凸块，并分别在第二树脂基板和树脂隔板上提供第二凸块。
(15)如上述(13)或(14)所述的制造半导体器件的方法，其中在第一树脂基板和树脂隔板之间安置第一金属凸块和在第二树脂基板和树脂隔板之间安置第二金属凸块时，在第一树脂基板和树脂隔板之间和在第二树脂基板和树脂隔板之间设置具有粘性树脂层的胶带，且其中在热压粘合第一树脂基板、树脂隔板和第二树脂基板时，第一凸块贯穿位于第一树脂基板和树脂隔板之间的胶带，且第二凸块贯穿位于第二树脂基板和树脂隔板之间的胶带。
(16)如上述(15)所述的制造半导体器件的方法，其中各胶带包括具有助焊活性并具有羧基和/或酚羟基的化学化合物、热固性树脂和热塑性树脂。
(17)如上述(16)所述的制造半导体器件的方法，其中热塑性树脂是苯氧树脂。
(18)如上述(15)至(17)中任一项所述的制造半导体器件的方法，其中在将胶带粘贴在经过氧化加工的铜片的表面上并在大气中230℃下进行还原加工1分钟时，所述胶带如下述式(1)所示的铜片的氧化铜还原率等于或高于65％：
氧化铜还原率(％)＝[1-(还原加工后氧(O)的原子浓度)/(氧化加工后氧(O)的原子浓度)]×100          (式1)
附图说明
[0050]
根据附图和下面对某些优选实施方案的描述，本发明的上述和其它目的、优点和特征将变得更明确。
[0051]
图1是透视图，显示了第一实施方案中的半导体器件的构造。
图2是图1沿线段A-A’的截面图。
图3是透视图，显示了第二实施方案中的半导体器件的构造。
图4是图3沿线段B-B’的截面图。
图5是用于描述第二实施方案中的半导体器件的构造的截面图。
图6是平面图，显示了第一实施方案中的半导体器件的树脂基材的二维形状。
图7是平面图，显示了第一实施方案中的半导体器件的树脂基材的二维形状。
图8是平面图，显示了第一实施方案中的半导体器件的树脂基材的二维形状。
图9是平面图，显示了第一实施方案中的半导体器件的树脂基材的二维形状。
图10是平面图，显示了第一实施方案中的半导体器件的树脂基材的二维形状。
图11是平面图，显示了第一实施方案中的半导体器件的树脂基材的二维形状。
图12是透视图，显示了第三实施方案的半导体器件。
图13是图12沿线段II-II的的截面图。
图14是第一树脂基板的截面图。
图15是平面图，显示了导体互连层。
图16是平面图，显示了导体互连层。
图17是截面图，显示了半导体器件的主要部分。
图18是本发明的第四实施方案的半导体器件的截面图。
图19是第五实施方案的半导体器件的截面图。
图20是显示制造第五实施方案的半导体器件的方法的示图。
图21是显示制造第五实施方案的修改形式的半导体器件的方法的示图。
图22是截面图，显示了第六实施方案中的第一树脂基板的实例。
图23是截面图，显示了第六实施方案中的第二树脂基板的实例。
图24是平面图和截面图，显示了第六实施方案中的树脂隔板的实例。
图25是截面图，示意性显示了第六实施方案中的粘合膜。
图26是截面图，显示了制造第六实施方案中的半导体器件的方法。
图27是平面图，显示了制造第六实施方案中的半导体器件的方法。
图28是平面图，显示了制造第六实施方案中的半导体器件的方法。
图29是显示分散在粘合膜中的金属粒子聚集形成导体的状态的示图。
图30是截面图，显示了第六实施方案中的半导体器件的实例。
图31是本发明的一个修改的实施方案的第一树脂基板的截面图。
图32是本发明的一个修改的实施方案的第一树脂基板的截面图。
图33是本发明的一个修改的实施方案的半导体器件的截面图。
图34含有显示一个实例中半导体器件的树脂基板和树脂基材的二维形状的图。
具体实施方式
[0052]
下面将参照附图说明本发明的优选示例性实施方式。在所有附图中，对参照附图的本发明描述中同样出现的元件使用相同数字，并且不对其进行重复详述。
[0053]
第一实施方案
图1是透视图，显示了本实施方案的半导体器件的构造。图2是图1沿线段A-A’的截面图。在图1和图2中所示的半导体器件100中，第一树脂基板101、粘合层119、树脂隔板(树脂基材109)、粘合层121和第二树脂基板111从下面开始以此次序堆叠。
[0054]
这种半导体器件100具有POP结构，在第一树脂基板101表面上安装第一半导体芯片125，在第二树脂基板111表面上安装第二半导体芯片131。
[0055]
第一半导体芯片125和第二半导体芯片131是分别在硅基板之类的半导体基板的器件形成表面上形成了晶体管之类的元件的半导体芯片。第一半导体芯片125可以构造成具有逻辑电路，第二半导体芯片131可以构造成具有存储元件。
[0056]
在第一树脂基板101表面上，在位于第一树脂基板101、第二树脂基板111和树脂基材109之间的空间中安置第一半导体芯片125。树脂基材109的厚度大于从第一树脂基板101的表面到第一半导体芯片125的上表面(背面)的厚度，因此，通过具有树脂基材109的这种厚度，确保在树脂基板之间安装第一半导体芯片125所需的厚度。
[0057]
第一树脂基板101是芯层105的正面和背面分别带有堆积层103和堆积层107的树脂基板。第一半导体芯片125安装在堆积层103上且在第一半导体芯片125上的电极(未显示)经由电线129与堆积层103上的电极(未显示)电连接。此外，用封装树脂127封装第一半导体芯片125和电线129。多个充当外部连接端子(external coupling terminals)的突起电极123与堆积层107的背面连接。
[0058]
第二树脂基板111是芯层115的正面和背面分别带有堆积层113和堆积层117的树脂基板。第二半导体芯片131安装在堆积层113上且在第二半导体芯片131上的电极(未显示)经由电线135与堆积层113上的电极(未显示)电连接。此外，用封装树脂133封装第二半导体芯片131和电线135。在半导体器件100中，封装树脂133覆盖第二树脂基板111的整个正面。
[0059]
在半导体器件100中，第一树脂基板101和第二树脂基板111具有基本矩形的二维形状，更具体是正方形或长方形。在下列实施方案中，描述了使用具有正方形形状的第一树脂基板101和第二树脂基板111的示例性实施方式。此外，第一树脂基板101和第二树脂基板111的二维形状基本相同。
[0060]
在这些树脂基板中，芯层105和芯层115的材料不受特别限制，而可以是热固性树脂，例如环氧树脂、氰酸酯树脂等。此外，为了降低由芯层和半导体芯片之间的热膨胀系数失配引起的芯片开裂且为了抑制半导体芯片与树脂基板的层离，优选将树脂基板的热膨胀系数选择为10ppm/℃或更高和30ppm/℃或更低。
[0061]
树脂基材109接合到第一树脂基板101的正面和第二树脂基板111的背面上以将第一树脂基板101的正面与第二树脂基板111的背面电连接。此外，在第一树脂基板101与树脂基材109之间和在树脂基材109与第二树脂基板111之间分别提供粘合层119和粘合层121，且第一树脂基板101经由粘合层119与树脂基材109电连接，第二树脂基板111经由粘合层121与树脂基材109电连接。在这种构造中，粘合层119和粘合层121是例如胶带。
[0062]
在第一树脂基板101表面上的第一半导体芯片125周边安置树脂基材109。在本实施方案中，树脂基材109是围绕第一树脂基板101表面上的第一半导体芯片125周围的框架件(framing member)。此外，树脂基材109的横截面形状是环状矩形，其中中心被挖空。树脂基材109可以是通过使用如冲孔加工、挖空加工之类的加工方法将树脂基板加工成预定形状而形成的元件。此外，其可以构造成在一个树脂基材109中没有接合点。
[0063]
在树脂基材109中提供贯穿树脂基材109的贯通电极145。贯通电极145是例如，覆盖贯穿树脂基材109的通孔内壁的导电薄膜。该导电薄膜是例如通孔镀金属层。除上述情况外，贯通电极145不限于具有如通孔镀金属层之类的中空结构的元件，还可以是例如由填满贯穿树脂基材109的通孔的整个内部的导电材料构成的实心电极。
[0064]
在第一树脂基板101的正面提供与贯通电极145连接的第一电极141，并在第二树脂基板111的背面上提供与贯通电极145连接的第二电极143。
[0065]
构成树脂基材109的树脂可以是，例如，有机树脂，更具体可以是热固性树脂，如环氧树脂和类似物。此外，树脂基材109由与例如第一树脂基板101和第二树脂基板111类似的材料构成。更具体地，优选的是，选择与芯层105和芯层115的材料相同的树脂基材109的材料，特别是氰酸酯树脂。
[0066]
在这种构造下，可以更有效地抑制由制造过程中组装操作后进行的热处理工序造成的第一树脂基板101和第二树脂基板111的翘曲。因此，可以抑制树脂基材109和树脂基板之间产生的连接故障。由此，可以实现第一树脂基板101和第二树脂基板111之间改善的接点可靠性。此外，氰酸酯树脂的使用使得各树脂基板和树脂基材109的热膨胀系数更接近半导体芯片的热膨胀系数，从而更显著地表现出这些有利效果。
[0067]
此外，可以降低由树脂基板的翘曲引起的在半导体芯片上的局部应力集中。由此抑制半导体芯片的劣化，从而提供改善的生产收率。
[0068]
粘合层119带有贯穿粘合层119的导电区域，粘合层119形成于贯通电极145与第一电极141相向的区域中。第一电极141经由粘合层119与贯通电极145电连接。此外，粘合层121带有贯穿粘合层121的导电区域，粘合层121形成于贯通电极145与第二电极143相向的区域中。贯通电极145经由粘合层121与第二电极143电连接。
[0069]
粘合层119和粘合层121可以由能够在第一电极141和第二电极143相向的区域中沿堆叠方向提供确定的导电路径，并在其它区域中在树脂基材109和树脂基板之间提供绝缘的材料形成，并通常可以由例如各向异性导电膜(anisotropic conductive film，ACF)形成。此外，对这些材料而言，典型的粘合层可以包括分散在树脂层中通过用金属薄膜涂布聚合物芯材而形成的含有导电粒子的胶带，和在树脂中含有焊料粉和具有助焊活性的固化剂的自配位型胶带。
[0070]
由于在半导体器件100中提供从粘合层119经由贯通电极145延伸到粘合层121的导电路径，位于第一半导体芯片125中的导电元件(未显示)经由电线129、第一树脂基板101、粘合层119、贯通电极145、粘合层121、第二树脂基板111和电线135电连接到位于第二半导体芯片131中的导电元件(未显示)上。
[0071]
接着，描述制造半导体器件100的方法。首先，制备第一半导体芯片125和第二半导体芯片131，且这些芯片分别安装在第一树脂基板101和第二树脂基板111上，然后进行引线接合(wire bonding)和用树脂封装。
[0072]
此外，将树脂加工成预定结构以制造树脂基材109。例如，将具有预定厚度的树脂基板冲压成具有预定尺寸的矩形，然后进一步冲压以去除矩形中心部分，由此获得环状树脂基材109。或者，可以使用切割加工之类的其它加工方法将树脂基材109加工成预定结构。在所得树脂基材109的预定区域中形成通孔。形成通孔的典型方法包括，例如，激光加工和钻孔等。或者，可以使用蚀刻技术形成通孔。然后，通过电镀工序形成覆盖通孔内壁的金属层，例如以获得中空状的贯通电极145。
[0073]
然后，堆叠第一树脂基板101、粘合层119、树脂基材109、粘合层121和第二树脂基板111，然后，将堆叠层在预定温度下加热以在树脂基板和树脂基材109之间提供粘合。此时，可以用预定压力压粘第一树脂基板101和第二树脂基板111。
[0074]
或者，将突起电极123接合到所得多层材料的第一树脂基板101的背面上。如上所述，获得图1和图2中所示的半导体器件100。
[0075]
接着，描述本实施方案的产品的有利效果。在本实施方案中，对电极(第一电极141和第二电极143)经由树脂基材109中的贯通电极145电连接。树脂基板经由树脂基材109互连，使与涉及经由突起电极连接的传统构造相比可以实现树脂基板之间更进一步的改善的接点可靠性，即使树脂基板之间的间隔更大。这通过下列原因实现。
[0076]
在经由突起电极互连树脂基板的情况下，如上所述在制造过程中在树脂基板中容易产生翘曲。此外，翘曲的产生在突起电极的接合区域上造成应力集中，从而使突起电极的接合容易劣化。因此，树脂基板之间的接点可靠性还有待改善。
[0077]
相反，本实施方案的构造在各相对树脂基板的表面上没有接合到电极上的突起电极。由此，可以降低在提供突起电极时造成的接点可靠性劣化。
[0078]
此外，在本实施方案中，在第一树脂基板101周围提供包括第一树脂基板101、树脂基材109和第二树脂基板111的多层结构。尽管更薄的半导体芯片和更薄的树脂基板会促使树脂基板中产生更显著的翘曲，但本实施方案的构造在使用较薄的独立树脂基板时，可以提供更厚的从第一树脂基板101到第二树脂基板111构成的整体树脂层。因此，可以实现多层结构的更大刚度，由此有效抑制第一树脂基板101和第二树脂基板111中翘曲的产生。在使用较薄的树脂基板时，可以通过提供树脂基材109来抑制树脂基板的翘曲。除上述情况外，在第一树脂基板101、树脂基材109和第二树脂基板111由相同类型的材料构成时，更显著表现出这种有利效果。
[0079]
此外，由于半导体器件100中的基板和树脂基材109由树脂构成，该器件构造成具有降低的树脂基板和树脂基材109之间的热膨胀系数差。在这种构造下，可以在制造过程中组装操作后进行的热处理操作中有效抑制树脂基板的翘曲。由此，可以抑制由树脂基板的翘曲引起的树脂基板和树脂基材109之间的导电故障。此外，可以通过降低树脂基板的翘曲来降低树脂基板上的半导体芯片上的局部应力集中。由此，根据本发明，可以实现树脂基板之间改进的接点可靠性，并且也可以实现改进的生产收率。
[0080]
此外，在本实施方案中，由于在树脂基材109中提供贯通电极145，并分别通过粘合层119和粘合层121提供树脂基材109与第一树脂基板101和与第二树脂基板111的粘合，可以以简易的方式形成沿堆叠方向在树脂基板之间提供导电的路径。
[0081]
此外，由于在半导体器件100中提供了围绕第一树脂基板101的整个周边的框架状树脂基材109，与在第一树脂基板101的部分周边中提供树脂基材的构造相比，树脂基材109可以更稳定地支撑树脂基板。由此，可以抑制第一树脂基板101和第二树脂基板111的翘曲。
[0082]
此外，由于在半导体器件100中沿第一树脂基板101的周围提供树脂基材109，可以有效利用第一树脂基板101的安装芯片的表面(chip-mounting surface)中没有安装第一半导体芯片125的外围区域提供基板之间的电连接。
[0083]
此外，由于在本实施方案中可以容易地通过调节树脂基材109的厚度来选择树脂基板之间合适的间隙，可以确定地在树脂基板之间提供用于引线接合第一半导体芯片125的空间。
[0084]
尽管在本实施方案中描述了具有基本相同的矩形二维结构的树脂基材109和第二树脂基板111和具有带有挖空的矩形内部的连续横截面结构的树脂基材109的示例性实施方式，但在本实施方案和下列实施方案中树脂基材109的二维结构和配置(arrangement)不限于此。
[0085]
图6至图11是截面图，显示了树脂基材109的备选二维结构和布置。在这些图中，仅显示了堆积层103、在堆积层103上的树脂基材109和第一半导体芯片125，没有显示其它元件。
[0086]
图6对应于本实施方案的构造。在图6中，沿矩形第一树脂基板的堆积层103的周围提供具有环状横截面的树脂基材109。
[0087]
此外，树脂基材109的二维结构是矩形的，并可以沿第一树脂基板101的边提供树脂基材109。例如，图7和图8显示了示例性实施方式，其中沿第一树脂基板101的两条边提供树脂基材109。
[0088]
在图7中，沿矩形第一树脂基板101的堆积层103的相对的两条边平行安置条形树脂基材109。在夹在两个树脂基材109之间的区域中安置第一半导体芯片125。
[0089]
相反，在图8中，沿矩形第一树脂基板101的堆积层103的相邻的两条边安置彼此垂直的条形树脂基材109。
[0090]
图9显示了沿第一树脂基板101的四条边安置的树脂基材109的实例。在图9中，沿矩形第一树脂基板的堆积层103的所有四条边安置条形树脂基材109。在被这些树脂基材109包围的区域中安置第一半导体芯片125。
[0091]
图10显示了沿第一树脂基板101的四个角安置的树脂基材109的实例。在图10中，分别在矩形第一树脂基板的堆积层103的四个角中安置具有正方形横截面的角柱状(square pillar-shaped)树脂基材109。尽管在图10中在所有四个角中安置树脂基材109，但不需要为所有角提供树脂基材109，且例如，可以为两个对角提供树脂基材109，且这两种树脂基材109可以在第一半导体芯片125两侧对向。
[0092]
此外，图11显示了具有环状二维结构的树脂基材109的实例。在图11中，在矩形第一树脂基板的堆积层103上提供环形树脂基材109，并在树脂基材109的环的内部提供第一半导体芯片125。
[0093]
在下列实施方案中，主要描述与第一实施方案的不同。
[0094]
第二实施方案
尽管已经通过第一实施方案中所述的半导体器件描述了半导体芯片引线接合(wire-bonded)到树脂基板上的的构造，但半导体芯片可以经由突起电极倒装连接到(flip-connected)树脂基板上。本实施方案描述了这类构造。
[0095]
图3是透视图，显示了本实施方案中的半导体器件的构造。图4是图3沿线段B-B’的截面图。图3和图4中所示的半导体器件110的基本构造类似于半导体器件100(图1，图2)，不同的是将半导体芯片安装到树脂基板上的方法与其不同。
[0096]
在半导体器件110中，位于第一半导体芯片125的元件安装表面上的电极(未显示)经由突起电极153连接到位于第一树脂基板101的堆积层103上的电极(未显示)上，且这些元件电连接。
[0097]
此外，位于第二半导体芯片131的元件安装表面上的电极(未显示)经由突起电极157连接到位于第二树脂基板111的堆积层113上的电极(未显示)上，且这些元件电连接。
[0098]
用底部填充树脂(underfill resin)151填充第一半导体芯片125和第一树脂基板101之间的空隙。此外，用底部填充树脂155填充第二半导体芯片131和第二树脂基板111之间的空隙。
[0099]
由于在本实施方案中也在第一树脂基板101和第二树脂基板111之间提供树脂基材109，也获得类似于第一实施方案中获得的有利效果。
[0100]
此外，由于在本实施方案中半导体芯片经由突起电极倒装连接到树脂基板上，该器件被构造成容易在半导体芯片中与突起电极的接点上造成应力集中。在这种构造的情况下，在树脂基板之间提供连接的树脂基材109的使用优选抑制树脂基板中的翘曲，以致可以抑制半导体芯片的劣化并且也可以实现改进的生产收率。
[0101]
如下作出进一步描述，聚焦于参照图5(a)和图5(b)的这类方面。
[0102]
图5(a)是显示半导体器件的构造的截面图，其中与半导体芯片倒装连接的基板经由具有较大尺寸的突起电极互连。在图5(a)中，位于第一基板201表面上的第一电极241经由突起电极245连接到位于第二基板211表面的第二电极243上。
[0103]
在第一基板201的芯片安装表面上提供第一半导体芯片225，并将位于第一半导体芯片225的元件安装表面上的电极(未显示)经由突起电极253连接到第一基板201的电极(未显示)上。在第一基板201的芯片安装表面上，在安置第一半导体芯片225的区域周围安置多个突起电极245。
[0104]
在第二基板211的芯片安装表面上提供第二半导体芯片231，并将位于第二半导体芯片231的元件安装表面上的电极(未显示)经由突起电极257连接到第二基板211的电极(未显示)上。
[0105]
用底部填充树脂251填充第一半导体芯片225和树脂基板201之间的空隙。此外，用底部填充树脂255填充第二半导体芯片231和第二基板211之间的空隙。
[0106]
此外，图5(b)相当于本实施方案的半导体器件110的横截面构造。
[0107]
在此，在图5(a)中，较大的突起电极245实现第一基板201和第二基板211之间的连接。由于突起电极和基板之间的接触面积在这种情况下相对较小，在组装后的热操作中在第一基板201或在第二基板211中产生的翘曲容易在突起电极245和第一基板201中的第一电极241之间的接合区域中造成应力集中。此外，在第二基板211中，在突起电极245和第二电极243之间的接合区域中容易产生应力集中。此外，这种应力相对容易造成突起电极245和第一电极241或第二电极243之间的连接故障。
[0108]
此外，由于在图5(a)中第一半导体芯片225和第二半导体芯片231经由突起电极连接到树脂基板上，容易在半导体芯片的电极和突起电极之间的接合区域中造成应力集中。由于在第一半导体芯片225和第二半导体芯片231中的器件形成表面中提供连接到突起电极上的电极，要考虑的是，由树脂基板的翘曲引起的在电极上的应力集中造成这些电极，以及进一步造成器件形成表面上这些电极以外的其它元件中的劣化。
[0109]
相反，由于在图5(b)中没有使用造成连接故障的突起电极提供树脂基板之间的连接，可以实现改进的接点可靠性。此外，可以通过提供树脂基材109以降低树脂基板的翘曲来实现电极之间的进一步改进的接点可靠性。此外，当半导体芯片倒装结合到树脂基板上时，降低的树脂基板翘曲实现了半导体芯片和树脂基板之间的改进的接点可靠性。
[0110]
第三实施方案
下面基于附图描述本发明的实施方案。首先，参照图12至图17描述本实施方案的半导体器件1的概要。半导体器件1如图12和图13中所示包括其上装有第一半导体芯片2的第一树脂基板3，其上装有第二半导体芯片4的第二树脂基板5，和与第一树脂基板3的正面和第二树脂基板5的背面接触并在第一树脂基板3和第二树脂基板5之间提供电连接的树脂隔板6。图13是沿图12的II-II方向的截面图。在第一树脂基板3的正面上的第一半导体芯片2周围安置树脂隔板6，并在第一树脂基板3的正面上，在位于第一树脂基板3、第二树脂基板5和树脂隔板6之间的空间中安置第一半导体芯片2。此外，在第一树脂基板3和树脂隔板6之间提供具有位于第一树脂层71A中的第一电导体72A的第一粘合元件7A(见图17)。此外，在树脂隔板6和第二树脂基板5之间提供具有位于第二树脂层71B中的第二电导体72B的第二粘合元件7B(见图17)。然后，将第一树脂基板3经由第一粘合元件7A中的第一电导体72A电连接到树脂隔板6上，并将第二树脂基板5经由第二粘合元件7B中的第二电导体72B电连接到树脂隔板6上。
[0111]
此外，如图14和图15中所示，第一树脂基板3包括由两者交替堆叠的含有树脂的绝缘层311和导体互连层312构成的堆积层31A和31B，其中各导体互连层312经由在绝缘层311的通孔中形成的导体层314互连。此外，第二树脂基板5也包括由两者交替堆叠的含有树脂的绝缘层311和导体互连层312构成的堆积层31A和31B，其中各导体互连层312经由在绝缘层311的通孔中形成的导体层314互连。在第一树脂基板3和第二树脂基板5中至少之一的堆积层31A和31B中的绝缘层311中，在至少一层绝缘层311中，25℃至其玻璃化转变点的温度范围内，沿基板面内方向的平均热膨胀系数等于或低于30ppm/℃，且25℃至其玻璃化转变点的温度范围内，沿基板厚度方向的平均热膨胀系数等于或低于30ppm/℃。
[0112]
如下详细描述了半导体器件1的构造。
[第一树脂基板]
首先描述了第一树脂基板3。第一树脂基板3是在其表面上装有第一半导体芯片2的元件。这种第一树脂基板3具有基本矩形的表面。如图14中所示，第一树脂基板3具有芯层32和一对在芯层32上下两侧相对的堆积层31A和31B。堆积层31A安置在芯层32的正面，并具有包括交替堆叠的含树脂的绝缘层311和导体互连层312的构造。在本实施方案中，堆积层31A由交替堆叠的多个(例如三个)绝缘层311和多个(例如四个)导体互连层312构成。
[0113]
绝缘层311不是用各种类型的树脂浸渍的碳纤维布、玻璃纤维布或沿一个方向对齐的纤维的预浸料坯(prepreg)，而仅由树脂组合物构成。更具体地，绝缘层311没有用碳纤维或玻璃纤维之类的纤维增强。在此，构成绝缘层311的树脂优选含有热固性树脂，例如环氧树脂、双马来酰亚胺三嗪(BT)树脂、氰酸酯树脂。在这些树脂中，优选使用氰酸酯树脂。典型的氰酸酯树脂包括线性酚醛型氰酸酯树脂、双酚-A型氰酸酯树脂、双酚-E型氰酸酯树脂、四甲基双酚-F型氰酸酯树脂和类似物。其中，优选使用线性酚醛型氰酸酯树脂。在此可用的线性酚醛型氰酸酯树脂包括具有下列化学式的树脂。在式中，“n”是正整数。
[0114]
[式1]
Figure A200780015010D00371
          式(I)
            “n”是任意的整数
上式(I)所示的线性酚醛型氰酸酯树脂中的重复单元数“n”不受特别限制，但1至10是优选的，2至7是特别优选的。低于上述下限的重复单元数“n”提供了使线性酚醛型氰酸酯树脂容易结晶的趋势，这可能相对降低对通用溶剂的溶解度，以致造成操作中的困难。另一方面，高于上述上限的重复单元数“n”提供过高交联密度，这可能导致降低的耐水性或固化材料的脆性(fragility)等。
[0115]
这类线性酚醛型氰酸酯树脂可以经由例如线性酚醛(novolac phenol)和如氯化氰、溴化氰之类的化合物的反应获得。此外，线性酚醛型氰酸酯树脂的重均分子量优选在例如500至4,500的范围内。此外，其优选在600至3,000的范围内。低于500的重均分子量可能导致降低的机械强度。此外，大于4,500的重均分子量可能导致树脂组合物的更快固化速率，从而降低贮存寿命。
[0116]
此外，对于上述氰酸酯树脂，可以使用氰酸酯树脂的预聚物。氰酸酯树脂或预聚物可以单独使用，或可以使用氰酸酯树脂和预聚物的组合。在此，“预聚物”通常是指通过例如经由热反应使氰酸酯树脂的单体三聚化而获得的化合物。可用的预聚物不受特别限制，但例如可以使用三聚物的含量比率为20至50重量％的预聚物。三聚化比率(trimerization ratio)可以使用例如红外分光光度计获得。
[0117]
此外，可以将环氧树脂、苯氧树脂或类似物添加到氰酸酯树脂中。优选地，环氧树脂包括具有联苯亚烷基骨架的环氧树脂。此外，可以在氰酸酯树脂中加入无机填料。
[0118]
在本实施方案中，各绝缘层311由类似材料构成，且25℃至其玻璃化转变点的温度范围内，各绝缘层311沿面内方向的平均热膨胀系数等于或低于30ppm/℃，且各绝缘层311沿基板厚度方向的平均热膨胀系数等于或低于30ppm/℃。在此，25℃至其玻璃化转变点的温度范围内，绝缘层311沿基板面内方向的平均热膨胀系数优选等于或低于20ppm/℃，且绝缘层311沿基板厚度方向的平均热膨胀系数优选等于或低于20ppm/℃。此外，25℃至其玻璃化转变点的温度范围内，绝缘层311沿基板面内方向的平均热膨胀系数优选等于或高于3ppm/℃，且绝缘层311沿基板厚度方向的平均热膨胀系数优选等于或高于3ppm/℃。在本实施方案中，各绝缘层311沿基板面内方向的平均热膨胀系数基本相等，且各绝缘层311沿基板厚度方向的平均热膨胀系数基本相等。除上述外，可以通过下述方式测量绝缘层311的平均热膨胀系数。从绝缘层311上切下5mm2试样，并在使用热机械分析器(thermal mechanical analyzer，TMA)(购自TAInstrument)将试样加热使温度以5℃/分钟的升温速率从室温(25℃)升高的同时，测量沿厚度方向和沿面内方向的试样形变量，然后计算沿厚度方向和沿表面方向的热膨胀系数。然后，计算25℃至其玻璃化转变点的温度范围内沿厚度方向和沿表面方向的热膨胀系数。
[0119]
此外，绝缘层311优选具有更高的玻璃化转变点。例如，绝缘层311的玻璃化转变点优选等于或高于120℃，进一步优选等于或高于150℃。依照ISO-11359-2测量绝缘层311的玻璃化转变点(Tg)。从绝缘层311上切下5mm2试样，并将TMA装置(购自TA Instrument)的探针放在试样上，并在将试样加热使温度以5℃/分钟的升温速率从室温(25℃)升高的同时，测量沿厚度方向的试样形变量。然后，在玻璃化转变点附近获取与表示试样厚度随温度变化的关系的曲线的切线，然后由该切线的交点计算玻璃化转变温度。
[0120]
在这种绝缘层311中形成通孔，并在通孔中提供导体层314。导体层314在分别位于绝缘层311上方和下方的两个导体互连层312之间提供电连接。
[0121]
导体互连层312是金属层，且例如由铜构成的互连层。这种导体互连层312的二维结构是图15中所示的结构，其中形成许多基本圆形的开孔312B1。要指出，导体互连层312的放大图也附在图15的右下角。开孔部分312B1的直径为例如500μm。此外，这种导体互连层312中的含铜率在60至90％的范围内，且优选在75至85％的范围内。在此，位于绝缘层311上方和下方的一对导体互连层312经由位于绝缘层311的通孔中的金属(例如铜)导体层314互连。
[0122]
如图14中所示，堆积层31B安置在芯层32的背面，并包括类似于堆积层31A中的绝缘层311、导体层314和导体互连层312，并进一步包括导体互连层313。绝缘层311和导体互连层(312和313)交替堆叠。在此，提供多个(例如三个)绝缘层311，也提供多个(例如三个)导体互连层312。除上述外，提供单个导体互连层313，并安置在堆积层31B的最下层中。导体互连层313是，例如，铜互连层，并具有图16中所示的结构。在图16中，深色部分表示铜互连。这类导体互连层313中的含铜率(导体互连层313在绝缘层中占据的比率)为80％。
[0123]
如图14中所示，芯层32具有绝缘层321。绝缘层321通过堆叠预定数量的预浸料坯，然后进行加热和加压形成堆叠的预浸料坯获得。预浸料坯是用树脂清漆浸渍的纤维，如玻璃布。用于构成绝缘层321的树脂材料可以是与用于构成堆积层的绝缘层311的相同的树脂材料。绝缘层321优选含有氰酸酯树脂，特别是线性酚醛型氰酸酯树脂。此外，25℃至其玻璃化转变点的温度范围内，绝缘层321沿基板面内方向的平均热膨胀系数等于或低于12ppm/℃，且25℃至其玻璃化转变点的温度范围内，绝缘层321沿基板厚度方向的平均热膨胀系数优选等于或低于20ppm/℃。更优选地，25℃至其玻璃化转变点的温度范围内，绝缘层321沿基板面内方向的平均热膨胀系数可以等于或低于11ppm/℃，且25℃至其玻璃化转变点的温度范围内，绝缘层321沿基板厚度方向的平均热膨胀系数可以等于或低于16ppm/℃。此外，25℃至其玻璃化转变点的温度范围内，绝缘层321沿基板面内方向的平均热膨胀系数等于或高于3ppm/℃，且绝缘层321沿基板厚度方向的平均热膨胀系数优选等于或高于3ppm/℃。绝缘层321的平均热膨胀系数可以通过与绝缘层311的平均热膨胀系数的测量程序相同的方式测量。
[0124]
在芯层32的这种绝缘层321中形成通孔，并在通孔内提供导体层322。导体层322是金属层(例如铜层)，并连接到堆积层31A的导体互连层312上，也连接到堆积层31B的导体互连层312上。
[0125]
在这种第一树脂基板3的背面提供焊料块(solder bump)B1(见图12和13)。这种焊料块B1连接到第一树脂基板3的堆积层31B中的导体互连层313上。
[0126]
[第一半导体芯片]
如图13中所示，第一半导体芯片2包括在硅基板21上的由所谓的低K层构成的互连层22。其功能不受特别限制，并可以使用逻辑器件、存储器件或其混合物。提供低K层作为层间绝缘层。在此，低K层是指表现出等于或低于3.3的比介电常数的薄膜。典型的低K层包括，例如，有机层，如碳氧化硅(SiOC)、甲基倍半硅氧烷(MSQ)、苯并环丁烯和类似物，和无机层，如羟基倍半硅氧烷(HSQ)和类似物，并且也可以优选使用这类材料的多孔化薄膜。
这种第一半导体芯片2安置在第一树脂基板3正面的基本中心部分。
在第一半导体芯片2和第一树脂基板3之间安置多个焊料块B2，且第一半导体芯片2经由焊料块B2与第一树脂基板3连接。可用于焊料块B2的典型材料可以包括，例如锡-铋合金、锡-锌合金、锡-铅合金(Sn/95Pb，Sn/63Pb)和类似物。可用于焊料块B2的材料可以是，例如，热膨胀系数在10ppm/℃至25ppm/℃范围内的材料。用底部填充胶U填充这些焊料块B2的边缘。
[0127]
[底部填充胶]
底部填充胶U填充用于接合第一树脂基板3与第一半导体芯片2的焊料块B2的边缘，并填充用于接合第二树脂基板5与第二半导体芯片4的焊料块B2的边缘。底部填充胶U的可用组分材料包括液体热固性树脂和薄膜热固性树脂。其中液体热固性树脂是优选的。这是因为其能够以改进的效率填充第一树脂基板3与第一半导体芯片2之间的间隙和第二树脂基板5与第二半导体芯片4之间的间隙。在本实施方案中，底部填充胶U由在大气中125℃下弹性系数为150MPa或更高且800MPa或更低的树脂材料构成。弹性模量可以通过下列程序获得：形成尺寸为10mm宽、大约150mm长和4mm厚的底部填充胶U的糊料(paste)；在200℃的烘箱中固化该糊料30分钟；然后通过TENSILON测试机在大气中125℃的温度下以1mm/分钟的速率进行测量；最后使用所得应力扭曲曲线(stress-distortion curve)的初始梯度计算弹性模量。底部填充胶U的弹性模量可以是150MPa或更高且800MPa或更低，从而使凸块B2的边缘牢固固定，由此防止凸块B2开裂。除上述外，当焊料块B2为无铅焊料时，该材料可以优选具有等于或高于150MPa，更优选等于或高于200MPa的弹性模量。此外，当焊料块B2是具有更高熔点的焊料时，对底部填充胶U而言，该材料优选具有等于或高于30MPa，更优选等于或高于45MPa的弹性模量。
[0128]
可以使用各种材料作为底部填充胶U中所用的树脂材料。例如，可以使用环氧树脂、BT树脂、氰酸酯树脂或类似物。对于氰酸酯树脂，优选使用之前在基板材料的描述中所述的线性酚醛型氰酸酯树脂。
[0129]
优选的是，构成底部填充胶U的树脂材料含有多官能环氧树脂。这可以提供固化树脂的改进的交联密度，由此实现更高的弹性模量。
[0130]
底部填充胶U可以含有无机填料，例如硅石(silica)粒子。这类构造提供了降低的热膨胀系数，从而更有效降低半导体芯片2和4上，第一半导体芯片2与第一树脂基板3之间，和第二半导体芯片4与第二树脂基板5之间的损坏。
[0131]
底部填充胶U可以含有偶联剂。在这种构造下，可以实现凸块或无机填料和底部填充胶之间改进的粘合性和降低的热膨胀系数，从而更有效降低半导体芯片上和半导体芯片与基板之间的损坏。可用的偶联剂包括硅烷偶联剂，如环氧硅烷、氨基硅烷和类似物，以及钛酸酯偶联剂和类似物。也可以使用它们的组合。偶联剂可以是分散在底部填充胶的粘合剂组分中的形式，或可以是涂布到无机填料如硅石粒子的表面上的形式。或者，可以同时表现出这些形式。当例如掺合硅石粒子时，可以使用表面用偶联剂加工的硅石。
[0132]
25℃至其玻璃化转变点的温度范围内，底部填充胶U的平均热膨胀系数优选等于或低于40ppm/℃，更优选等于或低于30ppm/℃。这样能够更有效抑制低K层上的损坏，和凸块B2边缘部分上的损坏。除上述外，25℃至其玻璃化转变点的温度范围内，底部填充胶U的平均热膨胀系数可以通过下列方式测量。液体注射封装(liquid injection-encapsulating)的底部填充胶材料在150℃下固化120分钟，然后将其切割获得5x5x10mm的试样。使用购自SEIKO Co.Ltd.的“TMA/SS120”在5g压缩载荷和10℃/分钟的升温速率下对这类试样进行测量。
[0133]
[第二树脂基板]
在本实施方案中，第二树脂基板5由与第一树脂基板3相同的基板材料构成，并具有与第一树脂基板3相同的层结构。更具体地，第二树脂基板5包括与第一树脂基板3类似的堆积层31A和31B和芯层32。第二树脂基板5也具有与第一树脂基板3中类似的基本矩形形状的表面。尽管在本实施方案中第二树脂基板5是与第一树脂基板3相同的元件，为了将其与第一树脂基板3相区别，第二树脂基板用数字“5”标示。
[0134]
[第二半导体芯片]
在第二树脂基板5正面上安装第二半导体芯片4。第二半导体芯片4与第一半导体芯片2类似地包括硅基板21上由所谓低K层构成的互连层22。除上述外，可以设置成，第一半导体芯片2具有逻辑电路，第二半导体芯片4具有存储器件。与用于将第一半导体芯片2连接到第一树脂基板3上的焊料块类似，在第二半导体芯片4和第二树脂基板5之间提供焊料块B2。焊料块B2在第二树脂基板5的堆积层31A的导体互连层312和第二半导体芯片4之间提供电连接。
[0135]
[树脂隔板]
树脂隔板6是沿均具有矩形表面结构的第一树脂基板3和第二树脂基板5的各条边安置的矩形框架状元件。树脂隔板6具有沿厚度方向贯穿其内部的导体部分(导体互连层612，导体层614)。这种树脂隔板6如图17中所示包括矩形框架状芯层62，在芯层62上下两侧相对的矩形框架状堆积层61A和61B。堆积层61A安置在芯层62的正面，并具有包括交替堆叠的含有树脂的绝缘层611和导体互连层612的构造。在本实施方案中，堆积层61A由交替堆叠的多个(例如三个)绝缘层611和多个(例如四个)导体互连层612构成。在此，构成绝缘层611的树脂与构成绝缘层311的树脂相同，且绝缘层611的玻璃化转变点、沿厚度方向的热膨胀系数和沿面内方向的热膨胀系数与绝缘层311的相同。更具体地，在绝缘层611中，5℃至其玻璃化转变点的温度范围内，沿面内方向的平均热膨胀系数等于或低于30ppm/℃，且沿厚度方向的平均热膨胀系数等于或低于30ppm/℃。在此，在绝缘层611中，25℃至其玻璃化转变点的温度范围内，沿面内方向的平均热膨胀系数优选等于或低于20ppm/℃，且沿厚度方向的平均热膨胀系数优选等于或低于20ppm/℃。此外，在绝缘层611中，25℃至其玻璃化转变点的温度范围内，沿基板面内方向的平均热膨胀系数优选等于或高于3ppm/℃，且沿基板厚度方向的平均热膨胀系数优选等于或高于3ppm/℃。此外，在绝缘层611中形成通孔，并在通孔中提供导体层614。导体层614由与导体层314相同的材料构成。此外，导体互连层612由与导体互连层312相同的材料构成。
[0136]
在芯层62的背面安置堆积层61B，并且也使用与堆积层31B类似的层结构和类似的基板材料。更具体地，堆积层61B包括绝缘层611、导体层614、由与导体互连层313类似的材料构成的导体互连层612和导体互连层613。交替设置绝缘层611和导体互连层(612和613)。与导体互连层313类似地，导体互连层613安置在堆积层61B的最下层中。芯层62也由与芯层32相同的树脂材料构成并具有与绝缘层321类似的绝缘层621。
更具体地，25℃至其玻璃化转变点的温度范围内，绝缘层621沿基板面内方向的平均热膨胀系数等于或低于12ppm/℃，且25℃至其玻璃化转变点的温度范围内，绝缘层621沿基板厚度方向的平均热膨胀系数优选等于或低于20ppm/℃。更优选地，绝缘层621沿基板面内方向的平均热膨胀系数可以等于或低于11ppm/℃，且绝缘层621沿基板厚度方向的平均热膨胀系数可以等于或低于16ppm/℃。此外，25℃至其玻璃化转变点的温度范围内，绝缘层621沿基板面内方向的平均热膨胀系数等于或高于3ppm/℃，且绝缘层621沿基板厚度方向的平均热膨胀系数优选等于或高于3ppm/℃。在芯层62的这种绝缘层621中形成通孔，并在通孔内提供导体层622。导体层622是金属层(例如铜层)，并连接到堆积层61A的导体互连层612上，也连接到堆积层61B的导体互连层612上。上述树脂隔板6可以通过冲压掉基板的中心部分而获得，所述基板的层结构和基板材料均类似于第一树脂基板和第二树脂基板的基板。
[0137]
这种树脂隔板6的高度大于第一半导体芯片2的厚度和焊料块B2的厚度之和，从而在第一半导体芯片2的正面和第二树脂基板5的背面之间形成空隙。
[0138]
[第一粘合元件，第二粘合元件]
如图17中所示，在树脂隔板6和第一树脂基板3之间安置第一粘合元件7A，并用于将树脂隔板6与第一树脂基板3电连接。在本实施方案中，这种第一粘合元件7A是薄膜形式的胶带的固化产物(粘合剂)。除上述外，第一粘合元件7A不限于固化薄膜形式的胶带(粘合剂)，并且可以是液体粘合剂的固化产物。沿第一树脂基板3的各条边安置第一粘合元件7A。第一粘合元件7A包括具有粘性的第一树脂层71A和位于第一树脂层71A中并充当第一电导体的焊料区域72A。如下文所详述，构成第一粘合元件7A的胶带含有构成第一树脂层71A的树脂，构成焊料区域72A的焊料粉和具有助焊活性的固化剂。焊料区域72A具有柱形以沿厚度方向贯穿第一树脂层71A。通过这种焊料区域72A，树脂隔板6的堆积层61B中的导体互连层613与第一树脂基板3的堆积层31A的最上表面中的导体互连层312连接。更具体地，在图17中，符号“S”是指在第一树脂基板3的正面和背面上，树脂隔板6的正面和背面上，和第二树脂基板5的正面和背面上提供的树脂阻焊剂(solder resist)(绝缘层)。焊料区域72A与从阻焊剂S中暴露出来的树脂隔板6的导体互连层613形成金属化连接，并且与从阻焊剂S中暴露出来的第一树脂基板3最上表面的导体互连层312形成金属化连接。具有粘性的第一树脂层71A是用于在树脂隔板6和第一树脂基板3之间提供粘合的层。在本实施方案中，第一树脂层71A经由阻焊剂S与树脂隔板6和第一树脂基板3间接地接触。
[0139]
在树脂隔板6和第二树脂基板5之间安置第一粘合元件7B，并用于将树脂隔板6与第二树脂基板5电连接。这种第二粘合元件7B包括具有粘性的第二树脂层71B和位于第二树脂层71B中并充当第二电导体的焊料区域72B。在本实施方案中，第一粘合元件7A和第二粘合元件7B是类似的薄膜形式的胶带固化产物(粘合剂)。更具体地，第二树脂层71B和第一树脂层71A由类似材料构成，且焊料区域72B和焊料区域72A由类似材料构成。第二粘合元件7B用于将树脂隔板6与第二树脂基板5电连接，并经由贯穿第二树脂层71B的柱形焊料区域72B，将树脂隔板6的堆积层61A中的导体互连层612与第二树脂基板5的堆积层31B的最下层中的导体互连层313连接。此外，第二粘合元件7B的焊料区域72B与从阻焊剂S中暴露出来的树脂隔板6的导体互连层612形成金属化连接，并且与从阻焊剂S中暴露出来的第二树脂基板5底面的导体互连层313形成金属化连接。此外，沿第二树脂基板5的各条边安置第二粘合元件7B。具有粘性的第二树脂层71B是用于在树脂隔板6和第二树脂基板5之间提供粘合的层。在本实施方案中，第二树脂层71B经由阻焊剂S与树脂隔板6和第二树脂基板5间接地接触。
[0140]
接着，描述上述半导体器件1的制造方法。首先，制备第一树脂基板3和第二树脂基板5。描述第一树脂基板3的制造方法。除上述外，第二树脂基板5的制造方法类似于第一树脂基板3的制造方法。首先，制备双面覆铜层压件(在芯层32的绝缘层321的正面和背面上形成了铜层的板)，然后在预定位置中形成通孔，并进一步形成导体层322。接着，通过减法(subtractive process)分别在绝缘层321的正面和背面上形成导体互连层312。此后，使用化学溶液将一对导体互连层312的表面粗糙化，并将这些绝缘层311层叠。此后，经由激光加工或类似方法在绝缘层311中形成通孔。此后，通过使用半添加法(semi-additive process)，在通孔中形成导体层314，并进一步在各绝缘层311上形成导体互连层312。重复上述工序以获得第一树脂基板3。除上述外，第一树脂基板3的最下层中的导体互连层是导体互连层313。
[0141]
接着，将阻焊剂S分别施加到由此获得的第一树脂基板3的正面和第二树脂基板5的背面上。此后，将第一半导体芯片2和第二半导体芯片4分别安装在第一树脂基板3和第二树脂基板5上。在第一半导体芯片2和第二半导体芯片4的背面上提供焊料块B2，将第一半导体芯片2和第二半导体芯片4分别安装在第一树脂基板3和第二树脂基板5上，并在回流炉中将焊料块B2熔化，以使第一半导体芯片2和第二半导体芯片4分别固定到第一树脂基板3和第二树脂基板5上。此后，在第一半导体芯片2和第一树脂基板3之间提供接合的焊料块B2的边缘，和在第二半导体芯片4和第二树脂基板5之间提供接合的焊料块B2的边缘分别用底部填充胶U填充。接着，制备树脂隔板6。更具体地，在本实施方案中，将阻焊剂S施加到层结构和基板材料均类似于第一树脂基板3和第二树脂基板5的基板的正面和背面上，然后冲压掉涂布的基板的中间部分。此后，第一树脂基板3、构成上述第一粘合元件7A的胶带、树脂隔板6、构成第二粘合元件7B的胶带和第二树脂基板5以此次序沉积，并在预定温度下加热这种多层材料。可以根据胶带中焊料粉的材料和树脂的材料选择加热温度(粘合温度)。粘合温度被选择为高于焊料粉的熔融温度并等于树脂熔融温度。在这种观点下，粘合温度可以被选择为高于例如100℃，优选等于或高于120℃，更优选等于或高于150℃。此外，优选的是，在粘合温度下，树脂的熔融粘度较低，在这种观点下，粘合温度可以被选择为，例如等于或低于250℃，和优选等于或低于200℃。此外，考虑到增加具有较低树脂熔融粘度的区域，较低粘合温度是优选的。除上述外，粘合过程中也可以在预定压力下进行加压。考虑到进一步确定地形成焊料区域72A和72B，加压操作的压力可以例如等于或高于1MPa。此外，考虑到进一步改进接点可靠性，压力可以是例如等于或低于20MPa，优选等于或低于10MPa。此外，热压粘合时间可以优选在10至600秒的范围内。
[0142]
在此，将描述胶带。胶带含有构成上述树脂层71A和71B的树脂、构成上述焊料区域72A和72B的焊料粉、和具有助焊活性的固化剂(具有助焊活性的化合物)。其中，焊料粉和具有助焊活性的固化剂存在于树脂中。当加热位于第一树脂基板3与树脂隔板6之间和第二树脂基板5与树脂隔板6之间的胶带时，树脂中的焊料粉熔化，以自配位方式迁移到树脂隔板6的堆积层61B中的导体互连层613的表面和第一树脂基板3的堆积层31A的最上表面中的导体互连层312的表面上，并进一步迁移到树脂隔板6的堆积层61A中的导体互连层612的表面和第二树脂基板5的堆积层31B的最下层中的导体互连层313的表面上，由此形成金属接点(换言之，焊料区域)。此外，树脂中存在的具有助焊活性的固化剂(未显示)以改进的效率迁移到焊料粉与各导体互连层312、613、313和612的界面，并且为了从焊料粉表面上除去氧化物薄膜，在焊料区域72A与各导体互连层312和613之间和在焊料区域72B与各导体互连层313和612之间形成直接金属化接点(direct metalized connections)，从而提供电连接。如此使用这类胶带使能够在单一温度下通过简单加热来实现粘合，由此容易地实现基板和树脂隔板之间的粘合。但是，粘合的加热工序不限于在单一温度下进行，而可以例如是包括在150℃下加热100秒并随后在200℃下加热100秒的逐步固化法(step-cure process)，或包括在180℃下热压粘合10秒并随后在200℃的烘箱中固化10分钟的后固化法(post cureprocess)。此外，构成焊料粉的焊料粒子的金属化连接为胶带中的焊料与各导体互连层312、613、313和612的提供连接，从而实现更低的电阻和更高的接点可靠性。
[0143]
在此，胶带可用的树脂不特别限于任何具体树脂，且通常可以使用热塑性树脂、热固性树脂、或热塑性树脂和热固性树脂的混合物。其中，考虑到树脂的成膜性和熔融粘度，热塑性树脂和热固性树脂的混合物是优选的。
[0144]
可用的热塑性树脂不特别限于任何具体树脂，且通常可以使用例如苯氧树脂、聚酯树脂、聚氨酯树脂、聚酰亚胺树脂、硅氧烷转化聚酰亚胺树脂、聚丁二烯、聚丙烯、苯乙烯-丁二烯-苯乙烯共聚物、苯乙烯-乙烯-丁烯-苯乙烯共聚物、聚缩醛树脂、聚乙烯基丁缩醛树脂、聚乙烯醇缩乙醛树脂、异丁烯-异戊二烯橡胶、氯丁二烯橡胶、聚酰胺树脂、丙烯腈-丁二烯共聚物、丙烯腈-丁二烯-丙烯酸共聚物、丙烯腈-丁二烯-苯乙烯共聚物、聚乙酸乙烯酯、尼龙、丙烯酸酯橡胶(acrylic rubber)。这些可以单独使用，或可以使用两种或更多这些聚合物的组合。其中，优选使用苯氧树脂。
[0145]
此外，为了提供改进的粘合性和改进的与其它树脂的相容性，上述热塑性树脂可以具有腈基、环氧基、羟基和羧基，这类树脂的典型实例可以是例如丙烯酸酯橡胶。这可以为胶带提供改进的成膜稳定性。此外，可以提供胶带的降低的弹性模量，由此提供与物体的改进的粘合性。
[0146]
上述热塑性树脂的含量不特别限于任何具体数值，并且优选为焊料粉以外的整个树脂组合物的10至50wt％，且特别优选为15至45wt％。在上述范围内的含量可以特别改善成膜能力。
[0147]
热固性树脂在此不特别限于任何具体树脂，且通常可以使用环氧树脂、氧杂环丁烷树脂、酚醛树脂、(甲基)丙烯酸酯树脂、不饱和聚酯树脂、二烯丙基邻苯二甲酸酯树脂、马来酰亚胺树脂或类似物。其中，优选使用表现出更好固化能力和更好贮存寿命的环氧树脂，和表现出更好耐热性、更好耐湿性和更好耐化学性的固化材料。
[0148]
在室温下为固态的任何环氧树脂和在室温下为液态的环氧树脂可用作此处的环氧树脂。此外，树脂可以含有在室温下为固态的环氧树脂和在室温下为液态的另一环氧树脂。这可以进一步改进树脂熔融性能设计中的灵活性。
[0149]
在室温下为固态的环氧树脂不特别限于任何具体树脂，且通常可以使用双酚A型环氧树脂、双酚S型环氧树脂、酚醛线性酚醛型环氧树脂(phenolic novolac epoxy resin)、甲酚线型酚醛型环氧树脂、缩水甘油胺型环氧树脂、缩水甘油酯型环氧树脂、三官能环氧树脂、四官能环氧树脂或类似物。更具体地，可以含有固态三官能环氧树脂和甲酚线型酚醛环氧树脂。这可以改进固化材料的耐热性，从而可以在温度周期变化试验(temperature cycling test)中或在高压锅试验(PCT)中获得更好结果。
[0150]
此外，在室温下为液态的环氧树脂可以是双酚A型环氧树脂或双酚F型环氧树脂。此外，可以使用其组合。
[0151]
上述热固性树脂的含量不特别限于任何具体数值，并且优选为焊料粉以外的整个树脂组合物的20至80wt％，且特别优选为30至70wt％。上述范围内的含量确保粘合后充足的弹性模量，由此提供改进的接点可靠性。此外，由于可以实现胶带的更高熔融粘度，由此可以防止焊料粉脱离粘着物(adhesion object)。
[0152]
此外，含丙烯酸酯橡胶的树脂的构造能够在膜形胶带的制造中实现改进的沉积稳定性。此外，由于这种构造提供了胶带的降低的弹性模量从而提供粘着物和胶带之间降低的残留应力，可以实现改进的对粘着物的粘合性。
[0153]
胶带中树脂的配混比率可以为，例如，包含的丙烯酸酯橡胶的比率为焊料粉以外的胶带成分总量的10wt％至50wt％。10wt％或更高的丙烯酸酯橡胶配混比率能够抑制成膜性的降低，并进一步抑制固化胶带的弹性模量的升高，由此进一步改进与粘着物的粘合性。此外，50wt％或更低的丙烯酸酯橡胶配混比率抑制了树脂的熔融粘度的升高，从而允许焊料粉进一步确定地移向导电元件的表面。
[0154]
此外，在焊料粉以外的胶带成分总量中，环氧树脂的配混比率可以例如在20wt％至80wt％的范围内。20wt％或更高的配混比率确保粘贴的胶带充足的弹性模量，由此改进接点可靠性。此外，80wt％或更低的环氧树脂配混比率进一步提高熔融粘度，防止焊料粉脱离粘着物，由此抑制接点可靠性的降低。
[0155]
此外，考虑到使焊料粉确定地在树脂内移动，使树脂的固化温度高于如下所述的焊料粉熔融温度是足够的。更具体地，树脂的固化温度可以比焊料的熔点高10℃或更多，优选高20℃或更多。此外，树脂在粘合温度下表现出较低熔融粘度的设置可能是优选的。
[0156]
在此，树脂的固化温度可以例如通过使用差示扫描量热计(DSC)在10℃/分钟的升温速率条件下测得的胶带放热峰温度(exothermic peaktemperature)得到测定。
[0157]
例如可以使用无铅焊料作为构成胶带中的焊料粉的焊料。无铅焊料不特别限于任何具体类型，且优选为含有选自由锡(Sn)、银(Ag)、铋(Bi)、铟(In)、锌(Zn)和铜(Cu)组成的组中的至少两种或更多元素的合金。其中，考虑到熔融温度和机械性质，优选使用含Sn的合金，例如Sn-Bi的合金、Sn-Ag-Cu的合金、Sn-In的合金或类似物。
[0158]
考虑到充分确保胶带粘合过程中树脂的流动性，焊料粉的熔融温度可以例如等于或高于100℃，优选等于或高于130℃。此外，考虑到抑制位于粘着物上的元件，如基板、芯片和类似物在粘合操作过程中的劣化，焊料粉的熔融温度可以例如等于或低于250℃，优选等于或低于230℃。
[0159]
在此，焊料的熔融温度可以例如通过使用DSC在10℃/分钟的升温速率条件下测得的焊料粉本身的吸热峰温度(endotherm peak temperature)得到测定。
[0160]
此外，考虑到使焊料粉进一步确定地移向导体互连层312、613、313和612的表面，使焊料粉的熔融温度低于树脂固化温度是足够的。
[0161]
此外，可以根据导体互连层312、613、313和612的表面积和导体互连层312、613、313和612之间的距离来选择焊料粉的粒径。考虑到确定地使焊料粉在导体互连层312、613、313和612的表面上聚集，焊料粉的中值粒径可以例如等于或大于5μm，优选等于或大于10μm。此外，考虑到在导体互连层312、613、313和612的表面中选择性形成焊料区域和确保导电区域以外的区域中胶带的绝缘性能，焊料粉的中值粒径可以例如等于或小于100μm，优选等于或小于50μm。在此，可以通过例如激光衍射散射法测量焊料粉的中值粒径。
[0162]
此外，假设焊料粉以外的胶带总组分为100重量份，考虑到提供改进的接点可靠性，胶带中焊料粉的配混比率可以等于或大于20重量份，优选等于或大于40重量份。另一方面，考虑到改进胶带的成膜性，假设焊料粉以外的胶带总组分为100重量份，该比率可以等于或小于250重量份，优选等于或小于230重量份。
[0163]
具有助焊活性的固化剂是具有能够引发焊料粉表面的氧化物薄膜的还原以电连接到导体互连层312、613、313和612上并且也能够与树脂结合的官能团的化合物。此外，具有助焊活性的固化剂优选具有引发导体互连层表面上的氧化物薄膜的还原以去除这类氧化物薄膜的还原力。例如当树脂含有环氧树脂时，具有助焊活性的固化剂可能具有羧基和能与环氧基反应的官能团。能与环氧基反应的典型官能团包括例如羧基、羟基、氨基和类似物。
[0164]
考虑到在粘合过程中去除焊料粉表面上的氧化物薄膜，根据焊料粉类型适当地选择具有助焊活性的固化剂所用的化合物。典型的固化剂包括：例如在分子中具有一个酚羟基的化合物，如苯甲酸、甲酸、乙酸、酚、烷基酚、萘酚和类似物；多酚化合物，如双酚、氢醌、间苯二酚、邻苯二酚、次甲基二酚、亚乙基二酚、异亚丙基二酚、连苯三酚、羟基氢醌、间苯三酚和类似物。其中，考虑到提供更好的焊剂活性，聚酚化合物是优选的。
[0165]
此外，具有助焊活性的化合物优选为具有助焊活性的固化剂，其具有助焊活性并且也充当热固性树脂的固化剂。这使得在焊料接合工序后不需要焊剂清洁过程。此外，由于具有助焊活性的固化剂具有与热固性树脂的反应性，因此降低排气，由此降低电子部件的污染，和/或防止充当离子杂质，由此防止导电元件的腐蚀。
[0166]
典型的具有助焊活性的固化剂包括例如具有羧基的化合物。典型的具有羧基的化合物包括，例如直链或支链烷基羧酸、羧酸如芳族羧酸，或类似物。
[0167]
典型的烷基羧酸更具体包括，下式(II)所示的化合物，HOOC-(CH2)n-COOH(II)
在上述式(II)中，“n”是0至20的整数。
此外，考虑到焊剂活性、粘合过程中的排气、和固化胶带的弹性模量和玻璃化转变温度之间的平衡，上述式(II)中的“n”优选为4至10。等于或高于4的“n”可以降低由跨过环氧树脂分子中的交联的过短距离引起的固化胶带弹性模量的升高，由此改进与粘着物的粘合性。另一方面，等于或低于10的“n”可以抑制由跨过环氧树脂分子中的交联的过长距离引起的固化胶带弹性模量的降低，由此进一步改进接点可靠性。
[0168]
上式(II)所示的典型化合物包括，例如，
当n＝4时，己二酸[(HOOC-(CH2)4-COOH)]，
当n＝8时，癸二酸[(HOOC-(CH2)8-COOH)]，
当n＝10时的化合物[(HOOC-(CH2)10-COOH)]。
[0169]
典型的芳族羧酸更具体包括，一个分子中具有至少两个酚羟基并且一个分子中具有至少一个直接键合到芳族基团上的羧基的化合物。这类化合物包括，例如：苯甲酸衍生物，例如2，3-二羟基苯甲酸、2，4-二羟基苯甲酸、龙胆酸(2，5-二羟基苯甲酸)、2，6-二羟基苯甲酸、3，4-二羟基苯甲酸、五倍子酸(3，4，5-三羟基苯甲酸)和类似物；萘甲酸衍生物，例如1，4-二羟基-2-萘甲酸、3，5-二羟基-2-萘甲酸、3，7-二羟基-2-萘甲酸和类似物；酚酞啉；和二酚酸或类似物。
[0170]
典型的具有助焊活性的固化剂可以更具体包括上述癸二酸和龙胆酸，其中可以含有其中之一或两者。此外，具有助焊活性的固化剂更优选是具有羧基和上述酚羟基的化合物。除上述外，或者，该化合物可以仅具有羧基和酚式羟基之一。
[0171]
具有助焊活性的固化剂存在于焊料粉外部是足够的，并且例如焊料粉和具有助焊活性的固化剂可以单独分散在树脂中，或固化剂可以附着到分散在树脂中的焊料粉表面上。由于具有助焊活性的固化剂存在于焊料粉外部，具有助焊活性的固化剂在粘合过程中以改进的效率移向焊料与导体互连层312、613、313和612之间的界面，由此实现焊料与导体互连层312、613、313和612之间的直接接触。这可以改进接点可靠性。此外，由于具有助焊活性的固化剂存在于树脂中，该固化剂可以以改进的效率附着到树脂上以提高树脂的弹性模量或玻璃化转变温度(Tg)。
[0172]
此外，考虑到改进焊剂活性，相对于焊料粉以外的胶带总成分，具有助焊活性的固化剂的配混比率可以例如等于或高于0.1wt％，优选等于或高于1wt％。此外，考虑到降低粘合过程中树脂的熔融粘度，相对于焊料粉以外的胶带总成分，具有助焊活性的固化剂的配混比率可以例如等于或低于30wt％，优选等于或低于10wt％。
[0173]
更具体地，当胶带含有环氧树脂时，相对于胶带中所含的环氧树脂，具有助焊活性的固化剂的配混比率等于或低于50重量％，优选等于或低于30重量％。在这种设置下，消除固化剂的过载，从而提供改进的固化能力。
[0174]
除上述外，胶带可以在树脂中进一步含有不同于具有助焊活性的固化剂其它固化剂，或可以含有充当固化剂的其它树脂。
[0175]
固化剂不特别限于任何具体化合物，且通常可以使用苯酚类、胺类、硫醇类，考虑到与环氧树脂的反应性和固化产品的物理性质，优选使用苯酚类。
[0176]
苯酚类不特别限于任何具体化合物，并且考虑到固化胶带的物理性质，双官能或更多官能是优选的。典型的苯酚类包括例如双酚A、四甲基双酚A、二烯丙基双酚A、双酚、双酚F、二烯丙基双酚F、三酚、四酚、苯酚线性酚醛苯酚类(phenol novolac phenols)、甲酚线型酚醛苯酚类和类似物，考虑到熔融粘度、与环氧树脂的反应性和固化产品的物理性质，可以优选使用苯酚线性酚醛苯酚类、甲酚线型酚醛苯酚类。
[0177]
此外，考虑到确保树脂的固化，假设焊料粉以外胶带的总组分为100，固化剂的掺合比率可以例如等于或高于5wt％，优选等于或高于10wt％。此外，考虑到改进粘合过程中树脂的流动性，假设焊料粉以外胶带的总组分为100，固化剂的掺合比率可以例如等于或低于40wt％，优选等于或低于30wt％。
[0178]
此外，胶带可以进一步含有固化催化剂。含有固化催化剂的设置进一步确保树脂在胶带制造过程中的固化。
[0179]
可以根据树脂类型选择合适的固化催化剂，且例如可以使用熔点为150℃或更高的咪唑化合物。这类咪唑化合物的过低熔点可能引发胶带中的树脂在焊料粉移向导体互连层312、613、313和612的表面之前的早期固化，以致造成胶带的不稳定连接或较短贮存寿命。因此，熔点等于或高于150℃的咪唑化合物是优选的。熔点为150℃或更高的典型咪唑化合物包括2-苯基羟基咪唑、2-苯基-4-甲基羟基咪唑和类似物。除上述外，这类咪唑化合物的熔点的上限不受特别限制，并可以根据例如胶带的粘合温度适当地选择。
[0180]
此外，假设焊料粉以外胶带的总组分为100，固化催化剂的配混比率可以例如在0.01wt％至5wt％的范围内。等于或高于0.01wt％的固化催化剂配混比率进一步有效地表现出作为环氧树脂的固化催化剂的功能，由此表现出进一步改进的胶带的固化能力。此外，等于或低于5重量％的固化催化剂配混比率进一步改进胶带的贮存寿命。
[0181]
此外，胶带也可以含有硅烷偶联剂。含有硅烷偶联剂的设置可以进一步提高胶带与粘着物的粘合性。典型的硅烷偶联剂包括环氧硅烷偶联剂和含芳族基团的氨基硅烷偶联剂和类似物，且含有其中至少之一是足够的。或者，可以包含这两者。假设焊料粉以外胶带的总组分为100，硅烷偶联剂的配混比率可以在大约0.01wt％至5wt％的范围内。
[0182]
接着，冷却具有第一树脂基板3、胶带、树脂隔板6、胶带和第二树脂基板5的多层材料。这能够固化胶带中的树脂，由此保持焊料区域72A和72B分别在第一树脂基板3和树脂隔板6之间连接和在第二树脂基板5和树脂隔板6之间连接的状态。此后，在第一树脂基板3的背面上提供焊料块B1以获得半导体器件1。这种半导体器件1经由第一树脂基板3背面上的焊料块B1安装在电路板上。
[0183]
接着将描述本实施方案的产品的有利效果。根据本实施方案，除了与上述实施方案中类似的有利效果外，还可以获得下列有利效果。在本实施方案中，25℃至其玻璃化转变点的温度范围内，半导体器件1中的第一树脂基板3和第二树脂基板5的堆积层31A和31B中的绝缘层311沿基板面内方向的平均热膨胀系数等于或低于30ppm/℃，且25℃至其玻璃化转变点的温度范围内，半导体器件1中的第一树脂基板3和第二树脂基板5的堆积层31A和31B中的绝缘层311沿基板厚度方向的平均热膨胀系数等于或低于30ppm/℃。这可以在半导体器件1遇到热史时实现堆积层31A和31B沿基板面内方向和沿基板厚度方向的降低的形变量。由此，降低第一树脂基板3和第二树脂基板5的翘曲。
由此，降低第一树脂基板3和第一半导体芯片2之间的导电故障的发生和第二树脂基板5和第二半导体芯片4之间的导电故障的发生，从而为半导体器件1提供改进的接点可靠性。此外，第一树脂基板3的堆积层31A的绝缘层311和第二树脂基板5的堆积层31A的绝缘层311非常接近焊料块B2，因此容易在熔化焊料块B2时受到热的影响。因此，可以降低熔化焊料块B2过程中产生的基板3和5的翘曲，从而为半导体器件1提供改进的接点可靠性。
[0184]
当如传统技术般在基板之间安置金属突起电极或引线时，难以降低含树脂的基板和金属突起电极之间的热膨胀系数差或含树脂的基板和金属引线之间的热膨胀系数差。相反，在本实施方案中，在第一树脂基板3和第二树脂基板5之间安置树脂隔板6，从而可以将第一树脂基板3、第二树脂基板5和树脂隔板6设置成含有树脂。这能够降低第一树脂基板3和树脂隔板6之间的热膨胀系数差和第二树脂基板5和树脂隔板6之间的热膨胀系数差。因此，可以降低第一树脂基板3和第二树脂基板5之间导电故障的发生。特别地，在本实施方案中，第一树脂基板3和第二树脂基板5均具有类似的层结构并由类似的基板材料构成，此外，树脂隔板6由与第一树脂基板3和第二树脂基板5所用的类似的基板构成。更具体地，可以使第一树脂基板3沿基板面内方向和沿基板厚度方向的热膨胀系数、第二树脂基板5沿基板面内方向和沿基板厚度方向的热膨胀系数、和树脂隔板6沿基板面内方向和沿基板厚度方向的热膨胀系数基本相等，从而可以在半导体器件1遇到热史时确定地防止导电故障的发生。
[0185]
此外，在本实施方案中，第一树脂基板3、第二树脂基板5和树脂隔板6的绝缘层311、321、611和621设置成含有氰酸酯树脂，特别是线性酚醛型氰酸酯树脂，从而可以进一步确定地降低第一树脂基板3、第二树脂基板5和树脂隔板6中翘曲的发生。
[0186]
此外，含有树脂的第一树脂基板3、树脂隔板6和含有树脂的第二树脂基板5堆叠形成从第一树脂基板3到第二树脂基板5具有一定厚度的树脂多层材料。因此，即使第一树脂基板3和第二树脂基板5被设计得更薄，但改进了整个半导体器件1的刚度，由此抑制整个半导体器件1的翘曲的发生，由此制得其中导电故障的发生受到抑制的半导体器件1。此外，在本实施方案中，在第一树脂基板3周围安置树脂隔板6，并在位于第一树脂基板3和第二树脂基板5之间的空间中安装第一半导体芯片2，从而可以稳定地确保第一树脂基板3和第二树脂基板5之间用于安装第一半导体芯片2的空间。
[0187]
此外，在本实施方案中，在第一树脂基板3和第二树脂基板5各自的芯层32的绝缘层321中，25℃至其玻璃化转变点的温度范围内，沿基板面内方向的平均热膨胀系数等于或低于12ppm/℃，且25℃至其玻璃化转变点的温度范围内，沿基板厚度方向的平均热膨胀系数优选等于或低于20ppm/℃。这可以在第一树脂基板3和第二树脂基板5遇到热史时降低芯层32沿基板面内方向和沿基板厚度方向的形变。这可以进一步确定地降低第一树脂基板3和第二树脂基板5中翘曲的发生。
[0188]
此外，树脂隔板6被设计成具有堆积层61A和61B，此外在堆积层61A和61B的绝缘层611中，25℃至其玻璃化转变点的温度范围内，沿面内方向的平均热膨胀系数被设计成等于或低于30ppm/℃，且25℃至其玻璃化转变点的温度范围内，沿厚度方向的平均热膨胀系数被设计成等于或低于30ppm/℃，从而可以在半导体器件1遇到热史时实现树脂隔板6的降低的形变量。此外，在树脂隔板6的芯层62中的绝缘层621中，25℃至其玻璃化转变点的温度范围内，沿面内方向的平均热膨胀系数被设计成等于或低于12ppm/℃，且25℃至其玻璃化转变点的温度范围内，沿厚度方向的平均热膨胀系数被设计成等于或低于20ppm/℃。这可以在半导体器件1遇到热史时实现树脂隔板6的降低的形变量。
[0189]
此外，考虑过例如仅提供金属凸块作为连接第一树脂基板3与树脂隔板6连接的元件和连接第二树脂基板5与树脂隔板6的元件。但是，当仅提供金属凸块时，在半导体器件遇到热史时应力集中在凸块上，从而造成开裂。这引起导电故障。相反，在本发明中，在第一树脂基板3和树脂隔板6之间提供具有位于第一树脂层71A中的第一电导体72A的第一粘合元件7A，并在树脂隔板6和第二树脂基板5之间提供具有位于第二树脂层71B中的第二电导体72B的第二粘合元件7B。贯穿第一树脂层71A提供第一电导体72A，且其周边被第一树脂层71A覆盖。类似地，贯穿树脂层71B提供第二电导体72B，且其周边被第二树脂层71B覆盖。因此，第一电导体72A和第二电导体72B分别用第一树脂层71A和第二树脂层71B增强，且施加在第一电导体72A和第二电导体72B上的应力分别分布到第一树脂层71A和第二树脂层71B中以确定地防止在第一电导体72A和在第二电导体72B中发生开裂，由此抑制半导体器件1中导电故障的发生。
[0190]
此外，当仅在第一树脂基板3和树脂隔板6之间安置电导体时，树脂隔板6的载荷被施加在电导体上。相反，在本实施方案中，在用于将第一树脂基板与树脂隔板6粘合的第一树脂层71A中安置第一电导体72A。来自树脂隔板6的载荷除在第一电导体72A上外，还可以分布到第一树脂层71A中，由此降低施加到第一电导体72A上的载荷。除上述外，通过在第二树脂基板5和树脂隔板6之间安置第二粘合元件7B，可以获得类似的有利效果。
[0191]
此外，在本实施方案中，树脂隔板6的堆积层61B中的导体互连层613经由这种焊料区域72A连接到第一树脂基板3的堆积层31A的最上表面中的导体互连层312上。此外，树脂隔板6的堆积层61A中的导体互连层612经由这种焊料区域72B连接到第二树脂基板5的堆积层31B的最上表面中的导体互连层313上。因此，可以在焊料区域72A与第一树脂基板3的导体互连层312之间和在焊料区域72A与树脂隔板6的导体互连层613之间提供金属接点，并且可以在焊料区域72B与树脂隔板6的导体互连层612之间和在焊料区域72B与第二树脂基板5的导体互连层313之间形成金属接点。因此，可以降低树脂隔板6与第一树脂基板3之间导电故障的发生和树脂隔板6与第二树脂基板5之间导电故障的发生，从而为半导体器件1提供改进的接点可靠性。
[0192]
此外，由于在本实施方案中焊料区域72A和72B成型成具有柱形，这些区域与第一树脂基板3的导体互连层312，与树脂隔板6的导体互连层612和613和与第二树脂基板5的导体互连层313可以具有相对更大的接触面积，由此降低电阻。
[0193]
此外，由于在本实施方案中使用含有树脂、焊料粉和具有助焊活性的固化剂的胶带，当加热位于第一树脂基板3与树脂隔板6之间和第二树脂基板5与树脂隔板6之间的胶带时，树脂中的焊料粉熔化，以自配位方式迁移到树脂隔板6的堆积层61B中的导体互连层613的表面和第一树脂基板3的堆积层31A的最上表面中的导体互连层312的表面上，并进一步迁移到树脂隔板6的堆积层61A中的导体互连层612的表面和第二树脂基板5的堆积层31B的最下表面中的导体互连层313的表面上，由此形成金属接点。因此，即使导体互连层613、612、313和312的表面部分被阻焊剂S覆盖，导体互连层也可以确定地互连。
[0194]
此外，由于在本实施方案中树脂隔板6成型成具有矩形框架状并沿第一树脂基板3的所有边安置，与在第一树脂基板3的部分边中提供隔板的构造相比可以稳定地支撑第二树脂基板5。
[0195]
此外，由于在本实施方案中底部填充胶U被选择为具有在150MPa至800MPa范围内的弹性模量，凸块B2的周边牢固固定，从而防止凸块B2开裂。
[0196]
此外，充当层间电介质的低介电常数薄膜(低K层)用于第一半导体芯片2和第二半导体芯片4。25℃至其玻璃化转变点的温度范围内，底部填充胶U的平均热膨胀系数被设计成等于或低于40ppm/℃，从而可以在遇到热史时实现底部填充胶U的降低的形变量，由此降低第一半导体芯片2和第二半导体芯片4的低K层上的损坏。
[0197]
第四实施方案
参照图18描述本实施方案的半导体器件8。第三实施方案设置成，第一粘合元件7A和第二粘合元件7B分别包括焊料区域72A和72B。相反，本实施方案的半导体器件8包括具有第一树脂层81A和位于第一树脂层81A中并充当第一电导体的导电粒子82A的第一粘合元件8A。本实施方案的半导体器件8还包括具有第二树脂层81B和位于第二树脂层81B中并充当第二电导体的导电粒子82B的第二粘合元件8B。除各自粘合元件的构造不同外，半导体器件8的构造类似于半导体器件1。第一粘合元件8A用于将树脂隔板6电连接到第一树脂基板3上。通过将导电粒子82A分散在第一树脂层81A中或将导电粒子82A粘合到第一树脂层81A表面上而制成的胶带，或通过将导电粒子82A分散在第一树脂层81A中而制成的液体粘合剂可用于第一粘合元件8A。第一树脂层81A是具有粘性的绝缘层，并在第一树脂基板3和树脂隔板6之间提供粘合。第一树脂层81A经由阻焊剂S间接接触第一树脂基板3和树脂隔板6。在此，这种第一树脂层81A的组分不特别限于任何具体化合物，通常可以使用热塑性树脂、热固性树脂、或热塑性树脂和热固性树脂的混合物。例如考虑到在经受热应力或吸湿后树脂隔板6和第一树脂基板3之间的连接的电阻稳定性，优选使用热固性树脂、或热塑性树脂和热固性树脂的混合物。此外，考虑到成膜性，更优选使用热塑性树脂和热固性树脂的混合物。
在此，用于第一树脂层81A的热固性树脂不特别限于任何具体树脂，并且通常使用环氧树脂、氧杂环丁烷树脂、酚醛树脂、(甲基)丙烯酸酯树脂、不饱和聚酯树脂、二烯丙基邻苯二甲酸酯树脂、马来酰亚胺树脂和类似物。其中，优选使用表现出更好固化能力和更好贮存寿命的环氧树脂和(甲基)丙烯酸酯树脂，和表现出更好耐热性、更好耐湿性和更好耐化学性的固化材料。此外，当使用热固性树脂时，可以加入固化剂。这类固化剂不特别限于任何具体化合物，且通常在使用环氧树脂或氧杂环丁烷树脂作为热固性树脂时，可以使用加聚型(addition-polymerization type)、阴离子聚合型、阳离子聚合型固化剂。其中，考虑到固化能力和贮存寿命的平衡，优选使用阴离子聚合型、阳离子聚合型固化剂。通常可用的阴离子聚合型固化剂可以是叔胺，通常可用的阳离子聚合型固化剂可以是路易斯酸。此外，更优选使用包封在微囊中的咪唑固化剂，其是表现出更好粘合性、固化能力和贮存寿命的潜在固化剂。例如可以使用微囊化的咪唑衍生环氧化合物。此外，当使用(甲基)丙烯酸酯树脂、马来酰亚胺树脂或二烯丙基邻苯二甲酸酯树脂时，可以使用热自由基引发剂，尽管不特别限于此。其中，优选使用过氧化物基(peroxide-based)化合物或偶氮基(azo-based)化合物，它们表现出固化能力和贮存寿命的更好平衡。
[0198]
此外，尽管其不特别限于任何具体化合物，用于第一树脂层81A的热塑性树脂可以是高弹体。例如，可以单独使用反应性高弹体，例如苯氧树脂、聚酯树脂、聚氨酯树脂、聚酰亚胺树脂、硅氧烷改性的聚酰亚胺树脂、聚丁二烯、聚丙烯、苯乙烯-丁二烯-苯乙烯共聚物、苯乙烯-乙烯-丁烯-苯乙烯共聚物、聚缩醛树脂、聚乙烯基丁缩醛树脂、聚乙烯醇缩乙醛树脂、异丁烯-异戊二烯橡胶、氯丁二烯橡胶、聚酰胺树脂、丙烯腈-丁二烯-共聚物、丙烯腈-丁二烯-丙烯酸共聚物、丙烯腈-丁二烯-苯乙烯共聚物、聚乙酸乙烯酯、尼龙、苯乙烯-异戊二烯共聚物、丙烯酸酯橡胶和类似物，或也可以使用两种或多种上述高弹体的组合。此外，为了改进粘合性或与其它树脂的相容性，上述热塑性树脂可以具有腈基、环氧基、羟基和/或羧基。对于这类树脂，可以使用例如丙烯酸酯橡胶。
[0199]
此外，为了增强对粘着物的粘合性，可以在第一树脂层81A中加入粘性施加剂(adhesiveness applying agent)。可用的粘性施加剂不特别限于任何具体化合物，并且可以使用硅烷偶联剂、含钛酸酯的偶联剂、磷酸酯和类似物。此外，为了改进第一树脂层81A的固化能力、加热过程中的流动性和可加工性，可以对绝缘胶带使用反应性稀释剂。可用的反应性稀释剂不特别限于任何具体化合物，并在使用环氧树脂或氧杂环丁烷树脂时通常可以使用环氧基反应性稀释剂。另一方面，当使用(甲基)丙烯酸酯树脂、马来酰亚胺树脂或二烯丙基邻苯二甲酸酯树脂时，可以使用含(甲基)丙烯酸酯树脂的反应性稀释剂。此外，为了增强第一树脂层81A的耐热性和为了改进接点可靠性，可以加入无机填料。无机填料不特别限于任何具体材料，且通常可以使用硅石、AerosilTR(气相二氧化硅，(fumedsilica))、碳酸钙、氧化锌、二氧化钛、硫酸钡、氧化铝和类似物。
[0200]
导电粒子82A用于将树脂隔板6电连接到第一树脂基板3上。这类导电粒子82A不特别限于任何具体材料，且通常可以使用被导电材料涂布的金属粒子、树脂芯材、或玻璃或陶瓷芯材。在此可用的典型金属粒子可以由各种类型的金属材料(如镍、铁、铝、锡、铅、铬、钴、金、银和类似物)、金属合金、金属氧化物、碳、石墨和类似物构成。对于树脂芯材，可以使用选自环氧树脂、氨基甲酸乙酯树脂(urethane resin)、三聚氰胺树脂、酚醛树脂、丙烯酸树脂、聚酯树脂、聚苯乙烯树脂、苯乙烯-丁二烯共聚物和类似物的聚合物。此外，也可以使用两种或更多这些聚合物的组合。此外，作为覆盖芯材的可用导电材料，可以例举金属薄膜涂层，且通常可以使用例如选自金、镍、银、铜、锌、锡、铟、钯、铝或类似物的单一元素或组合。金属薄膜涂层的厚度不受特别限制，并例如可以在0.01μm至1μm的范围内。过薄的金属薄膜涂层造成与端子的不稳定连接，过厚的涂层容易造成聚集。此外，金属薄膜涂层可以优选均匀施加到芯材表面上。均匀涂层消除了涂层的不均匀或碎屑，由此实现改进的电连接。
[0201]
第二粘合元件8B用于将树脂隔板6电连接到第二树脂基板5上。与第一粘合元件8A所用类似的构造也可用于第二粘合元件8B。更具体地，与第一粘合元件8A所用类似的材料也可用于第二树脂层81B的材料，并且与导电粒子82A所用类似的粒子也可用于充当第二电导体的导电粒子82B。第二树脂层81B是具有粘性的绝缘层并在第二树脂基板5和树脂隔板6之间提供粘合。第二树脂层81B经由阻焊剂S间接接触第二树脂基板5和树脂隔板6。第二粘合元件81B在树脂隔板6和第二树脂基板5之间提供电连接。
[0202]
在此，位于树脂隔板6和第一树脂基板3之间的第一粘合元件8A的一些导电粒子82A设置在树脂隔板6的堆积层61B中的导体互连层613的表面和位于第一树脂基板3的堆积层31A的最上表面中的导体互连层312的表面之间。导电粒子82A的表面与树脂隔板6的导体互连层613的表面和与第一树脂基板3的堆积层31A中的导体互连层312的表面直接接触，以使第一树脂基板3电连接到树脂隔板6上。此外，位于树脂隔板6和第一树脂基板3之间的第一粘合元件8A的其它导电粒子82A设置在位于树脂隔板6表面上的阻焊剂S和位于第一树脂基板3表面上的阻焊剂S之间。此外，该其余导电粒子82A嵌入位于树脂隔板6b表面上的阻焊剂S和位于第一树脂基板3表面上的阻焊剂S中。
[0203]
类似地，位于树脂隔板6和第二树脂基板5之间的第二粘合元件8B的一些导电粒子82B设置在树脂隔板6的堆积层61A中的导体互连层612的表面和位于第二树脂基板5的堆积层31B的最下表面中的导体互连层313的表面之间，并与导体互连层612和313直接接触。此外，位于树脂隔板6和第二树脂基板5之间的第二粘合元件8B的其它导电粒子82B设置在位于树脂隔板6表面上的阻焊剂S和位于第二树脂基板5表面上的阻焊剂S之间。此外，该其余导电粒子82B嵌入位于树脂隔板6b表面上的阻焊剂S和位于第二树脂基板5表面上的阻焊剂S中。
[0204]
在此，导电粒子82A的中值粒径不小于树脂隔板6的堆积层61B中的导体互连层613的表面与第一树脂基板3的堆积层31A的最上表面上的导体互连层312的表面之间的距离可以是足够的。类似地，导电粒子82B的中值粒径不小于树脂隔板6的堆积层61A中的导体互连层612的表面与第二树脂基板5的堆积层31B的最下表面上的导体互连层313的表面之间的距离。可以使用湿式粒度分析器(wet particle size analyzer)或激光粒度分析器(laser particle size analyzer)和类似物测量导电粒子82A和82B的中值粒径。或者，可以经由电子显微镜等直观观察导电粒子82A、82B，然后可以计算中值粒径。除上述外，导电粒子82A和82B不限于初级粒子，并且可以是二级聚集粒子。
[0205]
接着将描述使用这种第一粘合元件8A和第二粘合元件8B制造半导体器件8的方法。通过与前述实施方案中所用类似的方法制造其上装有第一半导体芯片2的第一树脂基板3、其上装有第二半导体芯片4的第二树脂基板5和树脂隔板6。接着，第一树脂基板3、构成第一粘合元件8A的胶带、树脂隔板6、构成第二粘合元件8B的胶带和第二树脂基板5以此次序沉积。然后，这种多层材料经受预定压力，并在预定温度下加热。这种多层材料的加热导致树脂层81A和81B中的树脂熔融，这种多层材料的加压导致导电粒子82A和82B陷入阻焊剂S中。多层材料的进一步加压导致导电粒子82A和82B夹在导体互连层312和613之间和夹在导体互连层313和612之间。除上述外，在加热多层材料的温度下，优选的是，导电粒子82A和82B的弹性模量高于阻焊剂S的弹性模量。这类构造能使导电粒子82A和82B嵌入阻焊剂S。此外，阻焊剂S的玻璃化转变点可以优选等于或低于加热多层材料的温度。如果阻焊剂S的玻璃化转变点等于或低于加热多层材料的温度，可以确保导电粒子82A和82B嵌入阻焊剂S。
[0206]
根据上述本实施方案，除了与上述实施方案中基本类似的有利效果外，可以获得下列有利效果。在本实施方案中，第一粘合元件8A中的导电粒子82A被设置成嵌入位于树脂隔板6表面上的阻焊剂S和位于第一树脂基板3表面上的阻焊剂S中。类似地，第二粘合元件8B中的导电粒子82B被设置成嵌入位于树脂隔板6表面上的阻焊剂S和位于第二树脂基板5表面上的阻焊剂S中。因此，可以防止由位于阻焊剂S之间的导电粒子82A和82B对位于导体互连层312与613之间和导体互连层313与612之间的导电粒子82A和82B与导体互连层312、613、313和612的接触引起的干扰。这可以为半导体器件8提供改进的接点可靠性。
[0207]
此外，在本实施方案中，导体互连层312、613、313和612与导电粒子82A和82B接触以在第一树脂基板3、树脂隔板6和第二树脂基板5之间提供电连接，并因此没有在导体互连层312、613、313和612与导电粒子82A和82B之间形成金属化连接，以便可以进行再加工。
[0208]
第五实施方案
将参照图19和20描述本实施方案的半导体器件10。在第三实施方案和第四实施方案中使用含有位于树脂层71A、71B、81A和81B内的焊料粉和导电粒子82A和82B的胶带提供树脂隔板6与第一树脂基板3之间的粘合和树脂隔板6与第二树脂基板5之间的粘合。相反，在本实施方案中，经由金属凸块，树脂隔板6连接到第一树脂基板3且树脂隔板6连接到第二树脂基板5上。其它方面类似于上述实施方案。如图19中所示，树脂隔板6的导体互连层613经由第一金属凸块11连接到第一树脂基板3的导体互连层312上。沿第一树脂基板3和树脂隔板6的各条边安置这样的多个第一凸块11。例如无铅焊料可用于第一凸块11。无铅焊料不特别限于任何具体类型，并且优选是含有选自由锡(Sn)、银(Ag)、铋(Bi)、铟(In)、锌(Zn)和铜(Cu)组成的组中的至少两种或更多元素的合金。其中，考虑到熔融温度和机械性质，优选使用含有Sn的合金，例如Sn-Bi的合金、Sn-Ag-Cu的合金、Sn-In的合金或类似物。或者，焊料镀敷的铜柱也可用作第一凸块11。在这类第一凸块11的边缘提供树脂层71A以包围第一凸块11。更具体地，提供了第一凸块11贯穿树脂层71A的情况。
[0209]
此外，树脂隔板6的导体互连层612经由第二金属凸块12连接到第二树脂基板5的导体互连层313上。沿树脂隔板6和第二树脂基板5的各条边安置第二凸块12。这类第二凸块12可以由与第一凸块11类似的材料构成。在这类第二凸块12的边缘提供树脂层71A以包围第二凸块12。更具体地，提供了第二凸块12贯穿树脂层71A的情况。
[0210]
接着将描述制造这种半导体器件10的方法。如图20中所示，在第二树脂基板5的导体互连层313中提供第二凸块12。接着，在树脂隔板6的导体互连层613中提供第一凸块11。第一凸块11和第二凸块12的高度可以优选例如在3μm至300μm的范围内。在半导体器件10遇到热史时，等于或小于300μm的厚度可以确定地抑制导电故障的发生。相反，等于或大于3μm的厚度可以确保树脂隔板6与第一树脂基板3之间和树脂隔板6与第二树脂基板5之间的连接。其中第一凸块11和第二凸块12的高度可以优选等于或大于45μm。相反，第一凸块11和第二凸块12之间的距离为例如300μm。
[0211]
此后，制备构成树脂层71A的胶带。除了不含焊料粉外，这类胶带类似于上述实施方案的胶带。更具体地，优选含有具有羧基和/或酚羟基的焊剂活性化合物(具有助焊活性的固化剂)、热固性树脂和热塑性树脂。此外，上述热塑性树脂优选是苯氧树脂。第一树脂基板3、构成树脂层71A的胶带、树脂隔板6、构成树脂层71A的胶带和第二树脂基板5以此次序堆叠，然后进行热压粘合。这可以使第一凸块11贯穿位于第一树脂基板3和树脂隔板6之间的胶带，并使第二凸块12贯穿位于第二树脂基板5和树脂隔板6之间的上述胶带。通过这种方法获得半导体器件10。
[0212]
除上述外，本实施方案中所用的胶带使得，当胶带粘贴在氧化加工的铜片表面上且在大气中230℃下进行还原加工1分钟时，下式(1)所示的铜片氧化铜还原率等于或高于70％。焊剂活性化合物具有引发导体互连层表面上的氧化物薄膜还原以去除这类氧化物薄膜的还原力。足以去除氧化物薄膜以防止发生连接故障的氧化铜还原率等于或高于65％。此外，考虑到提高连接概率和在产生接点后在各种环境中的接点可靠性，氧化铜还原率优选等于或高于75％，更优选等于或高于80％。相反，氧化铜还原率优选等于或低于95％。
[0213]
在此，将描述氧化铜还原加工所用的条件(在230℃下1分钟)。由于具有助焊活性的化合物对氧化铜的还原作用在高于具有助焊活性的化合物的熔点的温度下出现，可以通过具有助焊活性的化合物适当地改变氧化铜还原温度。相反，优选使用无铅焊料，例如Sn/3.5Pb(221℃)、Sn-3.0Ag-0.5Cu(217℃)、Sn-58Bi(139℃)和类似物作为第一凸块11和第二凸块12。大多数这些合金的熔点等于或低于230℃。因此，在本实施方案中，使用230℃的氧化铜还原温度。此外，考虑到熔化具有助焊活性的化合物至可润湿氧化铜表面并随后表现出还原作用所需的时间，以及考虑到还原作用的变化，选择1分钟的还原时间。
[0214]
通过下式(1)表示氧化铜(CuO)还原率，并且可以通过下列方式获取：
(定义)
氧化铜还原率(％)＝[1-(还原加工后氧(O)的原子浓度)/(氧化加工后氧(O)的原子浓度)]×100(式1)
(测量方法)
(1)厚度70μm的铜片(购自Mitsui Mining & Smelting Co.，Ltd.，3EC-3，2-3μm厚)用市售蚀刻剂溶液软蚀刻。
(2)将经过软蚀刻的铜片在烘箱内大气中220℃下氧化加工30分钟。
(3)将25μm厚的胶带粘贴到经过氧化加工的铜片表面上，然后在大气中230℃下还原加工1分钟。
(4)在操作(3)的还原加工后1分钟内，用丙酮去除经过还原加工的铜片表面上存在的胶带组分。
(5)去除树脂组分后的将铜片立即转移到真空干燥器中，然后进行真空干燥以干燥铜片表面。此外，将铜片储存在保持真空气氛的条件下直至进行电子能谱化学分析(ESCA)测量。
(6)经由等离子加工去除仅经过氧化加工的铜片和额外经过还原处理的另一铜片的40埃厚的表面部分。随后，通过ESCA(购自ULVAC-PHIInc.)测量O和Cu的原子浓度。等离子加工和ESCA测量在真空气氛内进行。通过等离子加工去除铜片的40埃厚的表面部分的目的是消除氧化表面在测量操作过程中的影响。
此外，在此所用的ESCA测量条件如下：
(i)光电子逸出角(photoelectron-escaping angle)：45度；
(ii)X-射线源：AlK α射线(单色)；
(iii)分析范围：0.8mmΦ。
(7)通过上式(1)计算氧化铜还原率。
[0215]
根据上述本实施方案，除了与上述实施方案中基本类似的有利效果外，还可以获得下列有利效果。在第一树脂基板3和第二树脂基板5之间安置树脂隔板6，并在位于第一树脂基板3、第二树脂基板5和树脂隔板6之间的空间中安装第一半导体芯片2。同时在本实施方案中提供用于将第一树脂基板3与树脂隔板6连接的第一凸块11和用于将第二树脂基板5与树脂隔板6连接的第二凸块12，用树脂隔板6形成用于安置第一半导体芯片2的空间，以致不如传统构造般要求形成比第一半导体芯片厚和大的焊料块。这可以在遇到热史时实现第一树脂基板3与第一凸块11之间和第二树脂基板5与第二凸块12之间降低的形变量，由此抑制半导体器件中导电故障的发生。
[0216]
尽管在本实施方案中在树脂隔板6中提供用于将第一树脂基板3与树脂隔板6连接的第一凸块11，但构造不限于此，并且如图21中所示，可以在第一树脂基板3和树脂隔板6二者中提供第一凸块11。类似地，可以在第二树脂基板5和树脂隔板6二者中提供第二凸块12。在这种构造下，可以稳定地建立第一树脂基板与树脂隔板之间的连接和第二树脂基板与树脂隔板之间的连接。
[0217]
第六实施方案
本实施方案主要描述制造半导体器件的方法。制造半导体器件的方法包括在其上装有第一半导体元件(第一半导体芯片)的第一树脂基板上沉积第二树脂基板，第二树脂基板沉积在第一树脂基板的安装了第一半导体芯片的一面上，且第二树脂基板上装有第二半导体芯片，其中在第一树脂基板和第二树脂基板之间安置树脂隔板，该树脂隔板具有沿厚度方向贯穿其内部的导体，然后进行其热压粘合以经由导体在第一树脂基板和第二树脂基板之间提供电连接。图22是截面图，显示了第一树脂基板的实例。图23是截面图，显示了第二树脂基板的实例。图24包括平面图和截面图，显示了树脂隔板的实例。图25包括截面图，示意性显示了粘合膜。图26是截面图，显示了半导体器件的制造方法。图27包括平面图，显示了半导体器件的制造方法。图28是平面图，显示了半导体器件的制造方法。图29是电子显微照片，显示分散在粘合膜中的金属粒子聚集形成导体的状态。图30是截面图，显示了半导体器件的实例。
[0218]
基于附图描述制造半导体器件的方法的优选实施方案。
(第一树脂基板和第一半导体芯片)
首先，制备第一树脂基板(第一基板)400和第一半导体芯片(第一半导体器件)2。为第一树脂基板400的上表面(图22中的上表面)提供安装在其上的充当半导体元件的第一半导体芯片2。与第三至第五实施方案类似，第一树脂基板400经由焊料块B2电连接到第一半导体芯片2上。用第一底部填充胶材料404填充焊料块B2的周边。这可以在第一树脂基板400和第一半导体芯片2之间提供改进的接点可靠性。第一树脂基板400也在第一树脂基板400两面上均带有垫片部分401和垫片部分402，它们能够与其它电极连接。为了在垫片部分401和垫片部分402之间提供电连接，在第一树脂基板400中提供导体(金属柱)403以贯穿第一树脂基板400。
[0219]
通常，可用于第一树脂基板400的材料是例如由含热固性树脂的树脂组合物构成的基材。这提供了更好的耐热性和更低的吸水性。典型的热固性树脂包括，例如：线性酚醛型酚醛树脂，如酚醛线性酚醛树脂、甲酚线型酚醛树脂、双酚A型线性酚醛树脂和类似物；酚醛树脂，如未改性的可溶性酚醛树脂(non-modified resol phenolic resins)、通常如用桐油、亚麻油、胡桃油等改性的油改性可溶性酚醛树脂的可溶性酚醛树脂；双酚型环氧树脂，如双酚A型环氧树脂、双酚F型环氧树脂和类似物；线性酚醛型环氧树脂，如线性酚醛环氧树脂、甲酚线型酚醛环氧树脂和类似物；环氧树脂，如联苯型环氧树脂和类似物；具有三嗪环的树脂，如脲树脂、三聚氰胺树脂和类似物；不饱和聚酯树脂；双马来酰亚胺树脂；聚氨酯树脂；二烯丙基邻苯二甲酸酯树脂；有机硅树脂(silicone resin)；具有苯并噁嗪环的树脂；氰酸酯(酯)树脂；和类似物。其中，氰酸酯树脂(特别是线性酚醛型氰酸酯树脂)是优选的。这能使第一树脂基板400表现出更低的热线性膨胀。
[0220]
上述“氰酸酯树脂”指的是包括氰酸酯树脂和氰酸酯树脂预聚物。上述氰酸酯树脂可以通过例如使卤代氰化物与酚式化合物反应，以及预聚合而获得，按需要经由加热进行。更具体地，典型的氰酸酯树脂包括线性酚醛型氰酸酯树脂、双酚型氰酸酯树脂如双酚-A型氰酸酯树脂、双酚-E型氰酸酯树脂、四甲基双酚-F型氰酸酯树脂和类似物。其中，优选使用线性酚醛型氰酸酯树脂。由于提高的交联密度这样能够改进耐热性，并改进树脂组合物的可燃性。线性酚醛型氰酸酯树脂具有以较高分子比例在化学结构中占支配地位的苯环，并因此容易碳化。
[0221]
在此可用的上述线性酚醛型氰酸酯树脂包括例如上述实施方案中所述的式(I)所示的化合物。
[0222]
上述热固性树脂的重均分子量不特别限于任何具体数值，重均分子量优选为500至4,500，特别优选600至3,000。低于该范围的上述下限的重均分子量在制造预浸料坯时导致发粘，这在预浸料坯相互接触时可能导致互粘或树脂转移。相反，高于该范围的上述上限的重均分子量造成过快的反应，这在将其形成电路板时可能导致模制中的故障和降低的层间抗剥离性。上述热固性树脂的重均分子量可以用例如凝胶渗透色谱法(GPC)测量。
[0223]
上述热固性树脂(特别是氰酸酯树脂)的含量不特别限于任何具体数值，并且优选为整个树脂组合物的5至60wt％，特别优选10至50wt％。低于上述下限的含量可能导致在更高的耐热性和更低的热膨胀方面降低的效果，高于上述上限的含量可能导致更高的交联密度，提高自由体积，由此降低耐湿性。
[0224]
此外，上述树脂组合物优选含有无机填料。这可以进一步降低热膨胀。典型的无机填料包括例如：硅酸盐，如滑石、烘焙粘土、非烘焙粘土、云母、玻璃和类似物；氧化物，如二氧化钛、氧化铝、硅石、熔融硅石和类似物；碳酸盐，如碳酸钙、碳酸镁、水滑石和类似物；氢氧化物，如氢氧化铝、氢氧化镁、氢氧化钙和类似物；硫酸盐或亚硫酸盐，如硫酸钡、硫酸钙、亚硫酸钙和类似物；硼酸盐，如硼酸锌、偏硼酸钡、硼酸铝、硼酸钙、硼酸钠和类似物；氮化物，如氮化铝、氮化硼、氮化硅和类似物。其中，硅石(特别是熔融硅石)是优选的。这可以降低热膨胀，同时保持电性质。
[0225]
上述无机填料的中值粒径不特别限于任何具体范围，并且优选为0.01至5.0μm，更优选0.2至2.0μm。低于上述下限的无机填料粒径提供了提高的清漆粘度，这可能对制造预浸料坯中的可加工性造成不良的影响。相反，高于上述上限的粒径可能导致无机填料在清漆中沉降的现象。
[0226]
此外，中值粒径等于或小于5.0μm的球形硅石(特别是球形熔融硅石)是优选的，中值粒径为0.01至2.0μm的球形硅石是特别优选的。这可以改进无机填料的加载。
[0227]
上述无机填料的含量不特别限于任何具体数值，并且优选为整个树脂组合物的50至80wt％，更优选60至70wt％。在上述范围内的含量可以实现更低的热膨胀和更低的吸水率。
[0228]
当使用氰酸酯树脂作为上述热固性树脂时，优选额外使用吸湿性低于上述氰酸酯树脂的第一树脂。这可以改进抗吸湿性。具体而言，优选使用环氧树脂作为上述第一树脂。上述环氧树脂通常包括，例如酚醛线性酚醛型环氧树脂、双酚型环氧树脂、萘环型氧树脂、芳基亚烷基环氧树脂和类似物。其中，芳基亚烷基环氧树脂是优选的。这可以改进浸泡预处理后的抗焊料裂化可靠性。
[0229]
上述芳基亚烷基环氧树脂是指每重复单元具有一个或多个芳基亚烷基的环氧树脂。例如包括亚二甲苯基环氧树脂、联苯二亚甲基环氧树脂和类似物。其中联苯二亚甲基环氧树脂是优选的。联苯二亚甲基环氧树脂可以如式(III)所示。
[0230]
式III
Figure A200780015010D00731
   式(III)
             “n”是任意的整数
上式(III)中所示的联苯二亚甲基环氧树脂的重复单元数“n”不特别限于任何具体数值，并且优选为1至10，特别优选为2至5。低于上述下限的重复单元数“n”使得联苯二亚甲基环氧树脂容易结晶，导致对通用溶剂的相对降低的溶解度，以致可能造成操作中的困难。相反，大于上述上限的重复单元数“n”造成降低的树脂流动性，以致可能导致模制故障。
[0231]
上述第一树脂(特别是环氧树脂)的含量不特别限于任何具体数值，并优选为整个树脂组合物的1至55wt％，特别优选为2至40wt％。低于上述下限的含量可能导致氰酸酯树脂反应性变差或所得产物耐湿性变差，超出该上限的含量可能导致降低的耐热性。
[0232]
第一树脂(特别是环氧树脂)的重均分子量不特别限于任何具体数值，优选的重均分子量为500至20,000，特别优选800至15,000。低于该范围的上述下限的重均分子量可能导致预浸料坯发粘，高于该范围的上述上限的重均分子量可能导致在制造预浸料坯时基材浸透性降低，由此不能获得均匀产品。上述第一树脂的重均分子量可以用例如GPC测量。
[0233]
当使用氰酸酯树脂作为上述热固性树脂时，优选额外使用酚醛树脂。这可以控制氰酸酯树脂的反应性。典型的酚醛树脂包括例如线型酚醛型酚醛树脂、可溶性酚醛树脂、芳基亚烷基型酚醛树脂和类似物。其中，芳基亚烷基型酚醛树脂是优选的。这可以进一步改进浸泡预处理后的抗焊料裂化可靠性。
[0234]
典型的芳基亚烷基型酚醛树脂包括例如亚二甲苯基型酚醛树脂、联苯二亚甲基型酚醛树脂和类似物。联苯二亚甲基型酚醛树脂可以如式(IV)所示。
式(IV)
Figure A200780015010D00741
  式(IV)
             “n”是任意的整数
上式(IV)所示的联苯二亚甲基型酚醛树脂的重复单元数“n”不特别限于任何具体数值，并且优选为1至12，特别优选为2至8。低于上述下限的重复单元数“n”可能导致降低的耐热性，相反，大于上述上限的重复单元数“n”导致降低的与其它树脂的相容性，由此使可加工性变差，因此不优选。
[0236]
上述酚醛树脂的含量不特别限于任何具体数值，并优选为整个树脂组合物的1至55wt％，特别优选为5至40wt％。低于上述下限的含量可能导致耐热性变差，超出上限的含量可能导致降低的低热膨胀性质。
[0237]
上述酚醛树脂的重均分子量不特别限于任何具体数值，且优选的重均分子量为400至18,000，特别优选500至15,000。低于该范围的上述下限的重均分子量可能导致预浸料坯发粘，高于该范围的上述上限的重均分子量可能导致在制造预浸料坯时基材浸透性的降低，由此不能获得均匀产品。上述酚醛树脂的重均分子量可以用例如GPC测量。
[0238]
上述氰酸酯树脂(特别是线性酚醛型氰酸酯树脂)和芳基亚烷基型酚醛树脂的组合提供了交联密度的控制，由此改进金属和树脂之间的粘合性。
[0239]
此外，当使用上述氰酸酯树脂(特别是线性酚醛型氰酸酯树脂)、酚醛树脂和芳基亚烷基型环氧树脂(特别是联苯二亚甲基型环氧树脂)的组合制造印刷电路板时，可以获得特别改进的尺寸稳定性。
[0240]
上述树脂组合物不特别限于任何具体树脂，并且优选含有偶联剂。上述偶联剂在上述热固性树脂和上述无机填料的界面中提供改进的可润湿性，从而可以实现热固性树脂和无机填料在纤维基材或类似物上的均匀结合，由此提供改进的耐热性，特别是在浸泡预处理后改进的抗焊料裂化可靠性。
[0241]
优选使用选自由例如环氧硅烷偶联剂、含钛酸酯的偶联剂、氨基硅烷偶联剂和含硅油的偶联剂组成的组中的一种或多种偶联剂作为上述偶联剂。这可以实现树脂和无机填料的界面的特别提高的可润湿性，由此提供进一步改进的耐热性。
[0242]
上述偶联剂的含量不特别限于任何具体数值，对于100重量份的上述无机填料，偶联剂的含量优选为0.05至3重量份，特别优选0.1至2重量份。低于上述下限的含量可能导致对无机填料的覆盖率不足，从而降低改进的耐热性的有利效果，高于上述上限的含量可能对反应造成不良的影响，从而降低弯曲强度(flexural strength)等。在上述范围内的偶联剂含量提供了使用该偶联剂获得的这两种有利效果的更好平衡。
[0243]
或者，上述树脂组合物除了上述组分外还可能按需要另外含有其它添加剂，例如固化促进剂、消泡剂、匀染剂、颜料、抗氧化剂和类似物。
[0244]
第一树脂基板400可以通过堆叠一层或多层预浸料坯来获得，该预浸料坯如下形成：将上述树脂组合物溶解在溶剂中以制备清漆，然后使这种清漆渗入纤维基材。或者，第一树脂基板400也可以通过堆叠一层或多层薄膜来获得，该薄膜通过将清漆涂施到载体薄膜上来形成。典型的纤维基材包括：玻璃纤维基材，如玻璃布、无纺玻璃织物和类似物；含聚酰胺的树脂纤维，如聚酰胺树脂纤维、芳族聚酰胺树脂纤维、全芳族聚酰胺树脂纤维和类似物；含聚酯的树脂纤维，如聚酯树脂纤维、芳族聚酯树脂纤维、全芳族聚酯树脂纤维和类似物；聚酰亚胺树脂纤维；由含有氟树脂纤维作为主要成分的纺织布或无纺织物构成的合成纤维基材；有机纤维基材，如牛皮纸、棉绒纸、含有棉绒和牛皮纸浆的混合纸作为主要成分的纸基材料和类似物。
[0245]
这种第一树脂基板400的厚度不特别限于任何具体厚度，50至1,000μm是优选的，100至500μm是特别优选的。在上述范围内的厚度提供半导体器件的最终产品的降低的厚度。
[0246]
第一树脂基板400沿厚度方向的热膨胀系数不特别限于任何具体数值，10至70ppm是优选的，15至40ppm是特别优选的。在上述范围内的热膨胀系数提供特别改进的接点可靠性。
[0247]
第一树脂基板400沿面内方向的热膨胀系数不特别限于任何具体数值，5至30ppm是优选的，10至15ppm是特别优选的。在上述范围内的该热膨胀系数提供了特别改进的接点可靠性。
[0248]
安装在上述第一树脂基板400上的第一半导体芯片2类似于第三至第五实施方案中所用的芯片，并通常包括构成例如集成电路(IC)、大规模集成电路(LSI)、中央处理器(CPU)、微处理器(MPU)和类似物的芯片。未显示的并形成于第一半导体芯片2的下侧(图22中的下侧)的电路经由焊料块B2电连接到未显示的并形成于第一树脂基板400的上侧(图22中的上侧)的电路上。形成于第一树脂基板400上方的电路电连接到垫片部分401上。另一方面，第一树脂基板400还具有沿其厚度方向贯穿的导体部分403，且导体部分403电连接到形成于第一树脂基板400的背面的垫片部分402上。这使第一半导体芯片2的电路可以与垫片部分402一起发送和接收信号。
[0249]
在此，焊料块B2的尺寸不特别限于任何具体数值，且50至500μm的直径是优选的，80至150μm是特别优选的。此外，焊料块B2之间的距离不特别限于任何具体距离，焊料块B2端到端的距离优选为50至500μm，特别优选为70至150μm。
[0250]
用第一底部填充胶材料404填充焊料块B2的周边以改进接点可靠性。也可以使用与第三实施方案中的底部填充胶U所用类似的材料作为构成第一底部填充胶材料404的材料。更具体地，可用与第三实施方案中类似的液体热固性树脂和薄膜热固性树脂。其中，液体热固性树脂是优选的。这能够以改进的效率填充第一树脂基板400和第一半导体芯片2之间的间隙。在本实施方案中，第一底部填充胶材料404由高模量材料构成。更具体地，当凸块为无铅焊料时，优选使用弹性模量在等于或高于150MPa，更优选等于或高于200MPa范围内的材料。相反，当凸块为具有更高熔点的焊料时，优选使用弹性模量在等于或高于30MPa，更优选等于或高于45MPa范围内的材料作为第一底部填充胶材料404。弹性模量的上限不特别限于任何数值，例如为800MPa或更高。通过使用弹性模量在这种范围内的树脂材料，可以进一步抑制凸块周边的开裂。
[0251]
形成第一底部填充胶材料404的典型方法包括将液体粘合剂材料引入该间隙然后将其固化的方法，和将片状粘合材料置于该间隙中然后将其固化的方法。
[0252]
与第三实施方案的底部填充胶U类似地，第一底部填充胶材料404可以优选进一步含有无机填料，如硅石粒子和类似物。这可以降低热膨胀系数，由此有效降低半导体器件上的损坏。
[0253]
第一底部填充胶材料404不特别限于任何具体材料，并且与第三实施方案的底部填充胶U类似地，其优选含有偶联剂。这可以改进凸块B2、无机填料和第一底部填充胶材料404之间的粘合性，由此降低热膨胀系数并更有效降低第一半导体芯片2和类似物上的损坏。与第三实施方案中所用类似的化合物可用于上述偶联剂。
[0254]
与第三实施方案的底部填充胶U类似地，第一底部填充胶材料404的热膨胀系数不特别限于任何具体数值，并优选等于或低于40ppm/℃，更优选等于或低于30ppm/℃。
[0255]
(第二树脂基板和第二半导体芯片)
接着，制备第二树脂基板405和第二半导体芯片4。在第二树脂基板405的上表面(图23中的上表面)安装充当半导体元件的第二半导体芯片4。第二半导体芯片4经由焊料块B2电连接到第二树脂基板405上。用第二底部填充胶材料409填充焊料块B2的周边。这可以在第二树脂基板405和第二半导体芯片4之间提供改进的接点可靠性。第二树脂基板405带有垫片部分406和垫片部分407，它们能够与其它电极连接。为了在垫片部分406和垫片部分407之间提供电连接，在第二树脂基板405中提供导体(金属柱)408以贯穿第二树脂基板405。
[0256]
第二树脂基板405可以由与构成第一树脂基板400的材料不同的材料构成或可以由与其相同的材料构成，并优选由相同材料构成。这可以降低半导体器件的上部和下部之间的热膨胀系数差，由此降低翘曲。具体而言，也可以使用与上述第一树脂基板400中所用相同的材料作为构成第二树脂基板405的材料，且特别优选使用氰酸酯树脂(线性酚醛型氰酸酯树脂)。
[0257]
这种第二树脂基板405的厚度不特别限于任何具体厚度，50至1,000μm是优选的，100至500μm是特别优选的。在上述范围内的厚度提供了半导体器件的最终产品降低的厚度。
[0258]
第二树脂基板405沿厚度方向的热膨胀系数不特别限于任何具体数值，10至70ppm是优选的，15至40ppm是特别优选的。在上述范围内的热膨胀系数提供特别改进的接点可靠性。
[0259]
第二树脂基板405沿面内方向的热膨胀系数不特别限于任何具体数值，5至30ppm是优选的，10至15ppm是特别优选的。在上述范围内的该热膨胀系数提供了特别改进的接点可靠性。
[0260]
此外，此处所用的第二半导体芯片4可以与第一半导体芯片2相同或不同。
[0261]
在焊料块B2边缘的第二底部填充胶材料409可以由第一底部填充胶材料404构成。
[0262]
第二底部填充胶材料409的热膨胀系数不特别限于任何具体数值，并优选等于或低于40ppm/℃，更优选等于或低于30ppm/℃。热膨胀系数在上述范围内，以实现对低K层上的损坏的抑制和对凸块周边部分上的损坏的抑制。
[0263]
未显示的并形成于第二半导体芯片4下侧(图23中的下侧)的电路经由焊料块B2电连接到未显示的并形成于第二树脂基板405上侧(图23中的上侧)的电路上。形成于第二树脂基板405上的电路电连接到垫片部分406上。另一方面，第二树脂基板405还具有沿其厚度方向贯穿的导体部分408，且导体部分408电连接到形成于第二树脂基板405背面的垫片部分407上。这使第二半导体芯片4的电路可以与垫片部分407一起发送和接收信号。
[0264]
(树脂隔板)
接着，制备树脂隔板。在本实施方案中，将描述树脂隔板使用树脂基板500的实例。与上述各实施方案类似地，树脂基板500包括其可容纳第一半导体芯片2的空隙500A，这样提供了一种构造，在该构造中，树脂隔板(树脂基板500)安置在半导体芯片周围。在树脂基板500中，提供在第一树脂基板400的垫片部分401和第二树脂基板405的垫片部分407之间提供电连接的导体(金属柱)501，以沿树脂基板500厚度方向贯穿。通过对沿树脂基板500的厚度方向提供的通孔进行镀敷工序，随后用非导电糊、导电糊或类似物填充通孔，形成导体501。在堆叠第一树脂基板400、树脂基板500和第二树脂基板405时，导体501的图案分别对应于第一树脂基板400的垫片部分401和第二树脂基板405的垫片部分407，并在分别位于导体501的上端和下端的垫片部分401和垫片部分407之间提供电连接。
[0265]
树脂基板500的厚度不特别限于任何具体数值，只要该厚度能够容纳第一半导体芯片2(具体而言，等于或高于从第一树脂基板400上表面到第一半导体芯片2上表面的高度)，更具体地，50至2,000μm是优选的，200至1,000μm是特别优选的。在上述范围内的厚度特别提供了半导体器件的最终产品的降低的厚度。
[0266]
构成树脂基板500的材料可以是与上述构成第一树脂基板400和第二树脂基板405的材料相同或不同的材料，并优选为相同材料。这可以降低第一树脂基板400和第二树脂基板405的翘曲，由此提供改进的接点可靠性。具体而言，与上述第一树脂基板400和第二树脂基板405中所用相同的材料也可用作构成树脂基板500的材料，且其中，特别优选使用氰酸酯树脂(线性酚醛型氰酸酯树脂)。
[0267]
除了如上所述在中部具有空隙的结构外，树脂基板500的结构可以是马蹄形结构，在该结构中第一半导体芯片2的一部分周界缺失，以及可以是在第一半导体芯片2彼此相对的两侧中安置杆状(rod-shaped)树脂基板的结构等。
[0268]
(粘合膜)
为了将第一树脂基板400与树脂基板500接合和/或将第二树脂基板405与树脂基板500接合，优选使用具有导电性的粘合膜(胶带)502。这提供了第一树脂基板400与树脂基板500之间和/或第二树脂基板405与树脂基板500之间的电连接，同时保持半导体器件的更好接点可靠性。粘合膜502类似于第一至第四实施方案的胶带，并由树脂组分和导电组分构成。更具体地，典型的粘合膜包括含有导电粒子502A的粘合膜(各向异性导体粘合膜)(图25a)、含有分散在粘合膜中的金属微粒如焊料粉的粘合膜，和类似物(图25b显示了通过焊料粉之类的金属微粒的聚集形成导体502B的情况)。
[0269]
构成粘合膜502的树脂组合物类似于第三实施方案的胶带所用的树脂组合物。例如其由热固性树脂如环氧树脂和热塑性树脂如丙烯酸树脂构成。热固性树脂在此通常包括例如环氧树脂、氧杂环丁烷树脂、酚醛树脂、(甲基)丙烯酸酯树脂、不饱和聚酯树脂、二烯丙基邻苯二甲酸酯树脂、马来酰亚胺树脂或类似物。其中，环氧树脂是优选的。这样可以提供固化能力和贮存寿命的改进的平衡。此外，也提供改进的耐热性、耐湿性和耐化学性。此外，对于粘合膜502中所含的具有助焊活性的化合物(固化剂)，也可以使用第三实施方案中所用的相同化合物。
[0270]
上述导电组分通常包括导电粒子和金属微粒。对于上述导电粒子，可以使用与第四实施方案中所述的导电粒子82A相同的粒子。
[0271]
通常，可以使用如第三实施方案中所述的焊料粉作为上述金属微粒。在各种焊料粉中，无铅焊料是优选的。上述无铅焊料可以是含有选自由Sn、Ag、Bi、In、Zn和Cu组成的组中的至少两种或多种元素的合金。其中，考虑到熔融温度和机械性质，优选使用含有Sn的合金，例如Sn-Bi的合金、Sn-Ag-Cu的合金、Sn-In的合金或类似物。
[0272]
在使用焊料粉作为上述金属微粒的情况下，熔融温度、粒径和含量与第三实施方案中所用的类似。
[0273]
可以含有金属粒子作为导电组分，且假设金属粒子以外的总组分为100重量份，上述金属粒子的含量优选为20至250重量份，特别优选60至200重量份。
[0274]
除上述外，也可以使用上述金属粒子和上述金属微粒的组合。
[0275]
上述树脂组合物可以另外含有固化剂、固化催化剂、抗氧化剂和类似物。上述固化剂不特别限于任何具体化合物，且通常可以使用苯酚类、胺类、硫醇类，并且考虑到反应性和固化产物的物理性质，优选使用苯酚类。
[0276]
(堆叠工艺)
首先，如图26中所示，将粘合膜502初步粘贴到树脂基板500的两面(在此，使用粘合膜502，其含有分散在其中的作为金属微粒的焊料微粒)。加热和压缩粘合加工在例如50至150℃下进行1至10秒以将粘合膜502粘贴到树脂基板500上。将粘合膜502粘贴到树脂基板500上的典型方法包括例如，用辊层压(roll laminate)粘贴的方法、用热压粘合压机(thermo-compression bonding press)粘贴的方法和类似方法。接着，分别在第一树脂基板400、树脂基板500和第二树脂基板405的边角(三个位置)中形成如下所述的能够被销插入的通孔(400A、405A、500B)(图27)。然后，如图28中所示，将销插入通孔(400A、405A、500B)以将这些基板校准的同时，第一树脂基板400、树脂基板500和第二树脂基板405以此次序堆叠形成多层材料。然后使用热板从多层材料的上侧到下侧进行热压粘合。热压粘合条件取决于构成所用第一树脂基板400、树脂基板500和第二树脂基板405等所用的树脂的类型，并且例如优选在150至250℃下在0.01至10MPa下进行热压粘合10至600秒，特别优选在160至220℃下在1至3MPa下进行热压粘合60至300秒。当如上所述用销层压法进行热压粘合时，实现改进的生产率和可加工性。
[0277]
在此，当使用含有分散在粘合膜中的金属微粒如焊料粉的粘合膜作为粘合膜502时，将第一树脂基板400、树脂基板500和第二树脂基板405热压粘合，并优选引发粘合膜502中金属微粒(如焊料粉)的聚集以形成导体。这将树脂隔板粘贴到基板上，并且也提供了电连接。例如，上述热压粘合工序的操作引起分散在粘合膜502中的金属粒子聚集形成图29中所示的导体502B。
[0278]
由此，可以获得如图30中所示的半导体器件700。半导体器件700包括以此次序堆叠的其上装有第一半导体芯片2的第一树脂基板400、树脂基板500和其上装有第二半导体芯片4的第二树脂基板405。树脂基板500在中心包含空隙500A，并将第一半导体芯片2装在由第一树脂基板400、树脂基板500的空隙500A和第二树脂基板405形成的空隙内。这为第一半导体芯片2提供保护，从而不需要用封装树脂封装第一半导体芯片2。第一树脂基板400上部(图30中的上侧)中的垫片部分401连接到树脂基板500的导体501上以创建电连接。此外，第二树脂基板405下部(图30中的底面)中的垫片部分407连接到树脂基板500的导体501上以创建电连接。第一树脂基板400下部中的垫片部分402带有焊料块(焊料球)B1，它们连接到未显示的母板上。
[0279]
未显示的并形成于第一半导体芯片2的下侧(图30中的下侧)的电路经由焊料块B2电连接到未显示的并形成于第一树脂基板400的上侧(图30中的上侧)的电路上。在第一树脂基板400上方形成的电路电连接到垫片部分401上。此外，未显示的并形成于第二半导体芯片4的下侧(图30中的下侧)的电路经由焊料块B2电连接到未显示的并形成于第二树脂基板405的上侧(图30中的上侧)的电路上。在第二树脂基板405上方形成的电路电连接到垫片部分406上。此外，树脂基板500带有在其中形成的导体部分501，其通过未显示的表现出各向异性导电性的粘合膜在垫片部分401和垫片部分407之间提供电连接。由此，实现第一半导体芯片2、第二半导体芯片4各自与基板，如未显示的母板的电连接。然后，将这些经由位于第一树脂基板400的下表面(图30中的底部)上的焊料球B1连接到未显示的母板上。
[0280]
从母板经由焊料球B1发出的信号经由第一树脂基板400的导体403和未显示的形成于第一树脂基板400中的电路等传送，并最终输入第一半导体芯片2。在第一半导体芯片2中加工的上述信号经由类似路径传送，并随后输出到母板。类似地，从母板经由焊料球B1发出的信号经由第一树脂基板400的导体403、树脂基板500的导体501、第二树脂基板405的导体408和未显示的并形成于第二树脂基板405中的电路等传送，并最终输入第二半导体芯片4。在第二半导体芯片4中加工的上述信号经由类似路径传送，并随后输出到母板。
[0281]
如此一来，通过上述方法获得的半导体器件表现出与第二至第四实施方案中类似的有利效果。更具体地，由于在第一树脂基板400和第二树脂基板405之间安置树脂隔板(树脂基板500)，减轻了翘曲和类似情况，由此提供改进的接点可靠性。特别地，如果第一树脂基板400、第二树脂基板405和树脂基板500由相同树脂材料构成，可以特别降低热膨胀系数的失配，由此进一步减轻翘曲。
[0282]
本发明不限于上述实施方案中所例举的构造，因此其各种变动应该被视为包括在本发明的范围内，只要这些变动可以实现本发明的目的。例如，尽管在第三至第五实施方案中，第一树脂基板3的堆积层31A和31B的所有绝缘层311都设置成在25℃至其玻璃化转变点的温度范围内，其沿基板面内方向的平均热膨胀系数为等于或低于30ppm/℃的以及其沿基板厚度方向的平均热膨胀系数为等于或低于30ppm/℃，但构造不限于此。例如如图31和图32中所示，各堆积层91A和91B可以包括在25℃至其玻璃化转变点的温度范围内，沿基板面内方向的平均热膨胀系数等于或低于30ppm/℃，且沿基板厚度方向的平均热膨胀系数等于或低于30ppm/℃的绝缘层311，以及在25℃至其玻璃化转变点的温度范围内，沿基板面内方向的平均热膨胀系数高于30ppm/℃(例如60ppm/℃)且沿基板厚度方向的平均热膨胀系数高于30ppm/℃(例如60ppm/℃)的绝缘层911。在这种构造中，优选的是，位于芯层32两侧基本对称位置的堆积层的绝缘层的热膨胀系数相等。在此，堆积层的绝缘层的相等热膨胀系数包括位于芯层两侧的对称位置的绝缘层之间的热膨胀系数差为0或等于或低于5ppm/℃。如上所述，位于芯层两侧的对称位置的绝缘层的热膨胀系数被选择为相等，以致对称地产生位于芯层两侧的绝缘层的翘曲。这能够抑制基板翘曲的产生。在第二树脂基板中，也可以使用与图31和图32中所示类似的层结构。此外，在树脂隔板中，也可以使用与图31和图32中所示类似的层结构。
[0283]
此外，尽管在上述第一至第五实施方案中第一树脂基板和第二树脂基板被设置成具有各自的芯层，但构造不限于此，且基板也可以被设置成仅由堆积层构成。通过使用这种基板，可以降低半导体器件的厚度。此外，尽管芯层32的绝缘层321在第三实施方案中被设置成沿基板面内方向的平均热膨胀系数优选为等于或低于12ppm/℃，且沿基板厚度方向的平均热膨胀系数等于或低于20ppm/℃，但构造不限于此。此外，尽管在第三至第五实施方案中绝缘层311和611被设置成没有用纤维增强，但构造不限于此，且绝缘层311和611也可以设置成含有玻璃纤维或类似物。在这种构造下，可以实现绝缘层311和611在基板厚度方向中的进一步降低的平均热膨胀系数。
[0284]
此外，在第三至第六实施方案中设置成通过焊料块提供第一树脂基板与第一半导体芯片之间和第二树脂基板与第二半导体芯片之间的连接，但构造不限于此，并且也可以经由接合线提供连接。此外，在各上述实施方案中例示了具有一对基板和一对半导体芯片的半导体器件，或更具体地，具有两个堆叠的半导体封装件的器件，但构造不限于此，并且也可以堆叠两个以上的半导体封装件。
[0285]
尽管在第一至第五实施方案中树脂隔板具有与第一树脂基板和第二树脂基板类似的层结构，并由与第一树脂基板和第二树脂基板的基板材料类似的基板材料构成，但构造不限于此，且例如树脂隔板可以由层数多于第一树脂基板或第二树脂基板的基板构成。或者，例如如图33中所示，可以使用树脂隔板6F，其不含堆积层并且包括绝缘层621和位于该绝缘层621的正面和背面上的一对导体互连层623。导体互连层623由与导体互连层312所用相同的材料构成，并具有与导体互连层312的二维结构相同的二维结构。此外，可以使用由不同于第一树脂基板和第二树脂基板的基板材料构成的树脂隔板。
[0286]
此外，尽管在第三至第五实施方案中胶带含有具有助焊活性的固化剂，但构造也可以包括不充当固化剂的另一具有助焊活性的化合物。
实施例
[0287]
(实施例1至3和对比例1)
在下列实施例和对比例中，制造和评测设置成通过电线提供第一实施方案中的树脂基板和芯片的连接的半导体器件。
(多层材料的制造)
在下列实施例中，如图2中所示，将第一半导体芯片125和第二半导体芯片131分别安装在第一树脂基板101和第二树脂基板111表面上，然后制造具有从下往上第一树脂基板101、粘合层119、树脂基材109、粘合层121和第二树脂基板111以此次序堆叠的多层材料。除上述外，尽管在图2中例示了在第一树脂基板101背面上具有突起电极123的实例，但在本实施例的下列描述中没有提供突起电极123，并提供用于检测基板之间的电阻的端子。
[0288]
各实施例和对比例中所用的第一和第二树脂基板和树脂基材109的材料显示在表1中。此外，图34(a)至图34(c)是显示各实施例中所用的树脂基材109和各实施例和对比例中所用的第一树脂基板101和第二树脂基板111的二维结构的图。
[0289]
此外，在下列实施例和对比例中，第一和第二树脂基板如下设置：
二维结构(第一树脂基板：图34(a)，第二树脂基板：图34(c)))：正方形，34mm x 34mm；
基板厚度：0.2mm；
铜箔(导体互连层)：12μm厚；
阻焊剂厚度(从电路上表面起的厚度)：12μm；
在沉积方向中用于导电的电极垫：Ni/Au镀层，电路宽度(导体互连层的开孔直径)/电路距离(导体互连层的相邻开孔之间的距离)＝300μm/300μm；且
电路结构(导体互连层的开孔的结构)：圆形
[0290]
此外，在下列实施例中，树脂基材109(隔板)如下设置：
二维结构(图34(b))：通过从34mm x 34mm正方形基板中挖出20mm x 20mm正方形中心部部而形成的结构；
基板厚度：0.4mm；
铜箔：12μm厚；
阻焊剂厚度(从电路上表面起的厚度)：12μm；
在沉积方向中用于导电的电极垫：Ni/Au镀层，电路宽度(导体互连层的开孔直径)/电路距离(导体互连层的相邻开孔之间的距离)＝300μm/300μm；且
电路结构(导体互连层的开孔的结构)：
[0291]
(实施例1)
在本实施例中，在第一树脂基板101和第二树脂基板111中，都使用“ELC4785GS”(购自Sumitomo Bakelite Co.，Ltd.，氰酸酯树脂浸渍基板)作为芯层，并使用“APL3601”(购自Sumitomo Bakelite Co.，Ltd.，氰酸酯树脂浸渍基板)作为堆积层。
[0292]
此外，对于位于基板之间的树脂隔板，使用“ELC4785GS”(购自Sumitomo Bakelite Co.，Ltd.，氰酸酯树脂浸渍基板)作为芯层，并使用“APL 3601”(购自Sumitomo Bakelite Co.，Ltd.，氰酸酯树脂浸渍基板)作为堆积层。
[0293]
胶带夹在第一树脂基板101与树脂基材109之间和树脂基材109与第二树脂基板111之间，此外，在第二树脂基板111的上表面上安置200μm厚的有机硅橡胶(silicone rubber)以均匀施加压力，然后在180℃和2MPa下进行100秒压粘以实现其粘合。对胶带而言，使用45μm厚2.0mm宽的含有热固性绝缘粘合剂的胶带，其还含有分散在其中的具有助焊活性的固化剂和焊料粉(Sn42/Bi58，中值粒径＝35μm)。此外，胶带沿第一树脂基板101和第二树脂基板111的周边粘贴。
[0294]
(实施例2)
使用实施例1的方法制造多层材料，不同的是使用“ELC-4765”(购自Sumitomo Bakelite Co.，Ltd.，FR-4基板)作为树脂隔板109的材料。
[0295]
(实施例3)
使用实施例1的方法制造多层材料，不同的是使用“BT(双马来酰亚胺三嗪)”(购自Mitsubishi Gas Chemical Co.，Ltd.，双马来酰亚胺三嗪树脂浸渍基板)作为第一和第二树脂基板和树脂隔板109的芯层和堆积层的材料。
[0296]
(对比例1)
使用实施例3的方法制造多层材料，不同的是使用突起电极代替隔板。突起电极的材料是Sn95/Ag3.0/Cu0.5。突起电极沿第一树脂基板的外周排列在第一树脂基板上并与第二树脂基板接合。
[0297]
(芯片开裂的评测)
通过用超音波断层扫描摄影装置(scan acoustic tomograph，SAT)观察，检查各实施例和对比例中获得的半导体器件的第一半导体芯片中芯片开裂的存在情况，并将无芯片开裂的结果标作“o”，芯片开裂的结果标作“x”。评测结果显示在表1中。
[0298]
(导电故障的评测)
对于各实施例和对比例中获得的半导体器件，进行在-55℃下1小时和在125℃下1小时的1000个周期的热周期试验。在热周期试验之前和之后经由四探针法(four-probe method)对10个位点测量位于第一树脂基板101背面上的相邻端子之间的电阻。周期试验后电阻高于周期试验前的电阻5倍的位点被视为导电故障。评测结果显示在表1中。
[0299]
[表1]
Figure A200780015010D00891
ELC4785GS，APL3601 Sumitomo Bakelite，氰酸酯树脂浸渍基板
ELC4765 Sumitomo Bakelite，FR-4基板
BT Mitsubishi Gas Chemical，双马来酰亚胺三嗪树脂浸渍基板
[0300]
(实施例4至6，对比例2)
在这些实施例中，评测第一树脂基板、树脂隔板、和第二树脂基板的平均热膨胀系数、导电故障和芯片开裂之间的关系和胶带类型的影响。
(实施例4)
(多层材料的制造)
制造具有与实施例1类似结构的半导体器件。除上述外，与实施例1类似地，为第一树脂基板的背面提供用于检测基板之间的电阻的端子。此外，在本实施例中，使用含有通过用Ni/Au镀层涂布聚合物芯材而制成的分散导电粒子的2毫米宽胶带(AUL-704，购自Sekisui Chemical Co.，Ltd.)作为构成第一粘合元件和第二粘合元件的胶带。
[0301]
第一树脂基板和第二树脂基板用类似的层结构和类似的基板材料构成。更具体地，第一树脂基板和第二树脂基板包括由交替堆叠的三个绝缘层和四个导体互连层构成的堆积层，和芯层。此外，树脂隔板具有图33中所示的结构，并且没有堆积层，仅由包括绝缘层和一对导体互连层的芯层构成。在表2中，显示了第一树脂基板和第二树脂基板中所用的堆积层中的绝缘层和芯层中的绝缘层的树脂组分。
除上述外，树脂隔板的芯层中的绝缘层具有与第一树脂基板和第二树脂基板中所用的芯层中的绝缘层相同的树脂组分。此外，25℃至其玻璃化转变点的温度范围内，树脂隔板的芯层中的绝缘层的平均热膨胀系数等于第一树脂基板和第二树脂基板中所用的芯层中的绝缘层。此外，第一树脂基板和第二树脂基板的芯层的绝缘层和树脂隔板的芯层的绝缘层含有玻璃布，且第一树脂基板和第二树脂基板的堆积层中的绝缘层不含玻璃布。
[0302]
[表2]
[0303]
本实施例中所用的树脂隔板和本实施例中所用的第一树脂基板和第二树脂基板的二维结构、基板厚度、导体互连层厚度、阻焊剂厚度、电极垫、电路宽度、电路布置与实施例1中所用的相同。
[0304]
胶带夹在第一树脂基板与树脂隔板之间和树脂隔板与第二树脂基板之间，此外，在第二树脂基板的上表面上安置200μm厚的有机硅橡胶以均匀施加压力，然后在220℃和2MPa下进行100秒热压粘合以实现其粘合。此外，胶带沿第一树脂基板和第二树脂基板的周边粘贴。
[0305]
(实施例5)
第一树脂基板和第二树脂基板中的堆积层中的绝缘层和芯层中的绝缘层的树脂组分如下所示(表3)。其它条件类似于实施例4。
除上述外，在这种情况下，堆积层的绝缘层也含有玻璃布。
[0306]
[表3]
 
树脂 重量份
溴化双酚A型环氧树脂，环氧当量＝475，溴化率＝21％ 90
甲酚线型酚醛型环氧树脂，环氧当量＝210 10
双氰胺 2.5
 
咪唑 0.1
[0307]
(实施例6)
与第三实施方案类似地，使用含有树脂焊料粉和具有助焊活性的固化剂的构成粘合元件的胶带。其它条件类似于实施例4。胶带的组分显示在表4中(以重量份为单位)。
[0308]
[表4]
Figure A200780015010D00921
*1：2-[4-(2，3，环氧基丙氧基)苯基]-2-[4[1，1-双[4-(2，3-环氧基丙氧基)苯基]乙基]苯基]丙烷和1，3-双[4-[1-[4-(2，3环氧基丙氧基)苯基]-1-[4-[1-[4-(2，3环氧基丙氧基)苯基]-1-甲基]乙基]苯基]苯氧基]-2-丙醇的混合物
[0309]
(对比例2)
使用“BT”基板(购自Mitsubishi Gas Chemical Co.，Ltd.，CCL-HL832HS Type HS)作为第一树脂基板和第二树脂基板的芯层。此外，使用ABFGX-13(购自Ajinomoto Co.，Ltd.，)作为第一树脂基板和第二树脂基板的堆积层中的绝缘层。此外，使用突起电极代替树脂隔板。突起电极的材料是Sn/Ag3.0/Cu0.5。突起电极沿第一树脂基板的外周排列在第一树脂基板上并与第二树脂基板接合。由于在对比例2中使用突起电极，不使用第一粘合元件和第二粘合元件。其它与实施例4相同。
[0310]
(平均热膨胀系数和玻璃化转变点)
对于实施例4至6和对比例2，测量第一树脂基板的芯层中的绝缘层的平均热膨胀系数和玻璃化转变点和堆积层的绝缘层的平均热膨胀系数和玻璃化转变点，和第二树脂基板的芯层中的绝缘层的平均热膨胀系数和玻璃化转变点和堆积层的绝缘层的平均热膨胀系数和玻璃化转变点，以及树脂隔板的芯层中的绝缘层的平均热膨胀系数和玻璃化转变点。平均热膨胀系数和玻璃化转变点的测量程序与上述实施方案中所述的相同。
[0311]
(芯片开裂的评测)
通过用超音波断层扫描摄影装置(SAT)观察，检查各实施例和对比例中获得的半导体器件的第一半导体芯片的芯片开裂存在情况，并将无芯片开裂的结果标作“o”，芯片开裂的结果标作“x”。评测结果显示在表5中。此外，在半导体器件的制造刚完成后和在-65℃下1小时和150℃下1小时的1000个周期的热周期试验后，通过用超音波断层扫描摄影装置(SAT)观察，检查各实施例和对比例中获得的半导体器件的第一半导体芯片的芯片开裂存在情况，并将无芯片开裂的结果标作“o”，芯片开裂的结果标作“x”。评测结果显示在表6中。
[0312]
(导电故障的评测)
对于各实施例和对比例中获得的半导体器件，进行在-55℃下1小时和在125℃下1小时的1000个周期的热周期试验。在热周期试验之前和之后经由四探针法对10个位点测量位于第一树脂基板背面上的相邻端子之间的电阻。周期试验后电阻高于周期试验前的电阻5倍的位点被视为导电故障。评测结果显示在表5中。此外，对于各实施例和对比例中获得的半导体器件，进行在-65℃下1小时和在150℃下1小时的1000个周期的热周期试验。在热周期试验之前和之后经由四探针法对10个位点测量位于第一树脂基板背面上的相邻端子之间的电阻。周期试验后电阻高于周期试验前的电阻5倍的位点被视为导电故障。评测结果显示在表6中。
[0313]
[表5]
Figure A200780015010D00951
[0314]
[表6]
Figure A200780015010D00961
[0315]
在实施例4至6中，在-55℃下1小时和在125℃下1小时的热周期试验中没有发生导电故障。此外，没有发生芯片开裂。相反，在对比例2中，发生芯片开裂，也发生导电故障。此外，在实施例4和6中，在-65℃下1小时和在150℃下1小时的热周期试验中没有发生芯片开裂。相反在实施例5和对比例2中，在-65℃下1小时和在150℃下1小时的热周期试验后发生芯片开裂。此外，在对比例2中，在-65℃下1小时和在150℃下1小时的热周期试验后发生导电故障。这表明等于或低于30ppm/℃的绝缘层平均热膨胀系数是优选的。
[0316]
(实施例7和8)
在此，制造与第五实施方案中所用相同的半导体器件。
(胶带的制造)
将20重量份苯氧树脂(YL6954，购自Japan Epoxy Resin Co.，Ltd)、40重量份液体双酚A型环氧树脂(EPICLON 840S，购自Dainippon Ink andChemical Co.，Ltd)、20重量份酚醛线性酚醛树脂(PR-53467，购自Sumitomo Bakelite Co.，Ltd)和20重量份充当具有助焊活性的固化剂的酚酞啉(购自Tokyo Chemical Industry Co.，Ltd)溶解在甲乙酮中以获得清漆，将所得清漆涂施在聚酯片上，然后在可以实现气化上述溶剂的温度下将其干燥，获得25μm厚的胶带。
该胶带的氧化铜(CuO)还原率(％)为65％。
[0317]
(基板的评测)
在下列实施例和对比例中，第一树脂基板、第二树脂基板和树脂隔板的二维结构、基板厚度、导体互连层厚度、阻焊剂厚度、电极垫、电路宽度、电路布置与实施例1中所用的相同
[0318]
第二树脂基板中所带的第二凸块如下：
第二凸块：Sn/3.5Ag；且
第二凸块高度：45μm。
[0319]
树脂隔板中所带的第一凸块如下：
第一凸块：Sn/3.5Ag；且
第一凸块高度：45μm。
[0320]
除上述外，对于第二树脂基板和树脂隔板，以下列方式形成Sn/3.5Ag的第一凸块和第二凸块。使用在与树脂基板上形成的电极垫对应的位置中具有开孔的金属掩模，将Sn-3.5Ag焊膏(soldering-paste)(购自TamuraKaken Co.，Ltd.，LF-101)印刷在连接垫上。移除金属掩模后，向其引入回流(reflow)以形成焊料块。
[0321]
(实施例7)
在本实施例中，在第一树脂基板和第二树脂基板中，都使用“ELC4785GS”(购自Sumitomo Bakelite Co.，Ltd.，氰酸酯树脂浸渍基板)作为芯层和“APL 3601”(购自Sumitomo Bakelite Co.，Ltd.，氰酸酯树脂浸渍基板)作为堆积层。
[0322]
此外，对于位于基板之间的树脂隔板，使用“ELC4785GS”(购自Sumitomo Bakelite Co.，Ltd.，氰酸酯树脂浸渍基板)作为芯层和“APL3601”(购自Sumitomo Bakelite Co.，Ltd.，氰酸酯树脂浸渍基板)作为堆积层。
[0323]
通过使用在其背面形成了焊料块的第二树脂基板和在其背面形成了焊料块的树脂隔板，将具有焊剂活性的胶带夹在第一树脂基板与树脂隔板之间和树脂隔板与第二树脂基板之间，此外，在第二树脂基板的上表面安置200μm厚的有机硅橡胶以均匀施加压力，然后在260℃和0.5MPa下进行压粘以实现其粘合。此外，该具有焊剂活性的胶带沿第一树脂基板和第二树脂基板的周边粘贴。
[0324]
(实施例8)
使用实施例7的方法制造多层材料，不同的是使用“ELC-4765”(购自Sumitomo Bakelite Co.，Ltd.，FR-4基板)作为树脂隔板的材料。
[0325]
(芯片开裂的评测)
通过用超音波断层扫描摄影装置(SAT)观察，检查各实施例和对比例中获得的半导体器件的第一半导体芯片中芯片开裂的存在情况，并将无芯片开裂的结果标作“o”，芯片开裂的结果标作“x”。评测结果显示在表7中。
[0326]
(导电故障的评测)
对于各实施例和对比例中获得的半导体器件，进行在-55℃下1小时和在125℃下1小时的1000个周期的热周期试验。在热周期试验之前和之后经由四探针法对10个位点测量位于第一树脂基板背面上的相邻端子之间的电阻。周期试验后电阻高于周期试验前的电阻5倍的位点被视为导电故障。评测结果显示在表7中。
[0327]
[表7]
Figure A200780015010D00991
[0328]
(实施例9)
在此，研究制造半导体器件的方法
1.第一树脂基板、第二树脂基板和树脂隔板的制造
此处所用的第一树脂基板、第二树脂基板和树脂隔板包括由交替堆叠的三层绝缘层和三层导体互连层构成的堆积层，和芯层。在表8中，显示了第一树脂基板、第二树脂基板和树脂隔板中所用的绝缘层和芯层中的绝缘层的树脂组分。
[0329]
[表8]
[0330]
2.粘合膜(胶带)的制造
20重量份甲酚线型酚醛型环氧树脂(购自Nippon Kayaku Co.，Ltd.，EOCN-1020，软化点：80℃)和30重量份环氧树脂(购自Nippon KayakuCo.，Ltd.，NC-6000)的热固性树脂；20重量份丙烯酸酯橡胶(购自NagaseChemtex Co.，Ltd.，SG-PZ，丙烯酸丁酯/丙烯酸乙酯/丙烯腈＝30％mol/30％mol/40％mol，分子量：850,000)的热塑性树脂；16重量份液体酚类化合物(购自Meiwa Plastic Industries Co.，Ltd.，MEH-8000H)和8重量份固体酚醛树脂(可自Sumitomo Bakelite Co.，Ltd.，PR-HF-3)的固化剂；具有助焊活性5重量份癸二酸(购自Tokyo Chemical Industry Co.，Ltd)；固化促进剂0.15重量份咪唑化合物(购自Shikoku Chemicals Corporation，2PHZ-PW)的具有助焊活性的固化剂；0.5重量份γ-环氧丙氧基丙基三甲氧基硅烷(购自Shin-Etsu Chemical Co.，Ltd.，KBM403E)的偶联剂；和60重量份焊料粉(可购自Mitsui Mining & Smelting Co.，Ltd.，Sn42/Bi58)的导电组分均匀分散在50重量份甲苯和80重量份甲乙酮的溶剂中。此外，将所得树脂清漆涂施到经过脱模加工的聚对苯二甲酸乙二酯上以获得厚20μm的干燥薄膜，然后干燥。通过在内部温度60℃且空气速度15m/min的干燥机中暴露10分钟，对经过涂施的表面进行干燥。将干燥产品切割成2.0mm宽，以获得粘合膜。
[0331]
3.半导体器件的制造
在第一树脂基板、树脂隔板和第二树脂基板的边角上分别形成能够被销插入的通孔。然后将销插入这些通孔以实现校准(销层压法)，然后将上述胶带夹在第一树脂基板与树脂隔板之间和树脂隔板与第二树脂基板之间，此外，在第二树脂基板的上表面上安置200μm厚的有机硅橡胶以均匀施加压力，然后在220℃和2MPa下进行压粘以实现其粘合。此外，该胶带沿第一树脂基板和第二树脂基板的周边粘贴。这提供了在第一树脂基板和第二树脂基板之间带有树脂隔板的半导体器件。
[0332]
(实施例10)
使用与实施例1中类似的程序制造半导体器件，不同的是热压粘合的条件如下。热压粘合在220℃和0.5MPa下进行100秒。
[0333]
(实施例11)
使用与实施例1中类似的程序，不同的是使用下列描述中所示的各向异性导电膜作为粘合膜。将100重量份双酚A苯氧树脂(购自Inchem Co.，Ltd.，PKHC，重均分子量Mw＝50,000，20wt％乙酸乙酯溶液)；50重量份聚乙烯基丁缩醛树脂(购自Sekisui Chemical Co.，Ltd.，BX，聚合度：1,700，丁缩醛比率65mol％，20wt％乙酸乙酯溶液)；20重量份双酚A环氧树脂(购自Japan Epoxy Resin Co.，Ltd.，EPICOTE 828，每环氧当量重量180g/eq)；30重量份双酚F环氧树脂(购自Japan Epoxy Resin Co.，Ltd.，EPICOTE 806，每环氧当量重量175g/eq)；20重量份微囊化2-甲基咪唑环氧化合物(中值粒径3μm，胶囊膜基质厚度0.2μm)；和3重量份Ni/Au镀敷的丙烯酸粒子(购自Sekisui Chemical Co.，Ltd.，Micropearl AUL-705，中值粒径5μm)混合并均匀分散。然后将微囊化2-甲基咪唑环氧化合物和使用配混比混合的掺合用环氧树脂组分的100重量份混合物转移到200ml容器中，并进行该混合物的预加热。预加热条件描述在表中。将其涂施到经过脱模加工的聚对苯二甲酸乙二酯上以获得15μm厚的干燥薄膜，然后干燥。将干燥产品切割成1.5mm宽，以获得各向异性导电粘合剂薄膜。
[0334]
(实施例12)
使用与实施例1中类似的程序，不同的是使用下列方法堆叠第一树脂基板、树脂隔板和第二树脂基板而非使用销层压法。通过用照相机图像识别，对第一树脂基板、树脂隔板和第二树脂基板进行校准。
[0335]
(对比例3)
使用与实施例1中类似的程序，不同的是通过如下所述的突起电极代替树脂隔板实现上述第一树脂基板和第二树脂基板的连接。突起电极的材料为Sn/Ag3.0/Cu0.5。突起电极沿第一树脂基板的外周排列在第一树脂基板上并与第二树脂基板接合。由于在对比例3中使用突起电极，不使用胶带。
[0336]
对各实施例和对比例中获得的半导体器件进行下列评测。分项显示评测内容。所得结果显示在表9中。
[0337]
1.接点可靠性
对于所得半导体器件，进行在-55℃下1小时和在125℃下1小时的1000个周期的热周期试验。在热周期试验之前和之后经由四探针法对10个位点测量位于第一基板背面上的相邻端子之间的电阻。周期试验后电阻高于周期试验前的电阻5倍的位点被视为导电故障。
[0338]
2.芯片开裂的评测
通过用超音波断层扫描摄影装置(SAT)观察，检查所得半导体器件的第一半导体元件的芯片开裂的存在情况，并将无芯片开裂的结果标作“○”，芯片开裂的结果标作“×”。
[0339]
3.生产率
比较生产率，此时假设的基准是，实施例9中半导体器件的制造是(100)。
[0340]
[表9]
 
实施例9 实施例10 实施例11 实施例12 对比例3
接点可靠性 0/10 0/10 0/10 0/10 10/10
芯片开裂 ○ ○ ○ ○ ×
生产率 100 100 100 80 100
[0341]
从表9中可以看出，实施例9至12的半导体器件表现出改进的连接可靠性。此外，在实施例9至12的半导体器件中没有观察到芯片开裂。此外，实施例9至12中的各半导体器件，实现了改进的生产率。

Claims (53)

1.半导体器件，其包含：
第一树脂基板，其上装有第一半导体芯片；
第二树脂基板，其上装有第二半导体芯片；和
树脂隔板，其与所述第一树脂基板的正面和所述第二树脂基板的背面接合，使所述第一树脂基板的正面与所述第二树脂基板的背面电连接，
其中所述树脂隔板安置在所述第一树脂基板的所述表面上的所述第一半导体芯片的周围，且
其中所述第一半导体芯片安置在所述第一树脂基板的所述表面上，位于所述第一树脂基板、所述第二树脂基板和所述树脂隔板之间的空间。
2.如权利要求1所述的半导体器件，其中在所述树脂隔板中提供贯穿所述树脂隔板的贯通电极，在所述第一树脂基板的所述表面上提供与所述贯通电极连接的第一电极，并在所述第二树脂基板的所述背面上提供与所述贯通电极连接的第二电极。
3.如权利要求1或2中所述的半导体器件，其中分别在所述第一树脂基板与所述树脂隔板之间和在所述树脂隔板与所述第二树脂基板之间提供胶带，且所述第一树脂基板和所述第二树脂基板经由所述胶带与所述树脂隔板电连接。
4.如权利要求1至3中任一项所述的半导体器件，其中所述第一树脂基板的平面形状基本为矩形，并沿所述第一树脂基板的所述矩形的边提供所述树脂隔板。
5.如权利要求1至3中任一项所述的半导体器件，其中所述第一树脂基板的平面形状基本为矩形，并在所述第一树脂基板的所述矩形的角提供所述树脂隔板。
6.如权利要求1至3中任一项所述的半导体器件，其中所述树脂隔板的平面形状是环状。
7.如权利要求1至6中任一项所述的半导体器件，其进一步包含：
第一接合线，其能够将所述第一半导体芯片与所述第一树脂基板电连接；
第二接合线，其能够将所述第二半导体芯片与所述第二树脂基板电连接；和
突起电极，其能够提供外部连接，并位于所述第一树脂基板的背面上。
8.如权利要求1至7中任一项所述的半导体器件，其中所述树脂隔板由与所述第一树脂基板和所述第二树脂基板的材料类似的材料构成。
9.半导体器件，其包含
第一树脂基板，其上装有第一半导体芯片；
第二树脂基板，其上装有第二半导体芯片；和
树脂隔板，其与所述第一树脂基板的正面和所述第二树脂基板的背面接触，使第一树脂基板的所述正面与所述第二树脂基板电连接，
其中所述树脂隔板安置在所述第一树脂基板表面上的所述第一半导体芯片周围，
其中所述第一半导体芯片安置在所述第一树脂基板表面上，位于所述第一树脂基板、所述第二树脂基板和所述树脂隔板之间的空间，
其中所述第一树脂基板包括堆积层，所述堆积层由交替堆叠的含有树脂的绝缘层和导体互连层形成，各所述导体互连层经由在所述绝缘层的通孔中形成的导体层电互连，
其中所述第二树脂基板包括堆积层，所述堆积层由交替堆叠的含有树脂的绝缘层和导体互连层形成，各所述导体互连层经由在所述绝缘层的通孔中形成的导体层电互连，且
其中，第一树脂基板和第二树脂基板中至少之一的堆积层的绝缘层中，至少一个绝缘层，其在25℃至其玻璃化转变点的温度范围内，沿基板面内方向的平均热膨胀系数等于或低于30ppm/℃，且25℃至其玻璃化转变点的温度范围内，沿基板厚度方向的平均热膨胀系数等于或低于30ppm/℃。
10.如权利要求9所述的半导体器件，其中所述堆积层的绝缘层中的至少一层含有氰酸酯树脂。
11.如权利要求10所述的半导体器件，其中所述氰酸酯树脂是线性酚醛型氰酸酯树脂。
12.如权利要求9至11中任一项所述的半导体器件，其中所述第一树脂基板和所述第二树脂基板中至少之一包括芯层，其中在绝缘层内部形成带有导体层的通孔，且通孔中的所述导体层与所述堆积层的导体互连层连接，且
其中25℃至其玻璃化转变点的温度范围内，所述芯层的所述绝缘层沿基板面内方向的平均热膨胀系数等于或低于12ppm/℃，且25℃至其玻璃化转变点的温度范围内，所述芯层的所述绝缘层沿基板厚度方向的平均热膨胀系数等于或低于20ppm/℃。
13.如权利要求12所述的半导体器件，其中所述芯层的所述绝缘层的树脂含有氰酸酯树脂。
14.如权利要求12所述的半导体器件，其中所述氰酸酯树脂是线性酚醛型氰酸酯树脂.
15.如权利要求12至14中任一项所述的半导体器件，其中在所述芯层上下两侧安置一对所述堆积层，且位于所述芯层两侧的基本对称位置的所述堆积层的绝缘层的热膨胀系数相等。
16.如权利要求9至15中任一项所述的半导体器件，其中所述树脂隔板包括具有绝缘层的芯层，其中在通孔内提供导体层，在芯层的绝缘层中，25℃至其玻璃化转变点的温度范围内，沿面内方向的平均热膨胀系数等于或低于12ppm/℃，且25℃至其玻璃化转变点的温度范围内，沿厚度方向的平均热膨胀系数等于或低于20ppm/℃。
17.如权利要求16所述的半导体器件，
其中所述树脂隔板包括堆积层，所述堆积层形成于所述芯层上，并由交替堆叠的含有树脂的绝缘层和导体互连层构成，各所述导体互连层经由形成于所述绝缘层的通孔中的导体层电互连，且
其中，所述树脂隔板的所述堆积层中的绝缘层中，至少一个绝缘层，其在25℃至其玻璃化转变点的温度范围内，沿基板面内方向的平均热膨胀系数等于或低于30ppm/℃，且25℃至其玻璃化转变点的温度范围内，沿基板厚度方向的平均热膨胀系数等于或低于30ppm/℃。
18.如权利要求17所述的半导体器件，其中所述树脂隔板的所述芯层中的绝缘层树脂和所述树脂隔板的所述堆积层中的绝缘层树脂分别包括氰酸酯树脂。
19.如权利要求9至18中任一项所述的半导体器件，其中所述第一树脂基板具有基本矩形的平面形状，并沿所述第一树脂基板的所述矩形的各条边提供所述树脂隔板。
20.如权利要求9至19中任一项所述的半导体器件，其中
所述第一树脂基板经由凸块与第一半导体芯片连接，且所述第二树脂基板经由凸块与第二半导体芯片连接，且
其中，各凸块边缘填充底部填充胶，所述底部填充胶由树脂材料构成，所述树脂材料在大气中125℃下的弹性模量为150MPa或更高和800MPa或更低。
21.如权利要求16所述的半导体器件，
其中所述第一树脂基板和所述第二树脂基板的所述堆积层中的绝缘层，其在25℃至其玻璃化转变点的温度范围内，沿基板面内方向的平均热膨胀系数为等于或低于30ppm/℃，且在25℃至其玻璃化转变点的温度范围内，沿基板厚度方向的平均热膨胀系数为等于或低于30ppm/℃，且
其中所述第一树脂基板和第二树脂基板的所述堆积层中的绝缘层和所述树脂隔板的芯层中的绝缘层分别含有氰酸酯树脂。
22.半导体器件，其包含：
第一树脂基板，其上装有第一半导体芯片；
第二树脂基板，其上装有第二半导体芯片；和
树脂隔板，其位于所述第一树脂基板的正面和所述第二树脂基板的背面之间，使所述第一树脂基板的所述正面与所述第二树脂基板的所述背面电连接，
其中所述树脂隔板安置在所述第一树脂基板的所述表面上的所述第一半导体芯片周围，所述第一半导体芯片安置在所述第一树脂基板的所述表面上，位于所述第一树脂基板、所述第二树脂基板和所述树脂隔板之间的空间，
其中在所述第一树脂基板和所述树脂隔板之间提供第一粘合元件，所述第一粘合元件包括能够将所述第一树脂基板粘合到所述树脂隔板上的粘合第一树脂层和位于第一树脂层中的第一电导体，
其中在所述树脂隔板和所述第二树脂基板之间提供第二粘合元件，所述第二粘合元件包括能够将所述树脂隔板粘合到所述第二树脂基板上的粘合第二树脂层和位于第二树脂层中的第二电导体，
其中所述第一树脂基板通过所述第一粘合元件的所述第一电导体与所述树脂隔板电连接，且
其中所述第二树脂基板通过所述第二粘合元件的所述第二电导体与树脂隔板电连接。
23.如权利要求22所述的半导体器件，其中所述第一树脂基板的正面具有导体互连层，所述第二树脂基板的背面具有导体互连层，所述树脂隔板分别在其正面和背面具有导体互连层，
其中所述第一树脂基板的导体互连层通过所述第一电导体与所述树脂隔板的导体互连层电连接，
其中所述第二树脂基板的导体互连层通过所述第二电导体与所述树脂隔板的导体互连层电连接，且
其中所述第一电导体和所述第二电导体由焊料构成。
24.如权利要求23所述的半导体器件，其中所述第一粘合元件的第一树脂层和所述第二粘合元件的第二树脂层含有环氧树脂和丙烯酸酯橡胶。
25.如权利要求23或24所述的半导体器件，其中所述焊料是含有选自由锡(Sn)、银(Ag)、铋(Bi)、铟(In)、锌(Zn)和铜(Cu)组成的组中的至少两种元素的合金。
26.如权利要求23至25中任一项所述的半导体器件，其中所述第一粘合元件是含有第一树脂层、具有助焊活性的固化剂和焊料的粘合剂固化产物，且
其中所述第二粘合元件是含有第二树脂层、具有助焊活性的固化剂和焊料的粘合剂固化产物。
27.如权利要求26所述的半导体器件，其中所述具有助焊活性的固化剂是含有羧基和能够与环氧基反应的官能团的化合物。
28.如权利要求22所述的半导体器件，其中所述第一粘合元件的第一电导体和所述第二粘合元件的第二电导体分别是导电粒子，
其中所述第一树脂基板通过所述第一粘合元件的所述导电粒子与所述树脂隔板电连接，且
其中所述第二树脂基板通过所述第二粘合元件的所述导电粒子与树脂隔板电连接。
29.如权利要求28所述的半导体器件，
其中所述第一树脂基板的正面具有导体互连层，且在所述导体互连层上提供绝缘层使暴露出至少一部分所述导体互连层，
其中所述第二树脂基板的背面具有导体互连层，且在所述导体互连层上提供绝缘层使暴露出至少一部分所述导体互连层，
其中所述树脂隔板的正面和背面分别具有导体互连层，
其中位于所述树脂隔板和所述第一树脂基板之间的所述第一粘合元件的所述导电粒子在从绝缘层中暴露出的所述第一树脂基板的导体互连层和树脂隔板的导体互连层之间提供连接，且
其中位于所述树脂隔板和所述第二树脂基板之间的所述第二粘合元件的所述导电粒子在从绝缘层中暴露出来的所述第二树脂基板的导体互连层和树脂隔板的导体互连层之间提供连接。
30.如权利要求29所述的半导体器件，
其中在位于所述树脂隔板和所述第一树脂基板之间的所述第一粘合元件的所述导电粒子中，位于所述树脂隔板和在所述第一树脂基板上提供的绝缘层之间的导电粒子嵌入所述绝缘层中，且
其中在位于所述树脂隔板和所述第二树脂基板之间的所述第二粘合元件的所述导电粒子中，位于所述树脂隔板和在所述第二树脂基板上提供的绝缘层之间的导电粒子嵌入所述绝缘层中。
31.如权利要求29或30所述的半导体器件，其中所述导电粒子由被金属薄膜涂布的树脂芯材构成。
32.如权利要求22至31中任一项所述的半导体器件，其中所述树脂隔板由基板材料构成，所述基板材料与所述第一树脂基板和所述第二树脂基板中至少之一的基板材料类似。
33.半导体器件，其包含：
第一树脂基板，其上装有第一半导体芯片；
第二树脂基板，其上装有第二半导体芯片；和
树脂隔板，其位于所述第一树脂基板的正面和所述第二树脂基板的背面之间，使所述第一树脂基板的正面与所述第二树脂基板的背面电连接，
其中所述树脂隔板安置在所述第一树脂基板的所述表面上的所述第一半导体芯片周围，且所述第一半导体芯片安置在所述第一树脂基板的所述表面上，位于所述第一树脂基板、所述第二树脂基板和所述树脂隔板之间的空间，
其中在所述第一树脂基板和所述树脂隔板之间提供第一金属凸块，所述第一金属凸块能够将所述第一树脂基板与所述树脂隔板连接，且
其中在所述树脂隔板和所述第二树脂基板之间提供第二金属凸块，所述第二金属凸块能够将所述第二树脂基板与所述树脂隔板连接。
34.如权利要求33所述的半导体器件，其中所述树脂隔板的高度大于所述第一半导体芯片的高度。
35.如权利要求33或34所述的半导体器件，其中所述第一凸块分别设置在所述第一树脂基板和所述树脂隔板中，所述第二凸块分别设置在所述第二树脂基板和所述树脂隔板中。
36.制造半导体器件的方法，所述器件如下形成：在其上装有第一半导体元件的第一树脂基板上沉积第二树脂基板，所述第二树脂基板沉积在所述第一树脂基板的安装了第一半导体元件的一面上，且所述第二树脂基板上装有第二半导体元件，
其中在所述第一树脂基板和所述第二树脂基板之间安置树脂隔板，所述树脂隔板具有沿厚度方向贯穿其内部的导体，然后进行其热压粘合以经由所述导体在所述第一树脂基板和所述第二树脂基板之间提供电连接。
37.如权利要求36所述的制造半导体器件的方法，其中在所述第一半导体元件周围安置所述树脂隔板。
38.如权利要求36或37所述的制造半导体器件的方法，其中使用树脂基板充当所述树脂隔板。
39.如权利要求38所述的制造半导体器件的方法，其中所述树脂基板包括空间，所述空间能够收纳第一半导体元件。
40.如权利要求36至39中任一项所述的制造半导体器件的方法，其中所述第一树脂基板通过具有导电性的粘合膜与所述树脂隔板连接。
41.如权利要求36至40中任一项所述的制造半导体器件的方法，其中所述第二树脂基板通过具有导电性的粘合膜与所述树脂隔板连接。
42.如权利要求41所述的制造半导体器件的方法，其中所述粘合膜含有树脂组分和导电组分。
43.如权利要求42所述的制造半导体器件的方法，其中所述导电组分含有焊料粉。
44.如权利要求43所述的制造半导体器件的方法，其中所述粘合膜能够通过加热焊料粉使焊料粉聚集形成导体部分。
45.如权利要求44所述的制造半导体器件的方法，其中经由所述热压粘合通过加热使焊料粉聚集。
46.如权利要求36至45中任一项所述的制造半导体器件的方法，其中通过在0.01至10MPa和150至250℃下加热和加压10至600秒来进行所述热压粘合。
47.如权利要求36至46中任一项所述的制造半导体器件的方法，其中经由销层压法进行所述热压粘合。
48.制造半导体器件的方法，该器件如下形成：在装有第一半导体芯片的第一树脂基板上沉积第二树脂基板，所述第二树脂基板沉积在所述第一树脂基板的安装了所述第一半导体芯片的一面上，且所述第二树脂基板上装有第二半导体芯片，
其中在所述第一树脂基板和所述第二树脂基板之间安置所述树脂隔板，所述树脂隔板具有沿厚度方向贯穿其内部的导体，且
其中所述方法包括：
在所述第一树脂基板和所述树脂隔板之间安置第一金属凸块和在所述第二树脂基板和所述树脂隔板之间安置第二金属凸块；并
热压粘合所述第一树脂基板、所述树脂隔板和所述第二树脂基板。
49.如权利要求48所述的制造半导体器件的方法，其中分别在所述第一树脂基板和所述树脂隔板上提供第一凸块，并分别在所述第二树脂基板和所述树脂隔板上提供第二凸块。
50.如权利要求48或49所述的制造半导体器件的方法，
其中在所述第一树脂基板和所述树脂隔板之间安置所述第一金属凸块和在所述第二树脂基板和所述树脂隔板之间安置所述第二金属凸块时，在所述第一树脂基板和所述树脂隔板之间和在所述第二树脂基板和所述树脂隔板之间设置具有粘性树脂层的胶带，且
其中在热压粘合所述第一树脂基板、所述树脂隔板和所述第二树脂基板时，所述第一凸块贯穿位于所述第一树脂基板和所述树脂隔板之间的所述胶带，且所述第二凸块贯穿位于所述第二树脂基板和所述树脂隔板之间的所述胶带。
51.如权利要求50所述的制造半导体器件的方法，其中各所述胶带包括具有助焊活性并具有羧基和/或酚羟基的化合物、热固性树脂和热塑性树脂。
52.如权利要求51所述的制造半导体器件的方法，其中所述热塑性树脂是苯氧树脂。
53.如权利要求50至52中任一项所述的制造半导体器件的方法，其中在将所述胶带粘贴在经过氧化加工的铜片的表面上且在大气中230℃下进行还原加工1分钟时，如下式(1)所示的铜片的氧化铜还原率等于或高于65％：
氧化铜还原率(％)＝[1-(还原加工后氧(O)的原子浓度)/(氧化加工后氧(O)的原子浓度)]×100  (式1)。
CN2007800150100A 2006-04-27 2007-04-24 半导体器件和制造半导体器件的方法 Expired - Fee Related CN101432876B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2006123461 2006-04-27
JP123461/2006 2006-04-27
JP166162/2006 2006-06-15
JP2006166162 2006-06-15
JP192658/2006 2006-07-13
JP2006192658 2006-07-13
JP195178/2006 2006-07-18
JP2006195178 2006-07-18
PCT/JP2007/000443 WO2007129458A1 (ja) 2006-04-27 2007-04-24 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101432876A true CN101432876A (zh) 2009-05-13
CN101432876B CN101432876B (zh) 2011-08-17

Family

ID=38667571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800150100A Expired - Fee Related CN101432876B (zh) 2006-04-27 2007-04-24 半导体器件和制造半导体器件的方法

Country Status (7)

Country Link
US (1) US7829992B2 (zh)
EP (1) EP2012358A1 (zh)
JP (3) JP5228908B2 (zh)
KR (1) KR101037229B1 (zh)
CN (1) CN101432876B (zh)
TW (1) TW200810063A (zh)
WO (1) WO2007129458A1 (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102190975A (zh) * 2010-03-01 2011-09-21 日东电工株式会社 芯片接合薄膜、切割/芯片接合薄膜及半导体装置
CN102254835A (zh) * 2010-05-17 2011-11-23 新科金朋有限公司 半导体器件及其制造方法
CN102376678A (zh) * 2010-08-23 2012-03-14 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
CN102779794A (zh) * 2011-05-11 2012-11-14 台湾积体电路制造股份有限公司 用于控制封装翘曲的方法和结构
CN103219324A (zh) * 2012-01-18 2013-07-24 刘胜 堆叠式半导体芯片封装结构及工艺
CN103250240A (zh) * 2011-05-31 2013-08-14 京瓷株式会社 元件收纳用封装、半导体装置用部件以及半导体装置
CN103346131A (zh) * 2013-06-25 2013-10-09 华进半导体封装先导技术研发中心有限公司 一种细间距pop式封装结构和封装方法
CN103681359A (zh) * 2012-09-19 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
CN107394004A (zh) * 2017-06-28 2017-11-24 中国电子科技集团公司第十研究所 一种多光谱双芯片红外探测器的底部填充方法
CN107403784A (zh) * 2016-05-19 2017-11-28 胡川 线路板制作方法及结构
CN107424963A (zh) * 2016-05-20 2017-12-01 英飞凌科技股份有限公司 芯片封装和用于形成芯片封装的方法
CN107534041A (zh) * 2015-04-24 2018-01-02 高通股份有限公司 包括集成电路器件封装之间的焊料连接的层叠封装（PoP）器件
CN108475672A (zh) * 2016-01-31 2018-08-31 新电元工业株式会社 半导体模块
CN108793058A (zh) * 2017-05-03 2018-11-13 北京万应科技有限公司 一种mems传感器系统封装结构及制造方法
CN114823550A (zh) * 2022-06-27 2022-07-29 北京升宇科技有限公司 一种适于批量生产的芯片封装结构及封装方法
CN114823552A (zh) * 2022-06-27 2022-07-29 北京升宇科技有限公司 一种适于批量生产的高可靠芯片封装结构及封装方法

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10260149A1 (de) * 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
TW200807647A (en) * 2006-07-17 2008-02-01 Delta Electronics Inc Integrated circuit module
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
TWI473245B (zh) * 2006-10-31 2015-02-11 Sumitomo Bakelite Co 半導體電子零件及使用該半導體電子零件之半導體裝置
US8373266B2 (en) * 2007-03-29 2013-02-12 Continental Automotive Systems, Inc. Heat sink mounted on a vehicle-transmission case
KR20090028230A (ko) * 2007-09-14 2009-03-18 삼성전자주식회사 반도체 패키지 및 그 제조방법, 그리고 반도체 패키지를이용한 전자 장치
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
US8823160B2 (en) * 2008-08-22 2014-09-02 Stats Chippac Ltd. Integrated circuit package system having cavity
JP5645047B2 (ja) * 2008-09-29 2014-12-24 日立化成株式会社 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
JP2010103520A (ja) * 2008-09-29 2010-05-06 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板とその製造方法
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
JP2010212421A (ja) * 2009-03-10 2010-09-24 Panasonic Corp 半導体装置
SE537499C2 (sv) * 2009-04-30 2015-05-26 Silex Microsystems Ab Bondningsmaterialstruktur och process med bondningsmaterialstruktur
CN101814444B (zh) * 2009-04-30 2012-01-25 中国空空导弹研究院 叠层器件的低应力底部填充方法
JP5177763B2 (ja) * 2009-06-04 2013-04-10 日東電工株式会社 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP5443849B2 (ja) * 2009-06-26 2014-03-19 新光電気工業株式会社 半導体装置及びその製造方法
US8125066B1 (en) * 2009-07-13 2012-02-28 Altera Corporation Package on package configurations with embedded solder balls and interposal layer
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
WO2011046770A1 (en) * 2009-10-14 2011-04-21 Lockheed Martin Corporation Serviceable conformal em shield
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
US8304878B2 (en) * 2010-05-17 2012-11-06 Advanced Semiconductor Engineering, Inc. Embedded component substrate, semiconductor package structure using the same and fabrication methods thereof
KR101652831B1 (ko) * 2010-06-11 2016-08-31 삼성전자주식회사 열적 특성을 개선하는 패키지 온 패키지
US8304880B2 (en) * 2010-09-14 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8947889B2 (en) 2010-10-14 2015-02-03 Lockheed Martin Corporation Conformal electromagnetic (EM) detector
TWI538071B (zh) * 2010-11-16 2016-06-11 星科金朋有限公司 具連接結構之積體電路封裝系統及其製造方法
DE102011000866A1 (de) * 2011-02-22 2012-08-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
US9865310B2 (en) * 2011-02-24 2018-01-09 Interconnect Systems, Inc. High density memory modules
JP5741105B2 (ja) 2011-03-22 2015-07-01 セイコーエプソン株式会社 電気光学装置
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
US8710668B2 (en) * 2011-06-17 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with laser hole and method of manufacture thereof
US9728481B2 (en) * 2011-09-07 2017-08-08 Nvidia Corporation System with a high power chip and a low power chip having low interconnect parasitics
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
CN102738094B (zh) * 2012-05-25 2015-04-29 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP5998033B2 (ja) * 2012-12-07 2016-09-28 株式会社ジェイデバイス 半導体装置及びその製造方法
JP5853944B2 (ja) * 2012-12-25 2016-02-09 住友ベークライト株式会社 半導体装置の製造方法
JP5942273B2 (ja) * 2013-01-29 2016-06-29 パナソニックＩｐマネジメント株式会社 無線モジュール及び無線モジュールの製造方法
WO2014129976A1 (en) * 2013-02-21 2014-08-28 Advanpack Solutions Pte Ltd Semiconductor structure and method of fabricating the same
KR101549735B1 (ko) * 2013-03-26 2015-09-02 제일모직주식회사 유기발광소자 충전제용 열경화형 조성물 및 이를 포함하는 유기발광소자 디스플레이 장치
JP6018967B2 (ja) 2013-04-26 2016-11-02 日東電工株式会社 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法
US9659815B2 (en) * 2014-01-23 2017-05-23 Nvidia Corporation System, method, and computer program product for a cavity package-on-package structure
US20150221578A1 (en) * 2014-02-05 2015-08-06 Infineon Technologies Ag Semiconductor package and method for producing a semiconductor
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US9806063B2 (en) 2015-04-29 2017-10-31 Qualcomm Incorporated Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
CN107534027B (zh) * 2015-06-15 2021-08-17 索尼公司 半导体装置、电子设备和制造方法
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
KR20170043427A (ko) * 2015-10-13 2017-04-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR101753066B1 (ko) * 2015-12-14 2017-07-03 정관식 도전성 입자를 포함하는 필름 및 이를 이용한 플립칩 패키지 제조방법
JP2017113077A (ja) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡装置
US9773764B2 (en) * 2015-12-22 2017-09-26 Intel Corporation Solid state device miniaturization
US10818621B2 (en) * 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10373884B2 (en) 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
US10672678B2 (en) * 2016-05-20 2020-06-02 Infineon Technologies Ag Method for forming a chip package with compounds to improve the durability and performance of metal contact structures in the chip package
US9991219B2 (en) 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
KR102005349B1 (ko) * 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
KR101952862B1 (ko) 2016-08-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
KR101994748B1 (ko) 2016-09-12 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
KR102041661B1 (ko) * 2016-12-06 2019-11-07 삼성전기주식회사 팬-아웃 반도체 패키지
KR102055593B1 (ko) * 2017-02-03 2019-12-13 삼성전자주식회사 팬-아웃 반도체 패키지
US10475770B2 (en) * 2017-02-28 2019-11-12 Amkor Technology, Inc. Semiconductor device having stacked dies and stacked pillars and method of manufacturing thereof
JP6680712B2 (ja) 2017-03-10 2020-04-15 キオクシア株式会社 半導体装置
TWI653919B (zh) * 2017-08-10 2019-03-11 晶巧股份有限公司 高散熱等線距堆疊晶片封裝結構和方法
KR101963293B1 (ko) * 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
WO2019111873A1 (ja) 2017-12-05 2019-06-13 株式会社村田製作所 モジュール
JP2019114758A (ja) * 2017-12-26 2019-07-11 東芝メモリ株式会社 半導体メモリ
US11075151B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
US11139282B2 (en) * 2018-07-26 2021-10-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for manufacturing the same
US11437322B2 (en) 2018-09-07 2022-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10790162B2 (en) * 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11139247B2 (en) * 2019-03-14 2021-10-05 Advanced Semiconductor Engineering, Inc. Interconnection structure, semiconductor package and method of manufacturing the same
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11380620B2 (en) * 2019-06-14 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including cavity-mounted device
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11383429B2 (en) * 2019-07-15 2022-07-12 Whitworth University 3D printed optofluidic device and methods of fabrication
US11094602B2 (en) 2019-08-09 2021-08-17 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11715928B2 (en) * 2019-08-29 2023-08-01 Intel Corporation Decoupling layer to reduce underfill stress in semiconductor devices
CN110590186B (zh) * 2019-09-25 2021-11-02 暨南大学 一种胺基化玻璃纤维及其制备方法与应用
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
KR20210081891A (ko) * 2019-12-24 2021-07-02 삼성전자주식회사 반도체 패키지
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
KR20210126228A (ko) * 2020-04-10 2021-10-20 삼성전자주식회사 반도체 패키지
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
JP2023534090A (ja) * 2020-05-19 2023-08-08 インテル・コーポレーション 集積回路用有機スペーサ
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11778748B2 (en) * 2021-02-19 2023-10-03 Western Digital Technologies, Inc. Connector for printed circuit board (PCB) memory drive
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
US20230420351A1 (en) * 2022-06-28 2023-12-28 Applied Materials, Inc. Substrate frame design for three-dimensional stacked electronic assemblies

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114162B2 (ja) * 1991-07-14 2000-12-04 ソニーケミカル株式会社 電気的接続方法
KR970000214B1 (ko) 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
KR970007848B1 (ko) 1994-03-03 1997-05-17 삼성전자 주식회사 적층형 반도체 패키지 및 그 제조방법
JPH09199526A (ja) * 1996-01-18 1997-07-31 Hitachi Ltd 半導体装置
EP1793421A3 (en) * 1996-10-08 2007-08-01 Hitachi Chemical Co., Ltd. Semiconductor device, substrate for mounting a semiconductor chip, process for their production, adhesive, and double-sided adhesive film
JP2870528B1 (ja) * 1997-10-01 1999-03-17 日本電気株式会社 ３次元メモリモジュール
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000294725A (ja) * 1999-04-08 2000-10-20 Sony Corp 半導体装置
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
US7244675B2 (en) * 2000-03-23 2007-07-17 Sony Corporation Electrical connection materials and electrical connection method
JP4132703B2 (ja) * 2001-03-26 2008-08-13 住友ベークライト株式会社 銅張積層板用プリプレグ及びそれを用いた銅張積層板
JP2002299834A (ja) * 2001-03-29 2002-10-11 Sumitomo Bakelite Co Ltd 多層プリント配線板用銅箔付き絶縁シートおよびそれを用いたプリント配線板
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
JP2003105054A (ja) 2001-09-28 2003-04-09 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物及び半導体装置
JP4022405B2 (ja) * 2002-01-23 2007-12-19 イビデン株式会社 半導体チップ実装用回路基板
WO2003067656A1 (fr) * 2002-02-06 2003-08-14 Ibiden Co., Ltd. Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP2003231876A (ja) * 2002-02-12 2003-08-19 Sumitomo Bakelite Co Ltd 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
EP1601017A4 (en) * 2003-02-26 2009-04-29 Ibiden Co Ltd MULTILAYER PRINTED PCB
JP4475875B2 (ja) * 2003-02-26 2010-06-09 イビデン株式会社 プリント配線板
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
JP2004277671A (ja) * 2003-03-19 2004-10-07 Sumitomo Bakelite Co Ltd プリプレグおよびそれを用いたプリント配線板
JP4047754B2 (ja) * 2003-03-27 2008-02-13 住友ベークライト株式会社 硬化性フラックス機能付接着剤および硬化性フラックス機能付接着剤シート
JP4046088B2 (ja) * 2004-02-02 2008-02-13 松下電器産業株式会社 立体的電子回路装置およびその中継基板と中継枠
JP4501475B2 (ja) * 2004-03-17 2010-07-14 住友ベークライト株式会社 絶縁層付き金属箔及び多層プリント配線板
US7242081B1 (en) * 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102190975A (zh) * 2010-03-01 2011-09-21 日东电工株式会社 芯片接合薄膜、切割/芯片接合薄膜及半导体装置
US9105647B2 (en) 2010-05-17 2015-08-11 Stats Chippac, Ltd. Method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material
CN102254835A (zh) * 2010-05-17 2011-11-23 新科金朋有限公司 半导体器件及其制造方法
CN102376678A (zh) * 2010-08-23 2012-03-14 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN102376678B (zh) * 2010-08-23 2013-06-19 矽品精密工业股份有限公司 芯片尺寸封装件的制法
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
CN102779794A (zh) * 2011-05-11 2012-11-14 台湾积体电路制造股份有限公司 用于控制封装翘曲的方法和结构
CN102779794B (zh) * 2011-05-11 2015-09-16 台湾积体电路制造股份有限公司 用于控制封装翘曲的方法和结构
CN103250240A (zh) * 2011-05-31 2013-08-14 京瓷株式会社 元件收纳用封装、半导体装置用部件以及半导体装置
CN103250240B (zh) * 2011-05-31 2016-01-06 京瓷株式会社 元件收纳用封装、半导体装置用部件以及半导体装置
CN103219324A (zh) * 2012-01-18 2013-07-24 刘胜 堆叠式半导体芯片封装结构及工艺
CN103681359A (zh) * 2012-09-19 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
CN103346131A (zh) * 2013-06-25 2013-10-09 华进半导体封装先导技术研发中心有限公司 一种细间距pop式封装结构和封装方法
CN107534041A (zh) * 2015-04-24 2018-01-02 高通股份有限公司 包括集成电路器件封装之间的焊料连接的层叠封装（PoP）器件
CN108475672A (zh) * 2016-01-31 2018-08-31 新电元工业株式会社 半导体模块
CN107403784A (zh) * 2016-05-19 2017-11-28 胡川 线路板制作方法及结构
CN107403784B (zh) * 2016-05-19 2020-04-24 胡川 线路板制作方法及结构
CN107424963A (zh) * 2016-05-20 2017-12-01 英飞凌科技股份有限公司 芯片封装和用于形成芯片封装的方法
CN107424963B (zh) * 2016-05-20 2020-05-05 英飞凌科技股份有限公司 芯片封装和用于形成芯片封装的方法
CN108793058A (zh) * 2017-05-03 2018-11-13 北京万应科技有限公司 一种mems传感器系统封装结构及制造方法
CN107394004A (zh) * 2017-06-28 2017-11-24 中国电子科技集团公司第十研究所 一种多光谱双芯片红外探测器的底部填充方法
CN107394004B (zh) * 2017-06-28 2018-11-20 中国电子科技集团公司第十一研究所 一种多光谱双芯片红外探测器的底部填充方法
CN114823550A (zh) * 2022-06-27 2022-07-29 北京升宇科技有限公司 一种适于批量生产的芯片封装结构及封装方法
CN114823552A (zh) * 2022-06-27 2022-07-29 北京升宇科技有限公司 一种适于批量生产的高可靠芯片封装结构及封装方法
CN114823552B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种适于批量生产的高可靠芯片封装结构及封装方法

Also Published As

Publication number Publication date
KR20090028687A (ko) 2009-03-19
CN101432876B (zh) 2011-08-17
JP5228908B2 (ja) 2013-07-03
TW200810063A (en) 2008-02-16
KR101037229B1 (ko) 2011-05-25
JPWO2007129458A1 (ja) 2009-09-17
US20090243065A1 (en) 2009-10-01
JP2010199612A (ja) 2010-09-09
EP2012358A1 (en) 2009-01-07
WO2007129458A1 (ja) 2007-11-15
US7829992B2 (en) 2010-11-09
JP2010199611A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
CN101432876B (zh) 半导体器件和制造半导体器件的方法
JP3745335B2 (ja) 電子部品の製造方法及びその方法で得られた電子部品
EP0993039B1 (en) Substrate for mounting semiconductor chips
US20110120754A1 (en) Multilayer wiring board and semiconductor device
KR102064584B1 (ko) 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
CN102027584B (zh) 半导体组件的制造方法和半导体组件
EP1049151A2 (en) Method of producing a ball grid array type printed wiring board having excellent heat diffusibility and printed wiring board
KR101502653B1 (ko) 적층판, 회로판 및 반도체 장치
KR20120041733A (ko) 전자 부품의 제조 방법 및 전자 부품
KR20130133199A (ko) 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치
KR101077671B1 (ko) 반도체 장치
JP2007180530A (ja) 多層配線板および金属接合接着剤
EP2375879A1 (en) Flexible substrate and electronic device
KR102508048B1 (ko) 반도체용 필름형 접착제, 반도체 장치의 제조 방법 및 반도체 장치
WO2009107346A1 (ja) 回路板および回路板の製造方法
WO2010035867A1 (ja) 半導体素子搭載用パッケージ基板とその製造方法
JP4756802B2 (ja) 多層配線板およびその製造方法
JP2003103398A (ja) 硬化性フラックスおよび硬化性フラックスシート
KR20090065762A (ko) 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지
JP2006279066A (ja) 多層配線板およびその製造方法
JP2012124479A (ja) 半導体パッケージ
JP2012054589A (ja) 半導体パッケージ
JP2009158706A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20150424

EXPY Termination of patent right or utility model