CN102779794A - 用于控制封装翘曲的方法和结构 - Google Patents

用于控制封装翘曲的方法和结构 Download PDF

Info

Publication number
CN102779794A
CN102779794A CN2011103248363A CN201110324836A CN102779794A CN 102779794 A CN102779794 A CN 102779794A CN 2011103248363 A CN2011103248363 A CN 2011103248363A CN 201110324836 A CN201110324836 A CN 201110324836A CN 102779794 A CN102779794 A CN 102779794A
Authority
CN
China
Prior art keywords
resistance layer
soldering
thickness
substrate
type surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103248363A
Other languages
English (en)
Other versions
CN102779794B (zh
Inventor
林宗澍
谢玉宸
张国钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102779794A publication Critical patent/CN102779794A/zh
Application granted granted Critical
Publication of CN102779794B publication Critical patent/CN102779794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明提供了一种方法，该方法包括确定集成电路(IC)封装设计的翘曲。IC封装设计包括衬底，该衬底具有在第一主表面上的顶部阻焊膜以及在与第一主表面相对的第二主表面上的底部阻焊膜。第一主表面具有安装在顶部阻焊膜上方的IC管芯。修正该设计，包括修正包括顶部阻焊膜和底部阻焊膜的组中的一个的平均厚度。根据修正的设计制造IC封装。

Description

用于控制封装翘曲的方法和结构
技术领域
本公开涉及半导体封装。
背景技术
倒装芯片是利用沉积在IC焊盘上的焊接凸点，使半导体器件(例如集成电路(IC)芯片)与封装衬底中的电路互连的方法。在晶圆处理期间，在晶圆的顶侧上的IC焊盘上沉积焊接凸点。在切割(singulation)之后，翻转IC芯片以便其顶侧表面向下，并且使IC芯片对齐以便其焊盘与封装衬底上的匹配焊盘对齐，然后使焊料流动以形成互连。在IC和衬底之间的空间中引入底部填充材料，使其环绕焊球。倒装芯片法利用的空间实质上小于引线接合利用的空间，该方法能够制造芯片级封装。
倒装芯片封装衬底必须具有非常平的表面，由于板的受热和冷却，保持表面平整可能比较困难。而且，焊球连接结构非常硬。如果IC和封装衬底具有不同的热膨胀系数(CTE)，当封装受热和冷却时，会产生不同的膨胀。不同的膨胀使得焊球连接结构上有较大的应力，这会使得连接结构碎裂或与衬底分开，或使封装衬底翘曲。
当倒装芯片包括在三维(3D)-IC结构(例如堆叠封装结构)中时，还会有其他的挑战。在堆叠封装结构中，将两个IC封装件(例如专用集成电路(ASIC)和存储封装)中的一个安装在另一个的顶部。例如，顶部封装可以大于底部封装，并且可以具有环绕该顶部封装周边的焊球阵列，该阵列用于形成与底部封装的封装衬底的连接。这种例如堆叠封装的结构增加了封装衬底翘曲的可能性。
发明内容
根据本发明的一方面，提供一种封装件，其中，所述封装件包括：衬底，所述衬底具有在第一主表面上的顶部阻焊膜以及在与所述第一主表面相对的第二主表面上的底部阻焊膜，其中所述第一主表面具有导电焊盘，其中所述底部阻焊膜的平均厚度不同于所述顶部阻焊膜的平均厚度；以及集成电路管芯，所述集成电路管芯安装在所述顶部阻焊膜上方，其中所述管芯具有连接至所述导电焊盘的焊接凸点。
优选地，所述顶部阻焊膜具有大于所述底部阻焊膜的厚度的基本均匀的厚度。优选地，所述顶部阻焊膜在所述导电焊盘之一的位置处具有至少一个顶部沟槽，并且所述底部阻焊膜具有至少一个底部沟槽。
优选地，所述底部沟槽具有多个侧面，所述多个侧面包括平行于所述衬底的每个相应侧面的对应侧面。
优选地，所述底部沟槽设置在所述底部阻焊膜的内方形部分和所述底部阻焊膜的外方形框架部分之间。
优选地，所述阻焊膜在所述底部沟槽处的厚度为零。
优选地，所述底部阻焊膜具有第一部分和第二部分，并且所述第一部分的厚度大于所述第二部分的厚度。
优选地，所述顶部阻焊膜具有小于所述底部阻焊膜厚度的基本均匀的厚度。
优选地，所述封装件进一步包括第二封装件，所述第二封装件安装在所述管芯上方，并且所述第二封装件连接至堆叠封装结构中的所述衬底。
根据本发明的另一方面，提供一种方法，其中所述方法包括：在衬底的第一主表面上设置顶部阻焊膜，其中所述第一主表面具有导电焊盘；在所述衬底的第二主表面上设置底部阻焊膜，所述第二主表面与所述第一主表面相对，其中所述底部阻焊膜的平均厚度不同于所述顶部阻焊膜的平均厚度；将集成电路管芯安装在所述顶部阻焊膜上方，其中所述管芯具有焊接凸点；以及连接所述焊接凸点和所述导电焊盘。
优选地，所述顶部阻焊膜具有大于所述底部阻焊膜的厚度的基本均匀的厚度。
优选地，设置所述顶部阻焊膜包括：在所述导电焊盘之一的位置处形成至少一个顶部沟槽，并且设置所述底部阻焊膜包括形成至少一个底部沟槽。
优选地，所述底部沟槽具有多个侧面，所述多个侧面包括平行于所述衬底的每个相应侧面的对应侧面。
优选地，所述底部阻焊膜具有第一部分和第二部分，并且所述第一部分的厚度大于所述第二部分的厚度。
优选地，所述方法进一步包括将第二封装件安装在所述管芯上，并且连接至堆叠封装结构中的所述衬底。
根据本发明的再一方面，提供一种方法，所述方法包括：确定集成电路(IC)封装设计的翘曲，其中所述IC封装设计包括衬底，所述衬底具有在第一主表面上的顶部阻焊膜以及在与所述第一主表面相对的第二主表面上的底部阻焊膜，其中所述第一主表面具有安装在所述顶部阻焊膜上方的IC管芯；修正所述设计，包括修正包括所述顶部阻焊膜和所述底部阻焊膜的组中的一个的平均厚度，以便减小翘曲；以及根据所述修正设计制造IC封装。
优选地，如果所确定的翘曲是凸型的，所述修正包括增加顶部阻焊膜的平均厚度，或减小所述底部阻焊膜的平均厚度。
优选地，如果所确定的翘曲是凹型的，所述修正包括增加所述底部阻焊膜的平均厚度，或减小所述顶部阻焊膜的平均厚度。
优选地，所述确定包括：根据所述设计制造IC封装件；以及测量所述制造的IC封装的翘曲。
优选地，所述确定包括运行所述IC封装件中的应力分布的计算机执行模型。
附图说明
图1是安装管芯的倒装芯片的拐角的截面图；
图2A是图1中封装的截面图，该封装具有第一底部阻焊膜厚度；
图2B是图2A中封装的翘曲轮廓；
图2C是图2B中封装的等值图；
图3A是图1的封装的截面图，该封装具有第二底部阻焊膜厚度；
图3B示出了图3A中封装的翘曲轮廓；
图3C是图3B中封装的等值图；
图4A-4C示出了在底部阻焊膜中具有沟槽的实施例。图4A是仰视图，图4B是侧视图，图4C是图4B的局部放大图。
图5A-5C示出了在底部阻焊膜中具有窗口的实施例。图5A是仰视图，图5B是侧视图，图5C是图5B的局部放大图。
图6示出了利用堆叠封装结构的示例；
图7是制造IC封装的方法的流程图；以及
图8是设计和制造IC封装的方法的流程图。
具体实施方式
对于示例性实施例的描述旨在接合附图进行阅读，附图被认为是整个书面描述的一部分。在说明书中，相关术语例如“较低的”、“较高的”、“水平的”、“垂直的”、“在...上方”、“在...下方”、“向上的”、“向下的”“顶部的”以及“底部的”，以及其衍生词(例如，“水平地”、“向下地”、“向上地”等)应参照以下讨论的附图中示出的方向进行解释。这些相关术语为便于描述目的，并非要求按照特定方向解释或操作装置。关于接合、连接及类似的术语，比如“连接的”和“互连的”，指的是相互直接或通过中间结构间接固定或连接的结构之间的关系。
除非明确表示相反，在附图中，相同的参考标号表示同样的元件。
发明人已经确定，在IC封装的多个实施例中，可以设置顶部阻焊膜和/或底部阻焊膜的平均阻焊膜厚度，或底部阻焊膜的图案，以控制封装翘曲和应力等级。因此，可以改进封装工艺窗口和可靠性。这种技术对于各种封装，包括但不仅限于3D IC封装(例如那些具有堆叠封装结构的封装)都很有用。
图1是封装100的侧截面视图。封装100包括封装衬底介电层140，可以形成封装衬底介电层140的电介质例如FR-4(布纹玻璃和环氧树脂)、或其他预浸材料(例如FR-2(酚醛棉纸)、FR-3(棉纸和环氧树脂)、FR-5(布纹玻璃和环氧树脂)、FR-6(毛玻璃和聚酯纤维)、G-10(布纹玻璃和环氧树脂)、CEM-1(棉纸和环氧树脂)、CEM-2(棉纸和环氧树脂)、CEM-3(布纹玻璃和环氧树脂)、CEM-4(布纹玻璃和环氧树脂)、CEM-5(布纹玻璃和聚酯纤维)。在其他实施例中，衬底140可以由聚四氯乙烯制成。
在衬底140的每个主表面上形成导电层130、150。导电层可以由薄铜箔(例如厚度为15um)制成。
如所示，可以在导电层150和130的相对的侧面上形成附加绝缘层120和160。绝缘层120和160可以由与例如环氧树脂预浸料层叠在一起的电介质形成，还可以具有形成于其中的导电迹线。
在衬底绝缘层120、160的两个侧面上涂覆聚合物阻焊膜，包括在第一主表面(图1中的顶部)上的顶部阻焊膜170，以及在第二主表面(其与第一主表面相对)上的底部阻焊膜110。顶部阻焊膜170具有厚度TT，并且底部阻焊膜110具有厚度TB，衬底的不会被焊接的区域覆盖有阻焊剂(阻焊膜)涂层。该阻焊剂防止焊料桥接在焊接导体之间并产生短路。阻焊膜110、170可以是通过图案丝印在衬底140上的环氧树脂液体。在部分实施例中，阻焊膜可以由阻焊膜材料形成，该材料例如Nevada的Carson市的TAIYO AMERICA有限公司售出的PSR-4000 AUS703。
可选地，在部分实施例中，阻焊膜110、170可以由液体光致阻焊剂(LPSM)油墨形成。LPSM可以丝印或溅射在衬底140上，可以被曝光至图案并显影以提供用于将被焊接至铜焊盘的部件的图案中的开口。在其他实施例中，阻焊膜110、170可以由干膜光致阻焊剂(DFSM)形成。利用真空将DFSM压印在印刷电路板(PCB)上，然后使其曝光并显影。阻焊膜110、170的厚度可以为大约12至大约40微米，不过如以下讨论的，该厚度可以改变。在部分实施例中，可以将厚度TB控制为至少20微米，并且小于40微米。
衬底的第一主表面(顶部)具有多个导电焊盘162，并且触点164形成在导电焊盘162上。IC190是安装在阻焊膜170上方的倒装芯片，并且使IC190的焊接凸点182回流以形成与触点164的电连接和机械连接。可以通过例如体波峰焊(bulk wave soldering)或回流焊炉执行回流。利用底部填充材料180填充环绕凸点182的空间，并且填充管芯190和封装衬底140之间的间隙。底部填充材料180形成低翘曲密封，该密封能够消散焊点上的应力并且能够发挥热循环性能。
可以利用各种技术形成IC190。可以将IC190形成在硅衬底、III-V族化合物衬底、硅/锗(SiGe)衬底、绝缘体上硅(SOI)衬底或类似。
可以改变顶部阻焊膜170和/或底部阻焊膜110的厚度，以控制封装衬底140的翘曲。通过采用顶部阻焊膜170和底部阻焊膜110的不同的平均厚度TT和TB，可以改变层压衬底140中封装翘曲的翘曲类型。
例如，如图2A-图2C所示，在管芯贴装(die attach)回流并且衬底冷却至25℃之后，如果底部阻焊膜110的平均厚度TB基本等于T1，并且T1等于顶部阻焊膜170的平均厚度TT等于40um，结果是凸型封装翘曲。例如，如果TT＝TB＝40um，结果是凹型翘曲。
另一方面，如图3A-图3C所示，如果底部阻焊膜110的平均厚度TB是T2，该厚度小于顶部阻焊膜170的平均厚度TT，结果是凹型封装翘曲。例如，如果TT＝40um，并且TB＝20um至25um，结果就是凹型翘曲。
在部分实施例中，顶部阻焊膜10具有基本均匀的厚度TT，该厚度不同于底部阻焊膜110的基本均匀的厚度TB。例如，将底部阻焊膜110的均匀厚度TB减小至大于或等于12um并小于40um(顶部阻焊膜170的厚度)的厚度，以减小衬底翘曲的凹度。
在图6的封装200中，第二封装192安装在IC190上，并且连接至堆叠封装结构中的衬底。在该结构中，焊球184的低密度I/O球栅阵列(BGA)连接管芯192和衬底140上的导电焊盘162。图6还示出了底部阻焊膜110具有小于顶部阻焊膜170的平均厚度(其可以是均匀厚度)。在一个封装产品中，翘曲控制是工艺窗口的一个重要因素，所以控制翘曲的能力是非常有用的工具。在堆叠封装结构中，阻焊膜110会接触封装件随后安装于其上的PCB。因此，规定控制衬底140的翘曲优于控制封装192中的衬底(未示出)的翘曲。
图4A-4C示出了另一个实施例衬底400，在该衬底中，控制底部阻焊膜410、411、420的平均厚度以控制封装翘曲。图4A是衬底400的仰视图。图4B和图4C是侧视截面图，其中示出了顶部阻焊膜470具有在导电焊盘162之一的位置处的至少一个顶部沟槽472，并且底部阻焊膜410、411具有至少一个底部沟槽420。顶部阻焊膜470的厚度可以为40微米，并且占用40％的衬底总面积。底部沟槽420具有多个侧面(图4A)，包括平行于衬底400的每个相应侧面的对应侧面。因此，底部沟槽420位于底部阻焊膜的内方形部分411和底部阻焊膜的外方形框架部分410之间。底部阻焊膜410、411、420具有第一部分410、411以及第二(沟槽)部分420，其中第一部分410、411的厚度大于第二(沟槽)部分420的厚度。
在部分实施例中，阻焊膜410、420、411在底部沟槽420中的厚度为零，完全露出介电层120。在其他实施例中(未示出)，底部沟槽420的厚度大于零，并小于底部阻焊膜的第一部分410、411的厚度。可以改变沟槽420的面积，以控制阻焊膜410、411、420的平均厚度。例如，沟槽420可以由10％至60％的衬底底部表面总面积形成。
在图4B-图4C的示例中，沟槽420直接设置在顶部阻焊膜470中的沟槽472的下方。虽然图4B和图4C以示例示出沟槽420和472具有相同的宽度GW，在其他实施例中，底部沟槽420的宽度可以大于或小于顶部沟槽472的宽度。例如，为得到凸型翘曲形状，顶部沟槽可以占用40％的总面积，并且底部沟槽可以占用10％的总面积。对于凹型翘曲，底部沟槽420占用的面积百分比大于顶部沟槽472占用的面积百分比。
图5A-图5C示出了另一实施例衬底500，其中控制底部阻焊膜410、520的平均厚度以控制封装翘曲。图5A是衬底500的仰视图。图5B和图5C是侧视截面图，示出了顶部阻焊膜470具有在导电焊盘162之一的位置处的至少一个顶部沟槽472，并且底部阻焊膜410具有至少一个底部窗口520。底部窗口520具有多个侧面(图5A)，包括平行于衬底500的每个相应侧面的对应侧面。底部阻焊膜410、520具有第一部分410以及第二(窗口)部分520，其中第一部分410的厚度大于第二(窗口)部分520的厚度。在部分实施例中，阻焊膜410、520在底部窗口520中的厚度为零，完全地露出介电层120。在其他实施例中(未示出)，底部窗口520的厚度大于零，但小于底部阻焊膜的第一部分410的厚度。窗口520的面积可以改变，以控制阻焊膜的平均厚度。例如，窗口520可以由10％至60％的衬底底部表面总面积形成。
对于任何具体的封装应用，本领域普通技术人员很容易确定(通过模拟或试验)图4A-图4C的沟槽420或图5A-图5C的窗口520是否提供了期望的翘曲效果和等级。通常认为，该沟槽结构和窗口能够提供较好的共面控制增强，并且窗口结构能够加强可布线性。对于例如迹线配置上具有凸点的封装，这种沟槽是比较有利的。
图7是用于制造IC封装的方法的流程图。
在步骤700，在衬底的第一主表面上设置顶部阻焊膜，该第一主表面具有导电焊盘。在部分实施例中，步骤700包括在导电焊盘之一的位置处形成至少一个顶部沟槽。
在步骤702，在衬底的与第一主表面相对的第二主表面上设置底部阻焊膜。底部阻焊膜的平均厚度不同于顶部阻焊膜的平均厚度。在部分实施例中，步骤702包括形成至少一个底部沟槽。在部分实施例中，底部沟槽具有多个侧面，包括平行于衬底的每个相应侧面的对应侧面。在部分实施例中，底部阻焊膜具有第一部分和第二部分，并且第一部分的厚度大于第二部分的厚度。在部分实施例中，顶部阻焊膜具有大于底部阻焊膜厚度的基本均匀的厚度(不包括凸点面积)。
在步骤704，将集成电路管芯安装在顶部阻焊膜上方，该管芯具有焊接凸点。
在步骤706，将第二封装可选地安装在堆叠封装结构中的管芯上。在其他实施例中，省略了第二封装(例如，如图1、图4B、图5B所示)。
在步骤708，将焊接凸点连接至导电焊盘。
图8是用于设计和制造IC封装的方法的流程图。
该方法从步骤800开始。
在步骤802，确定是使用来自制造的封装件的测试数据，还是机械计算机模拟数据。
在步骤804，如果使用测试数据，就可以制造IC封装。IC封装设计包括衬底，该衬底具有在第一主表面上的顶部阻焊膜，以及在与第一主表面相对的第二主表面上的底部阻焊膜。第一主表面具有安装在顶部阻焊膜上的IC管芯。
在步骤806，测量IC封装的翘曲。
在步骤808，如果使用计算机模拟数据，就执行计算机模拟。确定三维空间中每个点的应力分布和位移。
在步骤810，基于测试数据或计算机模拟，确定IC封装的翘曲。
在步骤812，确定该翘曲是凸型还是凹型。
在步骤814，如果翘曲是凸型的，那么修正包括增加顶部阻焊膜的平均厚度，或减小底部阻焊膜的平均厚度。
在步骤816，如果翘曲是凹型的，那么修正包括减小顶部阻焊膜的平均厚度，或增加底部阻焊膜的平均厚度。
如图8中虚线所指出的，在修正该设计之后，在闭环工艺中可以可选地重复步骤802-816，直到测试结果或模拟表明实现了期望的翘曲减少。
可选地，在开环工艺实施例中，基于经验数据，步骤802-816可以只被执行一次，并且基于厚度改变的计算，或基于来自先前测试的翘曲与顶部和底部阻焊膜的关系表中的表格查找，选择最终修正的阻焊膜厚度。
在步骤818，修正该设计，包括修正包括顶部阻焊膜和底部阻焊膜的组中的一个的平均厚度，以便减小翘曲。然后根据被修正的设计制造IC封装。
在以上描述的示例中，封装的翘曲是对称的，并且修正的阻焊膜也是对称的。在其他实施例中，会出现不对称的翘曲，采用两个不同的阻焊膜厚度以减小翘曲的不对称。
在部分实施例中，封装包括衬底，该衬底具有在第一主表面上的顶部阻焊膜，以及在与第一主表面相对的第二主表面上的底部阻焊膜。第一主表面具有导电焊盘。底部阻焊膜的平均厚度不同于顶部阻焊膜的平均厚度。将集成电路管芯安装在顶部阻焊膜上。该管芯具有连接至导电焊盘的焊接凸点。
在部分实施例中，方法包括：在衬底的第一主表面上设置顶部阻焊膜，该第一主表面具有导电焊盘；在衬底的与第一主表面相对的第二主表面上设置底部阻焊膜，底部阻焊膜的平均厚度不同于顶部阻焊膜的平均厚度；将具有焊接凸点的集成电路管芯安装在顶部阻焊膜上方；并且连接焊接凸点和导电焊盘。
在部分实施例中，方法包括：确定集成电路(IC)封装设计的翘曲，该IC封装设计包括衬底，该衬底包括在第一主表面上的顶部阻焊膜，以及在与第一主表面相对的第二主表面上的底部阻焊膜，该第一主表面具有安装在顶部阻焊膜上的IC管芯；修正该设计，包括修正包括顶部阻焊膜和底部阻焊膜的组中的一个的平均厚度，以便减小翘曲；并且根据被修正的设计制造IC封装。
虽然根据示例性实施例描述了主题，不过这些示例性实施例并非用于限制。相反地，应该最广泛地解释随附的权利要求，以包括本领域普通技术人员可以做出的其他变型和实施例。

Claims (10)

1.一种封装件，其中，所述封装件包括：
衬底，所述衬底具有在第一主表面上的顶部阻焊膜以及在与所述第一主表面相对的第二主表面上的底部阻焊膜，其中所述第一主表面具有导电焊盘，其中所述底部阻焊膜的平均厚度不同于所述顶部阻焊膜的平均厚度；以及
集成电路管芯，所述集成电路管芯安装在所述顶部阻焊膜上方，其中所述管芯具有连接至所述导电焊盘的焊接凸点。
2.根据权利要求1所述的封装件，其中所述顶部阻焊膜具有大于所述底部阻焊膜的厚度的基本均匀的厚度。
3.根据权利要求1所述的封装件，其中所述顶部阻焊膜在所述导电焊盘之一的位置处具有至少一个顶部沟槽，并且所述底部阻焊膜具有至少一个底部沟槽，其中所述底部沟槽具有多个侧面，所述多个侧面包括平行于所述衬底的每个相应侧面的对应侧面，其中所述底部沟槽设置在所述底部阻焊膜的内方形部分和所述底部阻焊膜的外方形框架部分之间，其中所述阻焊膜在所述底部沟槽处的厚度为零。
4.根据权利要求1所述的封装件，其中所述底部阻焊膜具有第一部分和第二部分，并且所述第一部分的厚度大于所述第二部分的厚度，其中所述顶部阻焊膜具有小于所述底部阻焊膜厚度的基本均匀的厚度，其中所述封装件进一步包括第二封装件，所述第二封装件安装在所述管芯上方，并且所述第二封装件连接至堆叠封装结构中的所述衬底。
5.一种方法，其中所述方法包括：
在衬底的第一主表面上设置顶部阻焊膜，其中所述第一主表面具有导电焊盘；
在所述衬底的第二主表面上设置底部阻焊膜，所述第二主表面与所述第一主表面相对，其中所述底部阻焊膜的平均厚度不同于所述顶部阻焊膜的平均厚度；
将集成电路管芯安装在所述顶部阻焊膜上方，其中所述管芯具有焊接凸点；以及
连接所述焊接凸点和所述导电焊盘。
6.根据权利要求5所述的方法，其中所述顶部阻焊膜具有大于所述底部阻焊膜的厚度的基本均匀的厚度，其中设置所述顶部阻焊膜包括：在所述导电焊盘之一的位置处形成至少一个顶部沟槽，并且设置所述底部阻焊膜包括形成至少一个底部沟槽，其中所述底部沟槽具有多个侧面，所述多个侧面包括平行于所述衬底的每个相应侧面的对应侧面，其中所述底部阻焊膜具有第一部分和第二部分，并且所述第一部分的厚度大于所述第二部分的厚度。
7.根据权利要求5所述的方法，其中所述方法进一步包括将第二封装件安装在所述管芯上，并且连接至堆叠封装结构中的所述衬底。
8.一种方法，所述方法包括：
确定集成电路(IC)封装设计的翘曲，其中所述IC封装设计包括衬底，所述衬底具有在第一主表面上的顶部阻焊膜以及在与所述第一主表面相对的第二主表面上的底部阻焊膜，其中所述第一主表面具有安装在所述顶部阻焊膜上方的IC管芯；
修正所述设计，包括修正包括所述顶部阻焊膜和所述底部阻焊膜的组中的一个的平均厚度，以便减小翘曲；以及
根据所述修正设计制造IC封装。
9.根据权利要求8所述的方法，其中如果所确定的翘曲是凸型的，所述修正包括增加顶部阻焊膜的平均厚度，或减小所述底部阻焊膜的平均厚度，其中如果所确定的翘曲是凹型的，所述修正包括增加所述底部阻焊膜的平均厚度，或减小所述顶部阻焊膜的平均厚度。
10.根据权利要求9所述的方法，其中所述确定包括：根据所述设计制造IC封装件；以及测量所述制造的IC封装的翘曲，或者
所述确定包括运行所述IC封装件中的应力分布的计算机执行模型。
CN201110324836.3A 2011-05-11 2011-10-19 用于控制封装翘曲的方法和结构 Active CN102779794B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/105,360 US8519535B2 (en) 2011-05-11 2011-05-11 Method and structure for controlling package warpage
US13/105,360 2011-05-11

Publications (2)

Publication Number Publication Date
CN102779794A true CN102779794A (zh) 2012-11-14
CN102779794B CN102779794B (zh) 2015-09-16

Family

ID=47124659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110324836.3A Active CN102779794B (zh) 2011-05-11 2011-10-19 用于控制封装翘曲的方法和结构

Country Status (3)

Country Link
US (1) US8519535B2 (zh)
CN (1) CN102779794B (zh)
TW (1) TWI464834B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109926112A (zh) * 2019-04-10 2019-06-25 中南大学 三维微结构聚合物微流控芯片的叠层制造方法
CN110296657A (zh) * 2018-03-23 2019-10-01 三菱电机株式会社 测定装置、电路基板、显示装置以及测定方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10194537B2 (en) 2013-03-25 2019-01-29 International Business Machines Corporation Minimizing printed circuit board warpage
KR102320046B1 (ko) 2014-09-19 2021-11-01 삼성전자주식회사 캐스케이드 칩 스택을 갖는 반도체 패키지
CN107004671B (zh) 2014-12-05 2019-11-19 三星电子株式会社 制造半导体装置的设备和利用其制造半导体封装件的方法
CN109190152B (zh) * 2018-07-23 2023-04-07 桂林电子科技大学 一种减小功率循环-谐响应耦合下的应力的csp焊点结构参数优化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084206A1 (en) * 2002-11-06 2004-05-06 I-Chung Tung Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
US20040090756A1 (en) * 2002-11-07 2004-05-13 Kwun-Yo Ho Chip packaging structure and manufacturing process thereof
US20050035464A1 (en) * 2003-08-14 2005-02-17 Kwun-Yao Ho [electrical package and manufacturing method thereof]
CN101432876A (zh) * 2006-04-27 2009-05-13 住友电木株式会社 半导体器件和制造半导体器件的方法
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
KR100601881B1 (ko) 2004-01-28 2006-07-19 삼성전자주식회사 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법
US7075016B2 (en) 2004-02-18 2006-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Underfilling efficiency by modifying the substrate design of flip chips
JP4601365B2 (ja) * 2004-09-21 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
US20060076681A1 (en) 2004-10-13 2006-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package substrate for flip chip packaging
TWI249470B (en) * 2005-03-09 2006-02-21 Univ Nat Central Structure and method of thermal stress compensation
JP5378707B2 (ja) * 2008-05-29 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
US8183696B2 (en) * 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084206A1 (en) * 2002-11-06 2004-05-06 I-Chung Tung Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
US20040090756A1 (en) * 2002-11-07 2004-05-13 Kwun-Yo Ho Chip packaging structure and manufacturing process thereof
US20050035464A1 (en) * 2003-08-14 2005-02-17 Kwun-Yao Ho [electrical package and manufacturing method thereof]
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
CN101432876A (zh) * 2006-04-27 2009-05-13 住友电木株式会社 半导体器件和制造半导体器件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110296657A (zh) * 2018-03-23 2019-10-01 三菱电机株式会社 测定装置、电路基板、显示装置以及测定方法
CN109926112A (zh) * 2019-04-10 2019-06-25 中南大学 三维微结构聚合物微流控芯片的叠层制造方法

Also Published As

Publication number Publication date
US8519535B2 (en) 2013-08-27
US20120286417A1 (en) 2012-11-15
TWI464834B (zh) 2014-12-11
CN102779794B (zh) 2015-09-16
TW201246470A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
CN106876356B (zh) 芯片嵌入硅基式扇出型封装结构及其制作方法
CN102779794B (zh) 用于控制封装翘曲的方法和结构
US8916969B2 (en) Semiconductor devices, packaging methods and structures
CN102738094B (zh) 用于堆叠的半导体封装构造及其制造方法
US9698072B2 (en) Low-stress dual underfill packaging
US8946909B2 (en) Semiconductor package having gap-filler injection-friendly structure
CN102177580A (zh) 具有封装剂保持结构的反转芯片半导体封装及条带
US9960105B2 (en) Controlled solder height packages and assembly processes
JP2011077108A (ja) 半導体装置
US10361150B2 (en) Substrate construction and electronic package including the same
TWI236747B (en) Manufacturing process and structure for a flip-chip package
CN103839897B (zh) 集成电路封装及制造方法
KR102235489B1 (ko) 인쇄 회로 기판 및 이를 이용한 반도체 패키지
TWI691025B (zh) 電子封裝件及其製法與承載結構
CN202633285U (zh) 堆叠封装的下封装体构造
KR20070051165A (ko) 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
CN103050449A (zh) 封装件及其制法
CN104103602B (zh) 半导体封装件及其制法
TW201415602A (zh) 封裝堆疊結構之製法
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
CN101204124B (zh) 防翘曲衬底及其制造方法
WO2024029132A1 (ja) 半導体パッケージおよび高周波モジュール
TWI501352B (zh) 具有翹曲控制系統之積體電路封裝系統及其製造方法
CN101552249B (zh) 半导体封装构造
TW202347645A (zh) 封裝基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant