TWI464834B - 封裝體及控制封裝體翹曲的方法 - Google Patents

封裝體及控制封裝體翹曲的方法 Download PDF

Info

Publication number
TWI464834B
TWI464834B TW100133139A TW100133139A TWI464834B TW I464834 B TWI464834 B TW I464834B TW 100133139 A TW100133139 A TW 100133139A TW 100133139 A TW100133139 A TW 100133139A TW I464834 B TWI464834 B TW I464834B
Authority
TW
Taiwan
Prior art keywords
solder resist
resist layer
package
integrated circuit
thickness
Prior art date
Application number
TW100133139A
Other languages
English (en)
Other versions
TW201246470A (en
Inventor
Tsung Shu Lin
Yuh Chern Shieh
Kuo Chin Chang
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201246470A publication Critical patent/TW201246470A/zh
Application granted granted Critical
Publication of TWI464834B publication Critical patent/TWI464834B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

封裝體及控制封裝體翹曲的方法
本發明係有關於半導體的封裝方法，特別有關於控制封裝體翹曲的方法。
覆晶是用於半導體元件內連接的一種方式，例如使用沈積在積體電路接合墊上的焊料凸塊，將積體電路(IC)晶片連接至封裝基底內的電路。在晶圓的製程中，沈積焊料凸塊在晶圓頂端的積體電路接合墊上，在切割單一化(singulation)之後，將積體電路晶片翻轉，使得其頂端面朝下，並且進行對準步驟，使得其接合墊對準在封裝基底上的對應接合墊，然後讓焊料流動完成內連接，在積體電路與基底之間的空間導入底部填充(underfill)材料，包圍錫球。相較於打線接合，覆晶方式使用的空間大抵上較少，可用於晶片級封裝體的製造。
覆晶封裝的基底必須具有非常平坦的表面，此平坦的表面在加熱與冷卻底板時很難維持。此外，錫球的連接非常堅固，如果積體電路與封裝基底具有不同的熱膨脹係數(coefficient of thermal expansion；CTE)，當加熱與冷卻封裝體時會產生不同的膨脹，此不同的膨脹在錫球連接上產生很大的應力，可能會造成連接破裂或從基底脫層，或造成封裝基底翹曲。
當覆晶封裝包含在三維積體電路結構中，例如為層疊封裝結構(package on package configulation)時，其本身還存在額外的挑戰。在層疊封裝結構中，兩個積體電路封裝體，例如為專用積體電路(application specific IC；ASIC)及記憶體封裝體，以一個安裝在另一個上面的方式設置，例如，最上層的封裝體可以大於底層的封裝體，並且可具有錫球陣列圍繞在其周圍，形成與底層封裝體的封裝基底的連接，此層疊封裝的結構會增加封裝基底翹曲的可能性。
在一實施例中，提供封裝體，包括：基底，具有頂端阻焊層設置在第一主要表面上，以及底部阻焊層設置在相對於第一主要表面的第二主要表面上，第一主要表面具有複數個導電墊，底部阻焊層具有不同於頂端阻焊層的平均厚度。積體電路晶片接著於頂端阻焊層之上，此積體電路晶片具有複數個焊料凸塊連接至這些導電墊。
在一實施例中，提供封裝體的製造方法，包括：在基底的第一主要表面上提供頂端阻焊層，第一主要表面具有複數個導電墊；在基底的第二主要表面上提供底部阻焊層，第二主要表面相對於第一主要表面，底部阻焊層具有與頂端阻焊層不同的平均厚度；在頂端阻焊層之上接著積體電路晶片，此積體電路晶片具有複數個焊料凸塊；以及將這些焊料凸塊連接至這些導電墊。
在一實施例中，提供控制封裝體翹曲的方法，包括：測定積體電路封裝體設計的翹曲，此積體電路封裝體設計包含基底，具有頂端阻焊層設置在第一主要表面上，以及底部阻焊層設置在相對於第一主要表面的第二主要表面上，第一主要表面具有積體電路晶片接著於頂端阻焊層之上；修改此設計，包含修改由頂端阻焊層與底部阻焊層所組成之群組的其中之一的平均厚度，使得此翹曲降低；以及依據此修改的設計製造積體電路封裝體。
為了讓本發明之上述目的、特徵、及優點能更明顯易懂，以下配合所附圖式，作詳細說明如下：
在以下的描述中，相對性的用語例如較低、較高、水平、垂直、在上方、在下方、向上、向下、頂端和底部，以及其衍生出來的詞語應該參閱所述之圖式的方向，這些相對性的用語是用於使得描述更方便，並非用於限定裝置的結構方向或操作方向。有關於接著、耦接或類似的用語，例如連接或內連接，其係與連接關係有關，其中的結構可經由介於中間的結構，直接或間接地與另一個結構固著或黏接。
在圖式中，除非特別指明，相似的標號表示相似的元件。
在積體電路封裝體的各種實施例中，發明人已測定頂端阻焊層以及/或底部阻焊層或底部阻焊層圖案的平均阻焊層厚度，這些平均阻焊層厚度可用於控制封裝體的翹曲以及應力程度，因此，可用於改善封裝製程的容許度(process window)以及可靠度。此技術對於各種封裝體都有用，包含但不限於三維積體電路(3D IC)封裝體，例如具有層疊封裝結構的封裝體。
第1圖為封裝體100的剖面示意圖，封裝體100包括封裝基底140，其可由介電質製成，例如FR-4(玻璃織物與環氧化物)(Woven glass and epoxy)或其他預浸漬體(prepreg)材料，例如FR-2(酚醛棉纸)(Phenolic cotton paper)、FR-3(棉紙與環氧化物)(Cotton pater and epoxy)、FR-5(玻璃織物與環氧化物)、FR-6(磨沙玻璃與聚酯)(Matte glass and polyester)、G-10(玻璃織物與環氧化物)、CEM-1(棉紙與環氧化物)、CEM-2(棉紙與環氧化物)、CEM-3(玻璃織物與環氧化物)、CEM-4(玻璃織物與環氧化物)、CEM-5(玻璃織物與聚酯)(Woven glass and polyester)。在其他實施例中，基底140可由聚四氟乙烯(polytetrafluoroethylene)製成。
導電層130、150在基底140的每個主要面上形成，導電層可由薄的銅箔製成，例如約為15 μm的厚度。
額外的絕緣層120及160可在導電層150和導電層130的相對側上形成，如圖所示。絕緣層120和160例如可由與環氧樹脂預浸漬體一起層壓的介電質製成，並且可具有額外的導線形成於其中。
在基底的絕緣層120和160的兩側上塗佈高分子阻焊層，包含在第一主要表面(第1圖的頂端)上的頂端阻焊層(top solder mask)170，以及在相對於第一主要表面的第二主要表面上的底部阻焊層(bottom solder mask)110，頂端阻焊層170的厚度為TT，底部阻焊層110的厚度為TB。基底上不進行焊接的區域被阻焊層塗佈覆蓋，阻焊層可避免焊料在導電體之間產生橋接及造成短路。阻焊層110和170可以是環氧化物液體，經由圖案絲網印刷(silkscreen)在基底140上。在一些實施例中，阻焊層可由阻焊層材料製成，例如為內華達(Nevada)的卡遜城(Carson City)的TAIYO AMERICA,INC.,公司販售的阻焊層材料PSR-4000 AUS703。
另外，在一些實施例中，阻焊層110和170可由液態感光阻焊油墨(liquid photoimageable solder mask(LPSM) inks)製成，液態感光阻焊油墨可絲網印刷或噴塗(spray)在基底140上，經由圖案曝光並顯影，針對焊接至銅墊的部分提供在圖案中的開口。在其他實施例中，阻焊層110和170可由乾膜感光阻焊(dry film photoimageable solder mask(DFSM))材料製成，乾膜感光阻焊材料可利用真空層壓在印刷電路板(PCB)上，然後曝光並顯影。阻焊層110和170的厚度可從約12μm至約40μm，但是這些厚度可以改變，如以下所述。在一些實施例中，厚度TB控制在至少20μm，並且小於40μm。
基底的第一主要表面(頂端)具有複數個導電墊162，接點164形成於導電墊162之上。積體電路晶片190覆晶接著在阻焊層170之上，並且將積體電路晶片190的焊料凸塊182回焊，形成與接點164的電性與機械的連接，回焊例如可藉由散裝式波峰焊(bulk wave soldering)或回焊爐(reflow oven)進行。使用底部填充材料180填充圍繞凸塊182的空間，並填充在積體電路晶片190與封裝基底140之間的空隙，底部填充材料180形成低翹曲封膠，其消除在焊接點上的應力，並且擴大熱循環效能。
可使用各種技術形成積體電路晶片190，積體電路晶片190可形成在矽基底、III-V族化合物基底、矽鍺(SiGe)基底、絕緣層上的矽基底(silicon-on-insulator；SOI)或類似的基底上。
可以改變頂端阻焊層170的厚度以及底部阻焊層110的厚度去控制封裝基底140的翹曲，藉由使用在頂端阻焊層170與底部阻焊層110中不同的平均厚度TT和TB，可以改變在層狀基底140中的封裝翹曲的翹曲類型。
例如第2A-2C圖所示，在晶片接著回焊以及基底冷卻至25℃之後，如果底部阻焊層110的平均厚度TB大抵上等於T1=頂端阻焊層170的平均厚度TT=40μm，其結果為凸面(convex)型的封裝翹曲。例如，若TT=TB=40μm，則結果為凸面(convex)翹曲。
換言之，如第3A-3C圖所示，如果底部阻焊層110的平均厚度TB為T2，其小於頂端阻焊層170的平均厚度TT，其結果為凹面(concave)型的封裝翹曲。例如，若TT=40μm，且TB=20μm至25μm，則結果為凹面(concave)翹曲。
在一些實施例中，頂端阻焊層170具有大抵上均勻的厚度TT，其與底部阻焊層110的大致均勻的厚度TB不同。例如，底部阻焊層110的均勻厚度TB可以降低至大於或等於12μm，並且小於40μm(頂端阻焊層170的厚度)的厚度，以減緩基底翹曲的凹面。
在第6圖的封裝體200中，第二封裝體192接著在積體電路晶片190之上，並且以層疊封裝結構與基底連接。在此結構中，使用低密度I/O球閘陣列(ball grid array；BGA)的錫球184陣列，連接晶片192至基底140上的導電墊162。第6圖也顯示底部阻焊層110的平均厚度(其可以是均勻的厚度)小於頂端阻焊層170的平均厚度。在一封裝產品中，翹曲的控制對於製程容許度而言是重要的因子，因此控制翹曲的能力是很有用的工具。在層疊封裝結構中，封裝體後續將接著在印刷電路板(PCB)上，底部阻焊層110將會接觸印刷電路板(PCB)。因此，基底140的翹曲控制優先於封裝體192內的基底(未繪出)的翹曲控制。
第4A-4C圖顯示另一實施例的基底400，其中控制底部阻焊層410、411和420的平均厚度，以控制封裝體的翹曲。第4A圖為基底400的底部平面圖，第4B和4C圖顯示頂端阻焊層470具有至少一個頂端溝槽472，位於這些導電墊162的其中一個的位置上之側面剖面圖，並且底部阻焊層410和411具有至少一個底部溝槽420。頂端阻焊層470的厚度可以是40μm，並且可佔基底總面積的約40%。底部溝槽420具有複數個側邊(第4A圖)，包含個別的側邊，其與基底400的每一個個別的側邊平行。因此，底部溝槽420介於底部阻焊層的內部矩形部分411與底部阻焊層的外部矩形框架部分410之間。底部阻焊層410、411和420具有第一部份410和411以及第二部分(溝槽)420，其中第一部份410和411的厚度大於第二部分(溝槽)420的厚度。
在一些實施例中，底部阻焊層410、411和420在底部溝槽420內的厚度為零，完全地暴露出絕緣層(增層基板)120。在其他實施例(未繪出)中，底部溝槽420的厚度大於零，但小於底部阻焊層的第一部份410和411的厚度。可以改變溝槽420的面積，以控制底部阻焊層410、411和420的平均厚度。例如，溝槽420可以是基底底面總面積的約10%至60%。
在第4B和4C圖的例子中，溝槽420位於頂端阻焊層470內的溝槽472的正下方，雖然在第4B和4C圖顯示的例子中，溝槽420和472兩者都具有相同的寬度GW，在其他實施例中，底部溝槽420的寬度可大於或小於頂端溝槽472的寬度。例如，為了達到凸面翹曲的形狀，頂端溝槽可佔總面積的40%，並且底部溝槽可為總面積的10%。針對凹面翹曲，底部溝槽420佔據的面積百分比大於頂端溝槽472佔據的面積百分比。
第5A-5C圖顯示另一實施例的基底500，其中控制底部阻焊層410和520的平均厚度，以控制封裝體的翹曲。第5A圖為基底500的底部平面圖，第5B和5C圖顯示頂端阻焊層470具有至少一個頂端溝槽472，位於這些導電墊162的其中一個的位置上之側面剖面圖，並且底部阻焊層410具有至少一個底部視窗520。底部視窗520具有複數個側邊(第5A圖)，包含個別的側邊，其與基底500的每一個個別的側邊平行。底部阻焊層410和520具有第一部份410以及第二部分(視窗)520，其中第一部份410的厚度大於第二部分(視窗)520的厚度。在一些實施例中，底部阻焊層410和520在底部視窗520內的厚度為零，完全地暴露出絕緣層(增層基板)120。在其他實施例(未繪出)中，底部視窗520的厚度大於零，但小於底部阻焊層的第一部份410的厚度。可以改變視窗520的面積，以控制底部阻焊層410和520的平均厚度。例如，視窗520可以是基底底面總面積的約10%至60%。
對於任何特定的封裝應用，無論是第4A-4C圖的溝槽420，或是第5A-5C圖的視窗520，在此技術領域中具有通常知識者可以很容易地測定(經由模擬或實驗)其所提供之期望的翹曲效果及程度。一般而言，可以相信溝槽設計與視窗提供了較佳的共平面控制的提升，並且視窗設計提升了可佈線性(routability)。溝槽可以有好處，例如在具有凸塊在導線上的結構之封裝體內。
第7圖為製造積體電路封裝體的方法之流程圖。
於步驟700，在基底的第一主要表面上提供頂端阻焊層，第一主要表面具有多個導電墊。在一些實施例中，步驟700包含在這些導電墊的其中之一的位置上形成至少一個溝槽。
於步驟702，在基底的第二主要表面上提供底部阻焊層，第二主要表面相對於第一主要表面，底部阻焊層的平均厚度與頂端阻焊層不同。在一些實施例中，步驟702包含形成至少一個底部溝槽。在一些實施例中，底部溝槽具有複數個側邊，包含個別的側邊，其與基底的每一個個別的側邊平行。在一些實施例中，底部溝槽具有第一部分和第二部分，並且第一部份的厚度大於第二部分的厚度。在一些實施例中，頂端阻焊層具有大抵上均勻的厚度(除了凸塊的區域以外)，其大於底部阻焊層的厚度。
於步驟704，將積體電路晶片接著在頂端阻焊層之上，此晶片具有焊料凸塊。
於步驟706，將第二封裝體以層疊封裝結構選擇性地接著在晶片之上。在其他實施例中，第二封裝體被省略(如第1、4B及5B圖所示)。
於步驟708，將焊料凸塊連接至導電墊。
第8圖為設計與製造積體電路封裝體的方法之流程圖。
於步驟800，方法開始。
於步驟802，決定使用從製造的封裝體得到的測試數據或機械電腦的模型數據。
於步驟804，若使用測試數據，則製造積體電路封裝體。積體電路封裝體設計包含基底，在其第一主要表面上具有頂端阻焊層，並且在其第二主要表面上具有底部阻焊層，第二主要表面相對於第一主要表面，第一主要表面具有積體電路晶片接著於頂端阻焊層之上。
於步驟806，測量積體電路封裝體的翹曲。
於步驟808，若使用電腦的模型數據，則執行電腦模型，測定在三維空間內的每個點的設置與應力分佈。
於步驟810，基於測試數據或電腦模型，測定積體電路封裝體的翹曲。
於步驟812，測定翹曲為凹面或凸面。
於步驟814，若翹曲為凸面，則此修改包含增加頂端阻焊層的平均厚度或減少底部阻焊層的平均厚度。
於步驟816，若翹曲為凹面，則此修改包含減少頂端阻焊層的平均厚度或增加底部阻焊層的平均厚度。
於修改設計之後，如第8圖中的虛線標示，可在封閉的迴圈製程中，選擇性地重複步驟802-816，直到測試結果或模型顯示已達到所需的翹曲降低。
另外，在開放的迴圈製程之實施例中，基於經驗數據，步驟802-816可以只執行一次，並且基於厚度改變的計算，或基於從先前測試中所得到的翹曲對上頂端和底部阻焊層厚度的表格中進行表格查詢，選擇最終修改的阻焊層厚度，以降低翹曲。
於步驟818，修改設計，包含修改由頂端阻焊層與底部阻焊層所組成之群組的其中之一的平均厚度，使得翹曲降低，然後依據修改的設計製造積體電路封裝體。
在上述的例子中，封裝體的翹曲是對稱的，並且修改的阻焊層也是對稱的。在其他實施例中，翹曲的發生是非對稱的，可使用兩個不同的阻焊層厚度，以降低在翹曲中的非對稱。
雖然本發明已揭露較佳實施例如上，然其並非用以限定本發明，在此技術領域中具有通常知識者當可瞭解，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
100、200．．．封裝體
110、410、411．．．底部阻焊層
120、160．．．絕緣層
130、150．．．導電層
140、400、500‧‧‧基底
162‧‧‧導電墊
164‧‧‧接點
170、470‧‧‧頂端阻焊層
180‧‧‧底部填充材料
182‧‧‧焊料凸塊
184‧‧‧錫球
TT‧‧‧頂端阻焊層的平均厚度
TB‧‧‧底部阻焊層的平均厚度
T1‧‧‧第一底部阻焊層厚度
T2‧‧‧第二底部阻焊層厚度
190‧‧‧積體電路晶片
192‧‧‧第二封裝體
420‧‧‧底部溝槽
472‧‧‧頂端溝槽
520‧‧‧底部視窗
700、702、704、706、708‧‧‧第7圖之流程圖的步驟
800、802、804、806、808、810、812、814、816、818‧‧‧第8圖之流程圖的步驟
第1圖係顯示覆晶接著晶片的一區域之剖面示意圖。
第2A圖係顯示第1圖的封裝體之剖面示意圖，其具有第一底部阻焊層厚度。
第2B圖係顯示第2A圖的封裝體之翹曲側面輪廓。
第2C圖係顯示第2B圖的封裝體之外形輪廓圖。
第3A圖係顯示第1圖的封裝體之剖面示意圖，其具有第二底部阻焊層厚度。
第3B圖係顯示第3A圖的封裝體之翹曲側面輪廓。
第3C圖係顯示第3B圖的封裝體之外形輪廓圖。
第4A-4C圖係顯示在底部阻焊層內具有溝槽的一實施例，第4A圖為底部平面圖，第4B圖為側面正視圖，第4C圖為第4B圖的局部放大圖。
第5A-5C圖係顯示在底部阻焊層內具有視窗的一實施例，第5A圖為底部平面圖，第5B圖為側面正視圖，第5C圖為第5B圖的局部放大圖。
第6圖係顯示使用層疊封裝結構的一實施例。
第7圖為製造積體電路封裝體的方法之流程圖。
第8圖為設計與製造積體電路封裝體的方法之流程圖。
800、802、804、806、808、810、812、814、816、818．．．第8圖之流程圖的步驟

Claims (10)

  1. 一種封裝體，包括：一基底，具有一頂端阻焊層設置在一第一主要表面上，以及一底部阻焊層設置在相對於該第一主要表面的一第二主要表面上，其中該第一主要表面具有複數個導電墊，且其中該底部阻焊層具有與該頂端阻焊層不同的一平均厚度，且其中該底部阻焊層具有位於其中心的一內部矩形部分以及至少一底部溝槽，該至少一底部溝槽係以矩形環狀的形式圍繞該內部矩形部分；以及一積體電路晶片，接著於該頂端阻焊層之上，其中該積體電路晶片具有複數個焊料凸塊連接至該些導電墊。
  2. 如申請專利範圍第1項所述之封裝體，其中該頂端阻焊層具有一均勻的厚度，大於該底部阻焊層的該平均厚度。
  3. 如申請專利範圍第1項所述之封裝體，其中該頂端阻焊層具有至少一個頂端溝槽位於該些導電墊的其中一個的位置上。
  4. 如申請專利範圍第1項所述之封裝體，其中該底部溝槽介於該底部阻焊層的該內部矩形部分與該底部阻焊層的一外部矩形框架部分之間。
  5. 如申請專利範圍第1項所述之封裝體，其中該底部阻焊層在該底部溝槽內的厚度為零。
  6. 如申請專利範圍第1項所述之封裝體，其中該頂端阻焊層具有一均勻的厚度，小於該底部阻焊層的該平均 厚度。
  7. 如申請專利範圍第1項所述之封裝體，更包括一第二封裝體接著於該積體電路晶片之上，並且以一層疊封裝結構連接至該基底。
  8. 一種控制封裝體翹曲的方法，包括：測定一積體電路封裝體設計的一翹曲，其中該積體電路封裝體設計包含一基底，具有一頂端阻焊層設置在一第一主要表面上，以及一底部阻焊層設置在相對於該第一主要表面的一第二主要表面上，其中該第一主要表面具有一積體電路晶片接著於該頂端阻焊層之上；修改該設計，包含修改由該頂端阻焊層與該底部阻焊層所組成之群組的其中之一的一平均厚度，使得該翹曲降低；以及依據該修改的設計製造一積體電路封裝體。
  9. 如申請專利範圍第8項所述之控制封裝體翹曲的方法，其中該測定的翹曲為凸面，且該修改步驟包含增加該頂端阻焊層的一平均厚度或減少該底部阻焊層的一平均厚度。
  10. 如申請專利範圍第8項所述之控制封裝體翹曲的方法，其中該測定的翹曲為凹面，且該修改步驟包含增加該底部阻焊層的一平均厚度或減少該頂端阻焊層的一平均厚度。
TW100133139A 2011-05-11 2011-09-15 封裝體及控制封裝體翹曲的方法 TWI464834B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/105,360 US8519535B2 (en) 2011-05-11 2011-05-11 Method and structure for controlling package warpage

Publications (2)

Publication Number Publication Date
TW201246470A TW201246470A (en) 2012-11-16
TWI464834B true TWI464834B (zh) 2014-12-11

Family

ID=47124659

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133139A TWI464834B (zh) 2011-05-11 2011-09-15 封裝體及控制封裝體翹曲的方法

Country Status (3)

Country Link
US (1) US8519535B2 (zh)
CN (1) CN102779794B (zh)
TW (1) TWI464834B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10194537B2 (en) 2013-03-25 2019-01-29 International Business Machines Corporation Minimizing printed circuit board warpage
KR102320046B1 (ko) 2014-09-19 2021-11-01 삼성전자주식회사 캐스케이드 칩 스택을 갖는 반도체 패키지
WO2016087904A1 (zh) 2014-12-05 2016-06-09 三星电子株式会社 制造半导体装置的设备和利用其制造半导体封装件的方法
JP2019168315A (ja) * 2018-03-23 2019-10-03 三菱電機株式会社 測定装置、回路基板、表示装置、および測定方法
CN109190152B (zh) * 2018-07-23 2023-04-07 桂林电子科技大学 一种减小功率循环-谐响应耦合下的应力的csp焊点结构参数优化方法
CN109926112A (zh) * 2019-04-10 2019-06-25 中南大学 三维微结构聚合物微流控芯片的叠层制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084206A1 (en) * 2002-11-06 2004-05-06 I-Chung Tung Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
TW200631782A (en) * 2005-03-09 2006-09-16 Univ Nat Central Structure and method of thermal stress compensation
TW201010020A (en) * 2008-05-29 2010-03-01 Renesas Tech Corp Semiconductor device and method for manufacturing it

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
TWI245381B (en) * 2003-08-14 2005-12-11 Via Tech Inc Electrical package and process thereof
KR100601881B1 (ko) 2004-01-28 2006-07-19 삼성전자주식회사 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법
US7075016B2 (en) 2004-02-18 2006-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Underfilling efficiency by modifying the substrate design of flip chips
JP4601365B2 (ja) * 2004-09-21 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
US20060076681A1 (en) 2004-10-13 2006-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package substrate for flip chip packaging
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
US8183696B2 (en) * 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084206A1 (en) * 2002-11-06 2004-05-06 I-Chung Tung Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
TW200631782A (en) * 2005-03-09 2006-09-16 Univ Nat Central Structure and method of thermal stress compensation
TW201010020A (en) * 2008-05-29 2010-03-01 Renesas Tech Corp Semiconductor device and method for manufacturing it

Also Published As

Publication number Publication date
TW201246470A (en) 2012-11-16
US8519535B2 (en) 2013-08-27
US20120286417A1 (en) 2012-11-15
CN102779794A (zh) 2012-11-14
CN102779794B (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
TWI464834B (zh) 封裝體及控制封裝體翹曲的方法
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
TWI506738B (zh) 封裝結構及其製法
US9698072B2 (en) Low-stress dual underfill packaging
JP6344919B2 (ja) プリント回路板及び積層型半導体装置
US20110215466A1 (en) Flip chip package maintaining alignment during soldering
US9960105B2 (en) Controlled solder height packages and assembly processes
JP2007042762A (ja) 半導体装置およびその実装体
TWI436461B (zh) 封裝基板結構及其製法暨覆晶封裝結構及其製法
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
TWI590399B (zh) 半導體封裝件及其製法與其封裝基板
JPH10335527A (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
TW201316462A (zh) 封裝件及其製法
TWM450822U (zh) 封裝基板
TWI556332B (zh) 封裝堆疊結構及其製法
TW201415602A (zh) 封裝堆疊結構之製法
US20120086119A1 (en) Chip stacked structure
TWI613729B (zh) 基板結構及其製法
TWI573230B (zh) 封裝件及其封裝基板
TWI514490B (zh) 半導體封裝件及其製法
TW201306197A (zh) 以金屬柱銲接為晶片連接之半導體封裝構造
TW201442181A (zh) 晶片封裝基板及其製作方法
TWI762777B (zh) 半導體封裝基板及其製法與電子封裝件及其製法
TWI501352B (zh) 具有翹曲控制系統之積體電路封裝系統及其製造方法
WO2024084637A1 (ja) 半導体装置の製造方法及び半導体装置