TWM450822U - 封裝基板 - Google Patents

Description

封裝基板

本創作係有關一種封裝基板，尤指一種能提升封裝可靠度之封裝基板。

　　隨著電子產業的發達，現今的電子產品已趨向輕薄短小與功能多樣化的方向設計，半導體封裝技術亦隨之開發出不同的封裝型態。而針對不同之封裝結構，亦發展出各種封裝用之封裝基板，例如：覆晶載板。一般覆晶式封裝基板，其基板本體表面具有置晶區，於該置晶區中形成複數覆晶焊墊，而於該置晶區外圍形成複數電性接觸墊，且於該基板本體上形成防焊層，該防焊層具有複數開孔以對應顯露該覆晶焊墊與電性接觸墊。於覆晶製程中，於該覆晶焊墊上形成焊接材料以接置半導體晶片，再於該半導體晶片與該置晶區上之防焊層之間填充底膠，藉以包覆該焊接材料，使該半導體晶片與基板本體之間形成良好機械性連接。

　　然而，於封裝製程中，不易控制該底膠之流動範圍，而使該底膠之流動範圍擴大因而漫延至該置晶區外之電性接觸墊上，致使該電性接觸墊無法有效連接其它元件或有效電性傳輸，導致封裝後之電子產品為不良品。

　　另一方面，習知堆疊製程中，係於該電性接觸墊上形成焊錫球以結合另一封裝結構。因此，習知封裝堆疊結構係藉由焊錫球堆疊兩封裝結構，而於回焊過程中，該焊錫球之焊錫材料容易污染該兩封裝結構之表面，且該焊錫球之尺寸變異不易控制，故容易造成該兩封裝結構之間呈傾斜接置、共平面性不良，甚致於產生接點偏移等問題。再者，當堆疊之高度需增加時，該焊錫球之直徑需增加，導致該焊錫球所佔用之封裝基板表面積增加，因而使封裝基板表面上之佈線與電子元件佈設之空間受到壓縮而影響堆疊焊墊（PoP pad，即該電性接觸墊）間距無法持續微縮。又，此結構中該焊錫球之體積增加後，將容易產生橋接現象。

　　因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。

　　鑑於上述習知技術之種種缺失，本創作係提供一種封裝基板，係包括：具有複數覆晶焊墊及複數電性接觸墊之基板本體、形成於該基板本體上且外露該些覆晶焊墊與電性接觸墊之絕緣保護層、設於該絕緣保護層上並圍繞該些覆晶焊墊的至少一擋塊、以及設於該電性接觸墊上之導電柱。

　　前述之封裝基板中，該覆晶焊墊上具有導電凸塊，例如，銅凸塊或焊錫凸塊，該擋塊之高度係等於或高於該導電凸塊之高度，且該擋塊之材質與該導電凸塊之材質相同。

　　前述之封裝基板中，該擋塊之材質與該導電柱之材質、該覆晶焊墊之材質或該絕緣保護層之材質相同。

　　另外，前述之封裝基板中，該導電柱係為銅柱。

　　由上可知，本創作之封裝基板，係藉由該擋塊控制該底膠之流動範圍，而使該底膠無法漫延至該電性接觸墊所在區域。因此，相較於習知技術，該電性接觸墊之電性不受該底膠之影響，故能有效連接其它電子元件或有效電性傳輸，避免封裝後之電子產品為不良品。

　　另一方面，係藉由非焊錫材之導電柱堆疊且電性連接兩封裝結構，故該導電柱不僅不會污染基板表面，且藉由該導電柱之尺寸變異易於控制，使其可克服堆疊結構間傾斜接置及接點偏移之問題。

　　再者，當該導電柱之高度任意調整時，並不會增加其直徑，故相較於習知技術，本發明之導電柱所佔用之基板本體表面之面積不會增加，因此不會壓縮該基板本體表面上之佈線空間及電子元件之佈設空間。

　　又，該導電柱係以電鍍形成之，故其高度增加時，並不會產生橋接現象，俾提升產品之良率。

　　以下藉由特定的具體實施例說明本創作之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本創作之其他優點及功效。

　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本創作可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本創作所能產生之功效及所能達成之目的下，均應仍落在本創作所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下”、“第一”、“第二”、及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本創作可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本創作可實施之範疇。

　　第1A至1G圖係為本創作封裝基板1之第一實施例之製法的剖視示意圖。

　　如第1A圖所示，一基板本體10之上表面10a上形成有複數覆晶焊墊100、位於該些覆晶焊墊100外圍之複數電性接觸墊101及覆蓋該些覆晶焊墊100與電性接觸墊101之一絕緣保護層11，且該絕緣保護層11具有複數開孔110a，以令該些覆晶焊墊100之部分表面與該些電性接觸墊101之部分表面對應外露於該些開孔110a。

　　於本實施例中，該基板本體10之上表面10a上係定義有一置晶區A，令該些覆晶焊墊100位於該置晶區A中，而該些電性接觸墊101位於該置晶區A外圍。

　　再者，該基板本體10之下表面10b上具有複數植球墊102、及覆蓋該些植球墊102之另一絕緣保護層11，且該絕緣保護層11亦具有複數開孔110b，以令該些植球墊102之部分表面亦對應外露於該些開孔110b。

　　於其它實施例中，該基板本體10之上表面10a之絕緣保護層11亦可形成有兩開孔，以令該些覆晶焊墊100對應外露於其中一開孔，而該些電性接觸墊101對應外露於另一開孔；或者，該基板本體10之上表面10a之絕緣保護層11僅形成一開孔，以令該些覆晶焊墊100與該些電性接觸墊101外露於該開孔。

　　如第1B圖所示，於該絕緣保護層11上形成一阻層13，且該阻層13形成有對應外露該些覆晶焊墊100之複數開口區130。

　　如第1C及1D圖所示，於該開口區130中之覆晶焊墊100上形成導電凸塊14。接著，移除該阻層13。

　　於本實施例中，該導電凸塊14係為銅凸塊或焊錫凸塊，且藉由電鍍方式形成該導電凸塊14，但形成該導電凸塊14之方式繁多，不限於電鍍方式。

　　如第1E圖所示，於該絕緣保護層11上形成另一阻層13’，且該阻層13’形成有對應外露該些電性接觸墊101之複數第一開口區130a、及外露該置晶區A外圍（該覆晶焊墊100與該電性接觸墊101之間）之絕緣保護層11表面的複數第二開口區130b。

　　如第1F圖所示，於該第一開口區130a中之電性接觸墊101上電鍍形成導電柱15，且於該第二開口區130b中之絕緣保護層11表面上電鍍形成擋塊12。

　　於本實施例中，該些導電柱15係為銅柱，但其材質不限於銅，只要於回焊製程中不會改變該導電柱15形狀之材質即可。

　　再者，該些擋塊12之材質與該些導電柱15之材質相同，又該些擋塊12之材質與該些覆晶焊墊100及該些電性接觸墊101之材質相同。又可依需求，令該些擋塊12之材質與該些導電凸塊14之材質相同。另外，形成該導電柱15與擋塊12之方式繁多，不限於電鍍方式。

　　如第1G圖所示，移除該阻層13’。於本實施例中，該擋塊12之高度係高於該導電凸塊14之高度，且該擋塊12之高度係等於該導電柱15之高度。

　　再者，如第1G’及1G”圖所示，該擋塊12,12’係圍繞該些覆晶焊墊100（即該些導電凸塊14），令該擋塊12,12’位於該些覆晶焊墊100（即該置晶區A）與該些電性接觸墊101（即該些導電柱15）之間。又，該擋塊12,12’可依需求呈現單一個（如第1G’圖所示）或複數個（如第1G”圖所示之四個）。

　　第2A及2B圖係為本創作封裝基板1之第一實施例之後續製程的剖視示意圖。

　　如第2A圖所示，於該些導電凸塊14上藉由焊錫材料200結合一半導體晶片20a，再於該半導體晶片20a與該絕緣保護層11之間形成包覆該導電凸塊14與該焊錫材料200之底膠21，以形成一封裝結構2a。

　　另外，於該些植球墊102上形成焊球22，以將該封裝結構2a接置於一如電路板之電子裝置（圖略）上。

　　本創作之封裝基板1藉由該擋塊12之設計，以控制該底膠21之流動範圍，使該底膠21之流動範圍侷限於該擋塊12所圍之區域內部（如該置晶區A內），因而該底膠21無法漫延至該電性接觸墊101（或該導電柱15所在區域）上。因此，該電性接觸墊101之電性不受該底膠21之影響，故能有效連接其它電子元件或有效電性傳輸，避免封裝後之電子產品為不良品。

　　第2B圖所示，於該些導電柱15上藉由焊錫材料23結合另一封裝結構2b（含至少一半導體晶片20b），以令該兩相堆疊之封裝結構2a,2b形成一封裝堆疊結構2。

　　於本實施例中，該另一封裝結構2b中之半導體晶片20b係為打線式，而於其它實施例中，該半導體晶片20b亦可為覆晶式或嵌埋式。再者，如第2B’圖所示，該封裝結構2b具有另一導電柱25，以結合該焊錫材料23。

　　又，如第2B”圖所示，於本創作之封裝基板1’之第一實施例之其它態樣中，該導電柱15’與該擋塊12亦可分開製作，使該導電柱15’之高度可高於該擋塊12之高度，以減少該焊錫材料23之使用量。

　　另外，於堆疊製程後，可依需求進行再封裝製程，如第2B’圖所示，係於該兩封裝結構2a,2b之間形成封裝膠體24，以包覆該些導電柱15,25與焊錫材料23。藉由該擋塊12之設計，該底膠21無法漫延至該導電柱15所在區域。

　　本創作係藉由電鍍方式形成該導電柱15，以堆疊且電性連接該兩封裝結構2a,2b，故相較於習知技術之回焊方式，本創作之導電柱15不僅不會污染該兩封裝結構2a,2b之表面，且因該導電柱15於回焊製程中不會變形而使其尺寸變異易於控制，因而相較於習知技術，該導電柱15利於該兩封裝結構2a,2b間垂直接置，並能減少接點偏移之問題。

　　再者，當該導電柱15之高度任意調整時，並不會改變該導電柱15之直徑，故相較於習知技術，本創作之導電柱15所佔用之該基板本體10之上表面10a（或絕緣保護層11表面）之面積不會任意增加，因此不會壓縮該基板本體10之上表面10a上之佈線空間及電子元件之佈設空間，例如，該些電性接觸墊101之間距能持續微縮；相對而言，若具有相同佈線數量之需求時，該封裝堆疊結構2之體積可較習知技術縮小許多。

　　又，該導電柱15係以電鍍形成之，故當該導電柱15之高度增加時，並不會產生橋接(bridge)現象，俾提升產品之良率。

　　第3A至3E圖係為本創作封裝基板3之第二實施例之製法的剖視示意圖。本實施例與第一實施例之差異在於該擋塊32之製程步驟，其它製程大致相同，故不再贅述相同製程。

　　如第3A及3B圖所示，接續第1A圖之製程，於該絕緣保護層11上形成一阻層33，且該阻層33形成有對應外露該些覆晶焊墊100之複數第一開口區330a、及外露該置晶區A外圍（該覆晶焊墊100與該電性接觸墊101之間）之絕緣保護層11表面的複數第二開口區330b。

　　如第3C及3D圖所示，於該第一開口區330a中之覆晶焊墊上電鍍形成導電凸塊14，且於該第二開口區330b中之絕緣保護層11表面上電鍍形成擋塊32。之後，移除該阻層33。

　　於本實施例中，該擋塊32之材質與該導電凸塊14之材質相同，且該導電凸塊14係為銅凸塊或焊錫凸塊，又該擋塊32之高度係等於該導電凸塊14之高度。

　　如第3E圖所示，於該電性接觸墊101上形成導電柱15，且該擋塊32之高度係低於該導電柱15之高度。

　　再者，如第3E’及3E”圖所示，該擋塊32,32’係圍繞該些導電凸塊14，令該擋塊32,32’位於該些導電凸塊14與該些導電柱15之間，且該擋塊32,32’可依需求呈現單一個（如第3E’圖所示）或複數個（如第3E”圖所示）。

　　第4A至4E圖係為本創作封裝基板4之第三實施例之製法的剖視示意圖。本實施例與第一實施例之差異在於該擋塊42之製程步驟，其它製程大致相同，故不再贅述相同製程。

　　如第4A圖所示，於第1A圖之製程中，當形成該絕緣保護層11時，一併形成該擋塊42，使該擋塊42之材質與該絕緣保護層11之材質相同。

　　如第4B圖所示，於該絕緣保護層11與該擋塊42上形成一阻層13，且該阻層13形成有對應外露該些覆晶焊墊100之複數開口區130。

　　如第4C及4D圖所示，於該開口區130中之覆晶焊墊100上形成導電凸塊14，再移除該阻層13。該擋塊42之高度係高於該導電凸塊14之高度。

　　如第4E圖所示，於該電性接觸墊101上形成導電柱15，且該擋塊42之高度係低於該導電柱15之高度。

　　再者，如第4E’及4E”圖所示，該擋塊42,42’係圍繞該些導電凸塊14，令該擋塊42,42’位於該些導電凸塊14與該些導電柱15之間，且該擋塊42,42’可依需求呈現單一個（如第4E’圖所示）或複數個（如第4E”圖所示）。

　　本創作之封裝基板1,3,4係包括：一基板本體10、一絕緣保護層11、至少一擋塊12,12’,32,32’,42,42’、以及複數導電柱15。

　　所述之基板本體10係具有複數覆晶焊墊100及位於該些覆晶焊墊100外圍之複數電性接觸墊101，且該覆晶焊墊100上具有導電凸塊14，該導電凸塊14係為銅凸塊或焊錫凸塊。

　　所述之絕緣保護層11係形成於該基板本體10上，且該絕緣保護層11具有一或複數個開孔110a，以令該些覆晶焊墊100與該些電性接觸墊101外露於該開孔110a。

　　所述之擋塊12,12’,32,32’,42,42’係設於該絕緣保護層11上，且圍繞該些覆晶焊墊100，令該擋塊12,12’,32,32’,42,42’位於該覆晶焊墊100與該電性接觸墊101之間，而該擋塊12,12’,32,32’,42,42’之高度係等於或高於該導電凸塊14之高度。

　　所述之導電柱15係為銅柱且設於該電性接觸墊101上。

　　於一實施例中，該擋塊12,12’之材質與該導電柱15之材質相同。

　　於一實施例中，該擋塊32,32’之材質與該導電凸塊14之材質相同。

　　於一實施例中，該擋塊12,12’,32,32’之材質與該覆晶焊墊100之材質相同。

　　於一實施例中，該擋塊42,42’之材質與該絕緣保護層11之材質相同。

　　綜上所述，本創作之封裝基板，主要藉由該擋塊之設計，以控制該底膠之流動範圍，使底膠無法漫延至該電性接觸墊或該導電柱區域。因此，該電性接觸墊之電性不受該底膠之影響，因而能有效連接其它電子元件或有效電性傳輸，進而避免封裝後之電子產品為不良品。

　　再者，藉由電鍍方式形成該導電柱堆疊且電性連接兩封裝結構，以於回焊過程中，該導電柱不僅不會污染該兩封裝結構之表面，且因尺寸變異容易控制，而易使該兩封裝結構之間呈垂直接置，並有利於固定接點。

　　再者，當該導電柱之高度任意調整時，並不會增加其直徑，故該導電柱所佔用之基板本體表面之面積不會增加，因此不會壓縮線路及電子元件之佈設空間。

　　又，當該導電柱之高度增加時，並不會產生橋接現象，俾提升產品之良率。

　　上述實施例係用以例示性說明本創作之原理及其功效，而非用於限制本創作。任何熟習此項技藝之人士均可在不違背本創作之精神及範疇下，對上述實施例進行修改。因此本創作之權利保護範圍，應如後述之申請專利範圍所列。

1,1’,3,4‧‧‧封裝基板

10‧‧‧基板本體

10a‧‧‧上表面

10b‧‧‧下表面

100‧‧‧覆晶焊墊

101‧‧‧電性接觸墊

102‧‧‧植球墊

11‧‧‧絕緣保護層

110a,110b‧‧‧開孔

12,12’,32,32’,42,42’‧‧‧擋塊

13,13’,33‧‧‧阻層

130‧‧‧開口區

130a,330a‧‧‧第一開口區

130b,330b‧‧‧第二開口區

14‧‧‧導電凸塊

15,15’,25‧‧‧導電柱

2‧‧‧封裝堆疊結構

2a,2b‧‧‧封裝結構

20a,20b‧‧‧半導體晶片

200,23‧‧‧焊錫材料

21‧‧‧底膠

22‧‧‧焊球

24‧‧‧封裝膠體

A‧‧‧置晶區

　　第1A至1G圖係為本創作封裝基板之第一實施例之製法的剖視示意圖；其中，第1G’及1G”圖係為第1G圖之不同實施態樣之上視圖；

　　第2A及2B圖係為本創作封裝基板之第一實施例之後續製程的剖視示意圖；其中，第2B’及2B”圖係為第2B圖之不同實施態樣；

　　第3A至3E圖係為本創作封裝基板之第二實施例之製法的剖視示意圖；其中，第3E’及3E”圖係為第3E圖之不同實施態樣之上視圖；以及

　　第4A至4E圖係為本創作封裝基板之第二實施例之製法的剖視示意圖；其中，第4E’及4E”圖係為第4E圖之不同實施態樣之上視圖。

1‧‧‧封裝基板

10‧‧‧基板本體

100‧‧‧覆晶焊墊

101‧‧‧電性接觸墊

11‧‧‧絕緣保護層

110a‧‧‧開孔

12‧‧‧擋塊

14‧‧‧導電凸塊

15‧‧‧導電柱

Claims (9)

1. 一種封裝基板，係包括：
   　　基板本體，係具有複數覆晶焊墊及位於該些覆晶焊墊外圍之複數電性接觸墊；
   　　絕緣保護層，係形成於該基板本體上，且該絕緣保護層具有至少一開孔，以令該些覆晶焊墊與該些電性接觸墊外露於該開孔；
   　　至少一擋塊，係設於該絕緣保護層上，且圍繞該些覆晶焊墊，令該擋塊位於該覆晶焊墊與該電性接觸墊之間：以及
   　　導電柱，係設於該電性接觸墊上。
2. 如申請專利範圍第1項所述之封裝基板，其中，該覆晶焊墊上具有導電凸塊。
3. 如申請專利範圍第2項所述之封裝基板，其中，該導電凸塊係為銅凸塊或焊錫凸塊。
4. 如申請專利範圍第2項所述之封裝基板，其中，該擋塊之高度係等於或高於該導電凸塊之高度。
5. 如申請專利範圍第2項所述之封裝基板，其中，該擋塊之材質與該導電凸塊之材質相同。
6. 如申請專利範圍第1項所述之封裝基板，其中，該擋塊之材質與該導電柱之材質相同。
7. 如申請專利範圍第1項所述之封裝基板，其中，該擋塊之材質與該覆晶焊墊之材質相同。
8. 如申請專利範圍第1項所述之封裝基板，其中，該擋塊之材質與該絕緣保護層之材質相同。
9. 如申請專利範圍第1項所述之封裝基板，其中，該導電柱係為銅柱。