TWI613729B

TWI613729B - 基板結構及其製法

Info

Publication number: TWI613729B
Application number: TW105130795A
Authority: TW
Inventors: 胡文宏
Original assignee: 恆勁科技股份有限公司
Priority date: 2016-09-23
Filing date: 2016-09-23
Publication date: 2018-02-01
Also published as: TW201814792A

Abstract

一種基板結構係包括：介電層、形成於該介電層上且具有凸部之金屬層、以及形成於該介電層及該金屬層與該凸部上之保護層，以藉由該凸部而增加該金屬層與該保護層之間的結合面積及卡固效果，避免該金屬層與該保護層之間發生分層。本發明復提供該基板結構之製法。

Description

基板結構及其製法

本發明係有關一種基板結構，尤指一種具有金屬層之基板結構及其製法。

隨著電子產業的蓬勃發展以及封裝技術之演進，半導體封裝件之尺寸或體積亦隨之不斷縮小，藉以使該半導體封裝件達到輕薄短小之目的。目前應用於電子產品中之半導體封裝件之基板，如手機晶片之載板、鏡頭模組電路板或線圈板等，其表面需製作大銅面區域，以達到散熱或減低雜訊之功效，且需製作絕緣保護層，以隔絶線路而避免線路與其它元件接觸。

第1A圖係為習知半導體封裝件1的剖面示意圖。如第1圖所示，該半導體封裝件1係包括有封裝基板11及接置於該封裝基板11上之半導體晶片12，其中封裝基板11係包含有介電層10、形成於該介電層10相對兩側上之線路層110,112、以及形成於該介電層10與該線路層110,112上並具有外露該線路層110,112之開孔130的絕緣保護層13，俾供該半導體晶片12以其電極墊120藉由複數焊錫凸塊14覆晶結合於該封裝基板11之上方線路層110上，之後形成複數焊球15於該封裝基板11之下方線路層112上。

然而，於該封裝基板11中，該線路層110,112與該絕緣保護層13之材質不同，且該介電層10與該絕緣保護層13之材質亦不相同，故於該半導體封裝件1之製作過程中進行溫度循環(temperature cycle)或應力變化時，如通過回銲爐、或經歷落摔等製程或測試時，該線路層110,112與該絕緣保護層13或該介電層10與該絕緣保護層13之間等異質材料結合之區域易因熱膨脹係數(Coefficient of thermal expansion，簡稱CTE)不匹配(mismatch)、應力集中或結合性不佳等情況而相互分離，即發生分層(delaminating)之問題，造成該些焊錫凸塊14與焊球15無法有效電性連接該半導體晶片12與封裝基板11、或產品無法通過可靠度測試，致使產品之良率不佳。

又，如第1B圖所示，雖可將該線路層110之表面形成粗糙化結構110a，其粗化程度之Ra值大約0.1至0.5微米，以增加該線路層110與該絕緣保護層13之結合性，但該線路層110與該絕緣保護層13之間的結合面仍呈現平直面，導致應力之分佈方向會沿該線路層110與該絕緣保護層13之間的結合面連續延伸(如第1B圖所示之箭頭方向A，即相對該介電層10表面之水平方向)，因而仍容易產生分層。

另外，隨著半導體封裝件微型化(miniaturization)的封裝需求，該線路層110之尺寸也隨之縮減，致使不易進行粗糙化製程。甚者，即便進行粗糙化製程亦無法有效阻止該線路層110,112與該絕緣保護層13或該介電層10與該絕緣保護層13之間發生分層問題。

因此，如何克服習知技術之缺點，實為目前各界亟欲解決之技術問題。

鑒於上述習知技術之缺失，本發明提供一種基板結構，係包括：介電層，係具有相對之第一側與第二側；第一金屬層，係形成於該介電層之第一側且具有複數個一體成形之第一凸部；以及保護層，係形成於該介電層之第一側及該第一金屬層與該第一凸部上。

本發明復提供一種基板結構之製法，係包括：提供一表面具有複數凹部之承載件；形成第一金屬層於該承載件上與該凹部中，以令該第一金屬層於該凹部中形成有一體成形之第一凸部；形成介電層於該承載件與該第一金屬層上；移除該承載件，以外露該第一金屬層與該第一凸部；以及形成保護層於該介電層及該第一金屬層與該第一凸部上。

前述之基板結構及其製法中，該介電層於該凹部中形成有一體成形之第二凸部。另外，於移除該承載件之後，該保護層復形成於該第二凸部上。

前述之基板結構及其製法中，該第一凸部之表面係為粗糙化表面。

另外，前述之基板結構及其製法中，復包括形成第二金屬層於該介電層上，且該第二金屬層藉由形成於該介電層中之導電盲孔電性連接該第一金屬層。

由上可知，本發明之基板結構及其製法，主要藉由該第一金屬層具有一體成形之第一凸部及該介電層具有一體成形之第二凸部，以增加該第一金屬層與該保護層之間及該介電層與該保護層之間的結合面積及卡合效果，進而提升兩異質材料者之結合性，且該第一金屬層與該保護層之間及該介電層與該保護層之間的結合面將呈現不連續面，而使應力會沿該第一凸部及第二凸部分散，故相較於習知技術，本發明能避免該第一金屬層與該保護層之間及該介電層與該保護層發生分層之問題。

1‧‧‧半導體封裝件

10,22‧‧‧介電層

11‧‧‧封裝基板

110,112‧‧‧線路層

110a‧‧‧粗糙化結構

12‧‧‧半導體晶片

120‧‧‧電極墊

13‧‧‧絕緣保護層

130,240,250‧‧‧開孔

14‧‧‧焊錫凸塊

15‧‧‧焊球

2‧‧‧基板結構

20‧‧‧承載件

20a‧‧‧隔離層

20b‧‧‧承載板

200‧‧‧凹部

21‧‧‧第一金屬層

210‧‧‧第一凸部

22a‧‧‧第一側

22b‧‧‧第二側

220‧‧‧第二凸部

23‧‧‧第二金屬層

230‧‧‧導電盲孔

24‧‧‧防焊層

25‧‧‧保護層

26‧‧‧表面處理層

30‧‧‧粗糙化表面

T‧‧‧高度

A,B,C‧‧‧箭頭方向

第1A圖係為習知半導體封裝件的剖面示意圖；第1B圖係為習知封裝基板的局部剖面示意圖；第2A至2E圖係為本發明之基板結構之製法的剖面示意圖；以及第3圖係為第2E圖之另一實施例的局部放大剖面示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第2A至2E圖係為本發明之基板結構2之製法的剖面示意圖。

如第2A圖所示，提供一表面具有複數凹部200之承載件20。

於本實施例中，該承載件20係包括有承載板20b及設於該承載板上之隔離層20a，且該些凹部200係形成於該隔離層20a上。當然亦可直接在該承載板20b上形成凹部200，而無需設置該隔離層20a。

如第2B圖所示，形成一圖案化之第一金屬層21於該承載件20上，並使該第一金屬層21填充至部分該凹部200中，進而使該第一金屬層21具有位於該凹部200中且一體成形之第一凸部210。當然該凹部200之設置位置亦可配合該第一金屬層21之位置，而使該第一金屬層21填充至全部該凹部200中。

於本實施例中，該第一金屬層21係作為導電線路、散熱、電磁屏蔽或其它封裝基板所需功能之用，且形成該第一金屬層21之材質係為銅。另該第一金屬層21係透過圖案化線路製成。

如第2C圖所示，形成一介電層22於該承載件20與該第一金屬層21上，且形成一第二金屬層23於該介電層22上，並使該第二金屬層23藉由位於該介電層22中之導電盲孔230電性連接該第一金屬層21。

於本實施例中，形成該第二金屬層23之材質係為銅或其它金屬材，且形成該介電層22之材質係為如聚對二唑苯(PBO)、聚醯亞胺(Polyimide，簡稱PI)或預浸材(Prepreg，簡稱PP)之介電材。

再者，該介電層22係定義有相對之第一側22a與第二側22b，以令該第一側22a結合至該承載件20之隔離層20a上，使該介電層22之第一側22a形成有位於部分該凹部200中且一體成形之第二凸部220，該第一金屬層21係嵌埋於該介電層22之第一側22a，且該第一金屬層21之一表面與該介電層22之第一側22a齊平，而該第二金屬層23係設於該介電層22之第二側22b上。

又，應可理解地，於該介電層22之第二側22b上復可依需求形成多層介電層(圖略)與多層金屬層(圖略)，並不限於圖示。

如第2D圖所示，形成一防焊層24於該介電層22之第二側22b上，以及移除該承載板20b及隔離層20a，以外露該第一金屬層21及其第一凸部210與該介電層22之第一側22a及其第二凸部220。

於本實施例中，該防焊層24形成有複數開孔240，以令該第二金屬層23之部分表面外露於該些開孔240。

如第2E圖所示，形成一保護層25於該介電層22之第一側22a及其至少部分第二凸部220上與該第一金屬層21及其至少部分第一凸部210上。另外，該第一凸部210及第二凸部220之位置亦可配合該保護層25設置位置而使該保護層25覆蓋全部該第一凸部210及第二凸部220。

於本實施例中，該保護層25形成有複數開孔250，以令該第一金屬層21之部分表面與部分該第一凸部210，及該介電層22之第一側22a與部分第二凸部220外露於該些開孔250，且形成該保護層25之材質係為絕緣材，如綠漆，以作防焊層。

再者，可依需求於該些開孔240,250中，形成一表面處理層26於該第二金屬層23與該第一金屬層21及其第一凸部210上，且該表面處理層26之表面會依該第一凸部210而呈現突起狀。

又，如第3圖所示，第一凸部210之高度t係大於0.5微米。另該第二凸部220之高度亦大於0.5微米。

本發明之基板結構2之製法係藉由該第一金屬層21具有一體成形之第一凸部210，使該第一凸部210得以嵌埋卡固於保護層25中，且增加該第一金屬層21與該保護層25之間的結合面積而提升兩者之結合性，此外，該第一金屬層21與該保護層25之間的結合面將呈現不連續面(即非平直面)，而使應力會沿該第一凸部210分散(如第2E 圖所示之箭頭方向B,C，即相對該第一側22a之斜線方向)，故相較於習知技術，本發明能避免該第一金屬層21與該保護層25發生分層之問題。

再者，藉由該介電層22具有一體成形之第二凸部220，使該第二凸部220得以嵌埋卡固於保護層25中，且增加該介電層22與該保護層25之間的結合面積而提升兩者之結合性，且該介電層22與該保護層25之間的結合面將呈現不連續面，而使應力會沿該第二凸部220分散，故相較於習知技術，本發明亦能避免該介電層22與該保護層25發生分層之問題。

應可理解地，亦可依需求將該第一金屬層21(或該介電層22)之表面與該第一凸部210(或該第二凸部220)之表面進行粗糙化製程，如第3圖所示，以形成粗糙化表面30，其粗化程度之Ra值大約0.1至0.5微米。

另外，於後續將該基板結構2進行置晶製程與封裝製程後，封裝材(圖未示)會結合至該介電層22或作為散熱或電磁屏蔽用之第一金屬層21上，俾透過位於該些開孔250中之第一凸部210(或第二凸部220)，增加該第一金屬層21(或該介電層22)與該封裝材之間的結合面積而提升兩者之結合性，且該第一金屬層21(或該介電層22)與該封裝材之間的結合面將呈現不連續面，而使應力會沿該第一凸部210(或該第二凸部220)分散，故本發明之基板結構2能避免該第一金屬層21(或該介電層22)與該封裝材發生分層之問題。

本發明復提供一種基板結構2，其包括：一介電層22、一第一金屬層21以及一保護層25。

所述之介電層22係具有相對之第一側22a與第二側22b。

所述之第一金屬層21係形成於該介電層22之第一側22a上且具有複數一體成形之第一凸部210。

所述之保護層25係形成於該介電層22之第一側22a、該第一金屬層21與該第一凸部210上。

於一實施例中，該介電層22係具有一體成形之第二凸部220，且該保護層25復形成於該第二凸部220上。

於一實施例中，該第一凸部210之表面係為粗糙化表面30。

於一實施例中，該基板結構2復包括一第二金屬層23，係形成於該介電層22之第二側22b上且藉由位於該介電層22中之導電盲孔230電性連接該第一金屬層21。

綜上所述，本發明之基板結構及其製法，係藉由該第一金屬層具有第一凸部，與該介電層具有第二凸部，以增加該第一金屬層與該保護層之間以及該介電層與該保護層之間的結合面積及嵌合效果，進而提升兩者之結合性，且該第一金屬層與該保護層之間以及該介電層與該保護層之間的結合面將呈現不連續面，而使應力會沿該第一凸部及第二凸部分散，故能避免該第一金屬層與該保護層之間或該介電層與該保護層之間發生分層之問題。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。