TWI591788B - 電子封裝件之製法 - Google Patents

電子封裝件之製法 Download PDF

Info

Publication number
TWI591788B
TWI591788B TW105126352A TW105126352A TWI591788B TW I591788 B TWI591788 B TW I591788B TW 105126352 A TW105126352 A TW 105126352A TW 105126352 A TW105126352 A TW 105126352A TW I591788 B TWI591788 B TW I591788B
Authority
TW
Taiwan
Prior art keywords
insulating layer
conductive
electronic
manufacturing
electronic component
Prior art date
Application number
TW105126352A
Other languages
English (en)
Other versions
TW201810589A (zh
Inventor
胡竹青
許哲瑋
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW105126352A priority Critical patent/TWI591788B/zh
Application granted granted Critical
Publication of TWI591788B publication Critical patent/TWI591788B/zh
Publication of TW201810589A publication Critical patent/TW201810589A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Wire Bonding (AREA)

Description

電子封裝件之製法
本發明係有關一種半導體封裝技術，尤指一種電子封裝件及其製法。
隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，另為提升電性功能及節省封裝空間，遂開發出覆晶(flip chip)技術。
第1圖係為習知半導體封裝件1的剖面示意圖。如第1圖所示，該半導體封裝件1之製法係先提供一具有板體10a與線路結構10b之封裝基板10，再藉由覆晶方式結合一半導體元件11於該線路結構10b上，之後形成封裝膠體13於該封裝基板10上以包覆該半導體元件11。
具體地，該半導體元件11具有相對之作用面11a與非作用面11b，該作用面11a具有複數電極墊110，以藉由複數如銲錫凸塊12電性連接該電極墊110與該線路結構10b之線路層100，且該封裝膠體13復形成於該半導體元件11與該封裝基板10之間，以包覆該些銲錫凸塊12。
然而，習知半導體封裝件1之製程中，當該半導體元 件11為大尺寸或高接腳數(high pin count)時，該封裝膠體13之流動不易填滿該半導體元件11與該封裝基板10之間的空間，致使於該半導體元件11與該封裝基板10之間產生空洞(void)14，故於後續固化該封裝膠體13之過程中，該空洞14容易發生爆米花效應(popcorn effect)，導致產品良率下降。
再者，習知半導體封裝件1中，由於該封裝基板10具有板體10a，致使該半導體封裝件1之整體厚度難以有效減少，無法滿足現今電子產品輕薄化之需求。
因此，如何克服習知技術之缺點，實為目前各界亟欲解決之技術問題。
鑒於上述習知技術之缺失，本發明提供一種電子封裝件，係包括：絕緣層；結合有複數導電凸塊之電子元件，係嵌埋於該絕緣層中，且令該導電凸塊之部分表面外露於該絕緣層；以及線路結構，係形成於該絕緣層及該導電凸塊外露於該絕緣層之部分表面上且電性連接該導電凸塊。
本發明復提供一種電子封裝件之製法，係包括：設置一結合有複數導電凸塊之電子元件於一承載件上；形成絕緣層於該承載件上，以令該絕緣層包覆該電子元件，且令該導電凸塊之部分表面外露於該絕緣層；形成線路結構於該絕緣層及該導電凸塊外露於該絕緣層之部分表面上，且令該線路結構電性連接該導電凸塊；以及移除該承載件。
前述之電子封裝件及其製法中，該電子元件係具有相 對之作用面與非作用面，且該作用面係結合至該些導電凸塊，而使該電子元件電性連接該導電凸塊。例如，於移除該承載件之後，該電子元件之非作用面外露於該絕緣層；或者，該電子元件之非作用面上結合散熱件。
前述之電子封裝件及其製法中，於移除該承載件之後，該電子元件外露於該絕緣層。
前述之電子封裝件及其製法中，該導電凸塊係為焊錫凸塊。
前述之電子封裝件及其製法中，復包括形成複數導電元件於該線路結構上。
另外，前述之電子封裝件及其製法中，復包括形成複數導電柱於該絕緣層中，且該導電柱電性連接該線路結構。例如，於移除該承載件之後，該導電柱之端面外露於該絕緣層。進一步地，復包括接置電子裝置於該導電柱之端面上。
由上可知，本發明之電子封裝件及其製法，主要藉由先以該絕緣層包覆該電子元件與該導電凸塊，再於該絕緣層上形成該線路結構，故該絕緣層無需流過該電子元件與該線路結構之間，因而該電子元件與該線路結構之間不會產生空洞，故相較於習知技術，本發明能有效提升產品良率。
再者，本發明之電子封裝件僅形成線路結構，而無需使用習知封裝基板之板體，故相較於習知技術，該電子封裝件之整體厚度能大幅減少，以滿足輕薄化之需求。
1‧‧‧半導體封裝件
10‧‧‧封裝基板
10a‧‧‧板體
10b,24,24’‧‧‧線路結構
100,240‧‧‧線路層
11‧‧‧半導體元件
11a,21a‧‧‧作用面
11b,21b‧‧‧非作用面
110,210‧‧‧電極墊
12‧‧‧銲錫凸塊
13‧‧‧封裝膠體
14‧‧‧空洞
2,3‧‧‧電子封裝件
20‧‧‧承載件
200‧‧‧金屬層
21‧‧‧電子元件
22‧‧‧導電凸塊
22a‧‧‧頂表面
23‧‧‧絕緣層
23a‧‧‧第一表面
23b‧‧‧第二表面
241‧‧‧導電體
242‧‧‧介電層
25‧‧‧導電元件
26,26’‧‧‧散熱件
30‧‧‧導電柱
30a,30b‧‧‧端面
31‧‧‧電子裝置
32‧‧‧連接凸塊
第1圖係為習知半導體封裝件的剖面示意圖；以及第2A至2E圖係為本發明之電子封裝件之第一實施例之製法的剖面示意圖；其中，第2E’及2E”圖係為第2E圖之不同實施例；以及第3A至3C圖係為本發明之電子封裝件之第二實施例之製法的剖面示意圖；其中，第3C’圖係為第3C圖之另一實施例。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2E圖係為本發明之電子封裝件2之第一實施 例之製法的剖面示意圖。
如第2A圖所示，設置一結合有複數導電凸塊22之電子元件21於一承載件20上。
於本實施例中，該承載件20之表面係形成有一金屬層200。於本實施例中，該承載件20係為基材，例如銅箔基板或其它板體，但無特別限制，本實施例係以銅箔基板作說明，其兩側具有金屬層200。
再者，該電子元件21係為半導體元件係為主動元件、被動元件或其二者組合，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。例如，該電子元件21係為半導體晶片，其具有相對之作用面21a與非作用面21b，該作用面21a具有複數電極墊210以結合該些導電凸塊22，而使該導電凸塊22電性連接該電子元件21，且該電子元件21以其非作用面21b藉由結合層(圖略)黏固至該金屬層200上。
又，該導電凸塊22係為焊錫凸塊。
如第2B圖所示，形成一絕緣層23於該承載件20之金屬層200上，以令該絕緣層23包覆該電子元件21與該些導電凸塊22。
於本實施例中，該絕緣層23係定義有相對之第一表面23a與第二表面23b，以令該第二表面結合至該承載件20之金屬層200上。
再者，該絕緣層23係為環氧樹脂(epoxy)之封裝膠體，其可用壓合(lamination)或模壓(molding)之方式形成於 該承載件20上。
又，該導電凸塊22之頂表面22a外露於該絕緣層23。例如，可藉由整平製程，令該導電凸塊22之頂表面22a齊平該絕緣層23之第一表面23a。具體地，該整平製程可藉由研磨方式，移除該導電凸塊22之部分材質與該絕緣層23之部分材質。
如第2C至2D圖所示，形成一線路結構24於該絕緣層23及該導電凸塊22之頂表面22a上，且該線路結構24電性連接該些導電凸塊22。
於本實施例中，該線路結構24係包括一設於該絕緣層23與該導電凸塊22上之線路層240、設於該線路層240上之複數導電體241、及一包覆該線路層240與該些導電體241之介電層242，且該線路層240電性連接該些導電凸塊22，並令該些導電體241之部分表面外露於該介電層242。
再者，形成該線路層240之材質係為銅，且該導電體241係為銅柱體。
又，該介電層242係以鑄模方式、塗佈方式或壓合方式形成於該絕緣層23上，且形成該介電層242之材質係為鑄模化合物(Molding Compound)、底層塗料(Primer)、或如環氧樹脂(Epoxy)之介電材料。
如第2E圖所示，移除該承載件20及其金屬層200，以令該電子元件21外露於該絕緣層23，以完成本發明之電子封裝件2。
於本實施例中，該電子元件21之非作用面21b外露於 該絕緣層23之第二表面23b，且可形成複數如銲球之導電元件25於該線路結構24之導電體241上，俾供後續接置如電路板、封裝結構或其它結構(如另一晶片)之電子裝置(圖略)。
再者，如第2E’圖所示，形成於絕緣層23上之線路結構24’亦可具有複數線路層240與複數介電層242。
又，如第2E”圖所示，復可於該電子元件21之非作用面21b與該絕緣層23之第二表面23b上結合一散熱件26。於一實施例中，如在本案第2A圖所使用之承載件可為金屬板，而於製程中僅移除部分該承載件，保留對應該電子元件21之非作用面21b處之承載件，以作為該散熱件26。本發明之電子封裝件2之製法係藉由先以該絕緣層23包覆該電子元件21與該導電凸塊22，再於該絕緣層23上形成該線路結構24，故該絕緣層23無需流過該電子元件21與該線路結構24之間。因此，當該電子元件21為大尺寸或高接腳數時，該電子元件21與該線路結構24之間不會產生空洞，因而能避免滲入水氣之問題，更不會發生爆米花效應，故能有效提升產品良率。
再者，本發明之電子封裝件2僅形成線路結構24，而無需製作習知封裝基板之板體，故相較於習知技術，該電子封裝件2之整體厚度能大幅減少，以滿足輕薄化之需求。
第3A至3C圖係為本發明之電子封裝件3之第二實施例之製法的剖面示意圖。本實施例與第一實施例之差異在於新增導電柱，其它製程大致相同，故以下僅說明相異處， 而不再贅述相同處。
如第3A圖所示，設置複數導電柱30與一結合有複數導電凸塊22之電子元件21於一承載件20上。
於本實施例中，該導電柱30係為銅柱。
如第3B圖所示，進行如第2B至2D圖之製程，以令該些導電柱30形成於該絕緣層23中，且該導電柱30電性連接該線路結構24之線路層240。
於本實施例中，於進行如第2B圖之整平製程時，可移除該導電柱30之部分材質，使該導電柱30之其中一端面30a齊平該絕緣層23之第一表面23a。
再者，於移除該承載件20之後，該導電柱30之另一端面30b外露於該絕緣層23之第二表面23b。
又，如第3C圖所示，可形成複數如銲球之導電元件25於該線路結構24之導電體241上，俾供後續接置如電路板、封裝結構或其它結構(如另一晶片)之電子裝置(圖略)。
另外，於後續製程中，如第3C圖所示，可藉由連接凸塊32接置一電子裝置31於各該導電柱30之端面30b上，使該電子裝置31電性連接各該導電柱30。例如，該電子裝置31係為封裝件、主動元件或被動元件。
應可理解地，如第3C’圖所示，亦可於該電子元件21之非作用面21b上結合一散熱件26’。於一實施例中，該散熱件26’可為保留對應該電子元件21之非作用面21b處之承載件(例如為金屬板)。
本發明提供一種電子封裝件2,3，其包括：一絕緣層23、具有複數導電凸塊22之電子元件21、以及一線路結構24。
所述之絕緣層23係具有相對之第一表面23a與第二表面23b。
所述之電子元件21與導電凸塊22係嵌埋於該絕緣層23中，以令該導電凸塊22之部分表面(頂表面22a)外露於該絕緣層23之第一表面23a。
所述之線路結構24係形成於該絕緣層23之第一表面23a上且電性連接該導電凸塊22。
於一實施例中，該電子元件21係具有相對之作用面21a與非作用面21b，且該作用面21a結合該些導電凸塊22。
於一實施例中，該電子元件21之非作用面21b上結合一散熱件26,26’。
於一實施例中，該電子元件21外露於該絕緣層23。 例如，該電子元件21之非作用面21b外露於該絕緣層23之第二表面23b。
於一實施例中，該導電凸塊22係為焊錫凸塊。
於一實施例中，所述之電子封裝件2,3復包括形成於該線路結構24上之複數導電元件25。
於一實施例中，所述之電子封裝件3復包括形成於該絕緣層23中之複數導電柱30，且該導電柱30電性連接該線路結構24。
於一實施例中，該導電柱30之端面30b外露於該絕緣 層23之第二表面23b。
於一實施例中，所述之電子封裝件3復包括一接置於該導電柱30之端面30b上之電子裝置31。
綜上所述，本發明之電子封裝件及其製法，係藉由先以該絕緣層包覆該電子元件與該導電凸塊，再於該絕緣層上形成該線路結構，故該電子元件與該線路結構之間不會產生空洞，因而能有效提升產品良率。
再者，本發明之電子封裝件僅形成線路結構，而無需製作習知封裝基板之板體，故該電子封裝件之整體厚度能大幅減少，以滿足輕薄化之需求。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧電子封裝件
21‧‧‧電子元件
21a‧‧‧作用面
21b‧‧‧非作用面
22‧‧‧導電凸塊
23‧‧‧絕緣層
23a‧‧‧第一表面
23b‧‧‧第二表面
24‧‧‧線路結構
241‧‧‧導電體
25‧‧‧導電元件

Claims (10)

  1. 一種電子封裝件之製法，係包括：設置一結合有複數導電凸塊之電子元件於一承載件上；形成絕緣層於該承載件上，以令該絕緣層包覆該電子元件，且令該導電凸塊之部分表面外露於該絕緣層；形成線路結構於該絕緣層及該導電凸塊外露於該絕緣層之部分表面上，且令該線路結構電性連接該導電凸塊；以及移除該承載件。
  2. 如申請專利範圍第1項所述之電子封裝件之製法，其中，該電子元件係具有相對之作用面與非作用面，且該作用面係結合至該些導電凸塊，而使該電子元件電性連接該導電凸塊。
  3. 如申請專利範圍第2項所述之電子封裝件之製法，其中，於移除該承載件後，該電子元件之非作用面外露於該絕緣層。
  4. 如申請專利範圍第2項所述之電子封裝件之製法，其中，該電子元件之非作用面上結合有散熱件。
  5. 如申請專利範圍第1項所述之電子封裝件之製法，其中，於移除該承載件後，該電子元件外露於該絕緣層。
  6. 如申請專利範圍第1項所述之電子封裝件之製法，其中，該導電凸塊係為焊錫凸塊。
  7. 如申請專利範圍第1項所述之電子封裝件之製法，復包 括形成複數導電元件於該線路結構上。
  8. 如申請專利範圍第1項所述之電子封裝件之製法，復包括形成複數導電柱於該絕緣層中，且令該導電柱電性連接該線路結構。
  9. 如申請專利範圍第8項所述之電子封裝件之製法，其中，於移除該承載件後，該導電柱之端面外露於該絕緣層。
  10. 如申請專利範圍第9項所述之電子封裝件之製法，復包括接置電子裝置於該導電柱之端面上。
TW105126352A 2016-08-18 2016-08-18 電子封裝件之製法 TWI591788B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105126352A TWI591788B (zh) 2016-08-18 2016-08-18 電子封裝件之製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105126352A TWI591788B (zh) 2016-08-18 2016-08-18 電子封裝件之製法

Publications (2)

Publication Number Publication Date
TWI591788B true TWI591788B (zh) 2017-07-11
TW201810589A TW201810589A (zh) 2018-03-16

Family

ID=60048487

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126352A TWI591788B (zh) 2016-08-18 2016-08-18 電子封裝件之製法

Country Status (1)

Country Link
TW (1) TWI591788B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697081B (zh) * 2019-06-10 2020-06-21 恆勁科技股份有限公司 半導體封裝基板及其製法與電子封裝件

Also Published As

Publication number Publication date
TW201810589A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
TWI643307B (zh) 電子封裝件及其製法
TWI663701B (zh) 電子封裝件及其製法
TWI569390B (zh) 電子封裝件及其製法
TWI555098B (zh) 電子封裝件及其製法
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
TWI594382B (zh) 電子封裝件及其製法
TW201620087A (zh) 封裝結構及其製法
TW201901908A (zh) 電子封裝件及其製法
TWI591739B (zh) 封裝堆疊結構之製法
TWI491017B (zh) 半導體封裝件及其製法
TWI663781B (zh) 多頻天線封裝結構
TWI566348B (zh) 封裝結構及其製法
TWI567843B (zh) 封裝基板及其製法
TWI712149B (zh) 電子封裝件及其製法
TWI591788B (zh) 電子封裝件之製法
TW201822331A (zh) 電子封裝件
TWI425886B (zh) 嵌埋有電子元件之封裝結構及其製法
TWI628756B (zh) 封裝結構及其製作方法
TWI612627B (zh) 電子封裝件及其製法
TWI634629B (zh) 電子封裝件及其製法
TWI570856B (zh) 封裝結構及其製法
TWI541952B (zh) 半導體封裝件及其製法
TWI819440B (zh) 電子封裝件及其製法
TWI607676B (zh) 封裝基板及其電子封裝件與製法
TWI611484B (zh) 電子封裝結構及其製法