TWI663701B - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TWI663701B
TWI663701B TW106114243A TW106114243A TWI663701B TW I663701 B TWI663701 B TW I663701B TW 106114243 A TW106114243 A TW 106114243A TW 106114243 A TW106114243 A TW 106114243A TW I663701 B TWI663701 B TW I663701B
Authority
TW
Taiwan
Prior art keywords
conductor
electronic package
supporting structure
item
patent application
Prior art date
Application number
TW106114243A
Other languages
English (en)
Other versions
TW201839950A (zh
Inventor
邱志賢
陳嘉揚
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW106114243A priority Critical patent/TWI663701B/zh
Priority to CN201710320345.9A priority patent/CN108807297B/zh
Priority to US15/660,227 priority patent/US10461041B2/en
Publication of TW201839950A publication Critical patent/TW201839950A/zh
Application granted granted Critical
Publication of TWI663701B publication Critical patent/TWI663701B/zh
Priority to US16/573,276 priority patent/US11222852B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/44—Details of, or arrangements associated with, antennas using equipment having another main function to serve additionally as an antenna, e.g. means for giving an antenna an aesthetic aspect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them

Abstract

一種電子封裝件及其製法，係於一第一承載結構下側接置電子元件，且於該第一承載結構上側形成封裝層，其中，該封裝層上設置一可由交變電壓、交變電流或輻射變化產生輻射能量之導體，以縮小該電子封裝件之厚度且同時提升天線效能。

Description

電子封裝件及其製法
本發明係關於一種電子封裝件，特別是關於一種具有天線結構之電子封裝件及其製法。
隨著近年來可攜式電子產品的蓬勃發展，各類相關產品之開發亦朝向高密度、高性能以及輕、薄、短、小之趨勢，為此，業界發展出各式整合多功能的封裝態樣，以期能符合電子產品輕薄短小與高密度的要求。例如，目前無線通訊技術已廣泛應用於各式各樣的消費性電子產品以利接收或發送各種無線訊號，其中，平面天線(Patch Antenna)因具有體積小、重量輕與製造容易等特性而廣泛利用在手機(cell phone)、個人數位助理(Personal Digital Assistant，簡稱PDA)等電子產品之無線通訊模組中。
第1圖係為習知半導體通訊模組1的剖視示意圖。該半導體通訊模組1之製法係於一封裝基板10之下側藉由複數導電凸塊110設置半導體元件11，再以底膠14包覆該些導電凸塊110，並於該封裝基板10下側之接點(I/O)100上形成複數銲球13，且於該封裝基板10上側以膠帶15貼 合一天線基板12，其中，該天線基板12係由一有機板體(如印刷電路板)構成，其於上側形成有金屬材質之天線體120，藉以整合天線功能與半導體元件11。
惟，習知半導體通訊模組1中，該天線基板12係由一有機板體構成，再以膠帶15貼合，故該天線基板12具有極大的厚度H(尚未包含膠帶15之厚度)，不僅使該半導體通訊模組1難以符合微小化之需求，且使該半導體通訊模組1之天線效能不佳(因厚度會影響天線效能)。
再者，使用該天線基板12會產生公差量的累積，例如，該天線基板12的製作公差、膠帶15的製作公差及貼合公差等，且因過多公差量的累積而無法準確控制該半導體通訊模組1之厚度，致使難以達到預期縮小該半導體通訊模組1之目的，因而難以符合產品微小化之需求。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明係提供一種電子封裝件，係包括：第一承載結構，係具有相對之第一側與第二側；至少一電子元件，係接置於該第一承載結構之第一側及/或第二側上；以及封裝層，係形成於該第一承載結構之第二側上，其中，該封裝層上設置一可由交變電壓、交變電流或輻射變化產生輻射能量之第一導體。
本發明復提供一種電子封裝件之製法，係包括：提供一具有相對之第一側與第二側之第一承載結構，且於該第一側及/或第二側設有至少一電子元件；以及形成封裝層於 該第一承載結構之第二側上，其中，該封裝層上設置一可由交變電壓、交變電流或輻射變化產生輻射能量之第一導體。
前述之電子封裝件及其製法中，該第一承載結構之第二側係形成有對應該第一導體功能之第二導體。
前述之電子封裝件及其製法中，該第一承載結構復形成有屏蔽層，例如，該屏蔽層於該第一承載結構之佈設面積係大於該第二導體於該第一承載結構之佈設面積。
前述之電子封裝件及其製法中，該封裝層復形成於該第一承載結構之第一側上，以包覆該電子元件。
前述之電子封裝件及其製法中，復包括結合複數支撐件於該第一承載結構之第一側上。
前述之電子封裝件及其製法中，復包括堆疊第二承載結構於該第一承載結構之第一側上。例如，該第二承載結構係形成有對應該第一導體功能之第三導體。或者，該第二承載結構復形成有屏蔽層。
另外，前述之電子封裝件及其製法中，復包括形成遮蔽體於該封裝層與該第一承載結構之側面上及/或該電子元件上方。
由上可知，本發明之電子封裝件及其製法中，主要藉由在第一承載結構上形成封裝層後，再於該封裝層上形成有天線功能之第一導體，以取代習知天線基板及膠帶之技術，故能有效縮小該電子封裝件之厚度，以符合微小化之需求，且能提升該電子封裝件之天線效能。
再者，由於無需使用習知天線基板，因而能避免產生公差量的累積，故相較於習知天線基板及膠帶之技術，本發明之製法能準確控制該電子封裝件之厚度，以達到預期縮小該電子封裝件之目的，因而得以符合產品微小化之需求。
1‧‧‧半導體通訊模組
10‧‧‧封裝基板
100‧‧‧接點
11‧‧‧半導體元件
110,210‧‧‧導電凸塊
12‧‧‧天線基板
120‧‧‧天線體
13‧‧‧銲球
14,24‧‧‧底膠
15,25”‧‧‧膠帶
2,2’,3a,3b,3c,4a,4b‧‧‧電子封裝件
20‧‧‧第一承載結構
20’‧‧‧介電體
20a‧‧‧第一側
20b‧‧‧第二側
20c,26c‧‧‧側面
200,453‧‧‧線路層
201‧‧‧第二導體
202‧‧‧第一屏蔽層
203‧‧‧外接墊
21,21’‧‧‧第一電子元件
22‧‧‧第二電子元件
23,23’,33‧‧‧支撐件
25,25’,35,45,45’‧‧‧第二承載結構
250,350,450‧‧‧電性接觸墊
26,26’‧‧‧封裝層
260‧‧‧凹槽
26a‧‧‧第一封裝層
26b‧‧‧第二封裝層
27‧‧‧第一導體
27a‧‧‧第一表面
27b‧‧‧第二表面
31,34‧‧‧遮蔽體
330‧‧‧銅塊
331‧‧‧銲錫材
43‧‧‧第三電子元件
451‧‧‧第三導體
452‧‧‧第二屏蔽層
H,t‧‧‧厚度
第1圖係為習知半導體通訊模組之剖面示意圖；第2A至2D圖係為本發明之電子封裝件之製法之剖面示意圖；第2D’圖係為對應第2D圖之另一實施例之剖面示意圖；第3A至3C圖係為對應第2D圖之其它不同實施例之剖面示意圖；以及第4A及4B圖係為對應第2D圖之又一實施例之剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功 效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」、「第三」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係為本發明之電子封裝件2之製法之剖面示意圖。
如第2A圖所示，提供一具有相對之第一側20a與第二側20b的第一承載結構20，且於該第一側20a上接置有至少一第一電子元件21並結合有複數支撐件23。
於本實施例中，該第一承載結構20例如為具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構，其係於介電材上形成複數線路層200，如扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。應可理解地，該第一承載結構20亦可為其它可供承載如晶片等電子元件之承載單元，例如導線架(leadframe)，並不限於上述。
再者，於該第一承載結構20之第二側20b形成有一第二導體201。較佳地，於該第一承載結構20中復形成有一第一屏蔽層(shielding layer)202。例如，該第一屏蔽層202於該第一承載結構20之佈設面積係大於該第二導體201於該第一承載結構20之佈設面積。具體地，該第一屏蔽層202可為至少一完整、網狀或任意圖案之金屬薄片(foil)， 亦或為圖案化之導電材，且於該第二導體201與該第一屏蔽層202之間係形成有介電體20’，其材質如預浸材(prepreg，簡稱PP)、聚醯亞胺(polyimide，簡稱PI)、環氧樹脂(epoxy)或玻纖(glass fiber)。
又，該第一電子元件21係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如為半導體晶片，且該被動元件係例如為電阻、電容及電感。例如，該第一電子元件21係為半導體晶片，其藉由複數如銲錫材料之導電凸塊210以覆晶方式設於該線路層200上並電性連接該線路層200；或者，該第一電子元件21可藉由複數銲線(圖略)以打線方式電性連接該線路層200；亦或，該第一電子元件21可直接接觸該線路層200。然而，有關該第一電子元件21電性連接該第一承載結構20之方式不限於上述。
另外，該支撐件23係例如為銲球(solder ball)，其設於該第一承載結構20之第一側20a之線路層200之外接墊203上，以電性連接該第一承載結構20。
如第2B圖所示，將該第一承載結構20透過該支撐件23堆疊結合至一第二承載結構25上。
於本實施例中，該第二承載結構25係為金屬架，例如導線架(leadframe)，其包含複數相分離之電性接觸墊250，以供該支撐件23結合至該電性接觸墊250。
再者，可選擇性地，先將該第二承載結構25設於一膠帶(tape)25”上，再將該第一承載結構20結合至該第二承載結構25上。
又，該第一承載結構20堆疊於該第二承載結構25上之方式可依需求為銲接、黏貼(adhering)、超聲波(ultrasonic)或其它適當方式，故該支撐件23之構造可依需求設計，並不限於銲球。
如第2C圖所示，形成一封裝層26於該第一承載結構20之第一側20a及第二側20b上。之後，移除該膠帶25”。
於本實施例中，係透過雙面模壓製程形成該封裝層26，其中，形成於該第一側20a上之封裝層定義為第一封裝層26a，形成於該第二側20b上之封裝層定義為第二封裝層26b，使該第一封裝層26a包覆該第一電子元件21與該些支撐件23，且令該些電性接觸墊250外露於該第一封裝層26a(例如，該些電性接觸墊250之下表面齊平該封裝層26之下表面)，以於該些電性接觸墊250之外露表面上形成有如銲球之外接件(圖未示)，俾供接置如電路板之電子裝置(圖未示)。
再者，形成該封裝層26之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)等，但並不限於上述。
如第2D圖所示，形成一可由交變電壓、交變電流或輻射變化產生輻射能量之第一導體27於該第二封裝層26b上，且該第一導體27之位置係對應該第二導體201之位置，其中，該第一導體27具有相對之第一表面27a與第二表面27b，且該第一表面27a結合該第二封裝層26b，而該第二表面27b外露於該第二封裝層26b。
於本實施例中，該輻射能量係為電磁場，且可藉由濺鍍(sputtering)、蒸鍍(vaporing)、電鍍、無電電鍍、化鍍或貼膜(foiling)等方式製作厚度輕薄之該第一導體27。例如，該第一導體27之製程可先於該第二封裝層26b上形成圖案化凹槽260，再於該凹槽260中形成導電材以作為該第一導體27；或者，該第一導體27之製程亦可直接於該第二封裝層26b上形成圖案化導電材(未先形成凹槽)，以作為該第一導體27。
再者，如第2D’圖所示，於第2C圖之製程中亦可進行單面模壓製程，僅於第一承載結構20之第二側20b上形成封裝層26’，使該封裝層26’未形成於該第一承載結構20之第一側20a上，並將底膠24形成於該第一承載結構20之第一側20a與該第一電子元件21之間以包覆該些導電凸塊210。
又，如第2D’圖所示，於第2A至2B圖之製程中，該支撐件23’亦可為絕緣膠、錫膏或導電膠等，且該第二承載結構25’可為半導體結構、絕緣結構或導電結構，並依需求調整該第二承載結構25’之高度。具體地，該第二承載結構25’係為導線架(lead frame)、基板(substrate)、晶片、導電框、非導電之框架或其它適當構造等。
另外，為了降低製作成本，該支撐件與該第二承載結構亦可一同製作。例如，可將該支撐件23’形成於該第二承載結構25’上，待製作完成該第一導體27後，再將該結合有支撐件23’之第二承載結構25’堆疊至該第一承 載結構20之第一側20a之外接墊203上。
本發明之製法係藉由製作該封裝層26,26’後，在位於該第一承載結構20之第二側20b之封裝層26,26’上利用各種加工方式形成天線圖案之該第一導體27，取代習知天線基板及膠帶之技術，故能有效縮小該電子封裝件2,2’之厚度，以符合微小化之需求，且能提升該電子封裝件2,2’之天線效能。
再者，由於無需使用習知天線基板，因而能避免產生公差量的累積，故相較於習知天線基板及膠帶之技術，本發明之製法能準確控制該電子封裝件2,2’之厚度，以達到預期縮小該電子封裝件2,2’之目的，因而得以符合產品微小化之需求。
又，本發明可利用該第一屏蔽層202防止該第一導體27及/或該第二導體201對該第一電子元件21的串音干擾(cross talking)、噪音干涉(noise interfering)及輻射干擾(radiation interference)等問題。較佳者，該第一屏蔽層202係由多層金屬薄片所製成，以強化上述功能。
第3A至3C圖係為對應第2D圖之其它不同實施例之剖面示意圖。
如第3A圖所示之電子封裝件3a，其包含複數第一電子元件21,21’，且至少其中一第一電子元件21’屬於被動元件，並於該第一承載結構20之第二側20b上接置第二電子元件22。
於本實施例中，該第二電子元件22係為主動元件、被 動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感，故所述之電子元件可依需求設於該第一承載結構20之第一側20a及/或第二側20b上。例如，該第二電子元件22係直接接觸該線路層200；或者，該第二電子元件22係以覆晶方式或打線方式電性連接該線路層200。然而，有關該第二電子元件22電性連接該第一承載結構20之方式不限於上述。
再者，該支撐件33係為銅核心球(Cu core ball)，其包含一銅塊330與包覆該銅塊330之銲錫材331。或者，該支撐件亦可為被動元件，其中，該被動元件係為電阻、電容及電感，例如去耦合電容(decoupling capacitor)。應可理解地，該支撐件可為其它金屬材(如針狀、柱狀等)，且於同一封裝件中可混合上述各種態樣使用。
如第3B圖所示之電子封裝件3b，其依據第3A圖所示之電子封裝件3a，復包含一對應該第一電子元件21位置的遮蔽體31，以作為散熱或屏蔽之用。
於本實施例中，可藉由濺鍍(sputtering)、蒸鍍(vaporing)、電鍍、化鍍或貼膜(foiling)等方式製作該遮蔽體31，且該些電性接觸墊250係位於該遮蔽體31之周圍並與該遮蔽體31相分離。應可理解地，該遮蔽體31亦可連結至少一電性接觸墊250。
再者，該遮蔽體31未接觸該第一電子元件21，亦即該遮蔽體31與該第一電子元件21之間形成有間隔，如該封裝層26或空氣縫隙。或者，該遮蔽體31亦可接觸(圖 未示)該第一電子元件21；亦或，該遮蔽體31可藉由一結合層(圖未示)結合至該第一電子元件21上，其中，該結合層係例如為薄膜(film)、環氧樹脂或熱介面材料(thermal interface material，簡稱TIM)。
又，該遮蔽體31之高度(厚度)可與該電性接觸墊250之高度(厚度)相同或不相同，且可依需求，該遮蔽體31與該電性接觸墊250係為一體成形，亦即該第二承載結構25包含該遮蔽體31。
另外，如第3C圖所示之電子封裝件3c，該遮蔽體34亦可形成於該封裝層26之側面26c與該第一承載結構20之側面20c上，甚至延伸至該第二承載結構35上，以作為屏蔽之用。具體地，該電性接觸墊350外露於該封裝層26之側面26c，以接觸該遮蔽體34，且令該電子封裝件3c成為類似四方平面無引腳封裝(Quad Flat No-leads，簡稱QFN)之結構。
第4A及4B圖係為對應第2D圖之又一實施例之剖面示意圖。
如第4A圖所示之電子封裝件4a，該第二承載結構45係為線路結構，例如，具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構。具體地，該第二承載結構45之構造係與該第一承載結構20之構造相同或近似。
於本實施例中，該第二承載結構45係形成有複數線路層453、複數用以結合該些支撐件23並電性連接該線路層 453之電性接觸墊450、及對應該第一導體27功能之第三導體451，且該第二承載結構45亦可形成有電性連接該線路層453之第二屏蔽層452。例如，該第三導體451與該第二屏蔽層452之製程可參考第二導體201與第一屏蔽層202之製程。
再者，如第4B圖所示之電子封裝件4b，該第二承載結構45’上亦可依需求接置第三電子元件43。例如，該第二承載結構45’之構造係不同於該第一承載結構20之構造。具體地，該第二承載結構45’未形成第三導體451及第二屏蔽層452，且該第三電子元件43係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如為半導體晶片，且該被動元件係例如為電阻、電容及電感，而有關該第三電子元件43電性連接該第二承載結構45’之線路層453之方式並無特別限制。
又，該第二承載結構45’亦可為具有複數導電矽穿孔(Through-silicon via，簡稱TSV)之矽中介板(Through Silicon interposer，簡稱TSI)。
本發明復提供一種電子封裝件2,2’,3a,3b,3c,4a,4b，其包括：一第一承載結構20、至少一第一電子元件21,21’、複數支撐件23,23’,33、一封裝層26,26’以及一第二承載結構25,25’,35,45,45’。
所述之第一承載結構20係具有相對之第一側20a與第二側20b。
所述之第一電子元件21,21’係接置於該第一承載結 構20之第一側20a上。
所述之支撐件23,23’,33係結合於該第一承載結構20之第一側20a上。
所述之封裝層26,26’係形成於該第一承載結構20上，且定義有形成於該第一側20a上之第一封裝層26a及形成於該第二側20b上之第二封裝層26b，其中，該封裝層26,26’(第二封裝層26b)上設置一可由交變電壓、交變電流或輻射變化產生輻射能量之第一導體27。
所述之第二承載結構25,25’,35,45,45’係堆疊於該第一承載結構20之第二側20b上。
於一實施例中，該第一承載結構20之第二側20b係形成有一對應該第一導體27功能之第二導體201，且該第一承載結構20復形成有一第一屏蔽層202，其中，該第一屏蔽層202於該第一承載結構20之佈設面積係大於該第二導體201於該第一承載結構20之佈設面積。
於一實施例中，至少一第二電子元件22係設於該第一承載結構20之第二側20b上。因此，該電子元件可依需求設於該第一承載結構20之第一側20a及/或第二側20b上。
於一實施例中，該第一電子元件21,21’係電性連接該第一承載結構20之線路層200。
於一實施例中，該封裝層26復形成於該第一承載結構20之第一側20a上(即第一封裝層26a)，以包覆該第一電子元件21,21’。
於一實施例中，該第二承載結構25,35,45,45’係包含 有複數結合該些支撐件23,33之電性接觸墊250,350,450。
於一實施例中，該第二承載結構45係形成有對應該第一導體27功能之第三導體451及第二屏蔽層452。
於一實施例中，該第二承載結構45’上係設有至少一第三電子元件43。
於一實施例中，所述之電子封裝件3b復包括一設於該第一電子元件21,21’上方之遮蔽體31。
於一實施例中，所述之電子封裝件3c復包括一遮蔽體34，係形成於該封裝層26、該第一承載結構20與該第二承載結構35之側面上。
綜上所述，本發明之電子封裝件及其製法，係藉由在第一承載結構之第二側之封裝層上形成有天線功能之導體，以取代習知天線基板及膠帶之技術，故能有效縮小該電子封裝件之厚度，以符合微小化之需求，且能提升該電子封裝件之天線效能。
再者，由於無需使用習知天線基板，因而能避免產生公差量的累積，故本發明之製法能準確控制該電子封裝件之厚度，以達到預期縮小該電子封裝件之目的，因而得以符合產品微小化之需求。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改，且前述各實施例之內容可再相互組合應用。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (18)

  1. 一種電子封裝件，係包括：第一承載結構，係具有相對之第一側與第二側；至少一電子元件，係接置於該第一承載結構之第一側上；以及封裝層，係形成於該第一承載結構之第二側上，其中，該封裝層之相對二側上分別設置有一可由交變電壓、交變電流或輻射變化產生輻射能量之第一導體及未與該第一導體接觸之第二導體，且該第二導體係形成於該第一承載結構之第二側上，其中，該第二導體係對應該第一導體。
  2. 如申請專利範圍第1項所述之電子封裝件，其中，該第一承載結構復形成有屏蔽層。
  3. 如申請專利範圍第2項所述之電子封裝件，其中，該屏蔽層於該第一承載結構之佈設面積係大於該第二導體於該第一承載結構之佈設面積。
  4. 如申請專利範圍第1項所述之電子封裝件，其中，該封裝層復形成於該第一承載結構之第一側上。
  5. 如申請專利範圍第1項所述之電子封裝件，復包括結合於該第一承載結構之第一側上之複數支撐件。
  6. 如申請專利範圍第1項所述之電子封裝件，復包括堆疊於該第一承載結構之第一側上之第二承載結構。
  7. 如申請專利範圍第6項所述之電子封裝件，其中，該第二承載結構係形成有對應該第一導體功能之第三導體。
  8. 如申請專利範圍第6項所述之電子封裝件，其中，該第二承載結構復形成有屏蔽層。
  9. 如申請專利範圍第1項所述之電子封裝件，復包括形成於該封裝層與第一承載結構之側面上及/或該電子元件上之遮蔽體。
  10. 一種電子封裝件之製法，係包括：提供一具有相對之第一側與第二側之第一承載結構，且於該第一側上設置有至少一電子元件；以及形成封裝層於該第一承載結構之第二側上，其中，該封裝層之相對二側上分別設置有一可由交變電壓、交變電流或輻射變化產生輻射能量之第一導體及未與該第一導體接觸之第二導體，且該第二導體係形成於該第一承載結構之第二側上，其中，該第二導體係對應該第一導體。
  11. 如申請專利範圍第10項所述之電子封裝件之製法，其中，該第一承載結構復形成有屏蔽層。
  12. 如申請專利範圍第11項所述之電子封裝件之製法，其中，該屏蔽層於該第一承載結構之佈設面積係大於該第二導體於該第一承載結構之佈設面積。
  13. 如申請專利範圍第10項所述之電子封裝件之製法，其中，該封裝層復形成於該第一承載結構之第一側上。
  14. 如申請專利範圍第10項所述之電子封裝件之製法，復包括結合複數支撐件於該第一承載結構之第一側上。
  15. 如申請專利範圍第10項所述之電子封裝件之製法，復包括堆疊第二承載結構於該第一承載結構之第一側上。
  16. 如申請專利範圍第15項所述之電子封裝件之製法，其中，該第二承載結構係形成有對應該第一導體功能之第三導體。
  17. 如申請專利範圍第15項所述之電子封裝件之製法，其中，該第二承載結構復形成有屏蔽層。
  18. 如申請專利範圍第10項所述之電子封裝件之製法，復包括形成遮蔽體於該封裝層與該第一承載結構之側面上及/或該電子元件上。
TW106114243A 2017-04-28 2017-04-28 電子封裝件及其製法 TWI663701B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW106114243A TWI663701B (zh) 2017-04-28 2017-04-28 電子封裝件及其製法
CN201710320345.9A CN108807297B (zh) 2017-04-28 2017-05-09 电子封装件及其制法
US15/660,227 US10461041B2 (en) 2017-04-28 2017-07-26 Electronic package and method for fabricating the same
US16/573,276 US11222852B2 (en) 2017-04-28 2019-09-17 Method for fabricating electronic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106114243A TWI663701B (zh) 2017-04-28 2017-04-28 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201839950A TW201839950A (zh) 2018-11-01
TWI663701B true TWI663701B (zh) 2019-06-21

Family

ID=63916847

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114243A TWI663701B (zh) 2017-04-28 2017-04-28 電子封裝件及其製法

Country Status (3)

Country Link
US (2) US10461041B2 (zh)
CN (1) CN108807297B (zh)
TW (1) TWI663701B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
TWI647769B (zh) * 2018-02-14 2019-01-11 矽品精密工業股份有限公司 電子封裝件之製法
KR102039711B1 (ko) * 2018-03-13 2019-11-01 삼성전자주식회사 팬-아웃 부품 패키지
US10854951B2 (en) * 2018-03-16 2020-12-01 Sj Semiconductor (Jiangyin) Corporation Antenna package structure and antenna packaging method
TWI668831B (zh) * 2018-04-17 2019-08-11 矽品精密工業股份有限公司 電子裝置與電子封裝件
US10748861B2 (en) * 2018-05-16 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
TWI698046B (zh) * 2019-01-17 2020-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
US20200259240A1 (en) * 2019-02-08 2020-08-13 Texas Instruments Incorporated Antenna-on-package integrated circuit device
TWI696255B (zh) * 2019-04-09 2020-06-11 矽品精密工業股份有限公司 電子封裝件及其製法
TW202103284A (zh) * 2019-07-11 2021-01-16 矽品精密工業股份有限公司 電子封裝件
TWI713190B (zh) * 2019-10-25 2020-12-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI732509B (zh) * 2020-04-01 2021-07-01 矽品精密工業股份有限公司 電子封裝件
US11756904B2 (en) * 2020-06-08 2023-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US20220131277A1 (en) * 2020-10-27 2022-04-28 Mixcomm, Inc. Methods and apparatus for implementing antenna assemblies and/or combining antenna assemblies to form arrays
CN114141636B (zh) * 2021-11-03 2023-11-07 青岛歌尔微电子研究院有限公司 电路板的双面塑封方法和双面塑封的电路板
TWI815314B (zh) * 2022-02-17 2023-09-11 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601610A (en) * 2004-06-23 2006-01-01 Ind Tech Res Inst Apparatus of antenna with heat slug and its fabrication process
TW200800609A (en) * 2006-02-20 2008-01-01 Daicel Chem Porous membrane film and laminate using the same
TW201635604A (zh) * 2015-03-30 2016-10-01 Toshiba Kk 記憶體裝置
TW201707174A (zh) * 2015-08-14 2017-02-16 矽品精密工業股份有限公司 電子封裝件及其製法
TW201709438A (zh) * 2015-08-20 2017-03-01 矽品精密工業股份有限公司 電子封裝件及其製法
TW201712520A (zh) * 2015-09-16 2017-04-01 瑞鼎科技股份有限公司 電容式壓力感測觸控面板
TW201714266A (zh) * 2015-10-08 2017-04-16 萬國半導體股份有限公司 電池保護包及其製備方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3266491B2 (ja) * 1996-02-29 2002-03-18 京セラ株式会社 高周波用パッケージ
JP2004327641A (ja) * 2003-04-24 2004-11-18 Tdk Corp 電子部品モジュール
JP2005005866A (ja) * 2003-06-10 2005-01-06 Alps Electric Co Ltd アンテナ一体型モジュール
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
US7675465B2 (en) * 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
JP2009266979A (ja) * 2008-04-24 2009-11-12 Shinko Electric Ind Co Ltd 半導体装置
TW201013881A (en) * 2008-09-10 2010-04-01 Renesas Tech Corp Semiconductor device and method for manufacturing same
US8058714B2 (en) * 2008-09-25 2011-11-15 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated antenna
EP2382661B1 (en) * 2008-12-30 2021-08-11 STMicroelectronics Srl Integrated electronic device with transceiving antenna and magnetic interconnection
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
JP5693710B2 (ja) * 2011-04-14 2015-04-01 三菱電機株式会社 高周波パッケージ
US8816906B2 (en) * 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US8679984B2 (en) * 2011-06-30 2014-03-25 Samsung Electronics Co., Ltd. Method of manufacturing electric device, array of electric devices, and manufacturing method therefor
KR101218989B1 (ko) * 2011-07-15 2013-01-21 삼성전기주식회사 반도체 패키지 및 그 제조방법
TWI433291B (zh) * 2011-10-17 2014-04-01 矽品精密工業股份有限公司 封裝結構及其製法
CN103650132B (zh) * 2011-12-05 2017-09-22 松下知识产权经营株式会社 无线模块
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8952521B2 (en) * 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US9431369B2 (en) * 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
TWI553732B (zh) * 2013-01-25 2016-10-11 矽品精密工業股份有限公司 電子封裝件
US9129954B2 (en) * 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9608334B2 (en) * 2014-03-31 2017-03-28 Nxp B.V. Radar antenna system
FR3040534A1 (fr) * 2015-08-28 2017-03-03 St Microelectronics Sa Dispositif electronique muni d'une couche conductrice et procede de fabrication
TWI652775B (zh) * 2016-01-11 2019-03-01 矽品精密工業股份有限公司 電子封裝件
TWI593165B (zh) * 2016-02-04 2017-07-21 矽品精密工業股份有限公司 電子封裝件
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
JP6500859B2 (ja) * 2016-08-22 2019-04-17 株式会社村田製作所 無線モジュール
US9935065B1 (en) * 2016-12-21 2018-04-03 Infineon Technologies Ag Radio frequency device packages and methods of formation thereof
US10354964B2 (en) * 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same
US10629539B2 (en) * 2017-11-07 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10096558B1 (en) * 2017-12-20 2018-10-09 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
TWI698046B (zh) * 2019-01-17 2020-07-01 矽品精密工業股份有限公司 電子封裝件及其製法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601610A (en) * 2004-06-23 2006-01-01 Ind Tech Res Inst Apparatus of antenna with heat slug and its fabrication process
TW200800609A (en) * 2006-02-20 2008-01-01 Daicel Chem Porous membrane film and laminate using the same
TW201635604A (zh) * 2015-03-30 2016-10-01 Toshiba Kk 記憶體裝置
TW201707174A (zh) * 2015-08-14 2017-02-16 矽品精密工業股份有限公司 電子封裝件及其製法
TW201709438A (zh) * 2015-08-20 2017-03-01 矽品精密工業股份有限公司 電子封裝件及其製法
TW201712520A (zh) * 2015-09-16 2017-04-01 瑞鼎科技股份有限公司 電容式壓力感測觸控面板
TW201714266A (zh) * 2015-10-08 2017-04-16 萬國半導體股份有限公司 電池保護包及其製備方法

Also Published As

Publication number Publication date
US20180315715A1 (en) 2018-11-01
US10461041B2 (en) 2019-10-29
US11222852B2 (en) 2022-01-11
CN108807297B (zh) 2020-09-01
US20200013728A1 (en) 2020-01-09
TW201839950A (zh) 2018-11-01
CN108807297A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
TWI663701B (zh) 電子封裝件及其製法
TW201707159A (zh) 電子模組
TWI684260B (zh) 電子封裝件及其製法
TWI611542B (zh) 電子封裝結構及其製法
TW201901908A (zh) 電子封裝件及其製法
TWI678772B (zh) 電子封裝件及其製法
TWI659518B (zh) 電子封裝件及其製法
US20200212019A1 (en) Method for fabricating electronic package
TWI713190B (zh) 電子封裝件及其製法
TW201818529A (zh) 電子封裝件及其製法
US9875930B2 (en) Method of packaging a circuit
TWI734401B (zh) 電子封裝件
TWI471989B (zh) 半導體封裝件及其製法
TWI610402B (zh) 電子封裝結構及其製法
TWI645518B (zh) 封裝結構及其製法
CN107622981B (zh) 电子封装件及其制法
TWI591739B (zh) 封裝堆疊結構之製法
TWI802726B (zh) 電子封裝件及其承載基板與製法
TW201508877A (zh) 半導體封裝件及其製法
TWI612627B (zh) 電子封裝件及其製法
TWI591788B (zh) 電子封裝件之製法
TW201822331A (zh) 電子封裝件
TWI558286B (zh) 封裝結構及其製法
TW201709438A (zh) 電子封裝件及其製法
TW201947727A (zh) 電子封裝件及其製法