CN108807297B - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN108807297B
CN108807297B CN201710320345.9A CN201710320345A CN108807297B CN 108807297 B CN108807297 B CN 108807297B CN 201710320345 A CN201710320345 A CN 201710320345A CN 108807297 B CN108807297 B CN 108807297B
Authority
CN
China
Prior art keywords
conductor
carrier structure
electronic package
electronic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710320345.9A
Other languages
English (en)
Other versions
CN108807297A (zh
Inventor
邱志贤
陈嘉扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN108807297A publication Critical patent/CN108807297A/zh
Application granted granted Critical
Publication of CN108807297B publication Critical patent/CN108807297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/44—Details of, or arrangements associated with, antennas using equipment having another main function to serve additionally as an antenna, e.g. means for giving an antenna an aesthetic aspect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them

Abstract

一种电子封装件及其制法，通过于一第一承载结构下侧接置电子元件，且于该第一承载结构上侧形成封装层，其中，该封装层上设置一可由交变电压、交变电流或辐射变化产生辐射能量的导体，以缩小该电子封装件的厚度且同时提升天线效能。

Description

电子封装件及其制法
技术领域
本发明关于一种电子封装件，特别是关于一种具有天线结构的电子封装件及其制法。
背景技术
随着近年来可携式电子产品的蓬勃发展，各类相关产品的开发亦朝向高密度、高性能以及轻、薄、短、小的趋势，为此，业界发展出各式整合多功能的封装态样，以期能符合电子产品轻薄短小与高密度的要求。例如，目前无线通讯技术已广泛应用于各式各样的消费性电子产品以利接收或发送各种无线讯号，其中，平面天线(Patch Antenna)因具有体积小、重量轻与制造容易等特性而广泛利用在手机(cell phone)、个人数字助理(PersonalDigital Assistant，简称PDA)等电子产品的无线通讯模组中。
图1为现有半导体通讯模组1的剖视示意图。该半导体通讯模组1的制法于一封装基板10的下侧通过多个导电凸块110设置半导体元件11，再以底胶14包覆该些导电凸块110，并于该封装基板10下侧的接点(I/O)100上形成多个焊球13，且于该封装基板10上侧以胶带15贴合一天线基板12，其中，该天线基板12由一有机板体(如印刷电路板)构成，其于上侧形成有金属材质的天线体120，藉以整合天线功能与半导体元件11。
惟，现有半导体通讯模组1中，该天线基板12由一有机板体构成，再以胶带15贴合，故该天线基板12具有极大的厚度H(尚未包含胶带15的厚度)，不仅使该半导体通讯模组1难以符合微小化的需求，且使该半导体通讯模组1的天线效能不佳(因厚度会影响天线效能)。
再者，使用该天线基板12会产生公差量的累积，例如，该天线基板12的制作公差、胶带15的制作公差及贴合公差等，且因过多公差量的累积而无法准确控制该半导体通讯模组1的厚度，致使难以达到预期缩小该半导体通讯模组1的目的，因而难以符合产品微小化的需求。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种电子封装件及其制法，以缩小该电子封装件的厚度且同时提升天线效能。
电子封装件，包括：第一承载结构，其具有相对的第一侧与第二侧；至少一电子元件，其接置于该第一承载结构的第一侧及/或第二侧上；以及封装层，其形成于该第一承载结构的第二侧上，其中，该封装层上设置一可由交变电压、交变电流或辐射变化产生辐射能量的第一导体。
本发明还提供一种电子封装件的制法，包括：提供一具有相对的第一侧与第二侧的第一承载结构，且于该第一侧及/或第二侧设有至少一电子元件；以及形成封装层于该第一承载结构的第二侧上，其中，该封装层上设置一可由交变电压、交变电流或辐射变化产生辐射能量的第一导体。
前述的电子封装件及其制法中，该第一承载结构的第二侧形成有对应该第一导体功能的第二导体。
前述的电子封装件及其制法中，该第一承载结构还形成有屏蔽层，例如，该屏蔽层于该第一承载结构的布设面积大于该第二导体于该第一承载结构的布设面积。
前述的电子封装件及其制法中，该封装层还形成于该第一承载结构的第一侧上，以包覆该电子元件。
前述的电子封装件及其制法中，还包括结合多个支撑件于该第一承载结构的第一侧上。
前述的电子封装件及其制法中，还包括堆叠第二承载结构于该第一承载结构的第一侧上。例如，该第二承载结构形成有对应该第一导体功能的第三导体。或者，该第二承载结构还形成有屏蔽层。
另外，前述的电子封装件及其制法中，还包括形成遮蔽体于该封装层与该第一承载结构的侧面上及/或该电子元件上方。
由上可知，本发明的电子封装件及其制法中，主要通过在第一承载结构上形成封装层后，再于该封装层上形成有天线功能的第一导体，以取代现有天线基板及胶带的技术，故能有效缩小该电子封装件的厚度，以符合微小化的需求，且能提升该电子封装件的天线效能。
再者，由于无需使用现有天线基板，因而能避免产生公差量的累积，故相比于现有天线基板及胶带的技术，本发明的制法能准确控制该电子封装件的厚度，以达到预期缩小该电子封装件的目的，因而得以符合产品微小化的需求。
附图说明
图1为现有半导体通讯模组的剖面示意图；
图2A至图2D为本发明的电子封装件的制法的剖面示意图；
图2D’为对应图2D的另一实施例的剖面示意图；
图3A至图3C为对应图2D的其它不同实施例的剖面示意图；以及
图4A及图4B为对应图2D的又一实施例的剖面示意图。
符号说明：
1 半导体通讯模组 10 封装基板
100 接点 11 半导体元件
110,210 导电凸块 12 天线基板
120 天线体 13 焊球
14,24 底胶 15,25” 胶带
2,2’,3a,3b,3c,4a,4b 电子封装件
20 第一承载结构 20’ 介电体
20a 第一侧 20b 第二侧
20c,26c 侧面 200,453 线路层
201 第二导体 202 第一屏蔽层
203 外接垫 21,21’ 第一电子元件
22 第二电子元件 23,23’,33 支撑件
25,25’,35,45,45’ 第二承载结构
250,350,450 电性接触垫 26,26’ 封装层
260 凹槽 26a 第一封装层
26b 第二封装层 27 第一导体
27a 第一表面 27b 第二表面
31,34 遮蔽体 330 铜块
331 焊锡材 43 第三电子元件
451 第三导体 452 第二屏蔽层
H,t 厚度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“第三”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2D为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一具有相对的第一侧20a与第二侧20b的第一承载结构20，且于该第一侧20a上接置有至少一第一电子元件21并结合有多个支撑件23。
于本实施例中，该第一承载结构20例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，其于介电材上形成多个线路层200，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)。应可理解地，该第一承载结构20亦可为其它可供承载如芯片等电子元件的承载单元，例如导线架(leadframe)，并不限于上述。
此外，于该第一承载结构20的第二侧20b形成有一第二导体201。较佳地，于该第一承载结构20中还形成有一第一屏蔽层(shielding layer)202。例如，该第一屏蔽层202于该第一承载结构20的布设面积大于该第二导体201于该第一承载结构20的布设面积。具体地，该第一屏蔽层202可为至少一完整、网状或任意图案的金属薄片(foil)，抑或为图案化的导电材，且于该第二导体201与该第一屏蔽层202之间形成有介电体20’，其材质如预浸材(prepreg，简称PP)、聚酰亚胺(polyimide，简称PI)、环氧树脂(epoxy)或玻纤(glassfiber)。
又，该第一电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。例如，该第一电子元件21为半导体芯片，其通过多个如焊锡材料的导电凸块210以覆晶方式设于该线路层200上并电性连接该线路层200；或者，该第一电子元件21可通过多个焊线(图略)以打线方式电性连接该线路层200；抑或，该第一电子元件21可直接接触该线路层200。然而，有关该第一电子元件21电性连接该第一承载结构20的方式不限于上述。
另外，该支撑件23例如为焊球(solder ball)，其设于该第一承载结构20的第一侧20a的线路层200的外接垫203上，以电性连接该第一承载结构20。
如图2B所示，将该第一承载结构20透过该支撑件23堆叠结合至一第二承载结构25上。
于本实施例中，该第二承载结构25为金属架，例如导线架(leadframe)，其包含多个相分离的电性接触垫250，以供该支撑件23结合至该电性接触垫250。
此外，可选择性地，先将该第二承载结构25设于一胶带(tape)25”上，再将该第一承载结构20结合至该第二承载结构25上。
又，该第一承载结构20堆叠于该第二承载结构25上的方式可依需求为焊接、黏贴(adhering)、超声波(ultrasonic)或其它适当方式，故该支撑件23的构造可依需求设计，并不限于焊球。
如图2C所示，形成一封装层26于该第一承载结构20的第一侧20a及第二侧20b上。之后，移除该胶带25”。
于本实施例中，透过双面模压制程形成该封装层26，其中，形成于该第一侧20a上的封装层定义为第一封装层26a，形成于该第二侧20b上的封装层定义为第二封装层26b，使该第一封装层26a包覆该第一电子元件21与该些支撑件23，且令该些电性接触垫250外露于该第一封装层26a(例如，该些电性接触垫250的下表面齐平该封装层26的下表面)，以于该些电性接触垫250的外露表面上形成有如焊球的外接件(图未示)，以供接置如电路板的电子装置(图未示)。
此外，形成该封装层26的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)等，但并不限于上述。
如图2D所示，形成一可由交变电压、交变电流或辐射变化产生辐射能量的第一导体27于该第二封装层26b上，且该第一导体27的位置对应该第二导体201的位置，其中，该第一导体27具有相对的第一表面27a与第二表面27b，且该第一表面27a结合该第二封装层26b，而该第二表面27b外露于该第二封装层26b。
于本实施例中，该辐射能量为电磁场，且可通过溅镀(sputtering)、蒸镀(vaporing)、电镀、无电电镀、化镀或贴膜(foiling)等方式制作厚度轻薄的该第一导体27。例如，该第一导体27的制程可先于该第二封装层26b上形成图案化凹槽260，再于该凹槽260中形成导电材以作为该第一导体27；或者，该第一导体27的制程亦可直接于该第二封装层26b上形成图案化导电材(未先形成凹槽)，以作为该第一导体27。
此外，如图2D’所示，于图2C的制程中亦可进行单面模压制程，仅于第一承载结构20的第二侧20b上形成封装层26’，使该封装层26’未形成于该第一承载结构20的第一侧20a上，并将底胶24形成于该第一承载结构20的第一侧20a与该第一电子元件21之间以包覆该些导电凸块210。
又，如图2D’所示，于图2A至图2B的制程中，该支撑件23’亦可为绝缘胶、锡膏或导电胶等，且该第二承载结构25’可为半导体结构、绝缘结构或导电结构，并依需求调整该第二承载结构25’的高度。具体地，该第二承载结构25’为导线架(lead frame)、基板(substrate)、芯片、导电框、非导电的框架或其它适当构造等。
另外，为了降低制作成本，该支撑件与该第二承载结构亦可一同制作。例如，可将该支撑件23’形成于该第二承载结构25’上，待制作完成该第一导体27后，再将该结合有支撑件23’的第二承载结构25’堆叠至该第一承载结构20的第一侧20a的外接垫203上。
本发明的制法通过制作该封装层26,26’后，在位于该第一承载结构20的第二侧20b的封装层26,26’上利用各种加工方式形成天线图案的该第一导体27，取代现有天线基板及胶带的技术，故能有效缩小该电子封装件2,2’的厚度，以符合微小化的需求，且能提升该电子封装件2,2’的天线效能。
再者，由于无需使用现有天线基板，因而能避免产生公差量的累积，故相比于现有天线基板及胶带的技术，本发明的制法能准确控制该电子封装件2,2’的厚度，以达到预期缩小该电子封装件2,2’的目的，因而得以符合产品微小化的需求。
又，本发明可利用该第一屏蔽层202防止该第一导体27及/或该第二导体201对该第一电子元件21的串音干扰(cross talking)、噪音干涉(noise interfering)及辐射干扰(radiation interference)等问题。较佳者，该第一屏蔽层202由多层金属薄片所制成，以强化上述功能。
图3A至图3C为对应图2D的其它不同实施例的剖面示意图。
如图3A所示的电子封装件3a，其包含多个第一电子元件21,21’，且至少其中一第一电子元件21’属于被动元件，并于该第一承载结构20的第二侧20b上接置第二电子元件22。
于本实施例中，该第二电子元件22为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感，故所述的电子元件可依需求设于该第一承载结构20的第一侧20a及/或第二侧20b上。例如，该第二电子元件22直接接触该线路层200；或者，该第二电子元件22以覆晶方式或打线方式电性连接该线路层200。然而，有关该第二电子元件22电性连接该第一承载结构20的方式不限于上述。
此外，该支撑件33为铜核心球(Cu core ball)，其包含一铜块330与包覆该铜块330的焊锡材331。或者，该支撑件亦可为被动元件，其中，该被动元件为电阻、电容及电感，例如去耦合电容(decoupling capacitor)。应可理解地，该支撑件可为其它金属材(如针状、柱状等)，且于同一封装件中可混合上述各种态样使用。
如图3B所示的电子封装件3b，其依据图3A所示的电子封装件3a，还包含一对应该第一电子元件21位置的遮蔽体31，以作为散热或屏蔽之用。
于本实施例中，可通过溅镀(sputtering)、蒸镀(vaporing)、电镀、化镀或贴膜(foiling)等方式制作该遮蔽体31，且该些电性接触垫250位于该遮蔽体31的周围并与该遮蔽体31相分离。应可理解地，该遮蔽体31亦可连结至少一电性接触垫250。
此外，该遮蔽体31未接触该第一电子元件21，亦即该遮蔽体31与该第一电子元件21之间形成有间隔，如该封装层26或空气缝隙。或者，该遮蔽体31亦可接触(图未示)该第一电子元件21；亦或，该遮蔽体31可通过一结合层(图未示)结合至该第一电子元件21上，其中，该结合层例如为薄膜(film)、环氧树脂或热介面材料(thermal interface material，简称TIM)。
又，该遮蔽体31的高度(厚度)可与该电性接触垫250的高度(厚度)相同或不相同，且可依需求，该遮蔽体31与该电性接触垫250为一体成形，亦即该第二承载结构25包含该遮蔽体31。
另外，如图3C所示的电子封装件3c，该遮蔽体34亦可形成于该封装层26的侧面26c与该第一承载结构20的侧面20c上，甚至延伸至该第二承载结构35上，以作为屏蔽之用。具体地，该电性接触垫350外露于该封装层26的侧面26c，以接触该遮蔽体34，且令该电子封装件3c成为类似四方平面无引脚封装(Quad Flat No-leads，简称QFN)的结构。
图4A及图4B为对应图2D的又一实施例的剖面示意图。
如图4A所示的电子封装件4a，该第二承载结构45为线路结构，例如，具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构。具体地，该第二承载结构45的构造与该第一承载结构20的构造相同或近似。
于本实施例中，该第二承载结构45形成有多个线路层453、多个用以结合该些支撑件23并电性连接该线路层453的电性接触垫450、及对应该第一导体27功能的第三导体451，且该第二承载结构45亦可形成有电性连接该线路层453的第二屏蔽层452。例如，该第三导体451与该第二屏蔽层452的制程可参考第二导体201与第一屏蔽层202的制程。
此外，如图4B所示的电子封装件4b，该第二承载结构45’上亦可依需求接置第三电子元件43。例如，该第二承载结构45’的构造不同于该第一承载结构20的构造。具体地，该第二承载结构45’未形成第三导体451及第二屏蔽层452，且该第三电子元件43为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感，而有关该第三电子元件43电性连接该第二承载结构45’的线路层453的方式并无特别限制。
又，该第二承载结构45’亦可为具有多个导电硅穿孔(Through-silicon via，简称TSV)的硅中介板(Through Silicon interposer，简称TSI)。
本发明还提供一种电子封装件2,2’,3a,3b,3c,4a,4b，其包括：一第一承载结构20、至少一第一电子元件21,21’、多个支撑件23,23’,33、一封装层26,26’以及一第二承载结构25,25’,35,45,45’。
所述的第一承载结构20具有相对的第一侧20a与第二侧20b。
所述的第一电子元件21,21’接置于该第一承载结构20的第一侧20a上。
所述的支撑件23,23’,33结合于该第一承载结构20的第一侧20a上。
所述的封装层26,26’形成于该第一承载结构20上，且定义有形成于该第一侧20a上的第一封装层26a及形成于该第二侧20b上的第二封装层26b，其中，该封装层26,26’(第二封装层26b)上设置一可由交变电压、交变电流或辐射变化产生辐射能量的第一导体27。
所述的第二承载结构25,25’,35,45,45’堆叠于该第一承载结构20的第二侧20b上。
于一实施例中，该第一承载结构20的第二侧20b形成有一对应该第一导体27功能的第二导体201，且该第一承载结构20还形成有一第一屏蔽层202，其中，该第一屏蔽层202于该第一承载结构20的布设面积大于该第二导体201于该第一承载结构20的布设面积。
于一实施例中，至少一第二电子元件22设于该第一承载结构20的第二侧20b上。因此，该电子元件可依需求设于该第一承载结构20的第一侧20a及/或第二侧20b上。
于一实施例中，该第一电子元件21,21’电性连接该第一承载结构20的线路层200。
于一实施例中，该封装层26还形成于该第一承载结构20的第一侧20a上(即第一封装层26a)，以包覆该第一电子元件21,21’。
于一实施例中，该第二承载结构25,35,45,45’包含有多个结合该些支撑件23,33的电性接触垫250,350,450。
于一实施例中，该第二承载结构45形成有对应该第一导体27功能的第三导体451及第二屏蔽层452。
于一实施例中，该第二承载结构45’上设有至少一第三电子元件43。
于一实施例中，所述的电子封装件3b还包括一设于该第一电子元件21,21’上方的遮蔽体31。
于一实施例中，所述的电子封装件3c还包括一遮蔽体34，形成于该封装层26、该第一承载结构20与该第二承载结构35的侧面上。
综上所述，本发明的电子封装件及其制法，通过在第一承载结构的第二侧的封装层上形成有天线功能的导体，以取代现有天线基板及胶带的技术，故能有效缩小该电子封装件的厚度，以符合微小化的需求，且能提升该电子封装件的天线效能。
此外，由于无需使用现有天线基板，因而能避免产生公差量的累积，故本发明的制法能准确控制该电子封装件的厚度，以达到预期缩小该电子封装件的目的，因而得以符合产品微小化的需求。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改，且前述各实施例的内容可再相互组合应用。因此本发明的权利保护范围，应如权利要求书所列。

Claims (18)

1.一种电子封装件，其特征为，该电子封装件包括：
第一承载结构，其具有相对的第一侧与第二侧；
至少一电子元件，其接置于该第一承载结构的第一侧及/或第二侧上；
封装层，其形成于该第一承载结构的第二侧上，其特征为，该封装层上设置一可由交变电压、交变电流或辐射变化产生辐射能量的第一导体；以及
可由交变电压、交变电流或辐射变化产生辐射能量的第二导体，其形成于该第一承载结构的第二侧上且对应该第一导体功能，且该第一导体的位置对应该第二导体的位置。
2.根据权利要求1所述的电子封装件，其特征为，该第一承载结构还形成有屏蔽层。
3.根据权利要求2所述的电子封装件，其特征为，该屏蔽层于该第一承载结构的布设面积大于该第二导体于该第一承载结构的布设面积。
4.根据权利要求1所述的电子封装件，其特征为，该封装层还形成于该第一承载结构的第一侧上。
5.根据权利要求1所述的电子封装件，其特征为，该电子封装件还包括结合于该第一承载结构的第一侧上的多个支撑件。
6.根据权利要求1所述的电子封装件，其特征为，该电子封装件还包括堆叠于该第一承载结构的第一侧上的第二承载结构。
7.根据权利要求6所述的电子封装件，其特征为，该第二承载结构形成有对应该第一导体功能的第三导体。
8.根据权利要求6所述的电子封装件，其特征为，该第二承载结构还形成有屏蔽层。
9.根据权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该封装层与第一承载结构的侧面上及/或该电子元件上的遮蔽体。
10.一种电子封装件的制法，其特征为，该制法包括：
提供一具有相对的第一侧与第二侧的第一承载结构，且于该第一侧及/或第二侧上设置有至少一电子元件；
形成可由交变电压、交变电流或辐射变化产生辐射能量的第二导体于该第一承载结构的第二侧上；以及
形成封装层于该第一承载结构的第二侧上，其特征为，该封装层上设置一可由交变电压、交变电流或辐射变化产生辐射能量的第一导体，其中，该第二导体对应该第一导体功能，且该第一导体的位置对应该第二导体的位置。
11.根据权利要求10所述的电子封装件的制法，其特征为，该第一承载结构还形成有屏蔽层。
12.根据权利要求11所述的电子封装件的制法，其特征为，该屏蔽层于该第一承载结构的布设面积大于该第二导体于该第一承载结构的布设面积。
13.根据权利要求10所述的电子封装件的制法，其特征为，该封装层还形成于该第一承载结构的第一侧上。
14.根据权利要求10所述的电子封装件的制法，其特征为，该制法还包括结合多个支撑件于该第一承载结构的第一侧上。
15.根据权利要求10所述的电子封装件的制法，其特征为，该制法还包括堆叠第二承载结构于该第一承载结构的第一侧上。
16.根据权利要求15所述的电子封装件的制法，其特征为，该第二承载结构形成有对应该第一导体功能的第三导体。
17.根据权利要求15所述的电子封装件的制法，其特征为，该第二承载结构还形成有屏蔽层。
18.根据权利要求10所述的电子封装件的制法，其特征为，该制法还包括形成遮蔽体于该封装层与该第一承载结构的侧面上及/或该电子元件上。
CN201710320345.9A 2017-04-28 2017-05-09 电子封装件及其制法 Active CN108807297B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106114243A TWI663701B (zh) 2017-04-28 2017-04-28 電子封裝件及其製法
TW106114243 2017-04-28

Publications (2)

Publication Number Publication Date
CN108807297A CN108807297A (zh) 2018-11-13
CN108807297B true CN108807297B (zh) 2020-09-01

Family

ID=63916847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710320345.9A Active CN108807297B (zh) 2017-04-28 2017-05-09 电子封装件及其制法

Country Status (3)

Country Link
US (2) US10461041B2 (zh)
CN (1) CN108807297B (zh)
TW (1) TWI663701B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
TWI647769B (zh) * 2018-02-14 2019-01-11 矽品精密工業股份有限公司 電子封裝件之製法
KR102039711B1 (ko) * 2018-03-13 2019-11-01 삼성전자주식회사 팬-아웃 부품 패키지
US10854951B2 (en) * 2018-03-16 2020-12-01 Sj Semiconductor (Jiangyin) Corporation Antenna package structure and antenna packaging method
TWI668831B (zh) * 2018-04-17 2019-08-11 矽品精密工業股份有限公司 電子裝置與電子封裝件
US10748861B2 (en) * 2018-05-16 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
TWI698046B (zh) * 2019-01-17 2020-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
US20200259240A1 (en) * 2019-02-08 2020-08-13 Texas Instruments Incorporated Antenna-on-package integrated circuit device
TWI696255B (zh) * 2019-04-09 2020-06-11 矽品精密工業股份有限公司 電子封裝件及其製法
TW202103284A (zh) * 2019-07-11 2021-01-16 矽品精密工業股份有限公司 電子封裝件
TWI713190B (zh) * 2019-10-25 2020-12-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI732509B (zh) * 2020-04-01 2021-07-01 矽品精密工業股份有限公司 電子封裝件
US11756904B2 (en) * 2020-06-08 2023-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US20220131277A1 (en) * 2020-10-27 2022-04-28 Mixcomm, Inc. Methods and apparatus for implementing antenna assemblies and/or combining antenna assemblies to form arrays
CN114141636B (zh) * 2021-11-03 2023-11-07 青岛歌尔微电子研究院有限公司 电路板的双面塑封方法和双面塑封的电路板
TWI815314B (zh) * 2022-02-17 2023-09-11 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237867A (ja) * 1996-02-29 1997-09-09 Kyocera Corp 高周波用パッケージ
CN107039405A (zh) * 2016-02-04 2017-08-11 矽品精密工业股份有限公司 电子封装件

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327641A (ja) * 2003-04-24 2004-11-18 Tdk Corp 電子部品モジュール
JP2005005866A (ja) * 2003-06-10 2005-01-06 Alps Electric Co Ltd アンテナ一体型モジュール
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
TWI249262B (en) * 2004-06-23 2006-02-11 Ind Tech Res Inst Apparatus of antenna with heat slug and its fabrication process
TW200800609A (en) * 2006-02-20 2008-01-01 Daicel Chem Porous membrane film and laminate using the same
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
US7675465B2 (en) * 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
JP2009266979A (ja) * 2008-04-24 2009-11-12 Shinko Electric Ind Co Ltd 半導体装置
TW201013881A (en) * 2008-09-10 2010-04-01 Renesas Tech Corp Semiconductor device and method for manufacturing same
US8058714B2 (en) * 2008-09-25 2011-11-15 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated antenna
EP2382661B1 (en) * 2008-12-30 2021-08-11 STMicroelectronics Srl Integrated electronic device with transceiving antenna and magnetic interconnection
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
WO2012140934A1 (ja) * 2011-04-14 2012-10-18 三菱電機株式会社 高周波パッケージ
US8816906B2 (en) * 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US8679984B2 (en) * 2011-06-30 2014-03-25 Samsung Electronics Co., Ltd. Method of manufacturing electric device, array of electric devices, and manufacturing method therefor
KR101218989B1 (ko) * 2011-07-15 2013-01-21 삼성전기주식회사 반도체 패키지 및 그 제조방법
TWI433291B (zh) * 2011-10-17 2014-04-01 矽品精密工業股份有限公司 封裝結構及其製法
CN103650132B (zh) * 2011-12-05 2017-09-22 松下知识产权经营株式会社 无线模块
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8866292B2 (en) * 2012-10-19 2014-10-21 Infineon Technologies Ag Semiconductor packages with integrated antenna and methods of forming thereof
US9431369B2 (en) * 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
TWI553732B (zh) * 2013-01-25 2016-10-11 矽品精密工業股份有限公司 電子封裝件
US9129954B2 (en) * 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9608334B2 (en) * 2014-03-31 2017-03-28 Nxp B.V. Radar antenna system
JP2016192445A (ja) * 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
TWI620296B (zh) * 2015-08-14 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI634629B (zh) * 2015-08-20 2018-09-01 矽品精密工業股份有限公司 電子封裝件及其製法
FR3040534A1 (fr) * 2015-08-28 2017-03-03 St Microelectronics Sa Dispositif electronique muni d'une couche conductrice et procede de fabrication
TWI597647B (zh) * 2015-09-16 2017-09-01 瑞鼎科技股份有限公司 電容式壓力感測觸控面板
TWI555159B (zh) * 2015-10-08 2016-10-21 萬國半導體股份有限公司 電池保護包及其製備方法
TWI652775B (zh) * 2016-01-11 2019-03-01 矽品精密工業股份有限公司 電子封裝件
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
JP6500859B2 (ja) * 2016-08-22 2019-04-17 株式会社村田製作所 無線モジュール
US9935065B1 (en) * 2016-12-21 2018-04-03 Infineon Technologies Ag Radio frequency device packages and methods of formation thereof
US10354964B2 (en) * 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same
US10629539B2 (en) * 2017-11-07 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10096558B1 (en) * 2017-12-20 2018-10-09 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
TWI698046B (zh) * 2019-01-17 2020-07-01 矽品精密工業股份有限公司 電子封裝件及其製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237867A (ja) * 1996-02-29 1997-09-09 Kyocera Corp 高周波用パッケージ
CN107039405A (zh) * 2016-02-04 2017-08-11 矽品精密工业股份有限公司 电子封装件

Also Published As

Publication number Publication date
US10461041B2 (en) 2019-10-29
US20180315715A1 (en) 2018-11-01
US11222852B2 (en) 2022-01-11
TWI663701B (zh) 2019-06-21
CN108807297A (zh) 2018-11-13
TW201839950A (zh) 2018-11-01
US20200013728A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
CN108807297B (zh) 电子封装件及其制法
US8058714B2 (en) Overmolded semiconductor package with an integrated antenna
US11509038B2 (en) Semiconductor package having discrete antenna device
KR101567943B1 (ko) 적층 인터포저를 구비한 실장식 집적 회로 패키지 시스템
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
TW201707159A (zh) 電子模組
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US20200152607A1 (en) Method of fabricating electronic package structure with multiple electronic components
US20180331027A1 (en) Electronic package and method for fabricating the same
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN108962878B (zh) 电子封装件及其制法
US20180316083A1 (en) Electronic package and method for fabricating the same
CN111446535B (zh) 电子封装件及其制法
CN112054005B (zh) 电子封装件及其制法
CN108447829B (zh) 封装结构及其制法
CN107622981B (zh) 电子封装件及其制法
CN114975309A (zh) 电子封装件及其制法
CN108735677B (zh) 电子封装件及其制法
CN112701101A (zh) 电子封装件及其制法
TWI789977B (zh) 電子裝置及其製造方法
US20240038743A1 (en) Smaller module by stacking
US20240145908A1 (en) Electronic package and manufacturing method thereof
TW201947727A (zh) 電子封裝件及其製法
CN115458485A (zh) 电子封装件及其制法
TW202301739A (zh) 電子裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant