TWI555159B - 電池保護包及其製備方法 - Google Patents

Description

電池保護包及其製備方法

本發明主要關於一種電池功率管理的堆疊式晶片封裝。更確切地說，本發明是有關於一種較小、較薄的電池保護包及其製備過程的方法。

可攜式電子設備的電池組包括一個電池保護電路模組（PCM）、電池和一個接線端子。電池保護包控制電池的充電和放電。電池保護包提供過電壓和過電流保護。進一步減小電池保護積體電路（IC）尺寸的傳統技術，受到複數種技術困難和侷限的挑戰。傳統的電池保護IC通常包括一個電源控制IC和互連的雙共汲金屬氧化物半導體場效應電晶體（MOSFET），共同封裝在一個引線框封裝中，其印跡尺寸小至2 mm× 4 mm。另外，引線接合通常用於半導體組件封裝中的互連。然而，這種互連模式導致晶片的接合引線的高回路。因此，無法獲得較薄的組件。在一個示例中，傳統電池保護包的尺寸為2 mm× 4 mm× 0.65 mm。

本發明提出了小尺寸電池保護包以及製備這種電池保護包的方法。在本發明的示例中，電池保護包包括一第一共汲金屬氧化物半導體場效應電晶體（Metal Oxide Semiconductor Field Effect Transistor, MOSFET）、一第二共汲MOSFET、一功率控制積體電路（IC）、複數個焊錫球、複數個導電凸塊以及一封裝層。功率控制IC垂直堆疊在第一共汲MOSFET和第二共汲MOSFET上方。至少將功率控制IC的主要部分以及複數個焊錫球的主要部分嵌入在封裝層中。在本發明的示例中，製備電池保護包的方法包括製備功率控制IC；製備共汲MOSFET晶圓；在共汲MOSFET晶圓中整合功率控制IC並且連接引腳分佈；製備一封裝層；進行研磨製程；製備一金屬層；以及分離電池保護包。

藉由在薄MOSFET上堆疊薄功率控制IC代替接合引線，可以減小電池保護包的厚度。利用減小後的矽基板、功率控制IC晶片尺寸以及MOSFET晶片尺寸，降低汲源導通電阻和功率消耗。

本發明提出了一種具有減小後的熱電阻、汲源導通電阻以及功率消耗的低輪廓電池保護包。

圖1A表示在本發明的示例中，電池保護包100的俯視圖，圖1B表示電池保護包100沿線AA’的剖面圖。電池保護包100包括第一共汲MOSFET 112和第二共汲MOSFET 112’，在其頂面上有一組接合焊盤（圖中沒有表示出），複數個焊錫球132形成在複數個接合焊盤上，具有複數個導電凸塊142的功率控制IC 122形成在其頂面上（反轉芯片），一封裝層152、一厚金屬層172沉積在第一共汲MOSFET 112和第二共汲MOSFET112’的底面上，以及一背面模制層182連接到厚金屬層172的底面上。反轉功率控制IC 122，並且垂直堆疊在第一共汲MOSFET 112和第二共汲MOSFET 112’上方。功率控制IC的複數個導電凸塊142連接到第一共汲MOSFET 112和第二共汲MOSFET 112’上的另一組接合焊盤上。封裝層152用功率控制IC 122的底面和裸露的焊錫球132的頂面，密封功率控制IC 122和焊錫球132。功率控制IC 122藉由複數個導電凸塊142，電耦合至第一共汲MOSFET 112和第二共汲MOSFET 112’。

電池保護包100還包括一具有開口的鈍化層162，使第一共汲MOSFET 112和第二共汲MOSFET 112’頂面上方的接合焊盤裸露出來。鈍化層包括聚醯亞胺（polyimide）。

厚金屬層172通常包括鈦（Ti）/鎳（Ni）/銀（Ag），沉積在第一共汲MOSFET 112和第二共汲MOSFET 112’的底面上，其中Ag層的厚度約為5至10微米。背面模制層182或LC帶，形成在厚金屬層172的背部，背面模制層182的厚度約為100微米。雷射切割帶可以連接到背面模制層182。

在本發明所述的示例中，封裝層152和背面模制層182中含有環氧樹脂。

圖2A表示在本發明的另一個示例中，電池保護包200的俯視圖，圖2B表示電池保護包200沿線BB’的剖面圖。電池保護包200包括第一共汲MOSFET 212和第二共汲MOSFET 212’，在頂面上具有一組接合焊盤（圖中沒有表示出），複數個焊錫球232形成在複數個接合焊盤上，功率控制IC 222具有複數個導電凸塊242形成在頂面上，封裝層252密封功率控制IC 222和焊錫球232，厚金屬層272沉積在第一共汲MOSFET 212和第二共汲MOSFET 212’的底面上，以及一背面模制層282連接到厚金屬層272的底面上。反轉功率控制IC 222，並且垂直堆疊在第一共汲MOSFET 212和第二共汲MOSFET 212’上方，其中功率控制IC 222的複數個導電凸塊242連接並且電連接到第一共汲MOSFET 212和第二共汲MOSFET 212’上的另一組接合焊盤上。在本發明的示例中，功率控制IC 222被封裝層252完全密封，同時焊錫球232的頂面從封裝層252的頂面開始裸露出來。

電池保護包200還包括一具有開口的鈍化層262，使第一共汲MOSFET 212和第二共汲MOSFET 212’頂面上方的接合焊盤裸露出來。鈍化層包括聚醯亞胺。

厚金屬層272通常包括Ti/Ni/Ag，沉積在第一共汲MOSFET 212和第二共汲MOSFET 212’的底面上，其中Ag層的厚度約為5至10微米。背面模制層282，形成在厚金屬層272的背部，背面模制層282的厚度約為100微米。雷射切割帶可以連接到背面模制層282。與傳統的電池保護包0.65 mm的厚度相比，電池保護包100、200的總厚度約為0.35 mm。

圖3A表示在本發明的另一個示例中，電池保護包300的俯視圖，圖3B表示電池保護包300沿線CC’的剖面圖。圖3A中第二封裝層353的頂部是透明的，顯示出電池保護包300的一部分芯片焊盤372。電池保護包300包括第一共汲MOSFET 312和第二共汲MOSFET 312’。金屬層391通常包括Ti/Ni/Ag，沉積在第一共汲MOSFET 312和第二共汲MOSFET 312’的底面上，其中Ag層的厚度約為1微米；帶有沉積氧化層391的第一共汲MOSFET 312和第二共汲MOSFET 312’藉由銀環氧樹脂392，連接到引線框382的芯片焊盤372上。複數個接合焊盤（圖中沒有表示出）連接到第一共汲MSOFET 312和第二共汲MSOFET 312’的頂面上。複數個焊錫球332形成在一組接合焊盤上。電池保護包300還包括一功率控制IC 322，反轉並垂直堆疊在第一共汲MOSFET 312和第二共汲MOSFET 312’上方。複數個導電凸塊342形成在功率控制IC 322的頂面上。藉由功率控制IC 322（反轉芯片）的背面以及從第一封裝層352的頂面開始裸露的焊錫球332的頂面，第一封裝層352部分密封功率控制IC 322和焊錫球332。電池保護包300還包括一氮化層362和一RDL層（圖中沒有表示出），可以選擇藉由雙金屬沉積製備，形成在第一共汲MOSFET 312和第二共汲MOSFET 312’的頂面上。複數個導電凸塊342連接到第一共汲MOSFET 312和第二共汲MOSFET 312’上的另一組接合焊盤上，藉由這些導電凸塊342，功率控制IC 322電連接到第一共汲MOSFET 312和第二共汲MOSFET 312’上。

在本發明所述的示例中，複數個導電凸塊342可以由金、銀或銅製成。引線框382可以由銅製成。

第一共汲MOSFET 312和第二共汲MOSFET 312’藉由銀環氧樹脂392，連接到引線框382的芯片焊盤372的頂面上。引線框382在底面刻蝕了一半，用於鎖模。在本發明所述的示例中，外部第二封裝層353密封第一封裝層352、第一共汲MOSFET 312和第二共汲MOSFET 312’、金屬層391、芯片焊盤372以及引線框382。引線框382的底面384從第二封裝層353的底面354開始裸露出來。

圖3C和圖3D表示電池保護包301，與圖3A和3B所示的電池保護包300類似。對於電池保護包301來說，功率控制IC 322被第一封裝層352完全密封，同時焊錫球332的頂面從第一封裝層352的頂面開始裸露出來。

圖4A至4F表示在本發明的示例中，電池保護包401~406不同佈局設計的俯視圖。引腳分配421~426和引腳分配431~436可能接觸焊錫球，例如圖1A、圖2A、圖3A和圖3C所示的焊錫球132、232或焊錫球332。當引腳分配421~426和引腳分配431~436的表面積和數量增複數時，電池保護包的熱電阻降低。當矽晶圓的厚度，例如MOSFET的厚度，以及功率控制IC晶片的厚度降低時，汲源導通電阻Rds（on）以及功率消耗降低。另外，當功率控制IC晶片的尺寸降低，MOSFET的頂表面積增大時，Rds(on)和功率消耗降低。如圖4A、圖4C和圖4E所示，電池保護包401、403、405的反轉功率控制IC 441、443、445的背面裸露出來，同時電池保護包402、404、406的功率控制IC在封裝內部完全密封。每個電池保護包401~406都為矩形，頂面上兩個對邊的引腳分配關於反射對稱線（例如對稱線411~416）對稱。例如，在圖4A中，引腳分配421和引腳分配431關於反射對稱線411對稱。在圖4B中，引腳分配422和引腳分配432關於反射對稱線412對稱。在圖4C中，引腳分配423和引腳分配433關於反射對稱線413對稱。一另外僅供測試的引腳分配431位於反射對稱線413上。在圖4D中，引腳分配424和引腳分配434關於反射對稱線414對稱，一另外僅供測試的引腳分配454位於反射對稱線414上。在圖4E中，引腳分配425和引腳分配435關於反射對稱線415對稱。在圖4F中，引腳分配426和引腳分配436關於反射對稱線416對稱。

圖5A表示圖1B和圖2B所示的電池保護包100和200的製備方法500的流程圖。製程500可以從方塊502開始。

在方塊502中，功率控制IC由IC晶圓製成。圖6表示方塊502的方法流程圖，在本發明的示例中，用IC晶圓製備功率控制積體電路（IC）。圖11A和圖11B表示製備一功率控制IC的剖面示意圖。方塊502的方法可以在方塊602中開始。

在方塊602和圖11A中，提供含有複數個功率控制IC晶片（圖中沒有表示出）的功率控制IC晶圓1122。功率控制IC晶圓1122具有第一表面1124和第二表面1126。方塊602可以在方塊604之後進行。

在方塊604和圖11A中，導電凸塊1142形成在功率控制IC晶圓1122的第一表面1124上。方塊604可以在方塊606之後進行。

在606塊606和圖11A中，在功率控制IC晶圓1122的第二表面1126上進行研磨。圖11B表示研磨處理之後較薄的功率控制IC晶圓1128。在本發明的示例中，圖11A所示的功率控制IC晶圓1122的厚度約為625微米。在本發明的示例中，圖11B所示的功率控制IC晶圓1128的厚度約為100微米。方塊606可以在方塊608之後進行。

在方塊608中，單獨的功率控制IC與功率控制IC晶圓分離。

方塊502可以在方塊054之後進行。在方塊504中，共汲MOSFET由共汲MOSFET晶圓製成。圖7表示方塊504的方法流程圖，在本發明的示例中，共汲MOSFET由共汲MOSFET晶圓製成。方塊504的製程可以在方塊702中開始。方塊504的製程有兩個選擇。

選擇1的製程從方塊702開始。在方塊702中，提供具有複數個雙共汲MOSFET的共汲MOSFET晶圓。共汲MOSFET晶圓具有一第一金屬層，沉積在第一表面上並形成圖案。帶圖案的第一金屬層可以包含一連接到第一MOSFET閘極區的第一閘極，一連接到第一MOSFET源極區的第一源極以及一連接到第二MOSFET第二閘極區的第二閘極，一連接到第二MSOFET源極區的第二源極。方塊702可以在方塊703之後進行。

在方塊703中，帶有開口的第一鈍化層形成在共汲MOSFET晶圓的第一表面上，使每個雙共汲MOSFET頂面上的接合焊盤裸露出來。為共汲MOSFET晶圓中每個MOSFET的每個閘極或源極，至少提供一開口，因此為共汲MOSFET晶圓的第一表面上每個MOSFET的每個閘極或源極，至少提供一個接合焊盤。處理後的共汲MOSFET晶圓就製成了。

選擇2的製程從方塊702開始。在方塊702中，提供具有複數個雙共汲MOSFET的共汲MOSFET晶圓。共汲MOSFET晶圓具有一第一金屬層，沉積在第一表面上並形成圖案。帶圖案的第一金屬層可以包含一連接到第一MOSFET閘極區的第一閘極，一連接到第一MOSFET源極區的第一源極以及一連接到第二MOSFET第二閘極區的第二閘極，一連接到第二MSOFET源極區的第二源極。方塊702可以在方塊704之後進行。

在方塊704中，第一鈍化層形成在共汲MOSFET晶圓的第一表面上。方塊704可以在方塊706之後進行。

在方塊706中，從開口上除去一部分第一鈍化層，使第一金屬層部分裸露出來。為共汲MOSFET晶圓中每個MOSFET的每個閘極或源極，提供至少一開口。方塊706可以在方塊708之後進行。

在方塊708中，一再分配層或第二金屬層，沉積在第一鈍化層上方以及共汲MOSFET晶圓頂面上第一鈍化層的開口中，然後形成圖案，在中間形成接合焊盤和互連。方塊708可以在方塊710之後進行。

在方塊710中，一第二鈍化層形成在再分配層上，僅使接合焊盤裸露出來。為共汲MOSFET晶圓第一表面上每個MOSFET的每個閘極或源極，至少提供一接合焊盤。其他的互連接合焊盤並不連接到MOSFET的閘極或源極，而是藉由第二鈍化層的開口，由再分配層提供。處理後的共汲MOSFET晶圓就形成了。

方塊504可以在方塊506之後進行。

在方塊506中，功率控制IC與共汲MOSFET晶圓相連接。引腳分配或焊錫球形成在共汲MOSFET的一組接合焊盤上。在圖8A和圖8B中，將功率控制IC與共汲MOSFET晶圓相連接並且在方塊506中形成焊錫球的兩種不同製程，分成子步驟。圖8A表示在本發明的示例中，方塊506第一製程的流程圖，將功率控制IC與共汲MOSFET晶圓相連接，並且連接引腳分配。方塊506的製程可以在方塊802中開始。為了簡化，圖13A和圖13B的剖面圖僅顯示了一個功率控制IC，安裝在處理後的共汲MOSFET晶圓的雙共汲MOSFET上。

在方塊802和圖13A中，反轉功率控制IC 1322，並且安裝在雙共汲MOSFET 1312、1312’上。功率控制IC 1322上的導電凸塊電耦合到氮化層上開口處兩個雙共汲MOSFET 1312、1312’的閘極上。方塊802可以在方塊804之後進行。

在方塊804和圖13B中，焊錫球1332落在鈍化層上其他開口處的接合焊盤上（圖中沒有表示出），鈍化層電連接到雙共汲MOSFET 1312、1312’的源極，功率控制IC 1322安裝在雙共汲MOSFET 1312、1312’上。對焊錫球1332進行回流製程。

圖8B表示在本發明的示例中，方法556的流程圖，將引腳分配和功率控制IC與共汲MOSFET晶圓相連接。方法556可以在方塊852中開始。為了簡化，圖14A和圖14B的剖面圖只表示了一個功率控制IC，安裝在處理後的共汲MOSFET晶圓的雙共汲MOSFET上。

在方塊852和圖14A中，焊錫球1432落在鈍化層上開口處的接合焊盤上（圖中沒有表示出），鈍化層電連接到雙共汲MOSFET 1412、1412’的源極。對焊錫球1432進行回流製程。方塊852可以在方塊854之後進行。其他的焊錫球可以落在接合焊盤上，接合焊盤與雙共汲MOSFET 1412、1412’的閘極和源極電絕緣。

在方塊854和圖14B中，反轉功率控制IC 1422，並且安裝在帶有焊錫球1432形成在上面的雙共汲MOSFET 1412、1412’上。功率控制IC 1422上的導電凸塊電耦合到氮化層上開口處兩個雙共汲MOSFET 1412、1412’的閘極上。

方塊506可以在方塊508之後進行。為了簡化，圖12A至圖12F的剖面圖只表示了一個功率控制IC，安裝在處理後的共汲MOSFET晶圓的雙共汲MOSFET上。

在方塊508和圖12A、圖12B中，形成一封裝層1252，覆蓋功率控制IC 1222，功率控制IC 1222反轉並安裝在雙共汲MOSFET 1212、1212’上。在圖12A中，雙共汲MOSFET具有一第一表面1214和一第二表面1216。含有開口的鈍化層1262沉積在共汲MOSFET晶圓的第一表面1214上，接合焊盤形成在開口處共汲MOSFET晶圓的第一表面1214上（圖中沒有表示出）。形成在功率控制IC 1222頂面處的複數個導電凸塊1242連接到第一複數個接合焊盤，第一複數個接合焊盤形成在第一表面1214處。在一個示例中，複數個第一接合焊盤包括至少兩個接合焊盤，分別電連接到共汲MOSFET 1212、1212’的閘極上。在另一個示例中，複數個第一接合焊盤包括一個或複數個接合焊盤，電連接到一個或複數個其他接合焊盤上，其他接合焊盤與共汲MOSFET 1212、1212’的閘極或源極電絕緣。複數個焊錫球1232連接到複數個第二接合焊盤上（圖中沒有表示出），而不是複數個第一接合焊盤。在一個示例中，第二接合焊盤包括至少兩個接合焊盤，分別電連接到共汲MOSFET 1212、1212’的源極上。在另一個示例中，複數個第二接合焊盤包括一個或複數個接合焊盤，電連接到複數個第一接合焊盤的一個或複數個接合焊盤上。在另一個示例中，複數個第二接合焊盤包括一個或複數個接合焊盤，一個或複數個接合焊盤與共汲MOSFET 1212、1212’的閘極或源極電絕緣。圖12B表示具有第一表面1254的封裝層1252。功率控制IC 1222和複數個焊錫球1232整體嵌入在封裝層1252中。方塊508可以在方塊510之後進行。

在方塊510和圖12C中，在封裝層1252的第一表面1254進行研磨製程。在圖12C中，研磨封裝層1252的第一表面1254，直到焊錫球1232的頂面1234裸露出來為止。在一個示例中，功率控制IC 1222的頂面1224也裸露出來。在另一個示例中，功率控制IC嵌入在封裝層中（圖中沒有表示出）。方塊510可以在方塊512之後進行。

在方塊512和圖12D中，在共汲MOSFET 1212、1212’的第二表面1216進行另一個研磨製程。圖12D表示一含有雙共汲MOSFET 1218、1218’的較薄的共汲MOSFET晶圓，雙共汲MOSFET 1218、1218’具有一研磨表面1220。方塊512可以在方塊514之後進行。

在方塊514和圖12E中，在含有雙共汲MOSFET 1218、1218’的較薄的共汲MOSFET晶圓的研磨表面1220上，沉積一金屬層1272。在另一個示例中，金屬層1272包括Ti/Ni/Ag，其中Ag層的厚度約為5微米。在另一個示例中，金屬層1272的厚度約為5微米至10微米。

在方塊516和圖12F中，模制層1282沉積在厚金屬層1272的底面上，以支撐組件結構。模制層1282的厚度約為100微米。製備一處理後的互連晶圓。方塊516可以在圖9所示的方法900之後進行。

圖9表示在本發明的示例中，方法900的流程圖，以便雷射標記、分離、測試和封裝電池保護包。圖5所示的塊514可以在方法900之後進行。

在方塊902中，為晶圓級的每個電池保護包增加雷射標記。方塊902可以在方塊904之後進行。

在方塊904中，切割晶圓，以分離獨立標記的電池保護包。方塊904可以在方塊906之後進行。

在方塊906中，測試獨立標記的電池保護包。每個電池保護包都有一已通過狀態，然後進行封裝，從而製成圖1B或圖2B所示的電池保護包100、200。

圖5B表示方法501的流程圖，用於製備圖3B和圖3D所示的電池保護包300、301。方塊502至方塊512的步驟與圖5A所示的製程500中的步驟完全一樣。方塊512可以在方塊513之後進行。

在方塊513和圖12E-1中，在含有雙共汲MOSFET 1218和1218’的較薄的共汲MOSFET晶圓的研磨表面1220上，沉積一金屬層1273。在本發明的示例中，金屬層1273沉積在較薄的共汲MOSFET晶圓的研磨表面1220上。在一個示例中，金屬層1273的厚度約為1微米。製備一處理後的互連晶圓。方塊513可以在方塊515之後進行。

在方塊515中，電池保護模組與處理後的互連晶圓分離。方塊516可以在圖10所示的方法1000之後進行。

圖10表示在本發明的示例中，用於封裝電池保護模組的製程1000的流程圖。圖5B所示的方塊516可以在製程1000之後進行。製程1000可以在方塊1002中開始。

在方塊1002和圖15A中，圖12E-1所示的每個電池保護模組1502與晶圓分離之後，都藉由銀環氧樹脂層1591，連接到引線框1582的每一個芯片焊盤1572上，從而形成複數個組件。方塊1002可以在方塊1004之後進行。

在方塊1004和圖15B中，在每個組件上形成一第二封裝層1598。方塊1004可以在方塊1006之後進行。

在方塊1006和圖15C中，在封裝層的第一表面進行研磨製程，使焊錫球、IC或焊錫球和IC裸露出來。方塊1006可以在方塊1008之後進行。

在方塊1008和圖15D中，在第二封裝層的第二表面進行研磨製程，使引線框的底面裸露出來。

在方塊1010中，為引線框上每個電池保護包增加雷射標記。方塊1010可以在方塊1012之後進行。

在方塊1012中，切割引線框，以分離獨立標記的電池保護包。方塊1012可以在方塊1014之後進行。

在方塊1014中，測試獨立標記的電池保護包。每個電池保護包都具有一已開通狀態，然後封裝，從而形成圖3B或圖3D所示的電池保護包300、301。

本發明所屬技術領域中具有通常知識者應理解，還可能存在本發明所示的實施例的修正。例如，圖12E所示金屬層1272的厚度可以改變。例如，佈局設計中引腳分配的數量可以改變。本發明所屬技術領域中具有通常知識者還可能發現其他修正，如同申請專利範圍定義，所有這些修正都被視為在本發明的範圍內。

100‧‧‧電池保護包
112‧‧‧第一共汲MOSFET
112’‧‧‧第二共汲MOSFET
122‧‧‧功率控制IC
132‧‧‧焊錫球
142‧‧‧導電凸塊
152‧‧‧封裝層
162‧‧‧鈍化層
172‧‧‧厚金屬層
182‧‧‧背面模制層
200‧‧‧電池保護包
212‧‧‧第一共汲MOSFET
212’‧‧‧第二共汲MOSFET
222‧‧‧功率控制IC
232‧‧‧焊錫球
242‧‧‧導電凸塊
252‧‧‧封裝層
262‧‧‧鈍化層
272‧‧‧厚金屬層
282‧‧‧背面模制層
300‧‧‧電池保護包
301‧‧‧電池保護包
312‧‧‧第一共汲MOSFET
312’‧‧‧第二共汲MOSFET
322‧‧‧功率控制IC
332‧‧‧焊錫球
342‧‧‧導電凸塊
352‧‧‧第一封裝層
353‧‧‧第二封裝層
354‧‧‧底面
362‧‧‧氮化層
372‧‧‧芯片焊盤
382‧‧‧引線框
384‧‧‧底面
391‧‧‧金屬層
392‧‧‧銀環氧樹脂
401~406‧‧‧電池保護包
411~416‧‧‧對稱線
421~426‧‧‧引腳分配
431~436‧‧‧引腳分配
441‧‧‧反轉功率控制IC
500‧‧‧製備方法
501‧‧‧方法
502~516、602~608、702~710、802、804、852、854、902~906、1002~1014‧‧‧方塊
556‧‧‧方法
900‧‧‧方法
1000‧‧‧方法
1122‧‧‧功率控制IC晶圓
1124‧‧‧第一表面
1126‧‧‧第二表面
1128‧‧‧功率控制IC晶圓
1212、1212’‧‧‧共汲MOSFET
1218、1218’‧‧‧雙共汲MOSFET
1214‧‧‧第一表面
1216‧‧‧第二表面
1220‧‧‧研磨表面
1222‧‧‧功率控制IC
1224‧‧‧頂面
1232‧‧‧焊錫球
1234‧‧‧頂面
1252‧‧‧封裝層
1254‧‧‧第一表面
1262‧‧‧鈍化層
1272‧‧‧金屬層
1282‧‧‧模制層
1312、1312’‧‧‧雙共汲MOSFET
1322‧‧‧功率控制IC
1332‧‧‧焊錫球
1412、1412’‧‧‧雙共汲MOSFET
1422‧‧‧功率控制IC
1432‧‧‧焊錫球
1502‧‧‧電池保護模組
1572‧‧‧芯片焊盤
1582‧‧‧引線框
1591‧‧‧銀環氧樹脂層
1598‧‧‧第二封裝層
AA’、BB’、CC’‧‧‧線

圖1A為本發明示例中電池保護包的俯視圖。 圖1B為本發明示例中電池保護包的剖面圖。 圖2A為本發明示例中另一個電池保護包的俯視圖。 圖2B為本發明示例中另一個電池保護包的剖面圖。 圖3A為本發明示例中另一個電池保護包的俯視圖。 圖3B為本發明示例中另一個電池保護包的剖面圖。 圖3C為本發明示例中另一個電池保護包的俯視圖。 圖3D為本發明示例中另一個電池保護包的剖面圖。 圖4A至圖4F為本發明示例中電池保護包佈局設計的俯視圖。 圖5A和圖5B表示本發明示例中兩種不同的電池保護包兩個製備方法的流程圖。 圖6表示本發明示例中功率控制積體電路（IC）的製備方法的流程圖。 圖7表示在本發明的示例中，從共汲MOSFET晶圓中製備共汲MOSFET製程的流程圖。 圖8A和圖8B表示在本發明的示例中，用共汲MOSFET晶圓連接功率控制IC以連接引腳分配的製程流程圖。 圖9表示在本發明的示例中，標記、分離、測試和封裝電池保護包的製程流程圖。 圖10表示在本發明的示例中，封裝電池保護包的製程流程圖。 圖11A和圖11B表示在本發明的示例中，製備功率控制IC的各種製程步驟的一系列剖面圖。 圖12A至圖12F和圖12E-1表示在本發明的示例中，製備電池保護包的各種製程步驟的一系列剖面圖。 圖13A和圖13B表示在本發明的示例中，用共汲MOSFET晶圓連接功率控制IC並且連接引腳分配的各種製程步驟的一系列剖面圖。 圖14A和圖14B表示在本發明的示例中，用共汲MOSFET晶圓連接功率控制IC並且連接引腳分配的各種製程步驟的另一系列剖面圖。 圖15A至圖15D表示在本發明的示例中，製備電池保護包的各種製程步驟的一系列剖面圖。

100‧‧‧電池保護包

112‧‧‧第一共汲MOSFET

112’‧‧‧第二共汲MOSFET

122‧‧‧功率控制IC

132‧‧‧焊錫球

142‧‧‧導電凸塊

152‧‧‧封裝層

162‧‧‧鈍化層

172‧‧‧厚金屬層

182‧‧‧背面模制層

AA’‧‧‧線

Claims (20)

1. 一種電池保護包，其包括： 一第一共汲MOSFET，具有複數個第一接合焊盤和複數個第二接合焊盤； 一第二共汲MOSFET，具有複數個第一接合焊盤和複數個第二接合焊盤； 一鈍化層，形成在該第一共汲MOSFET和該第二共汲MOSFET上方，具有開口的該鈍化層使該第一共汲MOSFET的該複數個第一接合焊盤和該複數個第二接合焊盤以及該第二共汲MOSFET的該複數個第一接合焊盤和該複數個第二接合焊盤裸露出來； 一金屬層，沉積在該第一共汲MOSFET和該第二共汲MOSFET的底面上； 一功率控制IC，垂直堆疊在該第一共汲MOSFET和該第二共汲MOSFET上方； 複數個焊錫球，連接到該第一共汲MOSFET的該複數個第一接合焊盤以及該第二共汲MOSFET的該複數個第一接合焊盤上； 複數個導電凸塊；以及 一封裝層； 其中，至少一大部分該功率控制IC以及至少絕大部分的該複數個焊錫球嵌入在封裝層中；以及 其中該功率控制IC藉由該複數個導電凸塊，電耦合到該第一共汲MOSFET的該複數個第二接合焊盤以及該第二共汲MOSFET的該複數個第二接合焊盤上。
2. 如申請專利範圍第1項所述之電池保護包，其中該封裝層是一含有環氧樹脂的模制層。
3. 如申請專利範圍第1項所述之電池保護包，其中該功率控制IC整體嵌入在該封裝層中。
4. 如申請專利範圍第1項所述之電池保護包，其中該功率控制IC是一種倒裝芯片型IC。
5. 如申請專利範圍第1項所述之電池保護包，其中該金屬層藉由銀環氧樹脂，連接到一引線框的一芯片焊盤上。
6. 如申請專利範圍第5項所述之電池保護包，其更包括一外部封裝層，該外部封裝層密封該封裝層、該第一共汲MOSFET和該第二共汲MOSFET、該金屬層、該芯片焊盤以及大部分的該引線框。
7. 如申請專利範圍第6項所述之電池保護包，其中該外部封裝層是透明的。
8. 如申請專利範圍第1項所述之電池保護包，其更包括： 一背面模制層或一雷射切割帶，連接到該金屬層。
9. 如申請專利範圍第1項所述之電池保護包，其中該鈍化層含有聚醯亞胺。
10. 如申請專利範圍第1項所述之電池保護包，其中該電池保護包的頂面為長方形，具有一反射對稱線； 其中該反射對稱線將長方形分割成一第一區和一第二區；並且 在該電池保護包頂面上的佈局設計包括位於該第一區的一第一組引腳分配以及位於該第二區的一第二組引腳分配，其中該第一組引腳分配和該第二組引腳分配關於該反射對稱線對稱。
11. 如申請專利範圍第10項所述之電池保護包，其更包括一僅用於測試的引腳分配，其位於該反射對稱線上。
12. 一種用於製備電池保護包的方法，其包括以下步驟： 製備一功率控制積體電路（IC），製備一功率控制IC的步驟包括以下子步驟： 製備一功率控制IC晶圓，具有一第一表面以及一第二表面，其中該第二表面與該功率控制IC晶圓的該第一表面相對； 在該功率控制IC晶圓的該第一表面上，製備一導電凸塊； 藉由研磨該功率控制IC晶圓的該第二表面，減薄該功率控制IC晶圓；以及 從該功率控制IC晶圓上分離該功率控制IC； 製備一共汲金屬氧化物半導體場效應電晶體（MOSFET），製備該共汲MOSFET的步驟包括以下子步驟： 製備一共汲MOSFET晶圓，具有一第一表面以及一第二表面，其中該第二表面與該共汲MOSFET的該第一表面相對； 在該共汲MOSFET晶圓的該第一表面上，製備一第一鈍化層； 除去部分該第一鈍化層，使一金屬線裸露出來；以及 製備一第二鈍化層； 將該功率控制IC與該共汲MOSFET晶圓整合，並且連接一引腳分配，從而構成互連的晶圓； 在互連的晶圓上製備一封裝層，該封裝層具有一第一表面； 研磨該封裝層的該第一表面； 研磨該共汲MOSFET晶圓的該第二表面； 在該共汲MOSFET晶圓研磨後的該第二表面上沉積一金屬層，從而形成一處理後的互連晶圓；以及 從處理後的該互連晶圓上分離該電池保護包。
13. 如申請專利範圍第12項所述之方法，其中將該功率控制IC與該共汲MOSFET晶圓整合並且連接該引腳分配的步驟包括： 在該共汲MOSFET晶圓上，反轉並安裝該功率控制IC；以及 使一焊錫球下降並回流，從而形成互連的該引腳分配。
14. 如申請專利範圍第12項所述之方法，其中將該功率控制IC與該共汲MOSFET晶圓整合並連接該引腳分配的步驟包括： 使一焊錫球下降並回流，從而形成互連的該引腳分配；以及 在該共汲MOSFET晶圓上，反轉並安裝該功率控制IC。
15. 如申請專利範圍第14項所述之方法，其中研磨該封裝層的該第一表面之後，該功率控制IC和該焊錫球都裸露出來。
16. 如申請專利範圍第14項所述之方法，其中研磨該封裝層的該第一表面之後，該焊錫球裸露出來。
17. 如申請專利範圍第12項所述之方法，其更包括下列步驟： 在除去部分該鈍化層的子步驟之後，沉積一再分配層。
18. 如申請專利範圍第12項所述之方法，其更包括下列步驟： 在該共汲MOSFET晶圓研磨後的該第二表面上沉積該金屬層的步驟之後，並且從處理後的該互連晶圓上分離該電池保護包的步驟之前； 在該電池保護包上進行雷射標記；以及 在從處理後的該互連晶圓上分離該電池保護包的步驟之後； 測試該電池保護包；以及 封裝該電池保護包。
19. 如申請專利範圍第12項所述之方法，其更包括下列步驟： 在從處理後的該互連晶圓上分離該電池保護包的步驟之後； 將該電池保護包連接到一引線框的一芯片焊盤上，從而形成複數個組件； 在每個組件上製備一外部封裝層，該外部封裝層具有一第一表面和一第二表面，其中該第二表面與該第一表面相對； 研磨每個組件上該外部封裝層的該第一表面； 研磨每個組件上該外部封裝層的該第二表面，從而形成複數個雙包電池保護包； 在該複數個雙包電池保護包上進行雷射標記； 藉由切割該引線框，分離各該雙包電池保護包； 測試該複數個雙包電池保護包；以及 封裝該複數個雙包電池保護包。
20. 如申請專利範圍第12項所述之方法，其更包括下列步驟： 在該共汲MOSFET晶圓研磨後的該第二表面上沉積該金屬層的步驟之後，以及從處理後的該互連晶圓上分離該電池保護包的步驟之前； 在該金屬層的底面上沉積一背面模制層。