CN106571352B - 电池保护包及其制备工艺 - Google Patents

Abstract

本发明提出了小尺寸的电池保护包，以及小尺寸电池保护包的制备工艺。该电池保护包包括一个第一共漏金属氧化物半导体场效应晶体管（MOSFET）、一个第二共漏MOSFET、一个功率控制集成电路（IC）、多个焊锡球、多个导电凸起以及一个封装层。功率控制IC垂直堆栈在第一和第二共漏MOSFET上方。至少将一大部分功率控制IC以及至少将绝大部分的多个焊锡球嵌入在封装层中。制备电池保护包的工艺包括制备功率控制IC；制备共漏MOSFET晶圆；将功率控制IC与共漏MOSFET晶圆集成并且连接引脚分配；制备一个封装层；进行研磨工艺；制备一个金属层；并且分离电池保护包。

Description

电池保护包及其制备工艺

技术领域

本发明主要关于电池功率管理的堆栈式晶片封装。更确切地说，本发明关于较小、较薄的电池保护包及其制备过程。

背景技术

移动电子设备的电池组包括一个电池保护电路模块（PCM）、电池和一个接线端子。电池保护包控制电池的充电和放电。电池保护包提供过电压和过电流保护。进一步减小电池保护集成电路（IC）尺寸的传统技术，受到多种技术困难和局限的挑战。传统的电池保护IC通常包括一个电源控制IC和互连的双共漏金属氧化物半导体场效应晶体管（MOSFET），共同封装在一个引线框封装中，其印迹尺寸小至2mm×4mm。另外，引线接合通常用于半导体器件封装中的互连。然而，这种互连模式导致晶片的接合引线的高回路。因此，无法获得较薄的器件。在一个示例中，传统电池保护包的尺寸为2mm×4mm×0.65mm。

发明内容

本发明提出了小尺寸电池保护包以及制备这种电池保护包的工艺。在本发明的示例中，电池保护包包括一个第一共漏金属氧化物半导体场效应晶体管（MOSFET）、一个第二共漏MOSFET、一个功率控制集成电路（IC）、多个焊锡球、多个导电凸块以及一个封装层。功率控制IC垂直堆栈在第一和第二共漏MOSFET上方。至少将功率控制IC的主要部分以及多个焊锡球的主要部分嵌入在封装层中。在本发明的示例中，制备电池保护包的工艺包括制备功率控制IC；制备共漏MOSFET晶圆；在共漏MOSFET晶圆中集成功率控制IC并且连接引脚分布；制备一个封装层；进行研磨工艺；制备一个金属层；以及分离电池保护包。

通过在薄MOSFET上堆栈薄功率控制IC代替接合引线，可以减小电池保护包的厚度。利用减小后的硅衬底、功率控制IC晶片尺寸以及MOSFET晶片尺寸，降低漏源导通电阻和功率消耗。

附图说明

图1A为本发明示例中电池保护包的俯视图，图1B为剖面图。

图2A为本发明示例中另一个电池保护包的俯视图，图2B为剖面图。

图3A为本发明示例中另一个电池保护包的俯视图，图3B为剖面图。

图3C为本发明示例中另一个电池保护包的俯视图，图3D为剖面图。

图4A-4F为本发明示例中电池保护包布局设计的俯视图。

图5A和5B表示本发明示例中两种不同的电池保护包两个制备工艺的流程图。

图6表示本发明示例中功率控制集成电路（IC）的制备工艺流程图。

图7表示在本发明的示例中，从共漏MOSFET晶圆中制备共漏MOSFET工艺的流程图。

图8A和8B表示在本发明的示例中，用共漏MOSFET晶圆连接功率控制IC以连接引脚分配的工艺流程图。

图9表示在本发明的示例中，标记、分离、测试和封装电池保护包的工艺流程图。

图10表示在本发明的示例中，封装电池保护包的工艺流程图。

图11A和11B表示在本发明的示例中，制备功率控制IC的各种工艺步骤的一系列剖面图。

图12A-12F和图12E-1表示在本发明的示例中，制备电池保护包的各种工艺步骤的一系列剖面图。

图13A和13B表示在本发明的示例中，用共漏MOSFET晶圆连接功率控制IC并且连接引脚分配的各种工艺步骤的一系列剖面图。

图14A和14B表示在本发明的示例中，用共漏MOSFET晶圆连接功率控制IC并且连接引脚分配的各种工艺步骤的另一系列剖面图。

图15A-15D表示在本发明的示例中，制备电池保护包的各种工艺步骤的一系列剖面图。

具体实施方式

本发明提出了一种具有减小后的热电阻、漏源导通电阻以及功率消耗的低轮廓电池保护包。

图1A表示在本发明的示例中，电池保护包100的俯视图，图1B表示电池保护包100沿线AA’的剖面图。电池保护包100包括第一和第二共漏MOSFET 112和112’，在其顶面上有一组接合焊盘（图中没有表示出），多个焊锡球132形成在多个接合焊盘上，具有多个导电凸起142的功率控制IC122形成在其顶面上（反转芯片），一个封装层152、一个厚金属层172沉积在双共漏MOSFET 112和112’的底面上，以及一个背面模制层182连接到厚金属层172的底面上。反转功率控制IC 122，并且垂直堆栈在第一和第二共漏MOSFET 112和112’上方。功率控制IC的多个导电凸起142连接到第一和第二共漏MOSFET 112和112’上的另一组接合焊盘上。封装层152用功率控制IC 122的底面和裸露的焊锡球132的顶面，密封功率控制IC 122和焊锡球132。功率控制IC 122通过多个导电凸起142，电耦合至第一共漏MOSFET 112和第二共漏MOSFET。

电池保护包100还包括一个具有开口的钝化层162，使第一和第二共漏MOSFET 112和112’顶面上方的接合焊盘裸露出来。钝化层包括聚酰亚胺。

厚金属层172通常包括Ti/Ni/Ag，沉积在第一和第二共漏MOSFET 112和112’的底面上，其中Ag层的厚度约为5至10微米。背面模制层182或LC带，形成在厚金属层172的背部，背面模制层182的厚度约为100微米。激光切割带可以连接到背面模制层182。

在本发明所述的示例中，封装层152和表面模制层182中含有环氧树脂。

图2A表示在本发明的另一个示例中，电池保护包200的俯视图，图2B表示电池保护包200沿线BB’的剖面图。电池保护包200包括第一和第二共漏MOSFET 212和212’，在顶面上具有一组接合焊盘（图中没有表示出），多个焊锡球232形成在多个接合焊盘上，功率控制IC222具有多个导电凸起242形成在顶面上，封装层252密封功率控制IC 222和焊锡球232，厚金属层272沉积在双共漏MOSFET 212和212’的底面上，以及一个背面模制层282连接到厚金属层272的底面上。反转功率控制IC 222，并且垂直堆栈在第一和第二共漏MOSFET 212和212’上方，其中功率控制IC 222的多个导电凸起242连接并且电连接到第一和第二共漏MOSFET 212和212’上的另一组接合焊盘上。在本发明的示例中，功率控制IC 222被封装层252完全密封，同时焊锡球232的顶面从封装层252的顶面开始裸露出来。

电池保护包200还包括一个具有开口的钝化层262，使第一和第二共漏MOSFET 212和212’顶面上方的接合焊盘裸露出来。钝化层包括聚酰亚胺。

厚金属层272通常包括Ti/Ni/Ag，沉积在第一和第二共漏MOSFET 212和212’的底面上，其中Ag层的厚度约为5至10微米。背面模制层282，形成在厚金属层，272的背部，背面模制层282的厚度约为100微米。激光切割带可以连接到背面模制层282。与传统的电池保护包0.65mm的厚度相比，电池保护包100和200的总厚度约为0.35mm。

图3A表示在本发明的另一个示例中，电池保护包300的俯视图，图3B表示电池保护包300沿线CC’的剖面图。图3A中封装层353的顶部是透明的，显示出电池保护包300的一部分芯片焊盘372。电池保护包300包括第一和第二共漏MOSFET 312和312’。金属层391通常包括Ti/Ni/Ag，沉积在第一和第二共漏MOSFET 312和312’的底面上，其中Ag层的厚度约为1微米；带有沉积氧化层391的第一和第二共漏MOSFET 312和312’通过银环氧树脂392，连接到引线框382的芯片焊盘372上。多个接合焊盘（图中没有表示出）连接到第一和第二共漏MSOFET 312和312’的顶面上。多个焊锡球332形成在一组接合焊盘上。电池保护包300还包括一个功率控制IC 322，反转并垂直堆栈在第一和第二共漏MOSFET 312和312’上方。多个导电凸起342形成在功率控制IC 322的顶面上。通过功率控制IC 322（反转芯片）的背面以及从第一封装层352的顶面开始裸露的焊锡球132的顶面，第一封装层352部分密封功率控制IC 322和焊锡球332。电池保护包300还包括一个氮化层362和一个RDL层（图中没有表示出），可以选择通过双金属沉积制备，形成在第一和第二共漏MOSFET 312和312’的顶面上。多个导电凸起342连接到第一和第二共漏MOSFET 312和312’上的另一组接合焊盘上，通过这些导电凸起342，功率控制IC 322电连接到第一和第二共漏MOSFET 312和312’上。

在本发明所述的示例中，多个导电凸起342可以由金、银或铜制成。引线框382可以由铜制成。

第一共漏MOSFET 312和第二共漏MOSFET 312’通过银环氧树脂392，连接到引线框382的芯片焊盘372的顶面上。引线框382在底面刻蚀了一半，用于锁模。在本发明所述的示例中，外部第二封装层353密封封装层352、第一和第二共漏MOSFET 312和312’、金属层391、芯片焊盘372以及引线框382。引线框382的底面384从第二封装层353的底面354开始裸露出来。

图3C和图3D表示电池保护包301，与图3A和3B所示的电池保护包300类似。对于电池保护包301来说，功率控制IC 322被第一封装层352完全密封，同时焊锡球332的顶面从第一封装层352的顶面开始裸露出来。

图4A-4F表示在本发明的示例中，电池保护包401-406不同布局设计的俯视图。引脚分配421-426和引脚分配431-436可能接触焊锡球，例如图1A、图2A、图3A和图3C所示的焊锡球132、232或332。当引脚分配421-426和引脚分配431-436的表面积和数量增多时，电池保护包的热电阻降低。当硅晶圆的厚度，例如MOSFET的厚度，以及功率控制IC晶片的厚度降低时，漏源导通电阻Rds（on）以及功率消耗降低。另外，当功率控制IC晶片的尺寸降低，MOSFET的顶表面积增大时，Rds(on)和功率消耗降低。如图4A、4C和4E所示，电池保护包401、403和405的反转功率控制IC 441、443和445的背面裸露出来，同时电池保护包402、404和406的功率控制IC在封装内部完全密封。每个电池保护包401-406都为矩形，顶面上两个对边的引脚分配关于反射对称线（例如对称线411-416）对称。例如，在图4A中，引脚分配421和引脚分配431关于反射对称线411对称。在图4B中，引脚分配422和引脚分配432关于反射对称线412对称。在图4C中，引脚分配423和引脚分配433关于反射对称线413对称。一个另外仅供测试的引脚分配431位于反射对称线413上。在图4D中，引脚分配424和引脚分配434关于反射对称线414对称，一个另外仅供测试的引脚分配454位于反射对称线414上。在图4E中，引脚分配425和引脚分配435关于反射对称线415对称。在图4F中，引脚分配426和引脚分配436关于反射对称线416对称。

图5A表示图1B和图2B所示的电池保护包100和200的制备工艺500的流程图。工艺500可以从块502开始。

在块502中，功率控制IC由IC晶圆制成。图6表示块502的工艺流程图，在本发明的示例中，用IC晶圆制备功率控制集成电路（IC）。图11A和11B表示制备一个功率控制IC的剖面示意图。块502的工艺可以在块602中开始。

在块602和图11A中，提供含有多个功率控制IC晶片（图中没有表示出）的功率控制IC晶圆1122。功率控制IC晶圆1122具有第一表面1124和第二表面1126。块602可以在块604之后进行。

在块604和图11A中，导电凸起1142形成在功率控制IC晶圆1122的第一表面1124上。块604可以在块606之后进行。

在块606和图11A中，在功率控制IC晶圆1122的第二表面1126上进行研磨。图11B表示研磨处理之后较薄的功率控制IC晶圆1128。在本发明的示例中，图11A所示的功率控制IC晶圆1122的厚度约为625微米。在本发明的示例中，图11B所示的功率控制IC晶圆1128的厚度约为100微米。块606可以在块608之后进行。

在块608中，单独的功率控制IC与功率控制IC晶圆分离。

块502可以在块054之后进行。在块504中，共漏MOSFET由共漏MOSFET晶圆制成。图7表示块504的工艺流程图，在本发明的示例中，共漏MOSFET由共漏MOSFET晶圆制成。块504的工艺可以在块702中开始。块504的工艺有两个选择。

选择1的工艺从块702开始。在块702中，提供具有多个双共漏MOSFET的共漏MOSFET晶圆。共漏MOSFET晶圆具有一个第一金属层，沉积在第一表面上并形成图案。带图案的第一金属层可以包含一个连接到第一MOSFET栅极区的第一栅极，一个连接到第一MOSFET源极区的第一源极以及一个连接到第二MOSFET第二栅极区的第二栅极，一个连接到第二MSOFET源极区的第二源极。块702可以在块703之后进行。

在块703中，带有开口的第一钝化层形成在共漏MOSFET晶圆的第一表面上，使每个双共漏MOSFET顶面上的接合焊盘裸露出来。为共漏MOSFET晶圆中每个MOSFET的每个栅极或源极，至少提供一个开口，因此为共漏MOSFET晶圆的第一表面上每个MOSFET的每个栅极或源极，至少提供一个接合焊盘。处理后的共漏MOSFET晶圆就制成了。

选择2的工艺从块702开始。在块702中，提供具有多个双共漏MOSFET的共漏MOSFET晶圆。共漏MOSFET晶圆具有一个第一金属层，沉积在第一表面上并形成图案。带图案的第一金属层可以包含一个连接到第一MOSFET栅极区的第一栅极，一个连接到第一MOSFET源极区的第一源极以及一个连接到第二MOSFET第二栅极区的第二栅极，一个连接到第二MSOFET源极区的第二源极。块702可以在块704之后进行。

在块704中，第一钝化层形成在共漏MOSFET晶圆的第一表面上。块704可以在块706之后进行。

在块706中，从开口上除去一部分第一钝化层，使第一金属层部分裸露出来。为共漏MOSFET晶圆中每个MOSFET的每个栅极或源极，提供至少一个开口。块706可以在块708之后进行。

在块708中，一个再分配层或第二金属层，沉积在第一钝化层上方以及共漏MOSFET晶圆顶面上第一钝化层的开口中，然后形成图案，在中间形成接合焊盘和互连。块708可以在块710之后进行。

在块710中，一个第二钝化层形成在再分配层上，仅使接合焊盘裸露出来。为共漏MOSFET晶圆第一表面上每个MOSFET的每个栅极或源极，至少提供一个接合焊盘。其他的互连接合焊盘并不连接到MOSFET的栅极或源极，而是通过第二钝化层的开口，由再分配层提供。处理后的共漏MOSFET晶圆就形成了。

块504可以在块506之后进行。

在块506中，功率控制IC与共漏MOSFET晶圆相连接。引脚分配或焊锡球形成在共漏MOSFET的一组接合焊盘上。在图8A和8B中，将功率控制IC与共漏MOSFET晶圆相连接并且在块506中形成焊锡球的两种不同工艺，分成子步骤。图8A表示在本发明的示例中，块506第一工艺的流程图，将功率控制IC与共漏MOSFET晶圆相连接，并且连接引脚分配。块506的工艺可以在块802中开始。为了简化，图13A和图13B的剖面图仅显示了一个功率控制IC，安装在处理后的共漏MOSFET晶圆的双共漏MOSFET上。

在块802和图13A中，反转功率控制IC 1322，并且安装在双共漏MOSFET 1312和1312’上。功率控制IC 1322上的导电凸起电耦合到氮化层上开口处两个MOSFET 1312和1312’的栅极上。块802可以在块804之后进行。

在块804和图13B中，焊锡球1332落在钝化层上其他开口处的接合焊盘上（图中没有表示出），钝化层电连接到双共漏MOSFET 1312和1312’的源极，功率控制IC 1322安装在双共漏MOSFET 1312和1312’上。对焊锡球1332进行回流工艺。

图8B表示在本发明的示例中，工艺556的流程图，将引脚分配和功率控制IC与共漏MOSFET晶圆相连接。工艺556可以在块852中开始。为了简化，图14A和图14B的剖面图只表示了一个功率控制IC，安装在处理后的共漏MOSFET晶圆的双共漏MOSFET上。

在块852和图14A中，焊锡球1432落在钝化层上开口处的接合焊盘上（图中没有表示出），钝化层电连接到双共漏MOSFET 1412和1412’的源极。对焊锡球1432进行回流工艺。块852可以在块854之后进行。其他的焊锡球可以落在接合焊盘上，接合焊盘与双共漏MOSFET 1412和1412’的栅极和源极电绝缘。

在块854和图14B中，反转功率控制IC 1422，并且安装在带有焊锡球1432形成在上面的双共漏MOSFET 1412和1412’上。功率控制IC 1422上的导电凸起电耦合到氮化层上开口处两个MOSFET 1412和1412’的栅极上。

块506可以在块508之后进行。为了简化，图12A-图12F的剖面图只表示了一个功率控制IC，安装在处理后的共漏MOSFET晶圆的双共漏MOSFET上。

在块508和图12A、12B中，形成一个封装层1252，覆盖功率控制IC 1222，功率控制IC 1222反转并安装在双共漏MOSFET 1212和1212’上。在图12A中，双共漏MOSFET具有一个第一表面1214和一个第二表面1216。含有开口的钝化层1262沉积在共漏MOSFET晶圆的第一表面1214上，接合焊盘形成在开口处共漏MOSFET晶圆的第一表面1214上（图中没有表示出）。形成在功率控制IC 1222顶面处的多个导电凸起1242连接到第一多个接合焊盘，第一多个接合焊盘形成在第一表面1214处。在一个示例中，第一多个接合焊盘包括至少两个接合焊盘，分别电连接到共漏MOSFET 1212和1212’的栅极上。在另一个示例中，第一多个接合焊盘包括一个或多个接合焊盘，电连接到一个或多个其他接合焊盘上，其他接合焊盘与共漏MOSFET 1212和1212’的栅极或源极电绝缘。多个焊锡球1232连接到第二多个接合焊盘上（图中没有表示出），而不是第一多个接合焊盘。在一个示例中，第二个接合焊盘包括至少两个接合焊盘，分别电连接到共漏MOSFET 1212和1212’的源极上。在另一个示例中，第二多个接合焊盘包括一个或多个接合焊盘，电连接到第一多个接合焊盘的一个或多个接合焊盘上。在另一个示例中，第二多个接合焊盘包括一个或多个接合焊盘，一个或多个接合焊盘与共漏MOSFET 1212和1212’的栅极或源极电绝缘。图12B表示具有第一表面1254的封装层1252。功率控制IC 1222和多个焊锡球1232整体嵌入在封装层1252中。块508可以在块510之后进行。

在块510和图12C中，在封装层1252的第一表面1254进行研磨工艺。在图12C中，研磨封装层1252的第一表面1254，直到焊锡球1232的顶面1234裸露出来为止。在一个示例中，功率控制IC 1222的顶面1224也裸露出来。在另一个示例中，功率控制IC嵌入在封装层中（图中没有表示出）。块510可以在块512之后进行。

在块512和图12D中，在共漏MOSFET 1212和1212’的第二表面1216进行另一个研磨工艺。图12D表示一个含有双共漏MOSFET 1218和1218’的较薄的共漏MOSFET晶圆，双共漏MOSFET 1218和1218’具有一个研磨表面1220。块512可以在块514之后进行。

在块514和图12E中，在含有双共漏MOSFET 1218和1218’的较薄的共漏MOSFET晶圆的研磨表面1220上，沉积一个金属层1272。在另一个示例中，金属层1272包括Ti/Ni/Ag，其中Ag层的厚度约为5微米。在另一个示例中，金属层1272的厚度约为5微米至10微米。

在块516和图12F中，模制层1282沉积在厚金属层1272的底面上，以支撑器件结构。模制层1282的厚度约为100微米。制备一个处理后的互连晶圆。块516可以在图9所示的工艺900之后进行。

图9表示在本发明的示例中，工艺900的流程图，以便激光标记、分离、测试和封装电池保护包。图5所示的块514可以在工艺900之后进行。

在块902中，为晶圆级的每个电池保护包增加激光标记。块902可以在块904之后进行。

在块904中，切割晶圆，以分离独立标记的电池保护包。块904可以在块906之后进行。

在块906中，测试独立标记的电池保护包。每个电池保护包都有一个已通过状态，然后进行封装，从而制成图1B或图2B所示的电池保护包100和200。

图5B表示工艺501的流程图，用于制备图3B和图3D所示的电池保护包300和301。块502至512的步骤与图5A所示的工艺500中的步骤完全一样。块512可以在块513之后进行。

在块513和图12E-1中，在含有双共漏MOSFET 1218和1218’的较薄的共漏MOSFET晶圆的研磨表面1220上，沉积一个金属层1273。在本发明的示例中，金属层1273沉积在较薄的共漏MOSFET晶圆的研磨表面1220上。在一个示例中，金属层1273的厚度约为1微米。制备一个处理后的互连晶圆。块513可以在块515之后进行。

在块515中，电池保护模块与处理后的互连晶圆分离。块516可以在图10所示的工艺1000之后进行。

图10表示在本发明的示例中，用于封装电池保护模块的工艺1000的流程图。图5B所示的块516可以在工艺1000之后进行。工艺1000可以在块1002中开始。

在块1002和图15A中，图12E-1所示的每个电池保护模块1502与晶圆分离之后，都通过银环氧树脂层1591，连接到引线框1582的每一个芯片焊盘1572上，从而形成多个组件。块1002可以在块1004之后进行。

在块1004和图15B中，在每个组件上形成一个第二封装层1598。块1004可以在块1006之后进行。

在块1006和图15C中，在封装层的第一表面进行研磨工艺，使焊锡球和/或IC裸露出来。块1006可以在块1008之后进行。

在块1008和图15D中，在第二封装层的第二表面进行研磨工艺，使引线框的底面裸露出来。

在块1010中，为引线框上每个电池保护包增加激光标记。块1010可以在块1012之后进行。

在块1012中，切割引线框，以分离独立标记的电池保护包。块1012可以在块1014之后进行。

在块1014中，测试独立标记的电池保护包。每个电池保护包都具有一个已开通状态，然后封装，从而形成图3B或图3D所示的电池保护包300和301。

本领域的技术人员应理解，还可能存在本发明所示的实施例的修正。例如，图12E所示金属层1272的厚度可以改变。例如，布局设计中引脚分配的数量可以改变。本领域的技术人员还可能发现其他修正，如同权利要求书定义，所有这些修正都被视为在本发明的范围内。

Claims (19)

1.一种电池保护包，其特征在于，包括：

一个第一共漏MOSFET，具有第一多个接合焊盘和第二多个接合焊盘；

一个第二共漏MOSFET，具有第一多个接合焊盘和第二多个接合焊盘；

一个钝化层，形成在所述的第一和第二共漏MOSFET上方，具有开口的钝化层使第一共漏MOSFET的第一和第二多个接合焊盘以及第二共漏MOSFET的第一和第二多个接合焊盘裸露出来；

一个金属层，沉积在所述的第一和第二共漏MOSFET的底面上；

一个功率控制IC，垂直堆栈在所述的第一和第二共漏MOSFET上方；

多个焊锡球，连接到所述的第一共漏MOSFET的第一多个接合焊盘以及第二共漏MOSFET的第一多个接合焊盘上；

多个导电凸起；以及

一个封装层；

其中至少一大部分功率控制IC以及至少绝大部分的多个焊锡球嵌入在封装层中，并且

其中所述的功率控制IC通过多个导电凸起，电耦合到第一共漏MOSFET的第二多个接合焊盘以及第二共漏MOSFET的第二多个接合焊盘上；

所述的金属层通过银环氧树脂，连接到引线框的芯片焊盘上。

2.如权利要求1所述的电池保护包，其特征在于，所述的封装层是一个含有环氧树脂的模制层。

3.如权利要求1所述的电池保护包，其特征在于，所述的功率控制IC整体嵌入在封装层中。

4.如权利要求1所述的电池保护包，其特征在于，所述的功率控制IC是一种倒装芯片型IC。

5.如权利要求1所述的电池保护包，其特征在于，还包括一个外部封装层，所述的外部封装层密封封装层、第一和第二共漏MOSFET、金属层、芯片焊盘以及大部分的引线框。

6.如权利要求5所述的电池保护包，其特征在于，所述的外部封装层是透明的。

7.如权利要求1所述的电池保护包，其特征在于，还包括：

一个背面模制层或一个激光切割带，连接到金属层。

8.如权利要求1所述的电池保护包，其特征在于，所述的钝化层含有聚酰亚胺。

9.如权利要求1所述的电池保护包，其特征在于，所述的电池保护包的顶面为长方形，具有一个反射对称线；

其中所述的反射对称线将长方形分割成第一区和第二区；并且

在所述电池保护包顶面上的布局设计包括位于第一区的第一组引脚分配以及位于第二区的第二组引脚分配，其中第一组引脚分配和第二组引脚分配关于反射对称线对称。

10.如权利要求9所述的电池保护包，其特征在于，还包括一个仅用于测试的引脚分配，其位于反射对称线上。

11.一种用于制备电池保护包的工艺，其特征在于，该工艺包括以下步骤：

制备功率控制集成电路（IC），制备功率控制IC的步骤包括以下子步骤：

制备一个功率控制IC晶圆，具有第一表面以及第二表面，其中第二表面与功率控制IC的第一表面相对；

在功率控制IC晶圆的第一表面上，制备导电凸起；

通过研磨功率控制IC晶圆的第二表面，减薄功率控制IC晶圆；以及

从功率控制IC晶圆上分离功率控制IC；

制备共漏金属氧化物半导体场效应晶体管（MOSFET），制备共漏MOSFET的步骤包括以下子步骤：

制备一个共漏MOSFET晶圆，具有第一表面以及第二表面，其中第二表面与共漏MOSFET的第一表面相对；

在共漏MOSFET晶圆的第一表面上，制备一个第一钝化层；

除去部分第一钝化层，使金属线裸露出来，为共漏MOSFET 晶圆中每个MOSFET 的每个栅极或源极，提供至少一个开口；

于第一钝化层上方以及共漏MOSFET 晶圆顶面上第一钝化层的开口中沉积一再分配层或金属层，并形成接合焊盘；并且

于再分配层上制备一个第二钝化层，使接合焊盘裸露出来，为共漏MOSFET晶圆第一表面上每个MOSFET的每个栅极或源极，至少提供一个接合焊盘，其他的接合焊盘并不连接到MOSFET的栅极或源极，而是通过第二钝化层的开口，由再分配层提供；

将功率控制IC与共漏MOSFET晶圆集成，并且连接引脚分配，从而构成互连的晶圆；

在互连晶圆上制备一个封装层，封装层具有一个第一表面

研磨封装层的第一表面；

研磨共漏MOSFET晶圆的第二表面；

在共漏MOSFET晶圆研磨后的第二表面上沉积一个金属层，从而形成一个处理后的互连晶圆；并且

从处理后的互连晶圆上分离电池保护包。

12.如权利要求11所述的工艺，其特征在于，所述的将功率控制IC与共漏MOSFET晶圆集成并且连接引脚分配的步骤包括：

在共漏MOSFET晶圆上，反转并安装功率控制IC；并且

使焊锡球下降并回流，从而形成互连的引脚分配。

13.如权利要求11所述的工艺，其特征在于，所述的将功率控制IC与共漏MOSFET晶圆集成并连接引脚分配的步骤包括：

使焊锡球下降并回流，从而形成互连的引脚分配；并且

在共漏MOSFET晶圆上，反转并安装功率控制IC。

14.如权利要求13所述的工艺，其特征在于，所述的研磨封装层的第一表面之后，功率控制IC和焊锡球都裸露出来。

15.如权利要求13所述的工艺，其特征在于，所述的研磨封装层的第一表面之后，焊锡球裸露出来。

16.如权利要求11所述的工艺，其特征在于，还包括：

在除去部分钝化层的子步骤之后，沉积一个再分配层。

17.如权利要求11所述的工艺，其特征在于，还包括：

在共漏MOSFET晶圆研磨后的第二表面上沉积一个金属层的步骤之后，并且从处理后的互连晶圆上分离电池保护包的步骤之前，

在电池保护包上进行激光标记；以及

在从处理后的互连晶圆上分离电池保护包的步骤之后，

测试电池保护包；并且

封装电池保护包。

18.如权利要求11所述的工艺，还包括：

在从处理后的互连晶圆上分离电池保护包的步骤之后，

将电池保护包连接到引线框的芯片焊盘上，从而形成组件；

在每个组件上制备一个外部封装层，外部封装层具有一个第一表面和一个第二表面，其中第二表面与第一表面相对；

研磨每个组件上外部封装层的第一表面；

研磨每个组件上外部封装层的第二表面，从而形成多个双包电池保护包；

在多个双包电池保护包上进行激光标记；

通过切割引线框，分离每一个双包电池保护包；

测试多个双包电池保护包；并且

封装多个双包电池保护包。

19.如权利要求11所述的工艺，还包括：

在共漏MOSFET晶圆研磨后的第二表面上沉积一个金属层的步骤之后，以及从处理后的互连晶圆上分离电池保护包的步骤之前，

在金属层的底面上沉积一个背面模制层。