CN104733403B - 晶圆级封装结构及制作方法 - Google Patents

晶圆级封装结构及制作方法 Download PDF

Info

Publication number
CN104733403B
CN104733403B CN201510127606.6A CN201510127606A CN104733403B CN 104733403 B CN104733403 B CN 104733403B CN 201510127606 A CN201510127606 A CN 201510127606A CN 104733403 B CN104733403 B CN 104733403B
Authority
CN
China
Prior art keywords
chip
wafer
conductive electrode
plastic packaging
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510127606.6A
Other languages
English (en)
Other versions
CN104733403A (zh
Inventor
徐健
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510127606.6A priority Critical patent/CN104733403B/zh
Publication of CN104733403A publication Critical patent/CN104733403A/zh
Application granted granted Critical
Publication of CN104733403B publication Critical patent/CN104733403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种晶圆级封装结构及制作方法，其包括晶圆芯片，在所述晶圆芯片的正面上设有晶圆焊盘；在所述晶圆芯片的正面上通过塑封盖压盖塑封有功能芯片，所述功能芯片通过引线与晶圆芯片正面上的表面导电电极电连接，所述表面导电电极位于芯片表面导线层的一端且通过所述芯片表面导线层与晶圆焊盘电连接；在塑封盖的外表面上设有连接导电电极，所述连接导电电极通过塑封盖内的导电柱与表面导电电极以及功能芯片电连接，在连接导电电极上焊接有导电焊球，所述导电焊球与连接导电电极电连接。本发明封装结构紧凑，能实现多芯片的晶圆级封装且能实现SIP封装，提高了封装的适用范围，安全可靠。

Description

晶圆级封装结构及制作方法
技术领域
本发明涉及一种封装结构及制作方法，尤其是一种晶圆级封装结构及制作方法，属于半导体封装的技术领域。
背景技术
晶圆级芯片封装（WL-CSP）技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片尺寸封装技术改变传统封装，如陶瓷无引线芯片载具、有机无引线芯片载具和数码相机模块式的模式，顺应了市场对微电子产品日益轻、薄、短、小和低价化要求。经晶圆级芯片尺寸封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显着降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基本板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。
晶圆级芯片封装（WL-CSP）与传统的封装方式不同在于，传统的晶片封装是先切割再封测，而封装后约比原晶片尺寸增加20%；而WL-CSP则是先在整片晶圆上进行封装和测试，然后才划线分割，因此，封装后的体积与IC裸芯片尺寸几乎相同，能大幅降低封装后的IC尺寸。然而此种封装结构无法实现多芯片的SIP封装，使用范围局限在单芯片封装结构中。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种晶圆级封装结构及制作方法，其封装结构紧凑，能实现多芯片的晶圆级封装且能实现SIP封装，提高了封装的适用范围，安全可靠。
按照本发明提供的技术方案，所述晶圆级封装结构，包括晶圆芯片，在所述晶圆芯片的正面上设有晶圆焊盘；在所述晶圆芯片的正面上通过塑封盖压盖塑封有功能芯片，所述功能芯片通过引线与晶圆芯片正面上的表面导电电极电连接，所述表面导电电极位于芯片表面导线层的一端且通过所述芯片表面导线层与晶圆焊盘电连接；在塑封盖的外表面上设有连接导电电极，所述连接导电电极通过塑封盖内的导电柱与表面导电电极以及功能芯片电连接，在连接导电电极上焊接有导电焊球，所述导电焊球与连接导电电极电连接。
在所述芯片表面导线层上覆盖有表面钝化层，所述表面钝化层上还覆盖在晶圆芯片的正面；表面导电电极通过贯通表面钝化层的表面钝化层开口露出，以与导电柱以及引线电连接。
所述功能芯片通过焊接料层固定在表面钝化层上，表面导电电极位于所述功能芯片外的两侧。
所述塑封盖的外表面上还覆盖有外钝化层，所述外钝化层覆盖在塑封盖的外表面以及连接导电电极上，导电焊球通过贯通外钝化层的外钝化层开口与连接导电电极电连接。
一种晶圆级封装结构的制作方法，所述封装结构制作方法包括如下步骤：
a、提供具有若干晶圆芯片的晶圆体，在所述晶圆芯片的正面上具有晶圆焊盘；
b、在晶圆芯片的正面设置芯片表面导线层，所述芯片表面导线层的一端全覆盖在晶圆焊盘上，芯片表面导线的另一端形成表面导电电极，表面导电电极通过芯片表面导线层与晶圆焊盘电连接；
c、在上述晶圆芯片的正面设置表面钝化层，所述表面钝化层覆盖在晶圆芯片的正面以及芯片表面导线层上，表面导电电极通过贯通表面钝化层的表面钝化层开口裸露；
d、在上述晶圆芯片正面的正上方设置所需的功能芯片，所述功能芯片支撑在表面钝化层上，且晶圆焊盘位于功能芯片的下方；
e、将功能芯片通过引线与所述功能芯片外侧的表面导电电极连接，以使得功能芯片与所述功能芯片正下方的晶圆芯片电连接；
f、在上述晶圆芯片的正面塑封有塑封盖，所述塑封盖压盖在功能芯片以及表面导电电极上；
g、在上述塑封盖内设置通孔，所述通孔贯通塑封盖且位于表面导电电极的正上方；
h、在上述通孔内填充导电柱，所述导电柱与表面导电电极电连接；
i、在上述塑封盖的外表面上设置连接导电电极，所述连接导电电极与导电柱电连接；
j、在上述塑封盖的外表面上设置外钝化层，所述外钝化层覆盖在塑封盖的外表面以及部分的连接导电电极上；
k、在塑封盖的外表面上焊接导电焊球，所述导电焊球与未覆盖外钝化层的连接导电电极接触并电连接；
l、对上述晶圆体进行切割，以将晶圆体上的晶圆芯片切割分离，得到所需的单颗晶圆封装结构。
所述功能芯片通过焊接料层设置支撑在表面钝化层上。
通过激光钻孔的工艺在塑封盖内形成通孔。所述导电柱通过电镀填充在通孔内。
本发明的优点：在晶圆芯片上设置功能芯片，功能芯片通过引线、表面导电电极间与晶圆芯片电连接，并通过导电柱、连接导电电极以及导电焊球将晶圆芯片、功能芯片的信号导出，功能芯片通过塑封盖压盖在晶圆芯片上，确保功能芯片与晶圆芯片间连接的可靠性，从而实现了多芯片的封装结构，实现了晶圆级芯片封装于SIP封装的结合，封装尺寸与晶圆芯片的尺寸相一致，封装尺寸小，工艺简单且与现有工艺相兼容，提高封装效率，降低封装成本，实用性强，安全可靠。
附图说明
图1为现有采用晶圆级封装得到的整片示意图。
图2为现有采用晶圆级封装得到单颗器件的示意图。
图3~图15为本发明晶圆级封装方法的具体工艺步骤剖视图，其中
图3为本发明形成若干晶圆芯片的晶圆体的剖视图。
图4为本发明在晶圆芯片上设置芯片表面导线层后的剖视图。
图5为本发明设置表面钝化层后的剖视图。
图6为本发明在表面钝化层上设置功能芯片后的剖视图。
图7为本发明功能芯片通过引线与表面导电电极电连接后的剖视图。
图8为本发明进行塑封得到塑封盖后的剖视图。
图9为本发明在塑封盖内得到通孔后的剖视图。
图10为本发明在通孔内填充得到导电柱后的剖视图。
图11为本发明在塑封盖的外表面上设置连接导电电极后的剖视图。
图12为本发明在塑封盖外表面上设置外钝化层后的剖视图。
图13为在本发明在塑封盖外表面上焊接导电焊球后的剖视图。
图14为本发明对晶圆体内的晶圆芯片进行切割分离的剖视图。
图15为本发明得到所需封装结构后的剖视图。
附图标记说明：1-晶圆体、2-晶圆芯片、3-晶圆焊盘、4-芯片边界、5-芯片表面导线层、6-表面导电电极、7-表面钝化层、8-表面钝化层开口、9-功能芯片、10-焊接料层、11-引线、12-塑封盖、13-通孔、14-导电柱、15-连接导电电极、16-外钝化层、17-外钝化层开口、18-导电焊球、19-晶片基板、20-IC芯片、21-芯片锡球以及22-芯片钝化层。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1和图2所示：为现有采用晶圆级芯片封装（WL-CSP）技术得到封装结构的示意图，具体为，在晶片基板19上设置若干IC芯片20，所述IC芯片20采用晶圆级芯片封装形式进行封装，在对晶片基板19上的IC芯片20进行切割后，得到如图2所示的单颗器件。在单颗器件中，IC芯片20的表面上设置芯片钝化层22，所述芯片钝化层22覆盖在IC芯片20的表面，IC芯片20通过芯片钝化层22内的连接电极与芯片锡球21电连接，IC芯片20通过芯片锡球21与其他封装结构进行连接。由前述可知，这种封装结构无法实现多芯片的封装，且也无法进行SIP封装，使用范围极其有限。
如图15所示，为了能实现多芯片的晶圆级封装且能实现SIP封装，提高封装的适用范围，本发明包括晶圆芯片2，在所述晶圆芯片2的正面上设有晶圆焊盘3；在所述晶圆芯片2的正面上通过塑封盖12压盖塑封有功能芯片9，所述功能芯片9通过引线11与晶圆芯片2正面上的表面导电电极6电连接，所述表面导电电极6位于芯片表面导线层5的一端且通过所述芯片表面导线层5与晶圆焊盘3电连接；在塑封盖12的外表面上设有连接导电电极15，所述连接导电电极15通过塑封盖12内的导电柱14与表面导电电极6以及功能芯片9电连接，在连接导电电极15上焊接有导电焊球18，所述导电焊球18与连接导电电极15电连接。
具体地，晶圆芯片2内部的具体结构形式可以根据需要进行确定，具体为本技术领域人员所熟知，此处不再赘述。晶圆芯片2正面的晶圆焊盘3主要用于晶圆芯片2与外部芯片等的连接，以进行所需的信号传输。此外，功能芯片9的具体结构也是根据实际需要进行选择确定，晶圆芯片2、功能芯片9的具体形式可以为传感器芯片、MOS器件等中的任意一种，具体不再一一列举。在晶圆芯片2的正面通过塑封得到塑封盖12后，通过塑封盖12能将功能芯片9包裹在所述塑封盖12内，从而能提高功能芯片9与晶圆芯片2连接的稳定性，也能对功能芯片9进行有效保护。此外，塑封盖12也能对引线11、表面导电电极6以及芯片表面导线层5进行保护。
功能芯片9通过引线11与表面导电电极6电连接后，通过表面导电电极6、芯片表面导线层5与晶圆焊盘3之间的电连接，能实现晶圆芯片2与功能芯片9之间的电连接，即能实现晶圆芯片2与功能芯片9之间的信号传输。通过塑封盖12内的导电柱14与塑封盖12表面的连接导电电极15间的电连接，能将功能芯片9处理后传输的信号引出，此外，通过导电焊球18与其他芯片的连接后，能够整个封装结构的信号与外部芯片间进行所需的传输或交换。
在所述芯片表面导线层5上覆盖有表面钝化层7，所述表面钝化层7上还覆盖在晶圆芯片2的正面；表面导电电极6通过贯通表面钝化层7的表面钝化层开口8露出，以与导电柱14以及引线11电连接。
本发明实施例中，表面钝化层7覆盖在晶圆芯片2的正面以及芯片表面导线层5上，通过表面钝化层开口8将表面导电电极6露出后，能方便功能芯片9通过引线9与表面导电电极6电连接，并能方便导电柱14与表面导电电极6间的电连接，通过表面钝化层7能确保整个电连接的可靠性。
所述功能芯片9通过焊接料层10固定在表面钝化层7上，表面导电电极6位于所述功能芯片9外的两侧。本发明实施例中，功能芯片9通过焊接料层10焊接固定在表面钝化层7上，通过焊接料层10能达到功能芯片9在晶圆芯片2正面正上方的固定，且通过焊接料层10能够对功能芯片9工作产生的热量进行传导，确保功能芯片9工作的稳定性与可靠性。
所述塑封盖12的外表面上还覆盖有外钝化层16，所述外钝化层16覆盖在塑封盖12的外表面以及连接导电电极15上，导电焊球18通过贯通外钝化层16的外钝化层开口17与连接导电电极15电连接。本发明实施例中，通过外钝化层16能覆盖部分的连接导电电极15，以保证塑封盖12的外表面只会通过导电焊球18与外部的芯片之间进行电连接，通过外钝化层16能让塑封盖12上的两个连接导电电极15间绝缘隔离。
如图3~图15所示，上述晶圆级封装结构可以通过下述工艺步骤制备得到，所述封装结构制作方法包括如下步骤：
a、提供具有若干晶圆芯片2的晶圆体1，在所述晶圆芯片2的正面上具有晶圆焊盘3；
如图3所示，根据所需的工艺在晶圆体1上制备所需的晶圆芯片2，晶圆芯片2内的具体结构可以具体需要选择确定，具体为本技术领域人员所熟知，在晶圆体1上，每个晶圆芯片2间具有芯片边界4，即晶圆体1内通过芯片边界4限定出每个晶圆芯片2的大小，晶圆芯片2正面具有两个晶圆焊盘3，通过晶圆焊盘3能将晶圆芯片2与外部芯片连接后输信号。
b、在晶圆芯片2的正面设置芯片表面导线层5，所述芯片表面导线层5的一端全覆盖在晶圆焊盘3上，芯片表面导线5的另一端形成表面导电电极6，表面导电电极6通过芯片表面导线层5与晶圆焊盘3电连接；
如图4所示，通过重布线工艺，在晶圆芯片2的正面设置芯片表面导线层5，晶圆芯片2正面上设置两个芯片表面导线层5以与两个晶圆焊盘3对应，其中，芯片表面导线层5的一端全覆盖在晶圆焊盘3上，另一端形成表面导电电极6并远离两个晶圆焊盘3。晶圆芯片2上两表面导电电极6之间的距离大于晶圆芯片2上晶圆焊盘3之间的距离，从而将晶圆芯片2上的连接位置向外分布，便于在晶圆芯片2上设置功能芯片9。
c、在上述晶圆芯片2的正面设置表面钝化层7，所述表面钝化层7覆盖在晶圆芯片2的正面以及芯片表面导线层5上，表面导电电极6通过贯通表面钝化层7的表面钝化层开口8裸露；
如图5所示，在晶圆芯片2正面设置常用的钝化材料，以在晶圆芯片2的正面得到表面钝化层7，表面钝化层7覆盖在芯片表面导线层5、晶圆焊盘3之间的区域以及晶圆芯片2正面的其他区域，由于表面导电电极6需要与导电柱14以及引线11连接，因此，需要设置表面钝化层开口8将表面导电电极6裸露。在晶圆芯片2的正面设置表面钝化层7以及得到表面钝化层开口8的工艺过程为本技术领域人员所熟知，此处不再详述。
d、在上述晶圆芯片2正面的正上方设置所需的功能芯片9，所述功能芯片9支撑在表面钝化层7上，且晶圆焊盘3位于功能芯片9的下方；
如图6所示，根据封装使用的场景选择功能芯片9，功能芯片9通过焊接料层10焊接固定在表面钝化层7上，晶圆焊盘3位于功能芯片9所对应的区域范围内，表面导电电极6位于功能芯片9的外侧，且功能芯片9与芯片表面导线层5间通过表面钝化层7进行绝缘隔离。
e、将功能芯片9通过引线11与所述功能芯片9外侧的表面导电电极6连接，以使得功能芯片9与所述功能芯片9正下方的晶圆芯片2电连接；
如图7所示，通过打线等工艺，将功能芯片9通过两根引线11与表面导电电极6对应电连接，从而，能够使得功能芯片9与晶圆芯片2之间达到电连接，晶圆芯片2与功能芯片9之间能进行信号传输。
f、在上述晶圆芯片2的正面塑封有塑封盖12，所述塑封盖12压盖在功能芯片9以及表面导电电极6上；
如图8所示，通过塑封料进行塑封，在晶圆芯片2的正面得到塑封盖12，塑封盖12与表面钝化层7、表面导电电极6以及功能芯片9接触，塑封盖12能将功能芯片9、引线11以及表面导电电极6压盖在晶圆芯片2的正面上，功能芯片9、引线11以及表面导电电极6均位于塑封盖12内，实现有效的覆盖保护。
g、在上述塑封盖12内设置通孔13，所述通孔13贯通塑封盖12且位于表面导电电极6的正上方；
如图9所示，通过激光钻孔工艺，在塑封盖12内设置贯通塑封盖12的通孔13，通孔13位于表面导电电极6的正上方，以通过通孔13将表面导电电极6的部分区域裸露。本发明实施例中，表面导电电极6靠近功能芯片9的区域与引线11电连接，表面导电电极6相对远离功能芯片9的区域通过通孔13裸露。
h、在上述通孔13内填充导电柱14，所述导电柱14与表面导电电极6电连接；
如图10所示，通过电镀工艺在通孔13内电镀导电金属，以形成导电柱14，导电柱14与表面导电电极6接触并电连接，从而通过导电柱14能功能芯片9与晶圆芯片2之间的信号导出至塑封盖12外，便于后续的连接于传输。
i、在上述塑封盖12的外表面上设置连接导电电极15，所述连接导电电极15与导电柱14电连接；
如图11所示，通过重布线工艺，在塑封盖12的外表面设置连接导电电极15，连接导电电极15在塑封盖12外表面上覆盖在导电柱14上，且在塑封盖12的外表面上向外扩展，塑封盖12上具有两个连接导电电极15，每个连接导电电极15与塑封盖12内对应的导电柱14电连接，两连接导电电极15间不接触。
j、在上述塑封盖12的外表面上设置外钝化层16，所述外钝化层16覆盖在塑封盖12的外表面以及部分的连接导电电极15上；
如图12所示，在塑封盖12外表面上设置外钝化层16后，外钝化层16覆盖在塑封盖12外表面以及连接导电电极15上，通过外钝化层开口17能将部分的连接导电电极15露出，便于连接导电电极15与导电焊球18间的接触电连接。塑封盖12外表面上的两连接导电电极15间还可以通过外钝化层16间绝缘隔离。
k、在塑封盖12的外表面上焊接导电焊球18，所述导电焊球18与未覆盖外钝化层16的连接导电电极15接触并电连接；
如图13所示，在连接导电电极14裸露区域焊接导电焊球18，所述导电焊球18为锡球，在连接导电电极15与导电焊球18接触电连接后，塑封盖12的外表面只有导电焊球18的连接位置，其余均通过外钝化层16进行覆盖，从而能确保连接后的电连接可靠性，避免短接的情况。
l、对上述晶圆体1进行切割，以将晶圆体1上的晶圆芯片2切割分离，得到所需的单颗晶圆封装结构。
如图14与图15所述，根据晶圆体1上的芯片边界4，对晶圆体1上封装完成后的晶圆芯片2进行切割分离，从而得到单个晶圆封装结构，单颗晶圆封装结构可以通过导电焊球18进行连接，即通过导电焊球18能将晶圆芯片2、功能芯片9传输的信号导出。
本发明在晶圆芯片2上设置功能芯片9，功能芯片9通过引线11、表面导电电极6间与晶圆芯片2电连接，并通过导电柱14、连接导电电极15以及导电焊球18将晶圆芯片2、功能芯片9的信号导出，功能芯片9通过塑封盖12压盖在晶圆芯片2上，确保功能芯片9与晶圆芯片2间连接的可靠性，从而实现了多芯片的封装结构，实现了晶圆级芯片封装于SIP封装的结合，封装尺寸与晶圆芯片2的尺寸相一致，封装尺寸小，工艺简单且与现有工艺相兼容，提高封装效率，降低封装成本，实用性强，安全可靠。

Claims (4)

1.一种晶圆级封装结构的制作方法，其特征是，所述封装结构制作方法包括如下步骤：
（a）、提供具有若干晶圆芯片（2）的晶圆体（1），在所述晶圆芯片（2）的正面上具有晶圆焊盘（3）；
（b）、在晶圆芯片（2）的正面设置芯片表面导线层（5），所述芯片表面导线层（5）的一端全覆盖在晶圆焊盘（3）上，芯片表面导线（5）的另一端形成表面导电电极（6），表面导电电极（6）通过芯片表面导线层（5）与晶圆焊盘（3）电连接；
（c）、在上述晶圆芯片（2）的正面设置表面钝化层（7），所述表面钝化层（7）覆盖在晶圆芯片（2）的正面以及芯片表面导线层（5）上，表面导电电极（6）通过贯通表面钝化层（7）的表面钝化层开口（8）裸露；
（d）、在上述晶圆芯片（2）正面的正上方设置所需的功能芯片（9），所述功能芯片（9）支撑在表面钝化层（7）上，且晶圆焊盘（3）位于功能芯片（9）的下方；
（e）、将功能芯片（9）通过引线（11）与所述功能芯片（9）外侧的表面导电电极（6）连接，以使得功能芯片（9）与所述功能芯片（9）正下方的晶圆芯片（2）电连接；
（f）、在上述晶圆芯片（2）的正面塑封有塑封盖（12），所述塑封盖（12）压盖在功能芯片（9）以及表面导电电极（6）上；
（g）、在上述塑封盖（12）内设置通孔（13），所述通孔（13）贯通塑封盖（12）且位于表面导电电极（6）的正上方；
（h）、在上述通孔（13）内填充导电柱（14），所述导电柱（14）与表面导电电极（6）电连接；
（i）、在上述塑封盖（12）的外表面上设置连接导电电极（15），所述连接导电电极（15）与导电柱（14）电连接；
（j）、在上述塑封盖（12）的外表面上设置外钝化层（16），所述外钝化层（16）覆盖在塑封盖（12）的外表面以及部分的连接导电电极（15）上；
（k）、在塑封盖（12）的外表面上焊接导电焊球（18），所述导电焊球（18）与未覆盖外钝化层（16）的连接导电电极（15）接触并电连接；
（l）、对上述晶圆体（1）进行切割，以将晶圆体（1）上的晶圆芯片（2）切割分离，得到所需的单颗晶圆封装结构。
2.根据权利要求1所述晶圆级封装结构的制作方法，其特征是：所述功能芯片（9）通过焊接料层（10）设置支撑在表面钝化层（7）上。
3.根据权利要求1所述晶圆级封装结构的制作方法，其特征是：通过激光钻孔的工艺在塑封盖（12）内形成通孔（13）。
4.根据权利要求1所述晶圆级封装结构的制作方法，其特征是：所述导电柱（14）通过电镀填充在通孔（13）内。
CN201510127606.6A 2015-03-23 2015-03-23 晶圆级封装结构及制作方法 Active CN104733403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510127606.6A CN104733403B (zh) 2015-03-23 2015-03-23 晶圆级封装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510127606.6A CN104733403B (zh) 2015-03-23 2015-03-23 晶圆级封装结构及制作方法

Publications (2)

Publication Number Publication Date
CN104733403A CN104733403A (zh) 2015-06-24
CN104733403B true CN104733403B (zh) 2017-07-14

Family

ID=53457176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510127606.6A Active CN104733403B (zh) 2015-03-23 2015-03-23 晶圆级封装结构及制作方法

Country Status (1)

Country Link
CN (1) CN104733403B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024766B (zh) * 2016-07-18 2018-10-02 华进半导体封装先导技术研发中心有限公司 高堆叠晶圆系统级封装结构及制备方法
CN109037181A (zh) * 2018-07-23 2018-12-18 华进半导体封装先导技术研发中心有限公司 一种改善翘曲的扇出封装结构及其制造方法
CN114488655A (zh) * 2022-03-21 2022-05-13 浙江水晶光电科技股份有限公司 灰度滤光镜头及其制备方法、摄像头模组
CN116487277A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片封装方法、芯片以及集成电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080006299A (ko) * 2006-07-12 2008-01-16 한국광기술원 웨이퍼 레벨 패키징된 소자와 그 제조방법
CN102024802A (zh) * 2009-09-11 2011-04-20 台湾积体电路制造股份有限公司 集成电路结构及其形成方法
CN103988300A (zh) * 2011-12-22 2014-08-13 英特尔公司 具有穿模的第一级互连的3d集成电路封装件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807506B2 (en) * 2006-02-03 2010-10-05 Infineon Technologies Ag Microelectromechanical semiconductor component with cavity structure and method for producing the same
US7799608B2 (en) * 2007-08-01 2010-09-21 Advanced Micro Devices, Inc. Die stacking apparatus and method
US8466543B2 (en) * 2010-05-27 2013-06-18 International Business Machines Corporation Three dimensional stacked package structure
US9281292B2 (en) * 2012-06-25 2016-03-08 Intel Corporation Single layer low cost wafer level packaging for SFF SiP

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080006299A (ko) * 2006-07-12 2008-01-16 한국광기술원 웨이퍼 레벨 패키징된 소자와 그 제조방법
CN102024802A (zh) * 2009-09-11 2011-04-20 台湾积体电路制造股份有限公司 集成电路结构及其形成方法
CN103988300A (zh) * 2011-12-22 2014-08-13 英特尔公司 具有穿模的第一级互连的3d集成电路封装件

Also Published As

Publication number Publication date
CN104733403A (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
US9401338B2 (en) Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
TWI429050B (zh) 堆疊式晶片封裝
CN104882417B (zh) 集成无源倒装芯片封装
CN106158772B (zh) 板级嵌入式封装结构及其制作方法
CN104733403B (zh) 晶圆级封装结构及制作方法
TW201644024A (zh) 晶片封裝結構及其製造方法
CN103378040B (zh) 半导体器件封装件及半导体器件封装方法
KR20110078399A (ko) 스택 패키지 및 그의 제조방법
KR20110016013A (ko) 반도체 패키지
CN102280433A (zh) 晶圆级芯片尺寸封装结构及其封装方法
CN105870098A (zh) Mosfet封装结构及其制作方法
CN108447841A (zh) 电路组件及其制造方法
CN108807289A (zh) 半导体器件
CN105938824B (zh) 半导体封装组合结构
CN101656217B (zh) 系统级封装的方法
CN106024766A (zh) 高堆叠晶圆系统级封装结构及制备方法
CN106601634A (zh) 芯片封装工艺以及芯片封装结构
KR20140126125A (ko) 반도체 패키지 및 그 제조방법
CN208433405U (zh) 电路组件
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
KR20140045461A (ko) 집적회로 패키지
CN104916599A (zh) 芯片封装方法和芯片封装结构
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
CN104465597B (zh) 一种四面无引脚扁平半导体器件封装结构及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant