CN104465597B - 一种四面无引脚扁平半导体器件封装结构及封装方法 - Google Patents

Abstract

本发明公开了一种四面无引脚扁平半导体器件封装结构及封装方法，该封装结构包括：引线框架和桥框架，所述引线框架边缘设置有多个切割定位标记，所述切割定位标记将所述引线框架分隔成多排多列连接的引线框架单元，所述桥框架包括多排多列连接的桥框架单元，封装时，所述桥框架叠放在所述引线框架上，且露出所述切割定位标记，所述桥框架单元覆盖所述引线框架单元。本发明所述的四面无引脚扁平半导体器件封装结构具有以下优点：一是提高了半导体器件的电流承载能力，且铜桥能够吸收芯片瞬时产生的热量；二是降低了封装的成本；三是具有较低的寄生电压；四是提高了生产效率和封装的可靠性，实现了最大限度的集成封装，大幅度提高了利用空间。

Description

一种四面无引脚扁平半导体器件封装结构及封装方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种四面无引脚扁平半导体器件封装结构及封装方法。

背景技术

随着半导体技术的发展，要求半导体器件的尺寸越来越小，功率越来越高，但是尺寸小、功率高引起的高电流、高热阻是困扰半导体器件的主要问题。为了解决这一问题，封装时采用双引线框架成为了越来越多的选择。现有技术中，用双引线框架封装半导体器件时会采用较多的导线进行连接，较多的导线会产生额外的热量，增加半导体器件的负担，且导线的电流承载能力有限，造成半导体器件的电流承载能力有限，且这种连接方式生产效率低、可靠性较差。

发明内容

本发明是为了解决现有技术中的上述不足而完成的，本发明的目的在于提出一种四面无引脚扁平半导体器件封装结构及封装方法，该封装结构能够解决现有技术中采用双引线框架进行封装时，较多导线产生额外热量、半导体器件电流承载能力有限，且生产效率低、可靠性差的问题。

为达此目的，本发明采用以下技术方案：

第一方面，本发明公开了一种四面无引脚扁平半导体器件封装结构，包括：

引线框架和桥框架，

所述引线框架边缘设置有多个切割定位标记，所述切割定位标记将所述引线框架分隔成多排多列连接的引线框架单元，所述引线框架单元包括：

第一芯片座，用于倒装第一芯片，封装时，所述第一芯片座与所述第一芯片的源极连接；

至少一个第一芯片栅极管脚，用于连接所述第一芯片的栅极；

第二芯片座，用于正装第二芯片，封装时，所述第二芯片座与所述第二芯片的漏极连接；

至少一个第二芯片漏极管脚，所述第二芯片漏极管脚与所述第二芯片座连接；

至少一个第二芯片栅极管脚，用于连接所述第二芯片的栅极，

所述桥框架包括多排多列连接的桥框架单元，封装时，所述桥框架叠放在所述引线框架上，且露出所述切割定位标记，所述桥框架单元覆盖所述引线框架单元，所述桥框架单元包括：

铜桥，封装时，所述铜桥连接所述第一芯片的漏极和所述第二芯片的源极；

至少一个桥框架单元管脚，所述桥框架单元管脚与所述铜桥连接。

进一步地，所述引线框架上设置有至少一个第一定位卡口，所述桥框架上设置有至少一个第二定位卡口，封装时，所述第一定位卡口和所述第二定位卡口相互卡合。

进一步地，所述第一芯片座上开设有一切口，所述第一芯片栅极管脚延伸至所述切口处。

进一步地，所述第一芯片栅极管脚、所述第二芯片漏极管脚、所述第二芯片栅极管脚、所述第一芯片座和所述第二芯片座的下表面均在同一平面上。

进一步地，所述第一芯片栅极管脚、所述第二芯片漏极管脚、所述第二芯片栅极管脚、所述第一芯片座和所述第二芯片座的上表面均在同一平面上。

进一步地，所述桥框架单元管脚靠近所述铜桥的部分向内弯曲，使得当所述桥框架叠放在所述引线框架上时，所述桥框架单元管脚的下表面与所述第一芯片栅极管脚的下表面在同一平面上。

第二方面，本发明公开了一种采用上述任一所述的四面无引脚扁平半导体器件封装结构封装半导体器件的封装方法，包括：

对晶圆进行切割，以得到多个芯片；

提供引线框架，所述引线框架边缘设置有多个切割定位标记，所述切割定位标记将所述引线框架分隔成多排多列连接的引线框架单元；

将第一芯片倒装在所述第一芯片座及第一芯片栅极管脚上，将第二芯片正装在所述第二芯片座上，所述第一芯片座与所述第一芯片的源极连接，所述第一芯片栅极管脚与所述第一芯片的栅极连接，所述第二芯片座与所述第二芯片的漏极连接，所述第二芯片栅极管脚与第二芯片的栅极连接；

提供桥框架，所述桥框架包括多排多列连接的桥框架单元；

将桥框架组装在所述引线框架之上，露出所述切割定位标记，所述桥框架单元覆盖所述引线框架单元，所述桥框架的铜桥连接所述第一芯片的漏极和所述第二芯片的源极；

焊接导线，所述导线连接所述铜框架的第二芯片栅极管脚和所述第二芯片的栅极；

对焊接导线之后得到的半导体器件进行注塑成型；

根据所述切割定位标记对注塑成型后的半导体器件进行切割分离。

进一步地，所述将第一芯片倒装在所述第一芯片座及第一芯片栅极管脚上，将第二芯片正装在所述第二芯片座上包括：

在所述第一芯片座、所述第一芯片栅极管脚和所述第二芯片座之上制备导电结合材；

将所述第一芯片倒放在所述第一芯片座上的导电结合材之上，将所述第二芯片正放在所述第二芯片座上的导电结合材之上，

所述将所述桥框架组装在所述引线框架之上包括：

在所述第一芯片和所述第二芯片之上制备导电结合材，

将所述桥框架叠放在所述引线框架之上，

采用回流焊技术，固化导电结合材，将所述第一芯片倒装在所述第一芯片座及所述第一芯片栅极管脚上，将所述第二芯片正装在所述第二芯片座上，并将所述桥框架组装在所述引线框架之上。

进一步地，所述将所述桥框架组装在所述引线框架之上之后，所述焊接导线之前还包括：

对将所述桥框架组装在所述引线框架之上得到的半导体器件进行助焊剂清洗和等离子清洗。

进一步地，所述对焊接导线之后得到的半导体器件进行注塑成型之后，所述根据所述切割定位标记对注塑成型后的半导体器件进行切割分离之前还包括：

对注塑成型后的半导体器件进行第一烘烤和电镀，

所述根据所述切割定位标记对注塑成型后的半导体器件进行切割分离之后还包括：

对切割分离之后的半导体器件进行第二烘烤、测试和包装。

本发明所述的四面无引脚扁平半导体器件封装结构具有以下优点：一是利用铜框架单元上的铜桥直接将第一芯片的漏极和第二芯片的源极连接起来，用铜桥代替了导线，提高了半导体器件的电流承载能力，且铜桥能够吸收芯片瞬时产生的热量；二是封装时节省了桥框架贴片机器，即降低了成本；三是具有较低的寄生电压；四是提高了生产效率和封装的可靠性，实现了最大限度的集成封装，大幅度提高了利用空间。

附图说明

为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。

图1是本发明实施例一提供的四面无引脚扁平半导体器件封装结构的整体结构图。

图2是本发明实施例一提供的四面无引脚扁平半导体器件封装结构的引线框架的结构图。

图3是本发明实施例一提供的四面无引脚扁平半导体器件封装结构的桥框架的结构图。

图4是本发明实施例一提供的四面无引脚扁平半导体器件封装结构的引线框架单元的结构图。

图5是本发明实施例一提供的四面无引脚扁平半导体器件封装结构的桥框架单元的结构图。

图6是本发明实施例二提供的四面无引脚扁平半导体器件封装方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。

实施例一：

图1是本发明实施例一提供的四面无引脚扁平半导体器件封装结构的整体结构图。如图1所示，该封装结构包括：

引线框架100和桥框架200。

图2是本发明实施例一提供的四面无引脚扁平半导体器件封装结构的引线框架结构图。如图2所示，引线框架边缘设置有多个切割定位标记110，采用该封装结构对半导体器件进行封装时，桥框架叠放在引线框架之上，叠放时，露出引线框架上的切割定位标记。引线框架上设置有至少一个第一定位卡口120，用于封装时，与桥框架上的第二定位卡口相互卡合，使得定位更加准确。封装时，引线框架的下表面是裸漏在外面的。引线框架上的切割定位标记将引线框架分隔成多排多列连接的引线框架单元。

图3是本发明实施例一提供的四面无引脚扁平半导体器件封装结构的桥框架结构图。如图3所示，桥框架包括多排多列连接的桥框架单元，封装时，桥框架单元覆盖引线框架单元。桥框架上设置有至少一个第二定位卡口210，用于封装时，与引线框架上的第一定位卡口相互配合，使得定位更加准确。

图4是本发明实施例一提供的四面无引脚扁平半导体器件封装结构的引线框架单元的结构图。其中，图4中的引线框架单元的上表面为引线框架与桥框架的接触面。如图4所示，引线框架单元包括：

第一芯片座101，用于倒装第一芯片，封装时，第一芯片座101与第一芯片的源极连接。

利用此封装结构对半导体器件进行封装时，第一芯片座即为封装后的半导体器件的第一芯片的源极。

至少一个第一芯片栅极管脚102，用于连接第一芯片的栅极。

利用此封装结构对半导体器件进行封装时，第一芯片栅极管脚即为封装后的半导体器件的第一芯片的栅极。

本实施例中，第一芯片栅极管脚与第一芯片座断开。第一芯片座上可以开设有一切口，第一芯片栅极管脚可以延伸至切口处。利用具有此种结构的封装结构对半导体器件进行封装时，第一芯片栅极管脚的位置刚好对应于第一芯片的栅极位置，在连接第一芯片栅极管脚和第一芯片的栅极时，可以直接通过在第一芯片栅极管脚上制备结合材，再通过回流焊技术，固化导电结合材，将第一芯片栅极管脚和第一芯片的栅极连接起来，避免了利用导线连接，使得封装更加便利。

第二芯片座103，用于正装第二芯片，封装时，第二芯片座103与第二芯片的漏极连接。

本实施例中，第二芯片座与第一芯片座断开。

至少一个第二芯片漏极管脚104，第二芯片漏极管脚104与第二芯片座103连接。

利用此封装结构对半导体器件进行封装时，第二芯片漏极管脚即为封装后的半导体器件的第二芯片的漏极。

至少一个第二芯片栅极管脚105，用于连接第二芯片的栅极。

利用此封装结构对半导体器件进行封装时，需用导线将第二芯片栅极管脚与第二芯片的栅极连接。第二芯片栅极管脚即为封装后的半导体器件的第二芯片的栅极。

本实施例中，第二芯片栅极管脚与第二芯片座断开。

图5是本发明实施例一提供的四面无引脚扁平半导体器件封装结构的桥框架单元的结构图。其中，图5中的桥框架单元的上表面为桥框架与引线框架的接触面。如图5所示，桥框架单元包括：

铜桥201，封装时，铜桥201连接第一芯片的漏极和第二芯片的源极。

利用此封装结构对半导体器件进行封装时，铜桥将第一芯片的漏极和第二芯片的源极连接起来，避免了使用导线，提高了半导体器件的电流承载能力，且铜桥能够吸收芯片瞬时产生的热量，能减小半导体器件的高热阻效应。

至少一个桥框架单元管脚202，桥框架单元管脚202与铜桥201连接。

利用此封装结构对半导体器件进行封装时，桥框架单元管脚即为封装后的半导体器件的第一芯片的漏极和第二芯片的源极。

本实施例中，第一芯片栅极管脚、第二芯片漏极管脚、第二芯片栅极管脚、第一芯片座和第二芯片座的下表面可以均在同一平面上，第一芯片栅极管脚、第二芯片漏极管脚、第二芯片栅极管脚、第一芯片座和第二芯片座的上表面可以均在同一平面上，桥框架单元管脚靠近铜桥的部分向内弯曲，如图5中的203所示，使得当桥框架叠放在引线框架上时，桥框架单元管脚的下表面与第一芯片栅极管脚的下表面在同一平面上。利用具有此结构的封装结构对半导体器件进行封装时，封装过程中的各个部分均在同一平面，使得封装过程更加简单、便利，且封装完后的半导体器件的各个管脚均在同一平面，便于后期的使用。

本发明实施例一提供的四面无引脚扁平半导体器件封装结构具有以下优点：一是利用铜框架单元上的铜桥直接将第一芯片的漏极和第二芯片的源极连接起来，用铜桥代替了导线，提高了半导体器件的电流承载能力，且铜桥能够吸收芯片瞬时产生的热量；二是封装时节省了桥框架贴片机器，即降低了成本；三是具有较低的寄生电压；四是提高了生产效率和封装的可靠性，实现了最大限度的集成封装，大幅度提高了利用空间；五是通过引线框架和桥框架的上、下两面均是平面，在封装过程中比较简单、便利，且封装后的半导体器件的各个管脚均在同一平面，便于后期的使用。

实施例二：

图6是本发明实施例二提供的四面无引脚扁平半导体器件封装方法的流程图。如图6所示，该封装方法包括：

步骤601、对晶圆进行切割，以得到多个芯片。

本步骤中，对具有多个芯片的晶圆进行切割，得到多个芯片。

步骤602、提供引线框架，引线框架边缘设置有多个切割定位标记，切割定位标记将引线框架分隔成多排多列连接的引线框架单元。

本步骤中，引线框架结构及引线框架单元结构如实施例一中所述。

步骤603、在第一芯片座、第一芯片栅极管脚和第二芯片座之上制备导电结合材。

本步骤中，利用点或刷的方式，将导电结合材涂在第一芯片座、第一芯片栅极管脚和第二芯片座之上。

其中，导电结合材可以是导电胶或焊锡膏。

步骤604、将第一芯片倒放在第一芯片座上的导电结合材之上，将第二芯片正放在第二芯片座上的导电结合材之上。

本步骤中，第一芯片倒放，即：第一芯片的漏极在上面，栅极和源极在下面；第二芯片正放，即：第二芯片的栅极和源极在上面，漏极在下面。

步骤605、在第一芯片和第二芯片之上制备导电结合材。

本步骤中，利用点或刷的方式，将导电结合材涂在第一芯片和第二芯片之上。

其中，导电结合材可以是导电胶或焊锡膏。

步骤606、提供桥框架，桥框架包括多排多列连接的桥框架单元。

本步骤中，桥框架结构及桥框架单元结构如实施例一中所述。

步骤607、将桥框架叠放在引线框架之上。

本步骤中，将桥框架与第一芯片和第二芯片上的导电结合材接触，露出切割定位标记，桥框架单元覆盖引线框架单元。

步骤608、采用回流焊技术，固化导电结合材，将第一芯片倒装在第一芯片座及第一芯片栅极管脚上，将第二芯片正装在第二芯片座上，并将桥框架组装在引线框架之上。

本步骤中，采用回流焊技术，固化导电结合材，可以实现将第一芯片的源极与第一芯片座相连，第一芯片的栅极与第一芯片栅极管脚相连，第二芯片的漏极与第二芯片座相连，第二芯片的栅极与第二芯片栅极管脚相连。

步骤609、对将桥框架组装在引线框架之上得到的半导体器件进行助焊剂清洗和等离子清洗。

本步骤中，经过清洗多余助焊剂之后，可以去除步骤608之后得到的半导体器件表面多余的助焊剂；经过等离子清洗，可以去除步骤608之后得到的半导体器件表面的污垢和油垢。

步骤610、焊接导线，导线连接桥框架的第二芯片栅极管脚和第二芯片的栅极。

本步骤中，焊接连接第二芯片栅极管脚和第二芯片的栅极的导线。

步骤611、对焊接导线之后得到的半导体器件进行注塑成型。

本步骤中，可以通过注塑环氧树脂对其进行成型。注塑成型后，引线框架的下表面裸漏在外面。

步骤612、对注塑成型后的半导体器件进行第一烘烤和电镀。

本步骤中，电镀半导体器件的各个管脚，使得后期使用时，管脚不容易生锈。

步骤613、根据切割定位标记对电镀后的半导体器件进行切割分离。

本步骤中，切割分离是沿着引线框架上的切割定位标记对其进行切割，得到单个的封装后的半导体器件。

步骤614、对切割分离之后的半导体器件进行第二烘烤、测试和包装。

经本步骤后，形成封装后的半导体器件成品。

本发明实施例二提供的四面无引脚扁平半导体器件封装方法具有以下优点：一是利用铜框架单元上的铜桥直接将第一芯片的漏极和第二芯片的源极连接起来，用铜桥代替了导线，提高了半导体器件的电流承载能力，且铜桥能够吸收芯片瞬时产生的热量；二是封装时节省了桥框架贴片机器，即降低了成本；三是具有较低的寄生电压；四是提高了生产效率和封装的可靠性，实现了最大限度的集成封装，大幅度提高了利用空间；五是通过引线框架和桥框架的上、下两面均是平面，在封装过程中比较简单、便利，且封装后的半导体器件的各个管脚均在同一平面，便于后期的使用。

上述仅为本发明的较佳实施例及所运用的技术原理。本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由权利要求的范围决定。

Claims (10)

1.一种四面无引脚扁平半导体器件封装结构，其特征在于，包括：

引线框架和桥框架，

所述引线框架边缘设置有多个切割定位标记，所述切割定位标记将所述引线框架分隔成多排多列连接的引线框架单元，所述引线框架单元包括：

第一芯片座，用于倒装第一芯片，封装时，所述第一芯片座与所述第一芯片的源极连接；

至少一个第一芯片栅极管脚，用于连接所述第一芯片的栅极；

第二芯片座，用于正装第二芯片，封装时，所述第二芯片座与所述第二芯片的漏极连接；

至少一个第二芯片漏极管脚，所述第二芯片漏极管脚与所述第二芯片座连接；

至少一个第二芯片栅极管脚，用于连接所述第二芯片的栅极，

所述桥框架包括多排多列连接的桥框架单元，封装时，所述桥框架叠放在所述引线框架上，且露出所述切割定位标记，所述桥框架单元覆盖所述引线框架单元，所述桥框架单元包括：

铜桥，封装时，所述铜桥连接所述第一芯片的漏极和所述第二芯片的源极；

至少一个桥框架单元管脚，所述桥框架单元管脚与所述铜桥连接。

2.根据权利要求1所述的四面无引脚扁平半导体器件封装结构，其特征在于，所述引线框架上设置有至少一个第一定位卡口，所述桥框架上设置有至少一个第二定位卡口，封装时，所述第一定位卡口和所述第二定位卡口相互卡合。

3.根据权利要求2所述的四面无引脚扁平半导体器件封装结构，其特征在于，所述第一芯片座上开设有一切口，所述第一芯片栅极管脚延伸至所述切口处。

4.根据权利要求3所述的四面无引脚扁平半导体器件封装结构，其特征在于，所述第一芯片栅极管脚、所述第二芯片漏极管脚、所述第二芯片栅极管脚、所述第一芯片座和所述第二芯片座的下表面均在同一平面上。

5.根据权利要求4所述的四面无引脚扁平半导体器件封装结构，其特征在于，所述第一芯片栅极管脚、所述第二芯片漏极管脚、所述第二芯片栅极管脚、所述第一芯片座和所述第二芯片座的上表面均在同一平面上。

6.根据权利要求4或5所述的四面无引脚扁平半导体器件封装结构，其特征在于，所述桥框架单元管脚靠近所述铜桥的部分向内弯曲，使得当所述桥框架叠放在所述引线框架上时，所述桥框架单元管脚的下表面与所述第一芯片栅极管脚的下表面在同一平面上。

7.一种采用权利要求1-6任一所述的四面无引脚扁平半导体器件封装结构封装半导体器件的封装方法，其特征在于，包括：

对晶圆进行切割，以得到多个芯片；

提供引线框架，所述引线框架边缘设置有多个切割定位标记，所述切割定位标记将所述引线框架分隔成多排多列连接的引线框架单元；

将第一芯片倒装在所述第一芯片座及第一芯片栅极管脚上，将第二芯片正装在所述第二芯片座上，所述第一芯片座与所述第一芯片的源极连接，所述第一芯片栅极管脚与所述第一芯片的栅极连接，所述第二芯片座与所述第二芯片的漏极连接，所述第二芯片栅极管脚与第二芯片的栅极连接；

提供桥框架，所述桥框架包括多排多列连接的桥框架单元；

将桥框架组装在所述引线框架之上，露出所述切割定位标记，所述桥框架单元覆盖所述引线框架单元，所述桥框架的铜桥连接所述第一芯片的漏极和所述第二芯片的源极；

焊接导线，所述导线连接所述桥框架的第二芯片栅极管脚和所述第二芯片的栅极；

对焊接导线之后得到的半导体器件进行注塑成型；

根据所述切割定位标记对注塑成型后的半导体器件进行切割分离。

8.根据权利要求7所述的封装方法，其特征在于，所述将第一芯片倒装在所述第一芯片座及第一芯片栅极管脚上，将第二芯片正装在所述第二芯片座上包括：

在所述第一芯片座、所述第一芯片栅极管脚和所述第二芯片座之上制备导电结合材；

将所述第一芯片倒放在所述第一芯片座上的导电结合材之上，将所述第二芯片正放在所述第二芯片座上的导电结合材之上，

所述将所述桥框架组装在所述引线框架之上包括：

在所述第一芯片和所述第二芯片之上制备导电结合材，

将所述桥框架叠放在所述引线框架之上，

采用回流焊技术，固化导电结合材，将所述第一芯片倒装在所述第一芯片座及所述第一芯片栅极管脚上，将所述第二芯片正装在所述第二芯片座上，并将所述桥框架组装在所述引线框架之上。

9.根据权利要求8所述的封装方法，其特征在于，所述将所述桥框架组装在所述引线框架之上之后，所述焊接导线之前还包括：

对将所述桥框架组装在所述引线框架之上得到的半导体器件进行助焊剂清洗和等离子清洗。

10.根据权利要求7-9任一所述的封装方法，其特征在于，所述对焊接导线之后得到的半导体器件进行注塑成型之后，所述根据所述切割定位标记对注塑成型后的半导体器件进行切割分离之前还包括：

对注塑成型后的半导体器件进行第一烘烤和电镀，

所述根据所述切割定位标记对注塑成型后的半导体器件进行切割分离之后还包括：

对切割分离之后的半导体器件进行第二烘烤、测试和包装。