CN104600048B - 一种半导体封装结构及方法 - Google Patents

一种半导体封装结构及方法 Download PDF

Info

Publication number
CN104600048B
CN104600048B CN201410841181.0A CN201410841181A CN104600048B CN 104600048 B CN104600048 B CN 104600048B CN 201410841181 A CN201410841181 A CN 201410841181A CN 104600048 B CN104600048 B CN 104600048B
Authority
CN
China
Prior art keywords
chip
pin
frame
seat frame
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410841181.0A
Other languages
English (en)
Other versions
CN104600048A (zh
Inventor
敖利波
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201410841181.0A priority Critical patent/CN104600048B/zh
Publication of CN104600048A publication Critical patent/CN104600048A/zh
Application granted granted Critical
Publication of CN104600048B publication Critical patent/CN104600048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本发明涉及半导体封装技术领域，尤其涉及一种半导体封装结构及方法。半导体封装结构包括芯片座框架和管脚框架，芯片座框架包括按阵列排布的多个芯片座，所述管脚框架上对称设置有两排管脚；每排管脚的数量与所述芯片座框架上每行芯片座的数量相同，且所述管脚与所述芯片座呈一一对应设置。同时本申请还提供了一种半导体封装方法。本申请通过芯片座和管脚分别紧密的排布在芯片座框架和管脚框架上，此种紧密的排列可以降低材料成本，同时在装配作业时两排同时封装提高了生产效率，节约了产品的制造成本。并且能够提高芯片封装效率，降低芯片封装成本，提高芯片封装质量，提高电流承载能力，以及能够提高半导体的散热效果。

Description

一种半导体封装结构及方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种半导体封装结构及方法。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die)，然后将切割好的晶片用胶水贴装到相应的基框架(引线框架)架的小岛上，再利用超细的金属(金锡铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基框架的相应引脚(Lead),并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检Incoming、测试Test和包装Packing等工序，最后入库出货。
上述现有的半导体封装工艺在芯片封装过程中，一般是通过导线连接管脚和芯片，此种管脚和芯片的连接方式在注塑的过程中容易出现冲线的问题，同时焊接的工艺比较复杂。并且现有的封装工艺大部分是单个芯片进行封装的，芯片的封装效率低，封装的成本较高，且导线的电流承载能力有限。
针对上述问题，我们需要一种能够提高芯片封装效率，降低芯片封装成本，提高芯片封装质量，提高电流承载能力，以及能够提高半导体的散热效果的半导体封装结构及方法。
发明内容
本发明的目的在于提出一种半导体封装结构，能够提高芯片封装效率，降低芯片封装成本，提高芯片封装质量，提高电流承载能力，以及能够提高半导体的散热效果。
本发明的另一个目的在于提出一种半导体封装方法，能够提高芯片封装效率，降低芯片封装成本，提高芯片封装质量，提高电流承载能力，以及能够提高半导体的散热效果。
为达此目的，本发明采用以下技术方案：
一种半导体封装结构，其包括芯片座框架和管脚框架，芯片座框架包括按阵列排布的多个芯片座，所述管脚框架上对称设置有两排管脚；每排管脚的数量与所述芯片座框架上每行芯片座的数量相同，且所述管脚与所述芯片座呈一一对应设置。
作为上述半导体封装结构的一种优选方案，芯片设置在所述芯片座上，且管脚直接或者通过导线、接触片与所述芯片的电极导通。
作为上述半导体封装结构的一种优选方案，所述管脚包括上管脚、中管脚和下管脚，其中，所述上管脚通过接触片与所述芯片的上表面电极导通，所述下管脚与所述芯片的下表面电极导通。
作为上述半导体封装结构的一种优选方案，所述接触片上设置有模流孔。
作为上述半导体封装结构的一种优选方案，所述芯片通过结合材料设置在芯片座上，所述管脚、接触片通过结合材料与所述芯片电连接。
作为上述半导体封装结构的一种优选方案，所述芯片座上设置有燕尾槽，该燕尾槽设置在芯片的两侧。
作为上述半导体封装结构的一种优选方案，所述芯片座、管脚的外侧覆盖有环氧树脂，且封装完毕后芯片座的底部裸露在环氧树脂之外。
一种半导体封装方法，其包括以下步骤：
步骤A：制造芯片座框架和管脚框架，所述芯片座框架包括按阵列排布的多个芯片座，所述管脚框架上对称设置有两排管脚；每排管脚的数量与所述芯片座框架上每行芯片座的数量相同，且所述管脚与所述芯片座呈一一对应设置；
步骤B：按行分离所述芯片座框架获得单条芯片座框架，并将芯片焊接在单条芯片座框架的芯片座上；
步骤C：将管脚框架上的管脚一一对应的焊接在两个单条芯片座框架的芯片上；
步骤D：焊接导线连接芯片和管脚；
步骤E：注塑成型，对芯片、导线和管脚的端部进行密封；
步骤F：切割成型，将单条芯片座上的电子元件切割分离出来，形成单独的电子元件。
作为上述半导体封装方法的一种优选方案，在步骤C中，包括通过结合材料使下管脚与芯片的下表面电极导通，通过结合材料使上管脚与芯片的上表面电极导通。
本发明的有益效果为：本申请通过芯片座和管脚分别紧密的排布在芯片座框架和管脚框架上，此种紧密的排列可以降低材料成本，同时在装配作业时两排同时封装提高了生产效率，节约了产品的制造成本。并且能够提高芯片封装效率，降低芯片封装成本，提高芯片封装质量，提高电流承载能力，以及能够提高半导体的散热效果。
附图说明
图1是本发明具体实施方式提供的半导体封装结构的结构示意图；
图2是本发明具体实施方式提供的芯片座框架的结构示意图；
图3是本发明具体实施方式提供的管脚框架的结构示意图；
图4是本发明具体实施方式提供的半导体封装过程中分离芯片座的示意图；
图5是本发明具体实施方式提供的半导体封装过程中焊接芯片的示意图；
图6是本发明具体实施方式提供的半岛体封装过程中准备管脚的示意图；
图7是本发明具体实施方式提供的半导体封装过程中焊接管脚的示意图；
图8是本发明具体实施方式提供的半导体封装过程中焊接导线的示意图；
图9是本发明具体实施方式提供的半导体封装过程中注塑成型的示意图；
图10是本发明具体实施方式提供的半导体封装过程中切割成型的示意图。
其中：
1：芯片座框架；2：管脚框架；3：芯片座；4：管脚；5：芯片；6：导线；7：接触片；8：模流孔；9：燕尾槽；10：环氧树脂。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
如图1至图3所示，本实施方式提供了一种半导体封装结构，其包括芯片座框架1和管脚框架2，芯片座框架1包括按阵列排布的多个芯片座3，管脚框架2上对称设置有两排管脚4。每排管脚4的数量与芯片座框架1上每行芯片座3的数量相同，且管脚4与芯片座3呈一一对应设置。
具体的，芯片座3和管脚4分别紧密的排布在芯片座框架1和管脚框架2上，此种紧密的排列可以降低材料成本，同时在装配作业时两排同时封装提高了生产效率，节约了产品的制造成本。
芯片5设置在芯片座3上，且管脚4直接或者通过导线6、接触片7与芯片5的电极导通。
具体的，管脚4包括上管脚、中管脚和下管脚，其中，上管脚通过接触片7与芯片5的上表面电极导通，下管脚与芯片5的下表面电极导通。其中，芯片5通过结合材料设置在芯片座3上，管脚4、接触片7通过结合材料与芯片5电连接。
下管脚直接通过结合材料与芯片座3相连，并与芯片5的下表面导通，代替了原有的导线连接，减少了生产工艺，提高了电流承载能力，提高了产品的可靠性。
上管脚通过接触片7与芯片5的上表面电极进行焊接，具体的接触片7通过结合材料与芯片5上表面电极焊接，代替了原有的导线连通管脚4和电极，增加了电流承载能力，提高了焊接的可靠性，避免了在注塑成型的过程中出现的冲线问题。
并且本实施方式还在接触片7上设置有模流孔8。该模流孔8是在填充环氧树脂时，可以使树脂流动均匀不受阻挡，防止出现填充不足或者出现气孔。
本实施方式中，还在芯片座3上设置有燕尾槽9，该燕尾槽9设置在芯片5的两侧。燕尾槽9在注塑成型后能够牢牢锁住环氧树脂10，防止其产生分层现象。
芯片座3、管脚4的外侧覆盖有环氧树脂10，且封装完毕后芯片座3的底部裸露在环氧树脂10之外。芯片座3的底部裸露在环氧树脂10之外，增大了半导体的导热性能，提高了半导体工作的稳定性。
参照图4至图10，本实施方式还提供了一种半导体封装方法，其包括以下步骤：
步骤A：制造芯片座框架和管脚框架，所述芯片座框架包括按阵列排布的多个芯片座，所述管脚框架上对称设置有两排管脚；每排管脚的数量与所述芯片座框架上每行芯片座的数量相同，且所述管脚与所述芯片座呈一一对应设置；
步骤B：按行分离所述芯片座框架获得单条芯片座框架，并将芯片焊接在单条芯片座框架的芯片座上；
步骤C：将管脚框架上的管脚一一对应的焊接在两个单条芯片座框架的芯片上；
步骤D：焊接导线连接芯片和管脚；
步骤E：注塑成型，对芯片、导线和管脚的端部进行密封；
步骤F：切割成型，将单条芯片座上的电子元件切割分离出来，形成单独的电子元件。
在步骤C中，包括通过结合材料使下管脚与芯片的下表面电极导通，通过结合材料使上管脚与芯片的上表面电极导通。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (8)

1.一种半导体封装结构，其特征在于，包括芯片座框架（1）和管脚框架（2），芯片座框架（1）包括按阵列排布的多个芯片座（3），所述管脚框架（2）上对称设置有两排管脚（4），每排所述管脚划分为多组；
每排管脚（4）的组数与所述芯片座框架（1）上每行芯片座（3）的数量相同，且每组所述管脚（4）与所述芯片座（3）呈一一对应设置；
芯片（5）设置在所述芯片座（3）上，且每组所述管脚（4）的部分管脚（4）直接与所述芯片（5）的电极导通，部分管脚（4）通过导线（6）与所述芯片（5）的电极导通，部分管脚通过接触片（7）与所述芯片（5）的电极导通。
2.根据权利要求1所述的半导体封装结构，其特征在于，每组所述管脚（4）包括上管脚、中管脚和下管脚，其中，所述上管脚通过接触片（7）与所述芯片（5）的上表面电极导通，所述下管脚与所述芯片（5）的下表面电极通过结合材料导通，所述中管脚与所述芯片（5）通过导线（6）与所述芯片（5）的上表面导通。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述接触片（7）上设置有模流孔（8）。
4.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片（5）通过结合材料设置在芯片座（3）上，所述管脚、接触片（7）通过结合材料与所述芯片（5）电连接。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片座（3）上设置有燕尾槽（9），该燕尾槽（9）设置在芯片（5）的两侧。
6.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片座（3）、管脚（4）的外侧覆盖有环氧树脂，且封装完毕后芯片座（3）的底部裸露在环氧树脂之外。
7.一种半导体封装方法，其特征在于，包括以下步骤：
步骤A：制造芯片座框架和管脚框架，所述芯片座框架包括按阵列排布的多个芯片座，所述管脚框架上对称设置有两排管脚；每排管脚的数量与所述芯片座框架上每行芯片座的数量相同，且所述管脚与所述芯片座呈一一对应设置；
步骤B：按行分离所述芯片座框架获得单条芯片座框架，并将芯片焊接在单条芯片座框架的芯片座上；
步骤C：将管脚框架上的管脚一一对应的焊接在两个单条芯片座框架的芯片上；
步骤D：焊接导线连接芯片和管脚；
步骤E：注塑成型，对芯片、导线和管脚的端部进行密封；
步骤F：切割成型，将单条芯片座上的电子元件切割分离出来，形成单独的电子元件。
8.根据权利要求7所述的半导体封装方法，其特征在于，在步骤C中，包括通过结合材料使下管脚与芯片的下表面电极导通，通过结合材料使上管脚与芯片的上表面电极导通。
CN201410841181.0A 2014-12-30 2014-12-30 一种半导体封装结构及方法 Active CN104600048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410841181.0A CN104600048B (zh) 2014-12-30 2014-12-30 一种半导体封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410841181.0A CN104600048B (zh) 2014-12-30 2014-12-30 一种半导体封装结构及方法

Publications (2)

Publication Number Publication Date
CN104600048A CN104600048A (zh) 2015-05-06
CN104600048B true CN104600048B (zh) 2018-12-18

Family

ID=53125724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410841181.0A Active CN104600048B (zh) 2014-12-30 2014-12-30 一种半导体封装结构及方法

Country Status (1)

Country Link
CN (1) CN104600048B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394177A (zh) * 2021-08-18 2021-09-14 瑞能半导体科技股份有限公司 半导体封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201838574U (zh) * 2010-01-22 2011-05-18 深圳市气派科技有限公司 一种dip封装芯片引线框及其封装模具
CN203553141U (zh) * 2013-08-21 2014-04-16 深圳市晶导电子有限公司 交互式引线框架单元和交互式引线框架
CN103779311A (zh) * 2012-10-17 2014-05-07 瑞萨电子株式会社 半导体装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201838574U (zh) * 2010-01-22 2011-05-18 深圳市气派科技有限公司 一种dip封装芯片引线框及其封装模具
CN103779311A (zh) * 2012-10-17 2014-05-07 瑞萨电子株式会社 半导体装置及其制造方法
CN203553141U (zh) * 2013-08-21 2014-04-16 深圳市晶导电子有限公司 交互式引线框架单元和交互式引线框架

Also Published As

Publication number Publication date
CN104600048A (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
US8802474B1 (en) Pressure sensor and method of packaging same
CN105826209A (zh) 一种封装结构及其制造方法
CN104332462A (zh) 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
US9768091B2 (en) Method of forming an electronic package and structure
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN209418492U (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
US8785254B2 (en) Method of manufacturing high-capacity semiconductor package
CN104600048B (zh) 一种半导体封装结构及方法
CN210040170U (zh) 一种高密度无基岛芯片封装结构
CN104916599B (zh) 芯片封装方法和芯片封装结构
US20150014834A1 (en) Hybrid lead frame and ball grid array package
CN208433405U (zh) 电路组件
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN203026496U (zh) 一种多电源ic芯片封装件
JP2000114206A (ja) 半導体パッケージの製造方法
CN104008982B (zh) 芯片封装工艺及芯片封装
CN103400826B (zh) 半导体封装及其制造方法
CN102651360A (zh) 一种可铜线键接的封装体结构及其制作方法
US9362212B1 (en) Integrated circuit package having side and bottom contact pads
CN104465597B (zh) 一种四面无引脚扁平半导体器件封装结构及封装方法
CN104201168B (zh) 一种芯片倾斜堆叠的圆片级封装单元及封装方法
CN204216033U (zh) 引线框架、半导体封装体
CN208433406U (zh) 封装芯片
CN210040173U (zh) 半导体封装结构
TWM541118U (zh) 無引腳網格陣列導線架預成形體及導線架封裝結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant