CN113394177A - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN113394177A
CN113394177A CN202110945983.6A CN202110945983A CN113394177A CN 113394177 A CN113394177 A CN 113394177A CN 202110945983 A CN202110945983 A CN 202110945983A CN 113394177 A CN113394177 A CN 113394177A
Authority
CN
China
Prior art keywords
conductor
semiconductor chip
connection
substrate
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110945983.6A
Other languages
English (en)
Inventor
赵良
陈松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruineng Semiconductor Technology Co ltd
Original Assignee
Ruineng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruineng Semiconductor Technology Co ltd filed Critical Ruineng Semiconductor Technology Co ltd
Priority to CN202110945983.6A priority Critical patent/CN113394177A/zh
Publication of CN113394177A publication Critical patent/CN113394177A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请公开了一种半导体封装结构及其制造方法，包括：散热基板；绝缘基板，绝缘基板设于散热基板上，绝缘基板包括绝缘片以及分别设于绝缘片两侧的第一导电体以及第二导电体；半导体芯片，半导体芯片设于绝缘基板背离散热基板的一侧，且半导体芯片的第一连接端与第二导电体电性连接；金属支架，金属支架包括相互连接的引线框架以及连接结构，连接结构与半导体芯片的第二连接端以及第三连接端接触连接，且连接结构与第二导电体接触连接；封装结构，封装结构包围散热基板、绝缘基板、半导体芯片以及连接结构，引线框架的输出端从封装结构的一侧伸出。在本申请实施例的半导体封装结构中，焊接次数减少，连接的稳定性提高并散热效率提升。

Description

半导体封装结构及其制造方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种半导体封装结构及其制造方法。
背景技术
传统的内绝缘封装设计工艺流程是下铜支架上焊陶瓷片，然后焊上铜支架，再焊芯片已经打铝线或者铜片焊接把芯片的电性引到上支架的管脚上。塑封本体厚度较大，封装成本高，同时芯片到器件表面的散热路径较长，产品的散热能力较差。
发明内容
本申请实施例提供一种半导体封装结构及其制造方法，其铜支架与半导体芯片之间直接连接，减少了焊接次数，提高了连接的稳定性，降低故障率。
第一方面，本申请实施例提供一种半导体封装结构，包括：散热基板；绝缘基板，绝缘基板设于散热基板上，绝缘基板包括绝缘片以及分别设于绝缘片两侧的第一导电体以及第二导电体，第一导电体朝向散热基板设置；半导体芯片，半导体芯片设于绝缘基板背离散热基板的一侧，且半导体芯片的第一连接端与第二导电体电性连接；金属支架，金属支架包括相互连接的引线框架以及连接结构，连接结构与半导体芯片的第二连接端以及第三连接端接触连接，且连接结构与第二导电体接触连接；封装结构，封装结构包围散热基板、绝缘基板、半导体芯片以及连接结构，引线框架的输出端从封装结构的一侧伸出。
根据本申请实施例的一个方面，引线框架包括第一引脚、第二引脚，连接结构包括第一连接片、第二连接片，第一连接片与第一引脚电性连接，第二连接片与第二引脚电性连接，第一连接片与半导体芯片的第二连接端接触连接，第二连接片与半导体芯片的第三连接端接触连接。
根据本申请实施例的一个方面，绝缘基板在散热基板上的正投影覆盖半导体芯片在散热基板上的正投影，第二导电体的一部分朝向金属支架露出。
根据本申请实施例的一个方面，引线框架包括第三引脚，连接结构包括第三连接片，第三连接片与第三引脚电性连接，第三连接片与第二导电体接触连接。
根据本申请实施例的一个方面，绝缘片使用陶瓷、橡胶、聚酰亚胺中的任意一种材料制成，第二导电体包括铜、铝、金中的任意一种。
根据本申请实施例的一个方面，绝缘基板为双面覆铜陶瓷片。
第二方面，本申请实施例还提供一种半导体封装结构的制造方法，用于制作如上述的半导体封装结构，制造方法包括如下步骤：
取散热基板以及绝缘基板，将绝缘基板的第一导电体与散热基板连接；取半导体芯片，将半导体芯片的一侧与绝缘基板背离散热基板的一侧连接，且绝缘基板的第二导电体与半导体芯片的第一连接端接触连接；取金属支架，将金属支架的连接结构与半导体芯片的第二连接端以及第三连接端接触连接，且连接结构与第二导电体接触连接；取封装结构，将封装结构包围散热基板、绝缘基板、半导体芯片以及连接结构，并将引线框架的输出端从封装结构的一侧伸出。
根据本申请实施例的一个方面，在半导体芯片安装至绝缘基板上的步骤中，第二导电体的一部分朝向金属支架露出。
根据本申请实施例的一个方面，半导体芯片的第一连接端与第二导电体之间通过焊接连接，连接结构与半导体芯片的第二连接端以及第三连接端接触通过焊接连接，连接结构与第二导电体通过焊接连接，焊接的材料为锡膏，焊接的方式为点焊。
根据本申请实施例的一个方面，散热基板、绝缘基板、半导体芯片以及金属支架连接完成后，进行烘烤固化，然后进行封装结构的安装。
在本申请实施例的半导体封装结构中，将金属支架与半导体芯片之间进行接触连接，取消金线连接，减少焊接的次数，提高了连接的稳定性，降低故障；并将金属支架设于整个半导体结构的顶层，使金属支架直接与外围的散热材料接触，提升散热效率。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1为根据本申请一个实施例提供的半导体封装结构的剖视结构示意图；
图2为根据本申请一个实施例提供的半导体封装结构的金属支架的结构示意图；
图3为根据本申请一个实施例提供的半导体封装结构的半导体芯片的结构示意图；
图4为根据本申请一个实施例提供的半导体封装结构的制造方法的流程示意图；
图5a-5e示出根据本申请一个实施例提供的半导体封装结构在制备过程中的示意图。
附图标记说明
10-散热基板；101-第一锡膏；102-第二锡膏；103-第三锡膏；104-第四锡膏；105-第五锡膏；
20-绝缘基板；201-绝缘片；202-第一导电体；203-第二导电体；
30-半导体芯片；301-第一连接端；302-第二连接端；303-第三连接端；
40-金属支架；401-引线框架；402-连接结构；403-第一引脚；404-第二引脚；405-第一连接片；406-第二连接片；407-第三引脚；408-第三连接片；
50-封装结构。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
下面将详细描述本发明的各个方面的特征和示例性实施例。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
本申请实施例提供了一种半导体封装结构。下面结合附图对本申请实施例的半导体封装结构进行详细描述。
图1为根据本申请一个实施例提供的半导体封装结构的剖视结构示意图；图2为根据本申请一个实施例提供的半导体封装结构的金属支架的结构示意图。
如图1和图2所示，半导体封装结构包括：散热基板10、绝缘基板20、半导体芯片30、金属支架40以及封装结构50。绝缘基板20设于散热基板10上。绝缘基板20包括绝缘片201以及分别设于绝缘片201两侧的第一导电体202以及第二导电体203。第一导电体202朝向散热基板10设置。半导体芯片30设于绝缘基板20背离散热基板10的一侧，且半导体芯片30的第一连接端301与第二导电体203电性连接。如图2所示，金属支架40包括相互连接的引线框架401以及连接结构402，连接结构402与半导体芯片30的第二连接端302以及第三连接端303接触连接。且连接结构402与第二导电体203接触连接。封装结构50包围散热基板10、绝缘基板20、半导体芯片30以及连接结构40，引线框架401的输出端从封装结构50的一侧伸出。
在本申请实施例的半导体封装结构中，将金属支架40与半导体芯片30之间设置为直接连接，取消金线连接，减少焊接的次数，提高了连接的稳定性，降低故障率。并将金属支架40设于整个半导体结构的顶层，使金属支架40直接与外围的散热材料接触，提升散热效率。
在本申请的一些实施例中，引线框架401包括第一引脚403、第二引脚404。连接结构402包括第一连接片405和第二连接片406。第一连接片405与第一引脚403电性连接，第二连接片406与第二引脚404电性连接。图3为半导体芯片的结构示意图，请结合参考图1以及图3，半导体芯片30的一面设有第一连接端301，半导体芯片30的另一面设有第二连接端302和第三连接端303。第一连接片405与半导体芯片30的第二连接端302接触连接。第二连接片406与半导体芯片30的第三连接端303接触连接。通过设置第一连接片405以及第二连接片406将第一引脚403以及第二引脚404与半导体芯片上的第一连接端301以及第二连接端302进行连接，并且第一连接片405以及第二连接片406与第一连接端301以及第二连接端302为接触连接，增加了连接的可靠性，减少了焊接次数。
在本申请的一些实施例中，绝缘基板20在散热基板10上的正投影覆盖半导体芯片30在散热基板10上的正投影。第二导电体203的一部分朝向金属支架40露出。绝缘基板20的表面设有第二导电体203，且第二导电体203与半导体芯片30的第一连接30连接，通过将第二导电体203朝向金属支架40露出，便于第二导电体203与第一连接端301连接。
在本申请的一些实施例中，引线框架401还包括第三引脚407，连接结构402包括第三连接片408，第三连接片408与第三引脚407电性连接，第三连接片408与第二导电体203接触连接。通过设置第三引脚407以及第三连接片408，实现半导体芯片30的第一连接端301与外界连接。
在本申请的一些实施例中，绝缘片201使用陶瓷、橡胶、聚酰亚胺中的任意一种材料制成，第二导电体203包括铜、铝、金中的任意一种。上述材料比较容易获取，同时将其制成绝缘基板20后，能够实现较好的绝缘或导电的效果。
在本申请的一些实施例中，绝缘基板20为双面覆铜陶瓷片。双面覆铜陶瓷片，制作简便，成本较低。
图4为根据本申请一个实施例提供的半导体封装结构的制造方法的流程示意图。图5a-5e示出根据本申请一个实施例提供的半导体封装结构在制作过程中的示意图。如图4和图5a-5e所示，本申请实施例还提供了一种半导体封装结构的制造方法，其包括：
取散热基板10以及绝缘基板20，将绝缘基板20的第一导电体202与散热基板10连接。
取半导体芯片30，将半导体芯片30的一侧与绝缘基板20背离散热基板10的一侧连接，且绝缘基板20的第二导电体203与半导体芯片30的第一连接端301接触连接。
取金属支架40，将金属支架40的连接结构402与半导体芯片30的第二连接端302以及第三连接端303接触连接，且连接结构302与第二导电体203接触连接。
取封装结构50，将封装结构包围散热基板10、绝缘基板20、半导体芯片30以及连接结构40，并将金属支架40的引线框架401的输出端从封装结构50的一侧伸出。
在本申请实施例的半导体封装结构的制造方法中，将金属支架40与半导体芯片30之间设置为直接连接，取消金线连接，减少焊接的次数，提高了连接的稳定性，降低故障率。并将金属支架40设于整个半导体结构的顶层，使金属支架40直接与外围的散热材料接触，提升散热效率。
在本申请的一些实施例中，散热基板10以及绝缘基板20之间通过焊接连接。半导体芯片30以及绝缘基板20之间通过焊接连接。焊接的材料为锡膏，焊接的方式为点焊。请结合参考图5a以及图5b，取散热基板10后，在散热基板10的一侧点涂第一锡膏101，将绝缘基板20连接至散热基板10上，然后在绝缘基板20的一侧上点涂第二锡膏102，以备后续的焊接使用。
在本申请的一些实施例中，在半导体芯片30安装至绝缘基板20上的步骤中，第二导电体203的一部分朝向金属支架40露出。绝缘基板20的表面设有第二导电体203，且第二导电体203与半导体芯片30的第一连接端301连接，通过将第二导电体203朝向金属支架40露出，便于第二导电体203与第一连接端301连接。
在本申请的一些实施例中，半导体芯片30的第一连接端301与第二导电体203之间通过焊接连接，连接结构402与半导体芯片30的第二连接端302以及第三连接303端之间通过焊接连接。连接结构402与第二导电体203之间通过焊接连接。其中，以上所有的焊接材料均为锡膏，焊接的方式为点焊。
请结合参考图5c、图5d以及图5e，将半导体芯片30通过第二锡膏102焊接至绝缘基板20上，并且与绝缘基板20上的第二导电体203连接。连接固定后，在半导体芯片30上继续进行锡膏的点焊。分别在半导体芯片30的第二连接端302处点焊第三锡膏103，在第三连接端303处点焊第四锡膏104，并且在第二导电体203上点焊第五锡膏105。
然后，将金属支架40上的第一连接片405与第三锡膏103连接，将第二连接片406与第四锡膏104连接，将第三连接片408与第五锡膏105连接。通过上述的连接方式，将金属支架40与半导体芯片30的各个连接端进行稳固连接。
在本申请的一些实施例中，散热基板10、绝缘基板20、半导体芯片30以及金属支架40连接完成后，进行烘烤固化，然后进行封装结构50的安装。烘烤固化，能够加速焊接材料的烘干，提升固化速率。
需要说明的是，在基于上述半导体封装结构的制造方法制造半导体封装结构时，不必按照上述步骤依次进行，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中提及的顺序执行步骤。
依照本申请如上文的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
散热基板；
绝缘基板，所述绝缘基板设于所述散热基板上，所述绝缘基板包括绝缘片以及分别设于所述绝缘片两侧的第一导电体以及第二导电体，所述第一导电体朝向所述散热基板设置；
半导体芯片，所述半导体芯片设于所述绝缘基板背离所述散热基板的一侧，且所述半导体芯片的第一连接端与所述第二导电体电性连接；
金属支架，所述金属支架包括相互连接的引线框架以及连接结构，所述连接结构与所述半导体芯片的第二连接端以及第三连接端接触连接，且所述连接结构与所述第二导电体接触连接；
封装结构，所述封装结构包围所述散热基板、绝缘基板、半导体芯片以及连接结构，所述引线框架的输出端从所述封装结构的一侧伸出。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述引线框架包括第一引脚、第二引脚，所述连接结构包括第一连接片、第二连接片，所述第一连接片与所述第一引脚电性连接，所述第二连接片与所述第二引脚电性连接，所述第一连接片与所述半导体芯片的第二连接端接触连接，所述第二连接片与所述半导体芯片的第三连接端接触连接。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述绝缘基板在所述散热基板上的正投影覆盖所述半导体芯片在所述散热基板上的正投影，所述第二导电体的一部分朝向所述金属支架露出。
4.根据权利要求3所述的半导体封装结构，其特征在于，所述引线框架包括第三引脚，所述连接结构包括第三连接片，所述第三连接片与所述第三引脚电性连接，所述第三连接片与所述第二导电体接触连接。
5.根据权利要求4所述的半导体封装结构，其特征在于，所述绝缘片使用陶瓷、橡胶、聚酰亚胺中的任意一种材料制成，所述第二导电体包括铜、铝、金中的任意一种。
6.根据权利要求5所述的半导体封装结构，其特征在于，所述绝缘基板为双面覆铜陶瓷片。
7.一种半导体封装结构的制造方法，其特征在于，用于制作如权利要求1-6中任一项所述的半导体封装结构，所述制造方法包括如下步骤：
取散热基板以及绝缘基板，将所述绝缘基板的第一导电体与所述散热基板连接；
取半导体芯片，将半导体芯片的一侧与所述绝缘基板背离所述散热基板的一侧连接，且所述绝缘基板的第二导电体与所述半导体芯片的第一连接端接触连接；
取金属支架，将所述金属支架的连接结构与所述半导体芯片的第二连接端以及第三连接端接触连接，且所述连接结构与所述第二导电体接触连接；
取封装结构，将所述封装结构包围所述散热基板、绝缘基板、半导体芯片以及连接结构，并将引线框架的输出端从所述封装结构的一侧伸出。
8.根据权利要求7所述的半导体封装结构的制造方法，其特征在于，在所述半导体芯片安装至所述绝缘基板上的步骤中，所述第二导电体的一部分朝向所述金属支架露出。
9.根据权利要求7所述的半导体封装结构的制造方法，其特征在于，所述半导体芯片的第一连接端与所述第二导电体之间通过焊接连接，所述连接结构与所述半导体芯片的第二连接端以及第三连接端接触通过焊接连接，所述连接结构与所述第二导电体通过焊接连接，所述焊接的材料为锡膏，所述焊接的方式为点焊。
10.根据权利要求7-9中任一项所述的半导体封装结构的制造方法，其特征在于，所述散热基板、绝缘基板、半导体芯片以及金属支架连接完成后，进行烘烤固化，然后进行所述封装结构的安装。
CN202110945983.6A 2021-08-18 2021-08-18 半导体封装结构及其制造方法 Pending CN113394177A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110945983.6A CN113394177A (zh) 2021-08-18 2021-08-18 半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110945983.6A CN113394177A (zh) 2021-08-18 2021-08-18 半导体封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN113394177A true CN113394177A (zh) 2021-09-14

Family

ID=77622810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110945983.6A Pending CN113394177A (zh) 2021-08-18 2021-08-18 半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113394177A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151657A (ja) * 1992-11-06 1994-05-31 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2006202976A (ja) * 2005-01-20 2006-08-03 Nippon Inter Electronics Corp 樹脂封止型半導体装置およびリードフレーム
CN101821848A (zh) * 2007-10-09 2010-09-01 飞兆半导体公司 用于有效热量耗散的无线半导体封装
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
CN104600048A (zh) * 2014-12-30 2015-05-06 杰群电子科技（东莞）有限公司 一种半导体封装结构及方法
JP2018129455A (ja) * 2017-02-10 2018-08-16 日本精工株式会社 半導体モジュール及び電動パワーステアリング装置
CN212517166U (zh) * 2020-07-13 2021-02-09 江苏晟华半导体有限公司 一种绝缘型分立器件结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151657A (ja) * 1992-11-06 1994-05-31 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2006202976A (ja) * 2005-01-20 2006-08-03 Nippon Inter Electronics Corp 樹脂封止型半導体装置およびリードフレーム
CN101821848A (zh) * 2007-10-09 2010-09-01 飞兆半导体公司 用于有效热量耗散的无线半导体封装
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
CN104600048A (zh) * 2014-12-30 2015-05-06 杰群电子科技（东莞）有限公司 一种半导体封装结构及方法
JP2018129455A (ja) * 2017-02-10 2018-08-16 日本精工株式会社 半導体モジュール及び電動パワーステアリング装置
CN212517166U (zh) * 2020-07-13 2021-02-09 江苏晟华半导体有限公司 一种绝缘型分立器件结构

Similar Documents

Publication Publication Date Title
US5902959A (en) Lead frame with waffled front and rear surfaces
US7888173B2 (en) Semiconductor device manufacturing method
US8173910B2 (en) Printed circuit board ball grid array system having improved mechanical strength
JPH04233257A (ja) 大規模集積電子部品
JP2008522393A (ja) 多層圧電アクチュエータないし多層圧電センサの接触接続
US20210257174A1 (en) Chip-type fuse with a metal wire type fusible element and manufacturing method for the same
JP2002009217A (ja) 樹脂封止型半導体装置
CN113394177A (zh) 半导体封装结构及其制造方法
US3414775A (en) Heat dissipating module assembly and method
CN109587948B (zh) 一种电路板装置及其加工方法
KR101951732B1 (ko) 측면 접촉이 가능한 기판 표면 실장용 도전성 접촉단자 및 그 제조방법
JP2008294390A (ja) モジュール構成
JP2012038873A (ja) 半導体装置
CN115425016A (zh) 功率模块及其制备方法、封装结构
CN114709178A (zh) 功率模块及其内部定位方法
US11978683B2 (en) Semiconductor apparatus
JP2013506310A (ja) 回路装置およびその製造方法
CN101354934A (zh) 合金箔电阻芯片及制作方法
CN111081662A (zh) 一种芯片模块、电子模组及制备方法
KR100806789B1 (ko) 에스아이피 반도체 장치의 제조 방법
CN116913792B (zh) 一种双面散热封装模块及制作方法
CN216213418U (zh) 二极管封装结构
JP2005259918A (ja) 電力変換装置
CN220400571U (zh) 一种散热型功率模块封装结构
JP7491209B2 (ja) 電気部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210914