CN114709178A - 功率模块及其内部定位方法 - Google Patents

功率模块及其内部定位方法 Download PDF

Info

Publication number
CN114709178A
CN114709178A CN202210356044.2A CN202210356044A CN114709178A CN 114709178 A CN114709178 A CN 114709178A CN 202210356044 A CN202210356044 A CN 202210356044A CN 114709178 A CN114709178 A CN 114709178A
Authority
CN
China
Prior art keywords
copper
chip
strip
conductive layer
limiting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210356044.2A
Other languages
English (en)
Inventor
梁小广
丁烜明
洪旭
朱荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Lipus Semiconductor Co ltd
Original Assignee
Wuxi Lipus Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Lipus Semiconductor Co ltd filed Critical Wuxi Lipus Semiconductor Co ltd
Priority to CN202210356044.2A priority Critical patent/CN114709178A/zh
Publication of CN114709178A publication Critical patent/CN114709178A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本发明提供了一种功率模块及其内部定位方法，包括主体，所述主体包括基板组件、铜框架和芯片；所述铜框架和芯片分别连接基板组件；所述铜框架包括第一铜带；所述基板组件或芯片上设置有使第一铜带对应定位在芯片上的限位组件。本发明通过在绝缘基板的表面或者芯片表面加入限位件来限制铜框架或者铜带的移动，起到定位的作用，能够防止使用铜框架或者铜带进行芯片表面连接时，铜框架或者铜带无法准确定位倒置与芯片的中心的位置偏移，而引起的短路问题。

Description

功率模块及其内部定位方法
技术领域
本发明涉及功率半导体模块的封装的技术领域，具体地，涉及一种功率模块及其内部定位方法。尤其是，优选的涉及一种功率模块及其内部定位工艺。
背景技术
在电源，电力电子变换器应用中，功率半导体(IGBT、MOSFET、SiC和GaN等)器件因为被广泛采用，在功率较大的场合下一般使用模块的封装形式。现在被广泛使用的封装形式如图1所示，功率模块主要由金属底板，焊接层，DBC(双面覆铜陶瓷基板)，AMB(箔钎焊的覆铜陶瓷基板)，绝缘散热树脂薄膜或者其他绝缘散热材料，绑定线，外壳以及硅胶等组成。功率半导体晶片通过焊接固定到绝缘散热材料上后，通过铝绑定线进行电气连接。再通过回流焊或者烧结等工艺将AMB或者其他绝缘散热材料焊接到金属底板上，功率半导体晶片的发出的热通过AMB或者其他绝缘散热材料，焊接层传导到金属底板上，金属底板再通过风冷或者水冷散热出去。IGBT英文全称为Insulated Gate Bipolar Transistor，中文译文为绝缘栅双极型晶体管；MOSFET英文全称为Metal-Oxide-Semiconductor Field-EffectTransistor，中文译文为金属-氧化层半导体场效晶体管；SiC表示碳化硅；GaN表示氮化镓。
如图1所示，金属底板主要用于模块工作时的散热；焊接层为锡膏或者锡片焊接，用于底板和绝缘基板以及绝缘基板和芯片之间的连接；绝缘基板实现设计所需电路结构；绑定线实现各部件的电路连接。模块外部结构主要为外壳体和端子，外壳通过点胶工艺和底板相连，端子一般注塑到壳体内部，通过绑定线与内部电路相连或者直接焊接到绝缘基板。模块内部需要灌注硅胶，其作用是防腐防潮保护内部电路，同时又对内部各部件进行高压隔离。
随着功率半导体芯片的功率密度的提高，尤其是SiC和GaN等的宽带半导体的出现，同等电流输出的情况下，芯片面积越来越小，可以进行绑定线的数量与面积也越来越小。这样使用铝绑定线会带来两个问题，一个是可以使用的铝绑定线减少，这样等效的导电截面积也随之减小，增加电路的电阻，增加功率模块内的损耗，同时电路的寄生电感也会增加。第二个是功率循环寿命也会随着铝绑定线与芯片的接触面积的减少也会相应的减少，因为半导体芯片的热膨胀系数为2x10-6/K到4x10-6/K，铝为23x10-6/K，半导体芯片在高低温变化时产生的热膨胀量的不匹配带来两种材料之间的接触面的机械疲劳，如果接触面积越小则功率循环寿命越少。
为了解决这个问题可以使用铜框架进行连接。铜框架一般通过冲压加工出来。如图2和图3所示，铜框架通过焊接或者烧结等方式连接到芯片表面。也有使用通过超声波焊接、激光、烧结或者焊接方式连接到厚铜板上铜带来代替铝绑定线的方法，如图4和图5所示，可以通过焊接或者烧结的方式，将铜带面与芯片的表面进行连接。铜材料与芯片的接触面在冷热变化时给芯片带来比较大的机械应力，铜带选择100um-400um较薄的厚度。铜的导电能力强可以减小导通电阻和寄生电感，铜板的厚度在0.8mm到2mm。铜带铜框架和芯片的接触面积大，并且热膨胀系数为16.9x10-6/K，远低于铝，这样可以增强功率循环寿命。
对于焊接面较小(5mm*5mm以下)的芯片，铜带和铜框架在定位到芯片上，尤其是多个芯片(2个-10个)进行并联的时候，定位精度有极高的要求。实物治具如果因为组装或磨损变形，造成的定位不精确产生与芯片中心的位置偏移，如图6所示，铜带或铜框架，和芯片的接触面可能架到功率芯片边缘的耐压绝缘区域，因为芯片的正负极短路，焊锡也可能流到AMB等绝缘基板的表面，进一步引起芯片的电气短路发生。甚至有边缘性电气通过造成的长期可靠性问题。第一时间没法检测到。流到客户应用端上机后失效的严重问题。
公开号为CN102347289A的中国发明专利文献公开了一种具有至少一个用于衬底的定位装置的功率半导体模块，所述功率半导体模块具有：框架状或者杯状壳体；以及用于至少一个衬底的至少一个凹处。该衬底仅构造为开关衬底或者构造为基板，所述基板带有至少一个布置于该基板上的开关衬底。此外，壳体在所述凹处中具有至少一个带弹性部段和接触元件的定位装置，其中，至少一个接触元件力配合地贴靠在衬底的所配属的侧面上，并且由此将压力施加到该侧面上。
针对上述中的相关技术，发明人认为使用铜框架或者铜带进行芯片表面连接时，铜框架或者铜带无法准确定位倒置，与芯片的中心的位置偏移，而引起短路。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种功率模块及其内部定位方法。
根据本发明提供的一种功率模块，包括主体，所述主体包括基板组件、铜框架和芯片；
所述铜框架和芯片分别连接基板组件；
所述铜框架包括第一铜带；
所述基板组件或芯片上设置有使第一铜带对应定位在芯片上的限位组件。
优选的，所述基板组件包括第一导电层、第二导电层和绝缘基板；
所述第一导电层和第二导电层设置在绝缘基板上；
所述芯片设置在第一导电层上；
所述铜框架还包括第二铜带和铜板；
所述第一铜带和第二铜带通过铜板连接；
所述第一铜带和芯片通过第一连接层连接；
所述第二铜带和第二导电层通过第二连接层连接。
优选的，所述限位组件包括对铜板进行限位的限位件；
所述第一导电层和/或第二导电层形成有第三导电层，且形成的第三导电层分别互不连接第一导电层和第二导电层；
所述限位件架设在第三导电层上，且限位件抵触铜板。
优选的，所述限位组件设置为多组。
优选的，所述限位组件包括辅助绝缘基板、第三导电层和对铜板进行限位的限位件；
所述辅助绝缘基板设置在第一导电层和/或第二导电层上；
所述第三导电层设置在辅助绝缘基板上；
所述限位件架设在第三导电层上，且限位件抵触铜板。
优选的，所述限位组件包括对第一铜带和/或第二铜带进行限位的限位件；
所述限位件设置在芯片上，且限位件抵触第一铜带和/或第二铜带。
根据本发明提供的一种功率模块内部定位方法，包括如下步骤：
步骤S1：将芯片设置在基板组件上；
步骤S2：在基板组件或者芯片上设置限位组件；
步骤S3：限位组件对铜框架进行限位，使第一铜带对应定位在芯片上。
优选的，在所述步骤S2中，使第一导电层和/或第二导电层形成出第三导电层，在第三导电层上架设限位件；
在所述步骤S3中，限位件抵触铜板，对铜板进行限位，使第一铜带对应定位在芯片上。
优选的，在所述步骤S2中，在第一导电层和/或第二导电层上设置辅助绝缘基板，在辅助绝缘基板上设置第三导电层，在第三导电层上架设限位件；
在所述步骤S3中，限位件抵触铜板，对铜板进行限位，使第一铜带对应定位在芯片上。
优选的，在所述步骤S2中，在芯片上设置限位件；
在所述步骤S3中，限位件抵触第一铜带和/或第二铜带，对第一铜带和/或第二铜带进行限位，使第一铜带对应定位在芯片上。
与现有技术相比，本发明具有如下的有益效果：
1、本发明通过在绝缘基板的表面或者芯片表面加入限位件来限制铜框架或者铜带的移动，起到定位的作用，能够防止使用铜框架或者铜带进行芯片表面连接时，铜框架或者铜带无法准确定位倒置与芯片的中心的位置偏移，而引起的短路问题；
2、本发明在绝缘基板上的金属导电层上通过胶水，焊接，烧结等方式连接上辅助绝缘基板后，再辅助绝缘基板上边连接限位用的铝绑定线，或者铜绑定线，铝带或者铜带。使金属导电层拥有正常的导电能力，减少了寄生电阻和电感；
3、本发明在芯片上直接连接用于辅助用的铝绑定线，或者铜绑定线，通过铝绑定线和铜绑定线限制铜框架或者铜带的移动来达到定位的作用，不需要占有绝缘基板上的金属导电层的面积，更加简单，且不需要辅助绝缘基板，成本更低；
4、本发明避免使用其他实物治具给铜框架定位，减少组装复杂度。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为传统功率模块封装图；
图2为使用铜框架替换绑定线的功率模块封装图；
图3为图2中的铜框架的示意图；
图4为使用铜带和铜板一体化构件替换绑定线的功率模块封装图；
图5为铜带和铜板一体化构件的示意图；
图6为铜带与芯片之间定位偏移的示意图；
图7为本发明实施例一的正视图；
图8为本发明实施例一的整体图；
图9为本发明实施例二的示意图；
图10为本发明实施例三的示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
本发明实施例一公开了一种功率模块，如图7和图8所示，包括主体，主体包括基板组件、铜框架和芯片；铜框架和芯片分别连接基板组件；铜框架包括第一铜带；基板组件上设置有使第一铜带对应定位在芯片上的限位组件。
基板组件包括第一导电层、第二导电层和绝缘基板。第一导电层和第二导电层设置在绝缘基板上；芯片设置在第一导电层上；铜框架还包括第二铜带和铜板；第一铜带和第二铜带通过铜板连接；第一铜带和芯片通过第一连接层连接；第二铜带和第二导电层通过第二连接层连接。
限位组件包括对铜板进行限位的限位件。第一导电层和/或第二导电层形成有第三导电层，且形成的第三导电层分别互不连接第一导电层和第二导电层。限位件架设在第三导电层上，且限位件抵触铜板。限位组件设置为多组。限位件为铜带、铝带、铜绑定线或铝绑定线。
本发明实施例一还公开了一种功率模块内部定位方法，如图7和图8所示，包括如下步骤：步骤S1：将芯片设置在基板组件上；步骤S2：在基板组件上设置限位组件。使第一导电层和/或第二导电层形成出第三导电层，在第三导电层上架设限位件。
步骤S3：限位组件对铜框架进行限位，使第一铜带对应定位在芯片上。限位件抵触铜板，对铜板进行限位，使第一铜带对应定位在芯片上。
在绝缘基板上使用铝绑定线，或者铜绑定线，铝带或者铜带，形成一个对铜框架或者铜带和铜板一体构造的限位结构。因为铝绑定线，或者铜绑定线，铝带或者铜带属于金属，指教连接与绝缘基板上的金属导电层(如果与绝缘基板上的金属导电层连接)，会引起铝绑定线，或者铜绑定线，铝带或者铜带和金属导电层的短路问题。铝绑定线，或者铜绑定线，铝带或者铜带与绝缘基板层的接触部分应与其他电路部分进行隔离。金属导电层是覆盖在绝缘基板上的。第一导电层和第二导电层为金属导电层。第一铜带、第二铜带和铜板焊接而成或者一体成型(铜框架)。第一连接层和第二连接层为锡膏或者焊锡层。
第一步“芯片”贴装到“绝缘基板”上。第二步将“限位件(铝绑定线，或者铜绑定线，铝带或者铜带)”根据“铜框架或者铜带铜板一体构造”尺寸绑定在绝缘基板上。第三步将“铜框架或者铜带铜板一体构造”卡在“限位件”内。“限位件”通过绑定工艺(超声)绑定在“绝缘基板”上。
本发明实施例二公开了一种功率模块，如图9所示，与实施例一的不同之处在于，限位组件包括辅助绝缘基板、第三导电层和对铜板进行限位的限位件；辅助绝缘基板设置在第一导电层和/或第二导电层上；第三导电层设置在辅助绝缘基板上；限位件架设在第三导电层上，且限位件抵触铜板。
本发明实施例二还公开了一种功率模块内部定位方法，如图9所示，与实施例一的不同之处在于，在步骤S2中，在第一导电层和/或第二导电层上设置辅助绝缘基板，在辅助绝缘基板上设置第三导电层，在第三导电层上架设限位件；
在步骤S3中，限位件抵触铜板，对铜板进行限位，使第一铜带对应定位在芯片上。
实施例一中需要在绝缘基板上的金属导电层中占有一定的面积用于铝绑定线，或者铜绑定线，铝带或者铜带的连接。这会影响金属导电层正常的导电能力，增加了寄生电阻和电感。如图9所示，在绝缘基板上的金属导电层上通过胶水，焊接，烧结等方式连接上辅助绝缘基板后，再辅助绝缘基板上边连接限位用的铝绑定线，或者铜绑定线，铝带或者铜带。
本发明实施例三公开了一种功率模块，如图10所示，与实施例一的不同之处在于，芯片上设置有使第一铜带对应定位在芯片上的限位组件。限位组件包括对第一铜带和/或第二铜带进行限位的限位件；限位件设置在芯片上，且限位件抵触第一铜带和/或第二铜带。
本发明实施例三公开了一种功率模块内部定位方法，如图10所示，与实施例一的不同之处在于，步骤S2：在基板组件或者芯片上设置限位组件。在芯片上设置限位件。
在步骤S3中，限位件抵触第一铜带和/或第二铜带，对第一铜带和/或第二铜带进行限位，使第一铜带对应定位在芯片上。
在芯片上直接连接用于辅助用的铝绑定线，或者铜绑定线，通过铝绑定线和铜绑定线限制铜框架或者铜带的移动来达到定位的作用。相对于实施例一，不需要占有绝缘基板上的金属导电层的面积，更加简单。相对实施例二，不需要辅助绝缘基板，成本更低。“限位件”通过绑定工艺绑定在“芯片”表面上。
本发明适用于功率半导体模块封装，电机驱动器，电力电子变换器。本发明涉及功率半导体模块的封装技术。本发明解决铜框架或者铜带和铜板一体化部件在与芯片表面进行连接时的定位问题。本发明解决(防止)使用铜框架或者铜带进行芯片表面连接时，铜框架或者铜带无法准确定位倒置与芯片的中心的位置偏移，而引起的短路问题。
本发明通过在绝缘基板的表面或者芯片表面加入铝绑定线，或者铜绑定线，铝带，铜带来限制铜框架或者铜带的移动，起到定位的作用。本发明铜框架或者铜带可以精确的定位与单个或者多个并联的芯片表面，防止铜带上的凸出结构，可以有效的防止焊接时候融合的焊锡被较重的铜带和铜板被挤压的问题。
在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (10)

1.一种功率模块，其特征在于，包括主体，所述主体包括基板组件、铜框架和芯片；
所述铜框架和芯片分别连接基板组件；
所述铜框架包括第一铜带；
所述基板组件或芯片上设置有使第一铜带对应定位在芯片上的限位组件。
2.根据权利要求1所述的功率模块，其特征在于，所述基板组件包括第一导电层、第二导电层和绝缘基板；
所述第一导电层和第二导电层设置在绝缘基板上；
所述芯片设置在第一导电层上；
所述铜框架还包括第二铜带和铜板；
所述第一铜带和第二铜带通过铜板连接；
所述第一铜带和芯片通过第一连接层连接；
所述第二铜带和第二导电层通过第二连接层连接。
3.根据权利要求2所述的功率模块，其特征在于，所述限位组件包括对铜板进行限位的限位件；
所述第一导电层和/或第二导电层形成有第三导电层，且形成的第三导电层分别互不连接第一导电层和第二导电层；
所述限位件架设在第三导电层上，且限位件抵触铜板。
4.根据权利要求1所述的功率模块，其特征在于，所述限位组件设置为多组。
5.根据权利要求2所述的功率模块，其特征在于，所述限位组件包括辅助绝缘基板、第三导电层和对铜板进行限位的限位件；
所述辅助绝缘基板设置在第一导电层和/或第二导电层上；
所述第三导电层设置在辅助绝缘基板上；
所述限位件架设在第三导电层上，且限位件抵触铜板。
6.根据权利要求2所述的功率模块，其特征在于，所述限位组件包括对第一铜带和/或第二铜带进行限位的限位件；
所述限位件设置在芯片上，且限位件抵触第一铜带和/或第二铜带。
7.一种功率模块内部定位方法，其特征在于，应用权利要求1-6任一所述的功率模块，包括如下步骤：
步骤S1：将芯片设置在基板组件上；
步骤S2：在基板组件或者芯片上设置限位组件；
步骤S3：限位组件对铜框架进行限位，使第一铜带对应定位在芯片上。
8.根据权利要求7所述的功率模块内部定位方法，其特征在于，在所述步骤S2中，使第一导电层和/或第二导电层形成出第三导电层，在第三导电层上架设限位件；
在所述步骤S3中，限位件抵触铜板，对铜板进行限位，使第一铜带对应定位在芯片上。
9.根据权利要求7所述的功率模块内部定位方法，其特征在于，在所述步骤S2中，在第一导电层和/或第二导电层上设置辅助绝缘基板，在辅助绝缘基板上设置第三导电层，在第三导电层上架设限位件；
在所述步骤S3中，限位件抵触铜板，对铜板进行限位，使第一铜带对应定位在芯片上。
10.根据权利要求7所述的功率模块内部定位方法，其特征在于，在所述步骤S2中，在芯片上设置限位件；
在所述步骤S3中，限位件抵触第一铜带和/或第二铜带，对第一铜带和/或第二铜带进行限位，使第一铜带对应定位在芯片上。
CN202210356044.2A 2022-04-06 2022-04-06 功率模块及其内部定位方法 Pending CN114709178A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210356044.2A CN114709178A (zh) 2022-04-06 2022-04-06 功率模块及其内部定位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210356044.2A CN114709178A (zh) 2022-04-06 2022-04-06 功率模块及其内部定位方法

Publications (1)

Publication Number Publication Date
CN114709178A true CN114709178A (zh) 2022-07-05

Family

ID=82173253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210356044.2A Pending CN114709178A (zh) 2022-04-06 2022-04-06 功率模块及其内部定位方法

Country Status (1)

Country Link
CN (1) CN114709178A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115579346A (zh) * 2022-11-10 2023-01-06 无锡利普思半导体有限公司 功率模块的连接结构、封装结构以及制作工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115579346A (zh) * 2022-11-10 2023-01-06 无锡利普思半导体有限公司 功率模块的连接结构、封装结构以及制作工艺
CN115579346B (zh) * 2022-11-10 2023-08-08 无锡利普思半导体有限公司 功率模块的连接结构、封装结构以及制作工艺

Similar Documents

Publication Publication Date Title
US10354937B2 (en) Three-dimensional packaging structure and packaging method of power devices
US7557434B2 (en) Power electronic package having two substrates with multiple electronic components
US5856913A (en) Multilayer semiconductor device having high packing density
US8680666B2 (en) Bond wireless power module with double-sided single device cooling and immersion bath cooling
US7701054B2 (en) Power semiconductor module and method for its manufacture
US6847112B2 (en) Semiconductor device and manufacturing the same
US9129931B2 (en) Power semiconductor module and power unit device
CN108735692B (zh) 半导体装置
JP2000164800A (ja) 半導体モジュール
WO2021248954A1 (zh) 一种功率半导体模块
EP2889902B1 (en) Electric power semiconductor device
US20120235293A1 (en) Semiconductor device including a base plate
US9466542B2 (en) Semiconductor device
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
US6906935B2 (en) Inverter apparatus and method of manufacturing the same
JP2000124398A (ja) パワー半導体モジュール
JP2002314038A (ja) パワー半導体モジュール
CN114709178A (zh) 功率模块及其内部定位方法
JP2017054842A (ja) 配線基板、半導体装置、及び半導体パッケージ
CN114709185A (zh) 功率模块及其内部电气连接方法
US11694948B2 (en) Semiconductor device and semiconductor module using same
CN111354709B (zh) 半导体装置及其制造方法
JP2023010131A (ja) 半導体モジュールおよびその製造方法
CN113113400A (zh) 半导体电路和半导体电路的制造方法
JP2017054855A (ja) 半導体装置、及び半導体パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination