CN114709185A - 功率模块及其内部电气连接方法 - Google Patents

功率模块及其内部电气连接方法 Download PDF

Info

Publication number
CN114709185A
CN114709185A CN202210354684.XA CN202210354684A CN114709185A CN 114709185 A CN114709185 A CN 114709185A CN 202210354684 A CN202210354684 A CN 202210354684A CN 114709185 A CN114709185 A CN 114709185A
Authority
CN
China
Prior art keywords
copper
power module
copper strip
chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210354684.XA
Other languages
English (en)
Inventor
梁小广
丁烜明
洪旭
朱荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Lipus Semiconductor Co ltd
Original Assignee
Wuxi Lipus Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Lipus Semiconductor Co ltd filed Critical Wuxi Lipus Semiconductor Co ltd
Priority to CN202210354684.XA priority Critical patent/CN114709185A/zh
Publication of CN114709185A publication Critical patent/CN114709185A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供了一种功率模块及其内部电气连接方法，包括主体；所述主体包括基板组件、芯片和铜框架；所述基板组件分别连接芯片和铜框架；所述铜框架包括第一铜带；所述第一铜带和芯片通过第一连接层连接；所述第一铜带上设置有嵌入第一连接层的凸出结构。本发明铜带上的凸出结构可以有效的防止焊接时候融合的焊锡被较重的铜带和铜板被挤压的问题。

Description

功率模块及其内部电气连接方法
技术领域
本发明涉及功率半导体模块的封装的技术领域，具体地，涉及一种功率模块及其内部电气连接方法。尤其是，优选的涉及功率模块内部电气连接工艺。
背景技术
在电源，电力电子变换器应用中，功率半导体(IGBT，MOSFET，SiC，GaN等)器件因为被广泛采用，在功率较大的场合下一般使用模块的封装形式。现在被广泛使用的封装形式如图1所示，功率模块主要由金属底板，焊接层，DBC(双面覆铜陶瓷基板)，AMB(箔钎焊的覆铜陶瓷基板)，绝缘散热树脂薄膜或者其他绝缘散热材料，绑定线，外壳以及硅胶等组成。功率半导体晶片通过焊接固定到绝缘散热材料上后，通过铝绑定线进行电气连接。再通过回流焊或者烧结等工艺将AMB或者其他绝缘散热材料焊接到金属底板上，功率半导体晶片的发出的热通过AMB或者其他绝缘散热材料，焊接层传导到金属底板上，金属底板再通过风冷或者水冷散热出去。IGBT英文全称为Insulated Gate Bipolar Transistor，中文译文为绝缘栅双极型晶体管；MOSFET英文全称为Metal-Oxide-Semiconductor Field-EffectTransistor，中文译文为金属-氧化层半导体场效晶体管；SiC表示碳化硅；GaN表示氮化镓。
如图1所示，金属底板主要用于模块工作时的散热；焊接层为锡膏或者锡片焊接，用于底板和绝缘基板以及绝缘基板和芯片之间的连接；绝缘基板实现设计所需电路结构；绑定线实现各部件的电路连接。模块外部结构主要为外壳体和端子，外壳通过点胶工艺和底板相连，端子一般注塑到壳体内部，通过绑定线与内部电路相连或者直接焊接到绝缘基板。模块内部需要灌注硅胶，其作用是防腐防潮保护内部电路，同时又对内部各部件进行高压隔离。
随着功率半导体芯片的功率密度的提高，尤其是SiC、GaN等的宽带半导体的出现，同等电流输出的情况下，芯片面积越来越小，可以进行绑定线的数量与面积也越来越小。这样使用铝绑定线会带来两个问题，一个是可以使用的铝绑定线减少，这样等效的导电截面积也随之减小，增加电路的电阻，增加功率模块内的损耗，同时电路的寄生电感也会增加。第二个是功率循环寿命也会随着铝绑定线与芯片的接触面积的减少也会相应的减少，因为半导体芯片的热膨胀系数为2x10-6/K到4x10-6/K，铝为23x10-6/K，半导体芯片在高低温变化时产生的热膨胀量的不匹配带来两种材料之间的接触面的机械疲劳，如果接触面积越小则功率循环寿命越少。
为了解决这个问题也有使用通过超声波焊接，激光，烧结或者焊接方式连接到厚铜板上铜带来代替铝绑定线的方法。超声波焊接，激光方式将铜带和芯片直接连接。烧结或者焊接方式是将锡膏和焊片连接在铜带和芯片之间。如图2和图3所示，可以通过焊接或者烧结的方式，将铜带面与芯片的表面进行连接。铜材料与芯片的接触面在冷热变化时给芯片带来比较大的机械应力，铜带选择100um-400um较薄的厚度。铜的导电能力强可以减小导通电阻和寄生电感，铜板的厚度在0.8mm到2mm。同时铜带铜框架和芯片的接触面积大，并且热膨胀系数为16.9x10-6/K，远低于铝，这样可以增强功率循环寿命。
这种方式也有一系列的缺点，因为铜板的厚度比较厚，导致重量较大，在通过焊接连接到芯片，尤其是多芯片互联时候，焊锡熔化后受到压力，其自身的张力无法支撑铜带和铜板的重量时，焊锡被挤出铜带和芯片的接触面，如图4所示。这样导致铜带和焊接层的厚度太小，过薄的焊层往往会导致焊接产生空隙、导致粘合不足或虚焊，影响连接品质可靠性。另外被挤出的焊锡也会流到芯片边缘的，甚至DBC表面，此方式的工艺窗口没法弥补工艺环境正常波动，引起芯片的电气短路发生的概率很高，也不容易在过程中检测到，没法批量实施作业。
公开号为CN113937009A的中国发明专利文献公开了表贴式双面散热半导体功率器件的封装方法，包括如下步骤：提供引线框架及芯片；焊锡膏上芯，通过焊锡膏将芯片焊接在各自对应的基岛上；键合，将芯片与管脚部通过铜片相连并压焊；清洗，对焊接有芯片和铜片的引线框架进行清洗；塑封，采用塑封料将压焊后的引线框架进行封装，形成塑封体，且仅露出管脚；研磨，将塑封体上表面进行研磨，露出顶部铜片作为散热片；上锡，对塑封体外部的管脚以及外露的铜片上锡；切筋、测试及印字、包装出货。
针对上述中的相关技术，发明人认为使用连接到铜板上的铜带进行芯片表面连接时，铜材料的重量容易引起焊锡层过薄或者电气短路。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种功率模块及其内部电气连接方法。
根据本发明提供的一种功率模块，包括主体；所述主体包括基板组件、芯片和铜框架；
所述基板组件分别连接芯片和铜框架；
所述铜框架包括第一铜带；
所述第一铜带和芯片通过第一连接层连接；
所述第一铜带上设置有嵌入第一连接层的凸出结构。
优选的，所述凸出结构嵌入第一连接层的高度为50um到200um。
优选的，所述凸出结构为拱形或者包形。
优选的，所述凸出结构在第一铜带上设置为多个。
优选的，所述基板组件包括绝缘基板、第一导电层、第二导电层和绝缘基板；
所述第一导电层和第二导电层设置在绝缘基板上；
所述芯片设置在第一导电层上；
所述铜框架还包括第二铜带和铜板；
所述第一铜带和第二铜带通过铜板连接；
所述第二铜带和第二导电层通过第二连接层连接。
优选的，该功率模块还包括用于散热的底板；
所述底板设置在绝缘基板背离第一导电层的一面。
根据本发明提供的一种功率模块内部电气连接方法，包括如下步骤：
步骤S1：在第一铜带上形成凸出结构；
步骤S2：使凸出结构嵌入第一连接层。
优选的，在所述步骤S1中，使用冲压的方法在铜带上形成拱形的凸出结构。
优选的，在所述步骤S1中，使用冲压的方法在铜带上形成包形的凸出结构。
优选的，在所述步骤S1中，使用激光在第一铜带上进行照射，第一铜带上融化的铜聚集形成包形的凸出结构。
与现有技术相比，本发明具有如下的有益效果：
1、本发明铜带上的凸出结构可以有效的防止焊接时候融合的焊锡被较重的铜带和铜板被挤压的问题；
2、本发明使用冲压的方法在铜带上形成一个或者多个包形的凸出结构，相对于形成拱形的凸出结构，加工更加简单；
3、本发明使用激光，在铜带上进行照射后，融化的铜聚集形成包形凸出结构，加工速度快，效率更高。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为传统功率模块封装图；
图2为使用铜带替换绑定线的功率模块封装图；
图3为图2中的铜框架的示意图；
图4为突出焊锡被挤出铜带和芯片接触面的示意图；
图5为底板的示意图；
图6为突出铜带和芯片接触面上拱形的凸出结构的示意图；
图7为突出铜带和芯片接触面上包形的凸出结构的示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
本发明实施例一公开了一种功率模块，包括主体；主体包括基板组件、芯片和铜框架；基板组件分别连接芯片和铜框架；铜框架包括第一铜带；第一铜带和芯片通过第一连接层连接；第一铜带上设置有嵌入第一连接层的凸出结构。
基板组件包括绝缘基板、第一导电层、第二导电层和绝缘基板。第一导电层和第二导电层设置在绝缘基板上。芯片设置在第一导电层上。铜框架还包括第二铜带和铜板。第一铜带和第二铜带通过铜板连接。第二铜带和第二导电层通过第二连接层连接。第一导电层和第二导电层互不相连。第一连接层和第二连接层为锡膏层或焊锡层。
该功率模块还包括用于散热的底板、外壳和灌注物。底板设置在绝缘基板背离第一导电层的一面。外壳设置在底板上，且外壳和底板形成封闭空间。主体位于封闭空间内。灌注物填充封闭空间。灌注物为硅胶。底板如图5所示。
凸出结构嵌入第一连接层的高度为50um到200um。凸出结构为拱形或者包形。包形或拱形的凸出结构在第一铜带上设置为多个。
铜带主要根据芯片数量和位置，绝缘基板上设计的位置来分布的。分布理由是保证芯片和基板的电力连接。第一铜带通过焊锡层和芯片连接，第二铜带通过焊锡层和第二导电层连接。第一导电层和第二导电层为金属导电层。第一铜带、第二铜带和铜板焊接而成或者一体成型(铜框架)。
本发明实施例一还公开了一种功率模块内部电气连接方法，如图6所示，包括如下步骤：步骤S1：在第一铜带上形成凸出结构。使用冲压的方法在铜带上形成拱形的凸出结构。
步骤S2：使凸出结构嵌入第一连接层。
在铜带上通过冲压的方式形成拱形的凸出结构。凸出结构的高度应该低于焊锡层的厚度，一般在50um到200um之间(包括端值50um和200um)。使用多个拱形的凸出结构可以更好的控制焊层的厚度。
本发明实施例二还公开了一种功率模块内部电气连接方法，如图7所示，与实施例一的不同之处在于，在步骤S1中，使用冲压的方法在铜带上形成包形的凸出结构。
使用冲压的方法在铜带上形成一个或者多个包形的凸出结构。凸出结构的高度应该低于焊锡层的厚度，一般在50um到200um之间。相对于实施例一，加工更加简单。使用多个包形的凸出结构可以更好的控制焊层的厚度。
本发明实施例三还公开了一种功率模块内部电气连接方法，与实施例二的不同之处在于，在步骤S1中，使用激光在第一铜带上进行照射，第一铜带上融化的铜聚集形成包形的凸出结构。
相对于实施例二的冲压的方法，使用激光，在铜带上进行照射后，融化的铜聚集形成相似与实施例二的包形凸出结构。相对与实施例一与二，加工速度快，效率更高。
本发明通过在铜带上加工部分凸出结构的方式，控制焊层厚度。加工方式可以采用冲压，或者使用激光在铜带上融化出凸出部分的方式。
本发明解决使用连接到铜板上的铜带进行芯片表面连接时，铜材料的重量引起的焊锡层过薄或者电气短路的问题。本发明适用于功率半导体模块封装、电机驱动器和电力电子变换器。
在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (10)

1.一种功率模块，其特征在于，包括主体；所述主体包括基板组件、芯片和铜框架；
所述基板组件分别连接芯片和铜框架；
所述铜框架包括第一铜带；
所述第一铜带和芯片通过第一连接层连接；
所述第一铜带上设置有嵌入第一连接层的凸出结构。
2.根据权利要求1所述的功率模块，其特征在于，所述凸出结构嵌入第一连接层的高度为50um到200um。
3.根据权利要求1所述的功率模块，其特征在于，所述凸出结构为拱形或者包形。
4.根据权利要求1所述的功率模块，其特征在于，所述凸出结构在第一铜带上设置为多个。
5.根据权利要求1所述的功率模块，其特征在于，所述基板组件包括绝缘基板、第一导电层、第二导电层和绝缘基板；
所述第一导电层和第二导电层设置在绝缘基板上；
所述芯片设置在第一导电层上；
所述铜框架还包括第二铜带和铜板；
所述第一铜带和第二铜带通过铜板连接；
所述第二铜带和第二导电层通过第二连接层连接。
6.根据权利要求5所述的功率模块，其特征在于，该功率模块还包括用于散热的底板；
所述底板设置在绝缘基板背离第一导电层的一面。
7.一种功率模块内部电气连接方法，其特征在于，应用权利要求1-6任一所述的功率模块，包括如下步骤：
步骤S1：在第一铜带上形成凸出结构；
步骤S2：使凸出结构嵌入第一连接层。
8.根据权利要求7所述的功率模块内部电气连接方法，其特征在于，在所述步骤S1中，使用冲压的方法在铜带上形成拱形的凸出结构。
9.根据权利要求7所述的功率模块内部电气连接方法，其特征在于，在所述步骤S1中，使用冲压的方法在铜带上形成包形的凸出结构。
10.根据权利要求7所述的功率模块内部电气连接方法，其特征在于，在所述步骤S1中，使用激光在第一铜带上进行照射，第一铜带上融化的铜聚集形成包形的凸出结构。
CN202210354684.XA 2022-04-06 2022-04-06 功率模块及其内部电气连接方法 Pending CN114709185A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210354684.XA CN114709185A (zh) 2022-04-06 2022-04-06 功率模块及其内部电气连接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210354684.XA CN114709185A (zh) 2022-04-06 2022-04-06 功率模块及其内部电气连接方法

Publications (1)

Publication Number Publication Date
CN114709185A true CN114709185A (zh) 2022-07-05

Family

ID=82173639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210354684.XA Pending CN114709185A (zh) 2022-04-06 2022-04-06 功率模块及其内部电气连接方法

Country Status (1)

Country Link
CN (1) CN114709185A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117161561A (zh) * 2023-08-31 2023-12-05 广东芯聚能半导体有限公司 芯片与铜框架的焊接方法、系统和芯片组件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117161561A (zh) * 2023-08-31 2023-12-05 广东芯聚能半导体有限公司 芯片与铜框架的焊接方法、系统和芯片组件
CN117161561B (zh) * 2023-08-31 2024-04-09 广东芯聚能半导体有限公司 芯片与铜框架的焊接方法、系统和芯片组件

Similar Documents

Publication Publication Date Title
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US7880283B2 (en) High reliability power module
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
US7061080B2 (en) Power module package having improved heat dissipating capability
US7863725B2 (en) Power device packages and methods of fabricating the same
US8610263B2 (en) Semiconductor device module
CN108735692B (zh) 半导体装置
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
JPH09139461A (ja) 半導体パワーモジュール
KR20030032816A (ko) 반도체장치
EP2889902B1 (en) Electric power semiconductor device
CN100562999C (zh) 电路模块
WO2021248954A1 (zh) 一种功率半导体模块
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP7379886B2 (ja) 半導体装置
CN114709185A (zh) 功率模块及其内部电气连接方法
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
JP4062157B2 (ja) 半導体モジュール実装構造
CN114709178A (zh) 功率模块及其内部定位方法
CN111192860A (zh) 一种氮化镓器件及氮化镓器件的封装方法
JP2002314037A (ja) パワー半導体モジュール
CN112366188B (zh) 一种具有散热齿片的半导体器件封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination