JP2023010131A - 半導体モジュールおよびその製造方法 - Google Patents

半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2023010131A
JP2023010131A JP2021114035A JP2021114035A JP2023010131A JP 2023010131 A JP2023010131 A JP 2023010131A JP 2021114035 A JP2021114035 A JP 2021114035A JP 2021114035 A JP2021114035 A JP 2021114035A JP 2023010131 A JP2023010131 A JP 2023010131A
Authority
JP
Japan
Prior art keywords
terminal
conductor
peripheral edge
connection terminal
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021114035A
Other languages
English (en)
Inventor
忠彦 佐藤
Tadahiko Sato
典弘 梨子田
Norihiro Nashida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021114035A priority Critical patent/JP2023010131A/ja
Priority to US17/752,073 priority patent/US20230008663A1/en
Priority to CN202210597954.XA priority patent/CN115602641A/zh
Publication of JP2023010131A publication Critical patent/JP2023010131A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体モジュールの大型化を抑制しながら端子間の電気的な絶縁を確保する。【解決手段】半導体モジュール１００は、主電極Ｅを含む半導体チップ１２nと、主電極Ｃを含む半導体チップ１２pと、主電極Ｅに電気的に接続される接続端子５１nと、主電極Ｃに電気的に接続される接続端子５１pと、絶縁性の絶縁シート５２とを具備する。接続端子５１nは、周縁Ｅn1を含む導体部５１１nと、平面視で周縁Ｅn1から延出する端子部５１２nとを含み、接続端子５１pは、周縁Ｅp1を含む導体部５１１pを含む。導体部５１１nの少なくとも一部と導体部６１１pの少なくとも一部とは平面視で相互に重複する。絶縁シート５２は、導体部５１１nと導体部５１１pとの間に積層される絶縁部５２５と、平面視で端子部５１２nの先端部５１３nと周縁Ｅp1との間に位置し、端子部５１２nの表面に対して角度をなす突出部５２１とを含む。【選択図】図１

Description

本開示は、半導体モジュールおよびその製造方法に関する。
複数の半導体チップを具備する半導体モジュールが従来から提案されている。例えば特許文献１には、相異なる半導体チップに接続される平面状の複数の端子（リードフレーム）と、複数の端子に密着する絶縁シートと、各端子および絶縁シートを封止する樹脂封止体とを具備する半導体モジュールが開示されている。
国際公開第２０１５／１４５７５２号
特許文献１の構成では、絶縁シートが樹脂封止体から剥離する場合がある。絶縁シートが樹脂封止体から剥離した場合、端子間の沿面距離が充分に確保されていな構成では、端子間の電気的な絶縁を維持できない可能性がある。端子間の距離を充分に確保すれば端子間の電気的な絶縁を維持できるが、端子間に距離を確保する結果として半導体モジュールが大型化する。以上の事情を考慮して、本発明のひとつの態様は、半導体モジュールの大型化を抑制しながら端子間の電気的な絶縁を確保することを目的とする。
上記課題を解決するために、本開示に係る半導体モジュールは、第１主電極を含む第１半導体チップと、第２主電極を含む第２半導体チップと、前記第１主電極に電気的に接続される第１接続端子と、前記第２主電極に電気的に接続される第２接続端子と、絶縁性の絶縁シートとを具備し、前記第１接続端子は、第１周縁を含む第１導体部と、平面視で前記第１周縁から延出する第１端子部とを含み、前記第２接続端子は、第２周縁を含む第２導体部を含み、前記第１導体部の少なくとも一部と前記第２導体部の少なくとも一部とは平面視で相互に重複し、前記絶縁シートは、前記第１導体部と前記第２導体部との間に積層される絶縁部と、平面視で前記第１端子部の先端部と前記第２周縁との間に位置し、前記第１端子部の表面に対して角度をなす第１突出部とを含む。
また、本開示に係る半導体モジュールの製造方法は、第１主電極を含む第１半導体チップと、第２主電極を含む第２半導体チップと、前記第１主電極に電気的に接続される第１接続端子と、前記第２主電極に電気的に接続される第２接続端子と、絶縁性の絶縁シートと、前記筐体部の内側の空間に充填された封止体とを具備し、前記第１接続端子は、第１周縁を含む第１導体部と、平面視で前記第１周縁から延出する第１端子部とを含み、前記第２接続端子は、第２周縁を含む第２導体部を含み、前記第１導体部の少なくとも一部と前記第２導体部の少なくとも一部とは平面視で相互に重複し、前記絶縁シートは、前記第１導体部と前記第２導体部との間に積層される絶縁部と、平面視で前記第１端子部の先端部と前記第２周縁との間に位置し、前記第１端子部の表面に対して角度をなす第１突出部とを含む、半導体モジュールの製造方法であって、前記絶縁シートの前記第１突出部を折曲げる第１工程と、前記第１工程の実行後に、前記筐体部の内側の空間に前記封止体を充填する第２工程とを含む。
第１実施形態に係る半導体モジュールの平面図である。 図１におけるａ－ａ線の断面図である。 接続部の平面図である。 突出部の近傍を拡大した断面図である。 対比例の断面図である。 半導体モジュールの製造方法を例示する工程図である。 製造工程の途中の段階を例示する断面図である。 製造工程の途中の段階を例示する断面図である。 第２実施形態における接続部の平面図である。 第２実施形態における突出部の近傍を拡大した断面図である。 第３実施形態における接続部の平面図である。 第４実施形態における突出部の近傍を拡大した断面図である。 第４実施形態の変形例における突出部の近傍を拡大した断面図である。 変形例における突出部の近傍を拡大した断面図である。 変形例に係る半導体モジュールの断面図である。
本開示を実施するための形態について図面を参照して説明する。なお、各図面においては、各要素の寸法および縮尺が実際の製品とは相違する場合がある。また、以下に説明する形態は、本開示を実施する場合に想定される具体例である。したがって、本開示の範囲は、以下の形態には限定されない。
Ａ：第１実施形態
Ａ－１：半導体モジュール１００の構造
図１は、第１実施形態における半導体モジュール１００の構成を例示する平面図である。図２は、図１におけるａ－ａ線の断面図である。図１および図２に図示される通り、第１実施形態においては、相互に直交するＸ軸とＹ軸とＺ軸とを想定する。Ｘ軸に沿う一方向をＸ1方向と表記し、Ｘ1方向の反対の方向をＸ2方向と表記する。また、Ｙ軸に沿う一方向をＹ1方向と表記し、Ｙ1方向の反対の方向をＹ2方向と表記する。同様に、Ｚ軸に沿う一方向をＺ1方向と表記し、Ｚ1方向の反対の方向をＺ2方向と表記する。また、半導体モジュール１００の任意の要素をＺ軸の方向（Ｚ1方向またはＺ2方向）に沿って視認することを以下では「平面視」と表記する。
なお、実際に使用される場面では、半導体モジュール１００は任意の方向に設置され得るが、以下の説明においては便宜的に、Ｚ1方向を上方と想定し、Ｚ2方向を下方と想定する。したがって、半導体モジュール１００の任意の要素のうちＺ1方向を向く表面が「上面」と表記され、当該要素のうちＺ2方向を向く表面が「下面」と表記される場合がある。また、図１に例示される通り、以下の説明においては、ＹＺ平面に平行な仮想的な平面（以下「基準面」という）Ｒを想定する。基準面Ｒは、Ｘ軸の方向における半導体モジュール１００の中央に位置する。すなわち、基準面Ｒは、半導体モジュール１００をＸ軸の方向に２等分する平面である。
図１および図２に例示される通り、第１実施形態の半導体モジュール１００は、半導体ユニット１０と筐体部２０と基体部３０と封止体４０と接続部５０とを具備する。なお、図１においては基体部３０および封止体４０の図示が便宜的に省略されている。
基体部３０は、半導体ユニット１０および筐体部２０を支持する構造体であり、例えばアルミニウムまたは銅等の導電材料で形成される。例えば、基体部３０は放熱板として利用される。また、基体部３０は、半導体ユニット１０を冷却するフィンまたは水冷ジャケット等の冷却器でもよい。さらに、基体部３０は、接地電位に設定される接地体として利用されてもよい。
筐体部２０は、半導体ユニット１０を収容する構造体である。具体的には、筐体部２０は、半導体ユニット１０を包囲する矩形枠状に形成される。図２に例示される通り、半導体ユニット１０は、基体部３０を底面として筐体部２０で包囲される空間に収容される。
封止体４０は、筐体部２０の内側の空間に充填されることで半導体ユニット１０を封止する。封止体４０は、例えばエポキシ樹脂またはシリコーンゲル等の各種の樹脂材料で形成される。なお、例えば酸化シリコンまたは酸化アルミニウム等の各種のフィラーが封止体４０に含まれてもよい。
図１および図２に例示される通り、半導体ユニット１０は、積層基板１１と半導体チップ１２pと半導体チップ１２nと配線部１３pと配線部１３nと接続導体１４pと接続導体１４nと接続導体１４oとを具備する。なお、以下の説明においては、半導体チップ１２pに対応する要素の符号に添字ｐを付加し、半導体チップ１２nに対応する要素の符号に添字ｎを付加する。また、半導体チップ１２pと半導体チップ１２nとを特に区別する必要がない場合（すなわち説明が双方に妥当する場合）には単に「半導体チップ１２」と表記する。他の要素についても同様である。
積層基板１１は、各半導体チップ１２（１２p，１２n）と各配線部１３（１３p，１３n）と各接続導体１４（１４p，１４n，１４o）とを支持する板状部材である。例えばＤＣＢ（Direct Copper Bonding）基板またはＡＭＢ（Active Metal Brazing）基板等の積層セラミックス基板、または樹脂絶縁層を含む金属ベース基板が、積層基板１１として利用される。
図２に例示される通り、積層基板１１は、絶縁基板１１２と金属層１１３と複数の導体パターン１１４（１１４a，１１４b，１１４c）との積層で構成される。絶縁基板１１２は、絶縁材料で形成された矩形状の板状部材である。絶縁基板１１２の材料は任意であるが、例えばアルミナ（Ａｌ2Ｏ3），窒化アルミニウム（ＡｌＮ）または窒化ケイ素（Ｓｉ3Ｎ4）等のセラミックス材料、またはエポキシ樹脂等の樹脂材料が利用される。なお、基準面Ｒは、絶縁基板１１２をＸ軸の方向に２等分する平面とも表現される。
金属層１１３は、絶縁基板１１２のうち基体部３０に対向する下面に形成された導電膜である。金属層１１３は、絶縁基板１１２の下面の全域または一部（例えば縁部以外の領域）に形成される。金属層１１３の下面は基体部３０の上面に接触する。金属層１１３は、例えば銅またはアルミニウム等の高熱伝導性の金属材料で形成される。
複数の導体パターン１１４（１１４a，１１４b，１１４c）は、絶縁基板１１２のうち基体部３０とは反対側の上面に相互に離間して形成された導電膜である。各導体パターン１１４は、例えば銅または銅合金等の低抵抗な導電材料で形成される。
図１に例示される通り、導体パターン１１４aは、絶縁基板１１２の上面のうち基準面ＲからみてＸ1方向の領域に形成された矩形状の導電膜である。導体パターン１１４bは、絶縁基板１１２の上面のうち基準面ＲからみてＸ2方向の領域に形成された矩形状の導電膜である。導体パターン１１４cは、導体パターン１１４aおよび導体パターン１１４bからみてＹ1方向に形成された導電膜である。具体的には、導体パターン１１４cは、導体パターン１１４aのＹ1方向に位置する領域と、導体パターン１１４bのＹ1方向に位置する領域とを含む平面形状に形成される。
半導体チップ１２（１２p，１２n）は、大電流をスイッチング可能なパワー半導体素子である。具体的には、各半導体チップ１２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等のトランジスタ，ＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）またはＦＷＤ（Free Wheeling Diode）、等を含み得る。第１実施形態においては、半導体チップ１２が、ＩＧＢＴ部分とＦＷＤ部分とを含むＲＣ－ＩＧＢＴである場合を想定する。
各半導体チップ１２（１２p，１２n）は、主電極Ｅと主電極Ｃと制御電極Ｇとを具備する。主電極Ｅおよび主電極Ｃは、制御対象となる電流が入力または出力される電極である。具体的には、主電極Ｅは、半導体チップ１２の上面に形成されたエミッタ電極であり、主電極Ｃは、半導体チップ１２の下面に形成されたコレクタ電極である。主電極ＣはＦＷＤ部分のアノード電極としても機能し、主電極ＥはＦＷＤ部分のカソード電極としても機能する。他方、制御電極Ｇは、半導体チップ１２の上面に形成され、半導体チップ１２のオン／オフを制御するための電圧が印加されるゲート電極である。なお、制御電極Ｇは、電流検出または温度検出等に利用される検出電極を含んでもよい。第１実施形態において、半導体チップ１２nは「第１半導体チップ」の一例であり、半導体チップ１２nの主電極Ｅは「第１主電極」の一例である。また、半導体チップ１２pは「第２半導体チップ」の一例であり、半導体チップ１２pの主電極Ｃは「第２主電極」の一例である。
図２に例示される通り、半導体チップ１２（１２p，１２n）は、例えば半田等の接合材１５を利用して積層基板１１に接合される。具体的には、図１に例示される通り、半導体チップ１２pは導体パターン１１４aに接合される。すなわち、半導体チップ１２pの主電極Ｃが導体パターン１１４aに接合される。また、半導体チップ１２nは、積層基板１１の導体パターン１１４cに接合される。すなわち、半導体チップ１２nの主電極Ｃが導体パターン１１４cに接合される。
図１の配線部１３pは、半導体チップ１２pの主電極Ｅと導体パターン１１４cとを電気的に接続する配線である。配線部１３ｐはＹ軸の方向に延在する。配線部１３pのうちＹ2方向に位置する端部が半導体チップ１２pの主電極Ｅに接合され、配線部１３pのうちＹ1方向に位置する端部が導体パターン１１４cに接合される。他方、配線部１３nは、半導体チップ１２nの主電極Ｅと導体パターン１１４bとを電気的に接続する配線である。配線部１３nはＹ軸の方向に延在する。配線部１３nのうちＹ1方向に位置する端部が半導体チップ１２nの主電極Ｅに接合され、配線部１３nのうちＹ2方向に位置する端部が導体パターン１１４bに接合される。配線部１３pおよび配線部１３nは、例えば銅または銅合金等の低抵抗な導電材料で形成されたリードフレームである。
接続導体１４（１４p，１４n，１４o）は、例えば銅または銅合金等の低抵抗な導電材料で形成される。接続導体１４pは、半導体チップ１２pを外部機器（図示略）に電気的に接続するための導電体である。具体的には、接続導体１４pは、例えば半田等の接合材（図示略）により導体パターン１１４aの表面に接合される。すなわち、接続導体１４pは、導体パターン１１４aを介して半導体チップ１２pの主電極Ｃに電気的に接続される。接続導体１４pは、半導体チップ１２pおよび配線部１３pからみてＹ2方向に位置する。以上の説明から理解される通り、基準面ＲからみてＸ1方向の空間に、半導体チップ１２pと配線部１３pと接続導体１４pとが設置される。
接続導体１４nは、半導体チップ１２nを外部機器に電気的に接続するための導電体である。具体的には、接続導体１４nは、例えば半田等の接合材（図示略）により導体パターン１１４bの表面に接合される。すなわち、接続導体１４nは、導体パターン１１４bと配線部１３nとを介して半導体チップ１２nの主電極Ｅに電気的に接続される。接続導体１４nは、半導体チップ１２nおよび配線部１３nからみてＹ2方向に位置する。以上の説明から理解される通り、基準面ＲからみてＸ2方向の空間に、半導体チップ１２nと配線部１３nと接続導体１４nとが設置される。接続導体１４pと接続導体１４nとは、相互に間隔をあけてＸ軸の方向に配列する。第１実施形態の接続導体１４nは「第１接続導体」の一例である。
接続導体１４oは、導体パターン１１４cを外部機器に電気的に接続するための導電体である。具体的には、接続導体１４oは、例えば半田等の接合材（図示略）により導体パターン１１４cの表面に接合される。すなわち、接続導体１４oは、導体パターン１１４cと配線部１３pとを介して半導体チップ１２pの主電極Ｅに電気的に接続され、かつ、導体パターン１１４cを介して半導体チップ１２nの主電極Ｃに電気的に接続される。
図２に例示される通り、接続導体１４p，接続導体１４nおよび接続導体１４oの各々は、積層基板１１からＺ1方向に突出する柱状の構造体である。各接続導体１４の平面形状は矩形状である。すなわち、第１実施形態の接続導体１４は角柱状である。接続導体１４pの頂面と接続導体１４nの頂面と接続導体１４oの頂面とは、半導体ユニット１０の他の要素と比較して高い位置にある。すなわち、Ｚ軸の方向において、各接続導体１４の頂面は、積層基板１１、各配線部１３および各半導体チップ１２と比較してＺ1方向に位置する。
図１の筐体部２０は、半導体ユニット１０を包囲する枠形状の構造体である。具体的には、筐体部２０の下面は、例えば接着剤により基体部３０の上面の縁部に接合される。積層基板１１（絶縁基板１１２）の側面が筐体部２０の内壁面に対して間隔をあけて対向した状態で半導体ユニット１０は筐体部２０に収容される。なお、筐体部２０の内壁面は、平面視で筐体部２０の中心側を向く壁面（内周面）である。筐体部２０は、例えば、ＰＰＳ（polyphenylene sulfide）樹脂、ＰＢＴ（polybutylene terephthalate）樹脂、ＰＢＳ（poly butylene succinate）樹脂、ＰＡ（polyamide）樹脂、またはＡＢＳ（acrylonitrile-butadiene-styrene）樹脂等の各種の樹脂材料により形成される。絶縁材料で形成されたフィラーが筐体部２０に含まれてもよい。
第１実施形態の筐体部２０は、図１に例示される通り、側壁２１と側壁２２と側壁２３と側壁２４とを以上の順番で相互に連結した矩形枠状の構造体である。側壁２１および側壁２３は、Ｘ軸の方向に所定の間隔をあけてＹ軸の方向に延在する壁状の部分である。他方、側壁２２および側壁２４は、Ｙ軸の方向に所定の間隔をあけてＸ軸の方向に延在する壁状の部分である。側壁２２および側壁２４は、側壁２１および側壁２３の端部同士を相互に連結する形状である。半導体ユニット１０の接続導体１４pおよび接続導体１４nは、側壁２２の内壁面からＹ1方向に離間した位置において、当該側壁２２に沿って相互に間隔をあけて配列する。
図２に例示される通り、筐体部２０の内壁面には下地膜２５が形成される。下地膜２５は、筐体部２０の内壁面を被覆する膜体である。下地膜２５は、筐体部２０の内壁面と封止体４０との密着性を向上させるためのプライマーとして機能する。下地膜２５の形成には、筐体部２０の材料と封止体４０の材料とに応じた適切な樹脂材料が使用される。具体的には、下地膜２５は、例えばシランカップリング剤により形成される。なお、例えばポリイミド樹脂，ポリアミドイミド樹脂，ポリアミド樹脂，またはそれらの変性物により、下地膜２５を形成してもよい。なお、図１においては下地膜２５の図示が便宜的に省略されている。
図１に例示される通り、筐体部２０の側壁２４には接続端子２６と複数の制御端子２７とが設置される。接続端子２６は、側壁２４をＹ軸の方向に貫通する板状の導電体である。接続端子２６のうち側壁２４の内壁面から突出する部分は、接続導体１４oの頂面に接合される。すなわち、接続端子２６は、接続導体１４oと導体パターン１１４cと配線部１３pとを介して半導体チップ１２pの主電極Ｅに電気的に接続され、かつ、接続導体１４oと導体パターン１１４cとを介して半導体チップ１２nの主電極Ｃに電気的に接続される。以上の説明から理解される通り、接続端子２６は、各半導体チップ１２（１２p，１２ｎ）を外部機器に電気的に接続するための出力端子（Ｏ端子）である。
複数の制御端子２７は、各半導体チップ１２の制御電極Ｇを外部機器に電気的に接続するためのリード端子である。各制御端子２７は、例えば複数のワイヤ２８により各半導体チップ１２（１２p，１２n）の制御電極Ｇに電気的に接続される。各制御端子２７と接続端子２６と前述の接続部５０とは、例えばインサート成形により筐体部２０と一体に形成される。
接続部５０は、半導体ユニット１０を外部機器に電気的に接続するための端子である。図１および図２に例示される通り、接続部５０は、接続端子５１pと絶縁シート５２と接続端子５１nとの積層で構成される。各接続端子５１（５１p，５１n）は、例えば銅または銅合金等の低抵抗な導電材料で形成された薄板状の電極である。また、各接続端子５１は、例えばニッケルまたはニッケル合金等の導電材料により被覆されてもよい。
接続端子５１pおよび接続端子５１nの各々の厚さは、例えば０．２ｍｍ以上、２．５ｍｍ以下であってよい。好適な態様において、接続端子５１pと接続端子５１nとは同等の厚さである。なお、本明細書において寸法ａと寸法ｂとが「同等である」（ａ≒ｂ）とは、寸法ａと寸法ｂとが完全に一致する場合のほか、寸法ａと寸法ｂとが実質的に一致する場合も包含する。「寸法ａと寸法ｂとが実質的に一致する場合」とは、例えば、寸法ａと寸法ｂとの差異が製造誤差の範囲内にある場合である。具体的には、寸法ａに対する寸法ｂの比率が９０％以上かつ１１０％以下（より好適には９５％以上かつ１０５％以下）である場合には、寸法ａと寸法ｂとは「同等である」と解釈される。
絶縁シート５２は、絶縁材料で形成された絶縁性の厚膜または薄板である。例えば絶縁紙が絶縁シート５２として好適に利用される。絶縁シート５２の厚さは、０．０５ｍｍ以上、２．５ｍｍ以下であってよい。
図１および図２に例示される通り、接続端子５１pと絶縁シート５２と接続端子５１nとは、以上の順番でＺ2方向に積層される。具体的には、接続端子５１pと接続端子５１nとの間に絶縁シート５２が積層される。接続端子５１pは絶縁シート５２のＺ1方向に位置し、接続端子５１nは絶縁シート５２のＺ2方向に位置する。具体的には、接続端子５１pは絶縁シート５２の上面に密着し、接続端子５１nは絶縁シート５２の下面に密着する。
接続端子５１pは、半導体チップ１２pを外部機器に電気的に接続するための正極入力端子（Ｐ端子）である。接続端子５１nは、半導体チップ１２nを外部機器に電気的に接続するための負極入力端子（Ｎ端子）である。すなわち、接続端子５１pには接続端子５１nと比較して高電圧が印加される。接続端子５１pと接続端子５１nとは絶縁シート５２により電気的に絶縁される。以上のように接続端子５１pと接続端子５１nとが絶縁シート５２を挟んで対向する構成によれば、半導体モジュール１００の電流経路に付随する誘導成分が低減される。なお、第１実施形態においては、接続端子５１nは「第１接続端子」の一例であり、接続端子５１pは「第２接続端子」の一例である。
図１に例示される通り、接続端子５１pは、導体部５１１pと端子部５１２pとを含む。導体部５１１pは、周縁Ｅp1および周縁Ｅp2を含む矩形状の部分である。周縁Ｅp1は、導体部５１１pのうちＹ1方向に位置する縁辺である。周縁Ｅp2は、導体部５１１pのうち周縁Ｅp1とは反対側（Ｙ2方向）に位置する縁辺である。周縁Ｅp1および周縁Ｅp2は、Ｘ軸の方向に延在する。端子部５１２pは、導体部５１１pの周縁Ｅp1からＹ1方向に延出する矩形状の部分である。具体的には、端子部５１２pは、導体部５１１pのうち基準面ＲよりもＸ1方向に位置する部分に連続する。端子部５１２pは、導体部５１１pよりも横幅が小さい部分とも表現される。具体的には、端子部５１２pの横幅は、導体部５１１pの横幅の１/２よりも小さい。なお、本明細書において「横幅」は、Ｘ軸の方向における寸法を意味する。導体部５１１pは「第２導体部」の一例であり、周縁Ｅp1は「第２周縁」の一例である。
接続端子５１pと同様に、接続端子５１nは、導体部５１１nと端子部５１２nとを含む。導体部５１１nは、周縁Ｅn1と周縁Ｅn2とを含む矩形状の部分である。周縁Ｅn1は、導体部５１１nのうちＹ1方向に位置する縁辺である。周縁Ｅn2は、導体部５１１nのうち周縁Ｅn1とは反対側（Ｙ2方向）に位置する縁辺である。周縁Ｅn1および周縁Ｅn2はＸ軸の方向に延在する。端子部５１２nは、導体部５１１nの周縁Ｅn1からＹ1方向に延出する矩形状の部分である。具体的には、端子部５１２nは、導体部５１１nのうち基準面ＲよりもＸ2方向に位置する部分に連続する。端子部５１２nは、導体部５１１nよりも横幅（Ｘ軸の方向における寸法）が小さい部分とも表現される。具体的には、端子部５１２nの横幅は、導体部５１１nの横幅の１/２よりも小さい。導体部５１１nは「第１導体部」の一例であり、端子部５１２nは「第１端子部」の一例である。導体部５１１nの周縁Ｅn1は「第１周縁」の一例である。
第１実施形態において、接続端子５１pの周縁Ｅp1と接続端子５１nの周縁Ｅn1とは、Ｙ方向における位置が一致する。ただし、周縁Ｅp1と周縁Ｅn1とでＹ方向の位置は相違してもよい。Ｘ軸の方向は、周縁Ｅp1または周縁Ｅn1に沿う方向とも表現され、「第１方向」の一例である。
導体部５１１pと導体部５１１nとは平面視で相互に重複する。具体的には、導体部５１１pの少なくとも一部と導体部５１１nの少なくとも一部とが平面視で相互に重複する。より詳細には、導体部５１１pの横幅と導体部５１１nの横幅とは同等であり、Ｘ方向において同じ位置に配置される。他方、端子部５１２pと端子部５１２nとは平面視で相互に重複しない。具体的には、端子部５１２pは、平面視で基準面ＲよりもＸ1方向に位置し、端子部５１２nは、平面視で基準面ＲよりもＸ2方向に位置する。なお、基準面Ｒは、導体部５１１pおよび導体部５１１nの各々の幅方向における中心線を内包する。したがって、当該中心線を挟んで端子部５１２pと端子部５１２nとは相互に反対側に位置する。以上の構成によれば、導体部５１１pと導体部５１１nとの重複により、前述の通り半導体モジュール１００の電流経路の誘導成分が低減され、かつ、端子部５１２pと端子部５１２nとが相互に重複しない構成により、端子部５１２pと端子部５１２nとの電気的な絶縁を確保できる。
図３は、接続部５０の平面図である。図１および図３に例示される通り、絶縁シート５２は、本体部５２０と突出部５２１とを含む。本体部５２０は、周縁ｅ1および周縁ｅ2を含む矩形状の部分である。周縁ｅ1は、本体部５２０のうちＹ1方向に位置する縁辺である。周縁ｅ2は、本体部５２０のうち周縁ｅ1とは反対側（Ｙ2方向）に位置する縁辺である。周縁ｅ1および周縁ｅ2は、Ｘ軸の方向に延在する。なお、絶縁シート５２の本体部５２０の横幅（すなわちＸ軸の方向における寸法）は、接続端子５１pおよび接続端子５１nの横幅を上回る。Ｘ軸の方向において、接続端子５１pおよび接続端子５１nは、本体部５２０の横幅の範囲内に位置する。
図３に例示される通り、本体部５２０は、絶縁部５２５と周縁部５２６とを含む。絶縁部５２５は、接続端子５１pの導体部５１１pと接続端子５１nの導体部５１１nとの間に積層される矩形状の部分である。具体的には、絶縁部５２５は、接続端子５１pの導体部５１１pに平面視で重複する部分である。他方、周縁部５２６は、絶縁部５２５から平面状に連続する部分であり、当該絶縁部５２５を包囲する。第１実施形態の周縁部５２６は、絶縁部５２５を全周にわたり包囲する。
絶縁シート５２の本体部５２０の周縁ｅ1は、接続端子５１pの導体部５１１pの周縁Ｅp1と端子部５１２pの先端部５１３pとの間に位置し、かつ、接続端子５１nの導体部５１１nの周縁Ｅn1と端子部５１２nの先端部５１３nとの間に位置する。したがって、図１および図３に例示される通り、接続端子５１pの端子部５１２pのうち先端部５１３p側の部分と、接続端子５１nの端子部５１２nのうち先端部５１３n側の部分とは、絶縁シート５２の周縁ｅ1からＹ1方向に突出する。なお、各端子部５１２の先端部５１３は、端子部５１２のうちＹ1方向に位置する周縁である。各先端部５１３は、絶縁シート５２の周縁ｅ1からＹ1方向に最も離間した部分とも表現される。
他方、本体部５２０の周縁ｅ2は、接続端子５１pの導体部５１１pの周縁Ｅp2と接続端子５１nの導体部５１１nの周縁Ｅn2との間に位置する。具体的には、導体部５１１pの周縁Ｅp2は本体部５２０の周縁ｅ2のＹ1方向に位置し、導体部５１１nの周縁Ｅn2は本体部５２０の周縁ｅ2のＹ2方向に位置する。すなわち、本体部５２０のうち周縁ｅ2に沿う部分は導体部５１１pの周縁Ｅp2からＹ2方向に張出し、導体部５１１nのうち周縁Ｅn2に沿う部分は本体部５２０の周縁ｅ2からＹ2方向に張出す。
導体部５１１pの周縁Ｅp2と絶縁シート５２の周縁ｅ2との間隔Ｗaは、例えば１０ｍｍ以上の寸法に設定される。間隔Ｗaは、接続端子５１pの周縁Ｅp2と接続端子５１nとの沿面距離である。他方、導体部５１１pの周縁Ｅp1（または導体部５１１nの周縁Ｅn1）と本体部５２０の周縁ｅ1との間隔Ｗbは、間隔Ｗaを下回る（Ｗb＜Ｗa）。
図１および図２に例示される通り、接続部５０は、筐体部２０の側壁２２をＹ軸の方向に貫通する。具体的には、接続端子５１pのうち導体部５１１pの周縁Ｅp1側の部分と端子部５１２pの全部とは、側壁２２の内壁面からＹ1方向に突出する。同様に、接続端子５１nのうち導体部５１１nの周縁Ｅn1側の部分と端子部５１２nの全部とは、側壁２２の内壁面からＹ1方向に突出する。接続端子５１pにおける端子部５１２pおよび周縁Ｅp1と、接続端子５１nにおける端子部５１２nおよび周縁Ｅn1とは、筐体部２０の内側の空間において封止体４０により封止される。したがって、前述の間隔Ｗaは筐体部２０の外側に位置し、前述の間隔Ｗbは筐体部２０の内側に位置する。前述の通り、間隔Ｗbは間隔Ｗaを下回るから、間隔Ｗbが間隔Ｗa以上である構成と比較して、筐体部２０のサイズを抑制できる。他方、筐体部２０の内側の空間には封止体４０が充填されるから、間隔Ｗbが間隔Ｗaを下回る構成でも、接続端子５１pと接続端子５１nとの電気的な絶縁は確保される。
図３には、接続導体１４（１４p，１４n）の外形が鎖線で図示されている。図１および図３に例示される通り、接続端子５１pのうち絶縁シート５２の周縁ｅ1からＹ1方向に延出する端子部５１２pは、平面視で接続導体１４pに重なる。端子部５１２pは、例えばレーザ溶接により接続導体１４pの上面に接合される。すなわち、接続端子５１pは、接続導体１４pと導体パターン１１４aとを介して半導体チップ１２pの主電極Ｃに電気的に接続される。
同様に、接続端子５１nのうち絶縁シート５２の周縁ｅ1から延出する端子部５１２nは、平面視で接続導体１４nに重なる。端子部５１２nは、例えばレーザ溶接により接続導体１４nの上面に接合される。すなわち、接続端子５１nは、接続導体１４nと導体パターン１１４bと配線部１３nとを介して半導体チップ１２nの主電極Ｅに電気的に接続される。
絶縁シート５２の突出部５２１は、本体部５２０に一体に連続する部分である。第１実施形態の突出部５２１は、図１および図３に例示される通り、本体部５２０の周縁ｅ1からＹ1方向に延出する矩形状の部分である。具体的には、突出部５２１は、本体部５２０のうち基準面ＲよりもＸ2方向に位置する部分に連続する。すなわち、Ｘ軸の方向における突出部５２１の横幅（範囲α1の寸法）は、本体部５２０の横幅よりも小さい。例えば、突出部５２１の横幅は、本体部５２０の横幅の１/２よりも小さい。図３に図示された基端部５２１bは、突出部５２１のうち本体部５２０との境界（周縁ｅ1）の近傍の部分である。先端部５２１aは、突出部５２１のうち基端部５２１bとは反対側の端部である。突出部５２１は、「第１突出部」の一例である。
図４は、突出部５２１の近傍を拡大した半導体モジュール１００の断面図である。接続部５０については、図３におけるｂ－ｂ線の断面が図４には図示されている。図４に例示される通り、突出部５２１は、端子部５１２nの上面に対して角度θをなす。すなわち、突出部５２１は、Ｚ軸の方向において先端部５２１aの位置が基端部５２１bの位置よりもＺ1方向に位置するように端子部５１２nの上面に対して傾斜（または直交）する。すなわち、突出部５２１は、端子部５１２nの上面から上方（例えば垂直または斜め上方）に突出する。
角度θは、例えば４５°以上かつ１３５°以下の範囲内の数値であり、さらに好適には、例えば６０°以上かつ１２０°以下の範囲内の数値である。より好適には、角度θは、例えば８０°以上かつ１００°以下の範囲内の数値であり、例えば９０°に設定される。角度θは、本体部５２０（絶縁部５２５および周縁部５２６）に対する突出部５２１の角度とも表現される。本体部５２０と突出部５２１との角度θは、本体部５２０の周縁ｅ1に沿う境界で絶縁シート５２を折曲げることで形成される。すなわち、突出部５２１は、絶縁シート５２の本体部５２０に一体に連続する。本体部５２０は「絶縁シートの他の部分」の一例である。
以上の通り、突出部５２１は、端子部５１２nまたは本体部５２０から上方に突出する。したがって、図２および図４から理解される通り、突出部５２１は、接続端子５１n（端子部５１２n）と封止体４０の表面Ｆとの間に位置する。すなわち、第１実施形態においては、突出部５２１が端子部５１２nの上面から封止体４０の表面Ｆに向けて延在する。図２および図４に例示される通り、突出部５２１の先端部５２１aは、封止体４０の表面Ｆから突出する。すなわち、先端部５２１aは封止体４０から露出する。以上の形態によれば、突出部５２１が適正に形成されていることを、封止体４０の外部から例えば目視により容易に確認できる。
図１および図３に例示される通り、突出部５２１は、平面視で端子部５１２nの先端部５１３nと接続端子５１pの周縁Ｅp1との間に位置する。すなわち、平面視において、突出部５２１の先端部５２１aおよび基端部５２１bの双方が、先端部５１３nと周縁Ｅp1との間に位置する。また、突出部５２１は、接続導体１４nに平面視で重複しない。すなわち、突出部５２１の先端部５２１aおよび基端部５２１bの双方が、接続導体１４nからみてＹ2方向に位置する。
図４に例示される通り、第１実施形態の突出部５２１は、周縁部５２６を介して絶縁部５２５に連結される。すなわち、平面視で突出部５２１と絶縁部５２５との間には周縁部５２６が位置する。周縁部５２６は、突出部５２１と絶縁部５２５とを連結する部分（連結部）に相当する。以上の説明から理解される通り、突出部５２１は、接続端子５１pの周縁Ｅp1からＹ1方向に周縁部５２６の幅寸法（Ｙ軸の方向における寸法）ωだけ離間した位置から上方に突出する。
ところで、絶縁シート５２または封止体４０の残留応力、または両者間の線膨張係数の差異に起因した熱応力等の原因により、絶縁シート５２が封止体４０から剥離する場合がある。第１実施形態によれば、絶縁シート５２が封止体４０から剥離した場合でも、端子部５１２nと接続端子５１pとの沿面距離を充分に確保できる。以上の効果について以下に詳述する。
図５は、第１実施形態と対比される形態（以下「対比例」という）の断面図である。対比例は、第１実施形態から突出部５２１を省略した形態である。対比例において絶縁シート５２が封止体４０から剥離した場合、端子部５１２nと接続端子５１pとの間の沿面距離は、絶縁シート５２のうち接続端子５１pから張出した周縁部５２６の寸法ωと当該絶縁シート５２の厚さとの合計値となる。以上の状態では、接続端子５１pと端子部５１２nとの沿面距離が充分に確保されず、結果的に接続端子５１pと接続端子５１nとの間の電気的な絶縁性が不足する可能性がある。
対比例とは対照的に、第１実施形態おいては、図４の例示の通り、平面視で端子部５１２nの先端部５１３nと接続端子５１pの周縁Ｅp1との間に、端子部５１２nに対して角度θをなす突出部５２１が位置する。したがって、絶縁シート５２が封止体４０から剥離した場合における端子部５１２nと接続端子５１pとの間の沿面距離は、図４から把握される通り、絶縁シート５２の周縁部５２６の寸法ωと、突出部５２１の延出長Ｌの約２倍との合計値となる。すなわち、第１実施形態によれば、対比例と比較して、接続端子５１pと端子部５１２nとの沿面距離が充分に確保される。したがって、接続端子５１pと接続端子５１nとの間の電気的な絶縁を有効に維持できるという利点がある。なお、第１実施形態においては、絶縁シート５２に封止体４０が接触していない状態における接続端子５１pと端子部５１２nとの沿面距離が、筐体部２０の外側における接続端子５１pと接続端子５１nとの沿面距離Ｗa以上となるように、周縁部５２６の寸法ωと突出部５２１の延出長Ｌとが設定される。
なお、図５の対比例においても、周縁部５２６の寸法ωを充分に確保できれば、端子部５１２nと接続端子５１pとの間の沿面距離を充分に確保できる。しかし、周縁部５２６の寸法ωが長過ぎる構成では、Ｙ軸の方向における筐体部２０のサイズ（ひいては半導体モジュール１００のサイズ）が過大となる。第１実施形態によれば、端子部５１２nに対して角度θをなす突出部５２１により端子部５１２nと接続端子５１pとの間の沿面距離が確保されるから、対比例と比較して、Ｙ軸の方向における筐体部２０のサイズが抑制される。すなわち、第１実施形態によれば、半導体モジュール１００の大型化を抑制しながら、接続端子５１pと接続端子５１nとの電気的な絶縁を維持できる。
図３に例示される通り、Ｘ軸の方向における突出部５２１の範囲α1は、Ｘ軸の方向における端子部５１２nの範囲αn1を包含する。すなわち、範囲α1は範囲αn1よりも広く、範囲αn1の両端部は範囲α1の内側に位置する。以上の構成によれば、端子部５１２nの範囲αn1の一部が突出部５２１の範囲α1の外側に位置する構成と比較して、端子部５１２nと接続端子５１pとの間の沿面距離を確保し易い。したがって、接続端子５１pと接続端子５１nとの電気的な絶縁を有効に維持できる。
第１実施形態においては、さらに、Ｘ軸の方向における突出部５２１の範囲α1が、Ｘ軸の方向における接続導体１４nの範囲αn2を包含する。すなわち、範囲α1は範囲αn2よりも広く、範囲αn2の両端部は範囲α1の内側に位置する。以上の構成によれば、接続導体１４nの範囲αn2の一部が突出部５２１の範囲α1の外側に位置する構成と比較して、接続導体１４nと接続端子５１pとの間の沿面距離を確保し易い。したがって、接続端子５１pと接続端子５１nとの電気的な絶縁を有効に維持できる。
また、前述の通り、第１実施形態においては、突出部５２１が接続導体１４nに平面視で重複しない。したがって、例えば突出部５２１が接続導体１４nに平面視で重複する構成と比較して、端子部５１２nを接続導体１４nに接合する作業が容易である。例えば端子部５１２nをレーザ溶接により接続導体１４nに容易に接合できる。
Ａ－２：半導体モジュール１００の製造方法
図６は、以上に説明した半導体モジュール１００の製造方法を例示する工程図である。まず、工程Ｐ1において、接続部５０が設置された筐体部２０が用意される。工程Ｐ1の段階では、図７に例示される通り、絶縁紙で形成された絶縁シート５２は平面状である。すなわち、絶縁シート５２の突出部５２１は、本体部５２０に平行な状態にある。以上の状態において、突出部５２１の一部は平面視で接続導体１４nに重複する。工程Ｐ1の実行後の工程Ｐ2において、半導体ユニット１０が筐体部２０の内側の空間に収容される。
工程Ｐ2の実行後の工程Ｐ3において、図８に例示される通り、絶縁シート５２の突出部５２１が本体部５２０に対して折曲げられる。具体的には、接続端子５１nの端子部５１２nに対して所定の角度θをなすように、突出部５２１が周縁ｅ1に沿って上方に折曲げられる。したがって、工程Ｐ3の実行後には、前述の通り、突出部５２１は平面視で接続導体１４nに重複しない。なお、半導体ユニット１０の収容（Ｐ2）と絶縁シート５２の折曲げ（Ｐ3）との順序は逆転されてもよい。すなわち、突出部５２１の折曲げ後に、半導体ユニット１０を筐体部２０内に収容してもよい。なお、工程Ｐ3は「第１工程」の一例である。
なお、工程Ｐ3の実行後の適切な時点において、筐体部２０の内壁面に形成された下地膜２５の状態が確認される。例えば、作業員が鉛直方向の上方からの目視により下地膜２５の状態を確認する。例えば、下地膜２５が均等に塗布されているか否か、および、下地膜２５に破損等の不具合が発生していないか否かが確認される。なお、撮像装置による撮像等により下地膜２５の状態が確認されてもよい。工程Ｐ3において絶縁シート５２の突出部５２１は折曲げられているから、突出部５２１が折曲げられていな状態と比較して、鉛直方向の上方から下地膜２５の状態を確認する作業は容易である。
工程Ｐ3の実行後の工程Ｐ4において、接続端子５１pの端子部５１２pが接続導体１４pの頂面に接合され、接続端子５１nの端子部５１２nが接続導体１４nの頂面に接合される。各端子部５１２（５１２p，５１２n）と各接続導体１４（１４p，１４n）との接合には、例えばレーザ溶接が好適に利用される。工程Ｐ3の折曲げにより突出部５２１は接続導体１４nに平面視で重複しない状態にある。したがって、突出部５２１が折曲げられていな状態と比較して、工程Ｐ4において端子部５１２pを接続導体１４nに接合する作業は容易である。
工程Ｐ4の実行後の工程Ｐ5において、絶縁シート５２が折曲げられた状態で筐体部２０の内側の空間に封止体４０が充填される。具体的には、筐体部２０の内側の空間に液状の樹脂材料（例えばエポキシ樹脂）が充填され、当該樹脂材料が加熱等により硬化されることで封止体４０が形成される。工程Ｐ5においては、突出部５２１の先端部５２１aが封止体４０の表面Ｆから露出した状態を維持したまま封止体４０が形成される。具体的には、突出部５２１の先端部５２１aを作業員が目視により確認する作業に並行して、封止体４０が充填される。工程Ｐ5は「第２工程」の一例である。
工程Ｐ5の過程および実行後においては、封止体４０の状態が随時に確認される。具体的には、封止体４０が適切に形成されたか否かが確認される。例えば、作業員が鉛直方向の上方からの目視により封止体４０の状態を確認する。例えば、封止体４０が下地膜２５に充分に密着しているか否か、および封止体４０内に気泡または空隙（封止体４０が充填されていない空間）等の欠陥が発生していないか否かが確認される。なお、撮像装置による撮像により封止体４０の状態が確認されてもよい。工程Ｐ3において絶縁シート５２の突出部５２１は折曲げられているから、突出部５２１が折曲げられていな状態と比較して、鉛直方向の上方から封止体４０の状態を確認する作業は容易である。
以上に説明した通り、第１実施形態においては、絶縁シート５２の一部を折曲げる簡便な作業により突出部５２１が形成される。また、突出部５２１の先端部５２１aが封止体４０の表面Ｆから突出する状態を確認しながら封止体４０が充填されるから、突出部５２１を適正な状態に維持したまま封止体４０を形成できる。
Ｂ：第２実施形態
第２実施形態を以下に説明する。なお、以下に例示する各構成において機能が第１実施形態と同様である要素については、第１実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
図９は、第２実施形態における接続部５０の平面図である。図９に例示される通り、第２実施形態の絶縁シート５２は、第１実施形態の突出部５２１に代えて突出部５２２を含む。突出部５２２以外の構成は第１実施形態と同様である。
第２実施形態においては、半導体チップ１２pが「第１半導体チップ」の一例であり、半導体チップ１２pの主電極Ｃは「第１主電極」の一例である。また、半導体チップ１２nは「第２半導体チップ」の一例であり、半導体チップ１２nの主電極Ｅは「第２主電極」の一例である。第２実施形態においては、接続端子５１pは「第１接続端子」の一例であり、接続端子５１nは「第２接続端子」の一例である。また、第２実施形態においては、導体部５１１pが「第１導体部」の一例であり、端子部５１２pは「第１端子部」の一例である。導体部５１１pの周縁Ｅp1は「第１周縁」の一例である。導体部５１１nは「第２導体部」の一例であり、周縁Ｅn1は「第２周縁」の一例である。第２実施形態の接続導体１４pは「第１接続導体」の一例である。
突出部５２２は、本体部５２０に一体に連続する部分である。第２実施形態の突出部５２２は、図９に例示される通り、絶縁シート５２のうち本体部５２０の周縁ｅ1から延出する矩形状の部分である。具体的には、突出部５２２は、本体部５２０のうち基準面ＲよりもＸ1方向に位置する部分に連続する。すなわち、Ｘ軸の方向における突出部５２２の横幅（範囲α2の寸法）は、本体部５２０の横幅よりも小さい。例えば、突出部５２２の横幅は、本体部５２０の横幅の１/２よりも小さい。図９の基端部５２２bは、突出部５２２のうち本体部５２０との境界（周縁ｅ1）の近傍の部分である。先端部５２２aは、突出部５２２のうち基端部５２２bとは反対側の端部である。突出部５２２は、「第１突出部」の一例である。
図１０は、突出部５２２の近傍を拡大した半導体モジュール１００の断面図である。接続部５０については、図９におけるｃ－ｃ線の断面が図１０には図示されている。図１０に例示される通り、突出部５２２は、端子部５１２pの下面に対して角度θをなす。すなわち、突出部５２２は、Ｚ軸の方向において先端部５２２aの位置が基端部５２２bの位置よりもＺ2方向に位置するように端子部５１２nの下面に対して傾斜する。すなわち、突出部５２２は、端子部５１２nの下面から下方（例えば垂直または斜め下方）に突出する。突出部５２２の角度θおよび延出長Ｌの条件は、第１実施形態と同様である。
以上の通り、突出部５２２は、端子部５１２pまたは本体部５２０から下方に突出する。したがって、図１０から理解される通り、接続端子５１pは、突出部５２２と封止体４０の表面Ｆとの間に位置する。すなわち、第２実施形態においては、突出部５２２が端子部５１２pの下面から封止体４０の表面Ｆとは反対側に向けて延在する。したがって、第１実施形態における突出部５２１の先端部５２１aが封止体４０の表面Ｆから露出するのに対し、第２実施形態における突出部５２２の先端部５２２aは、封止体４０の内部に位置する。
図９および図１０に例示される通り、突出部５２２は、平面視で端子部５１２pの先端部５１３pと接続端子５１nの周縁Ｅn1との間に位置する。すなわち、平面視において、突出部５２２の先端部５２２aおよび基端部５２２bの双方が、先端部５１３pと周縁Ｅn1との間に位置する。また、突出部５２２は、接続導体１４pに平面視で重複しない。すなわち、突出部５２２の先端部５２２aおよび基端部５２２bの双方が、接続導体１４pからみてＹ2方向に位置する。
図９に例示される通り、第２実施形態の突出部５２２は、周縁部５２６を介して絶縁部５２５に連結される。すなわち、平面視で突出部５２２と絶縁部５２５との間には周縁部５２６が位置する。周縁部５２６は、突出部５２２と絶縁部５２５とを連結する部分（連結部）に相当する。以上の説明から理解される通り、突出部５２２は、接続端子５１nの周縁Ｅn1からＹ1方向に周縁部５２６の幅寸法ωだけ離間した位置から下方に突出する。
図９に例示される通り、Ｘ軸の方向における突出部５２２の範囲α2は、Ｘ軸の方向における端子部５１２pの範囲αp1を包含する。すなわち、範囲α2は範囲αp1よりも広く、範囲αp1の両端部は範囲α2の内側に位置する。さらに、Ｘ軸の方向における突出部５２２の範囲α2は、Ｘ軸の方向における接続導体１４pの範囲αp2を包含する。すなわち、範囲α2は範囲αp2よりも広く、範囲αp2の両端部は範囲α2の内側に位置する。
第２実施形態の半導体モジュール１００は、第１実施形態と同様の製造方法により製造される。ただし、第１実施形態においては工程Ｐ3において突出部５２１を上方に折曲げるのに対し、第２実施形態の工程Ｐ3においては、絶縁シート５２の突出部５２２が下方に折曲げられる。具体的には、接続端子５１nの端子部５１２に対して所定の角度θをなすように、突出部５２２が周縁ｅ1に沿って下方に折曲げられる。また、工程Ｐ5において、突出部５２１の先端部５２１aが封止体４０の表面Ｆから露出することを確認する作業は、第２実施形態では省略される。
以上に説明した第２実施形態においても、第１実施形態と同様の効果が実現される。例えば、第２実施形態においては、平面視で端子部５１２pの先端部５１３pと接続端子５１nの周縁Ｅn1との間に、端子部５１２pに対して角度θをなす突出部５２２が位置するから、前述の対比例と比較して、接続端子５１nと端子部５１２pとの沿面距離が充分に確保される。したがって、第１実施形態と同様に、接続端子５１pと接続端子５１nとの間の電気的な絶縁を有効に維持できる。また、端子部５１２pに対して角度θをなす突出部５２２により端子部５１２pと接続端子５１nとの間の沿面距離が確保されるから、対比例と比較して、Ｙ軸の方向における筐体部２０のサイズが抑制される。すなわち、第２実施形態によれば、半導体モジュール１００の大型化を抑制しながら、接続端子５１pと接続端子５１nとの電気的な絶縁を維持できる。
Ｃ：第３実施形態
図１１は、第３実施形態における接続部５０の平面図である。第３実施形態は、第１実施形態と第２実施形態とを組合わせた形態である。すなわち、第３実施形態の絶縁シート５２は、第１実施形態の突出部５２１と第２実施形態の突出部５２２との双方を具備する。突出部５２１および突出部５２２以外の構成は第１実施形態と同様である。図１１におけるｂ－ｂ線の断面は図４に対応し、図１１におけるｃ－ｃ線の断面は図１０に対応する。第３実施形態において、突出部５２１は「第１突出部」の一例であり、突出部５２２は「第２突出部」の一例である。突出部５２１の構成は第１実施形態と同様である、突出部５２２の構成は第２実施形態と同様である。したがって、第３実施形態においては第１実施形態および第２実施形態と同様の効果が実現される。
第１実施形態の説明の通り、突出部５２１は、平面視で基準面ＲよりもＸ2方向に位置する。また、第２実施形態の説明の通り、突出部５２２は、平面視で基準面ＲよりもＸ1方向に位置する。すなわち、第３実施形態における突出部５２１と突出部５２２とは、基準面Ｒを挟んで相互に反対側に位置する。なお、基準面Ｒは、絶縁シート５２の本体部５２０の幅方向における中心線を内包する。したがって、本体部５２０の中心線を挟んで突出部５２１と突出部５２２とが相互に反対側に位置すると表現してもよい。また、突出部５２１の横幅と突出部５２２の横幅とは同等であってよい。突出部５２１の延出長Ｌと突出部５２２の延出長Ｌとについても同等であってよい。
第１実施形態の説明の通り、突出部５２１は端子部５１２nの上面から上方に突出する。他方、第２実施形態の説明の通り、突出部５２２は端子部５１２pの下面から下方に突出する。すなわち、突出部５２１と突出部５２２とは、本体部５２０に対して相互に反対側に突出する。以上の構成によれば、絶縁シート５２が封止体４０から剥離した場合に、端子部５１２nと接続端子５１pとの間の沿面距離が突出部５２１により充分に確保され、かつ、端子部５１２pと接続端子５１nとの沿面距離が突出部５２２により充分に確保される。すなわち、第３実施形態によれば、接続端子５１pと接続端子５１nとの間の電気的な絶縁を維持できるという効果が格別に顕著である。
第３実施形態においては、第１実施形態と同様に、半導体チップ１２nが「第１半導体チップ」の一例であり、半導体チップ１２nの主電極Ｅが「第１主電極」の一例である。また、半導体チップ１２pが「第２半導体チップ」の一例であり、半導体チップ１２pの主電極Ｃが「第２主電極」の一例である。また、第３実施形態において、導体部５１１nは「第１導体部」の一例であり、端子部５１２nは「第１端子部」の一例である。さらｎ、導体部５１１pは「第２導体部」の一例であり、端子部５１２pは「第２端子部」の一例である。
Ｄ：第４実施形態
図１２は、第４実施形態における突出部５２１の近傍を拡大した半導体モジュール１００の断面図である。図１２に例示される通り、第４実施形態における突出部５２１は、第１部分５２１cと第２部分５２１dとを含む。第１部分５２１cと第２部分５２１dとは相互に連続する。第１部分５２１cは、突出部５２１のうち基端部５２１b側の部分であり、第２部分５２１dは、突出部５２１のうち先端部５２１a側の部分である。すなわち、第２部分５２１dのうち第１部分５２１cとは反対側に位置する周縁の部分が先端部５２１aである。
第１部分５２１cは、第１実施形態における突出部５２１と同様に、端子部５１２nに対して角度θをなして上方に突出する。図１１においては、角度θが約９０°である場合が例示されている。他方、第２部分５２１dは、第１部分５２１cのうち基端部５２１bとは反対側の周縁からＹ2方向に延出する。すなわち、第２部分５２１dは、絶縁シート５２の本体部５２０と平行な方向に延在する。以上の説明から理解される通り、第４実施形態の突出部５２１は、基端部５２１bから筐体部２０の側壁２２側（Ｙ2方向）に折返された形状である。
突出部５２１の先端部５２１aは、筐体部２０における側壁２２の内壁面に食込む。具体的には、先端部５２１aは、側壁２２の内壁面に形成された溝部２９に収容される。溝部２９は、突出部５２１の全幅にわたりＸ軸の方向に直線状に延在する有底孔である。先端部５２１aが溝部２９に挿入されることで、突出部５２１の第２部分５２１dは筐体部２０に固定される。例えば、図６の工程Ｐ3において、絶縁シート５２の突出部５２１が側壁２２側に折曲げられ、かつ、先端部５２１aが溝部２９に挿入される。先端部５２１aは、例えば接着剤により溝部２９内に接合されてもよい。
第４実施形態においても第１実施形態と同様の効果が実現される、また、第４実施形態においては、突出部５２１の先端部５２１aが筐体部２０の内壁面に食込むから、例えば半導体モジュール１００の製造過程（例えば封止体４０が形成される工程Ｐ5）において突出部５２１の形状を安定的に維持できる。
なお、図１２においては、端子部５１２nから上方に延在する突出部５２１を例示したが、図１３に例示される通り、端子部５１２pから下方に延在する突出部５２２についても同様の構成が採用される。図１３の突出部５２２は、基端部５２２b側の第１部分５２２cと先端部５２２a側の第２部分５２２dとが連続する形状に形成される。第１部分５２２cは、端子部５１２pに対して角度θ（θ≒９０°）をなして下方に突出する。第２部分５２２dは、第１部分５２２cのうち基端部５２２bとは反対側の周縁からＹ2方向に延出する。すなわち、図１３の突出部５２２は、基端部５２２bから筐体部２０の側壁２２側（Ｙ2方向）に折返された形状である。突出部５２２の先端部５２２aは、筐体部２０における側壁２２の内壁面に食込む。具体的には、先端部５２２aは、第４実施形態の先端部５２１aと同様に、側壁２２の内壁面に形成された溝部２９に収容される。
Ｅ：変形例
以上に例示した各態様に付加される具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様を、相互に矛盾しない範囲で適宜に併合してもよい。
（１）前述の各形態においては、絶縁部５２５と突出部５２１とが周縁部５２６を介して連結される構成を例示したが、図１４に例示される通り、突出部５２１が絶縁部５２５に連続する構成も想定される。すなわち、前述の各形態における周縁部５２６は省略されてよい。ただし、絶縁部５２５と突出部５２１との間に周縁部５２６が介在する前述の各形態によれば、図１４の構成と比較して、端子部５１２nと接続端子５１pとの間の沿面距離を確保し易いという利点がある。なお、図１４においては突出部５２１に着目したが、突出部５２２についても同様の構成が採用される。すなわち、突出部５２２は絶縁部５２５に連続してもよい。
（２）前述の各形態においては、突出部５２１が、絶縁シート５２の本体部５２０に一体に連続する構成を例示したが、絶縁シート５２の本体部５２０に、当該本体部５２０とは別体の突出部５２１を連結する構成も想定される。例えば、本体部５２０とは別体の突出部５２１が接着または溶着により本体部５２０に連結される。なお、以上の説明では突出部５２１に着目したが、突出部５２２についても同様の構成が採用される。なお、突出部５２１が本体部５２０に一体に連続する構成によれば、相互に別体の本体部５２０と突出部５２１とが連結される構成と比較して、絶縁シート５２の変形（例えば折曲げ）により突出部５２１を簡便に形成できるという利点がある。
（３）前述の各形態においては、絶縁シート５２が絶縁紙で形成された構成を例示したが、絶縁シート５２の材質は以上の例示に限定されない。例えばポリイミド等の樹脂材料で形成された樹脂フィルムを絶縁シート５２として利用してもよい。ただし、絶縁シート５２が絶縁紙で形成された前述の各形態によれば、絶縁シート５２が樹脂フィルムで形成された構成と比較して絶縁シート５２を容易に変形（例えば折曲げ）できる。したがって、絶縁シート５２の取扱が容易であるという利点がある。また、例えば絶縁シート５２を各種のセラミックスで形成した構成と比較して、絶縁シート５２に割れ等の破損が発生し難いという利点もある。
（４）前述の各形態においては、筐体部２０の内側の空間に封止体４０が充填された構成を例示したが、封止体４０は省略されてもよい。ただし、端子部５１２nと接続端子５１pとの間の沿面距離は、封止体４０から剥離した場合に特に問題となる。したがって、突出部５２１または突出部５２２が設置された構成は、筐体部２０に封止体４０が充填された形態のもとで特に有効である。
（５）前述の各形態においては、平面視で突出部５２１が接続導体１４nに重複しない形態を例示したが、突出部５２１の一部または全部が平面視で接続導体１４nに重複する形態も想定される。突出部５２２についても同様に、突出部５２２の一部または全部が平面視で接続導体１４pに重複してもよい。
（６）前述の各形態においては、基体部３０を底面として筐体部２０で包囲された空間に半導体ユニット１０が収容される構成を例示したが、基体部３０は半導体モジュール１００に必須の要素ではない。例えば、図１５に例示される通り、基体部３０を必要としない構成も想定される。
図１５の構成においては、積層基板１１の絶縁基板１１２と筐体部２０とが相互に接合されることで、半導体ユニット１０が筐体部２０に支持される。具体的には、絶縁基板１１２の上面の縁部と筐体部２０の下面とが、例えば接着剤により接合される。図１５の構成においては、絶縁基板１１２および金属層１１３が、筐体部２０の下面よりもＺ2方向に位置する。すなわち、半導体ユニット１０の一部が、筐体部２０により包囲された空間の外側に位置する。他方、前述の各形態においては、半導体ユニット１０の全体が筐体部２０（筐体部２０）により包囲される。以上の例示から理解される通り、筐体部２０は、半導体チップ１２を包囲する要素として包括的に表現され、半導体ユニット１０の全体を包囲するか一部を包囲するかは不問である。なお、絶縁基板１１２の側面と筐体部２０の内壁面とが例えば接着剤により接合されてもよい。
また、前述の各形態においては、積層基板１１の側方および下方の空間まで封止体４０（封止体４０）が充填された構成を例示したが、図１５の例示から理解される通り、封止体４０が積層基板１１の側方および下方の空間まで到達しない形態も想定される。
（７）前述の各形態においては、半導体チップ１２がＲＣ－ＩＧＢＴを含む構成を例示したが、半導体チップ１２の構成は以上の例示に限定されない。例えば、半導体チップ１２がＩＧＢＴまたはＭＯＳＦＥＴを含む形態も想定される。半導体チップ１２がＭＯＳＦＥＴを含む形態において、主電極Ｃはソース電極およびドレイン電極の一方であり、主電極Ｅはソース電極およびドレイン電極の他方である。また、半導体モジュール１００に含まれる半導体チップ１２の個数は２個に限定されない。例えば、半導体モジュール１００が１個または３個以上の半導体チップ１２を含む形態も想定される。
１００…半導体モジュール、１０…半導体ユニット、１１…積層基板、１１２…絶縁基板、１１３…金属層、１１４（１１４a，１１４b，１１４c）…導体パターン、１２（１２p，１２n）…半導体チップ、１３（１３p，１３n）…配線部、１４（１４p，１４n，１４o）…接続導体、２０…筐体部、２１，２２，２３，２４…側壁、２５…下地膜、２６…接続端子、２７…制御端子、２８…ワイヤ、２９…溝部、３０…基体部、４０…封止体、５０…接続部、５１（５１p，５１n）…接続端子、５２…絶縁シート、５１１（５１１p，５１１n）…導体部、５１２（５１２p．５１２n）…端子部、５１３（５１３p，５１３n）…先端部、５２０…本体部、５２１，５２２…突出部、５２１a，５２２b…先端部、５２１b，５２２b…基端部、５２１c，５２２c…第１部分、５２１d，５２２d…第２部分、５２５…絶縁部、５２６…周縁部。
なお、工程Ｐ3の実行後の適切な時点において、筐体部２０の内壁面に形成された下地膜２５の状態が確認される。例えば、作業員が鉛直方向の上方からの目視により下地膜２５の状態を確認する。例えば、下地膜２５が均等に塗布されているか否か、および、下地膜２５に破損等の不具合が発生していないか否かが確認される。なお、撮像装置による撮像等により下地膜２５の状態が確認されてもよい。工程Ｐ3において絶縁シート５２の突出部５２１は折曲げられているから、突出部５２１が折曲げられていない状態と比較して、鉛直方向の上方から下地膜２５の状態を確認する作業は容易である。
工程Ｐ3の実行後の工程Ｐ4において、接続端子５１pの端子部５１２pが接続導体１４pの頂面に接合され、接続端子５１nの端子部５１２nが接続導体１４nの頂面に接合される。各端子部５１２（５１２p，５１２n）と各接続導体１４（１４p，１４n）との接合には、例えばレーザ溶接が好適に利用される。工程Ｐ3の折曲げにより突出部５２１は接続導体１４nに平面視で重複しない状態にある。したがって、突出部５２１が折曲げられていない状態と比較して、工程Ｐ4において端子部５１２nを接続導体１４nに接合する作業は容易である。
工程Ｐ5の過程および実行後においては、封止体４０の状態が随時に確認される。具体的には、封止体４０が適切に形成されたか否かが確認される。例えば、作業員が鉛直方向の上方からの目視により封止体４０の状態を確認する。例えば、封止体４０が下地膜２５に充分に密着しているか否か、および封止体４０内に気泡または空隙（封止体４０が充填されていない空間）等の欠陥が発生していないか否かが確認される。なお、撮像装置による撮像により封止体４０の状態が確認されてもよい。工程Ｐ3において絶縁シート５２の突出部５２１は折曲げられているから、突出部５２１が折曲げられていない状態と比較して、鉛直方向の上方から封止体４０の状態を確認する作業は容易である。
図１０は、突出部５２２の近傍を拡大した半導体モジュール１００の断面図である。接続部５０については、図９におけるｃ－ｃ線の断面が図１０には図示されている。図１０に例示される通り、突出部５２２は、端子部５１２pの下面に対して角度θをなす。すなわち、突出部５２２は、Ｚ軸の方向において先端部５２２aの位置が基端部５２２bの位置よりもＺ2方向に位置するように端子部５１２pの下面に対して傾斜する。すなわち、突出部５２２は、端子部５１２pの下面から下方（例えば垂直または斜め下方）に突出する。突出部５２２の角度θおよび延出長Ｌの条件は、第１実施形態と同様である。
第２実施形態の半導体モジュール１００は、第１実施形態と同様の製造方法により製造される。ただし、第１実施形態においては工程Ｐ3において突出部５２１を上方に折曲げるのに対し、第２実施形態の工程Ｐ3においては、絶縁シート５２の突出部５２２が下方に折曲げられる。具体的には、接続端子５１pの端子部５１２pに対して所定の角度θをなすように、突出部５２２が周縁ｅ1に沿って下方に折曲げられる。また、工程Ｐ5において、突出部５２１の先端部５２１aが封止体４０の表面Ｆから露出することを確認する作業は、第２実施形態では省略される。
第３実施形態においては、第１実施形態と同様に、半導体チップ１２nが「第１半導体チップ」の一例であり、半導体チップ１２nの主電極Ｅが「第１主電極」の一例である。また、半導体チップ１２pが「第２半導体チップ」の一例であり、半導体チップ１２pの主電極Ｃが「第２主電極」の一例である。また、第３実施形態において、導体部５１１nは「第１導体部」の一例であり、端子部５１２nは「第１端子部」の一例である。さらに、導体部５１１pは「第２導体部」の一例であり、端子部５１２pは「第２端子部」の一例である。
第１部分５２１cは、第１実施形態における突出部５２１と同様に、端子部５１２nに対して角度θをなして上方に突出する。図１２においては、角度θが約９０°である場合が例示されている。他方、第２部分５２１dは、第１部分５２１cのうち基端部５２１bとは反対側の周縁からＹ2方向に延出する。すなわち、第２部分５２１dは、絶縁シート５２の本体部５２０と平行な方向に延在する。以上の説明から理解される通り、第４実施形態の突出部５２１は、基端部５２１bから筐体部２０の側壁２２側（Ｙ2方向）に折返された形状である。

Claims (16)

  1. 第１主電極を含む第１半導体チップと、
    第２主電極を含む第２半導体チップと、
    前記第１主電極に電気的に接続される第１接続端子と、
    前記第２主電極に電気的に接続される第２接続端子と、
    絶縁性の絶縁シートとを具備し、
    前記第１接続端子は、
    第１周縁を含む第１導体部と、
    平面視で前記第１周縁から延出する第１端子部とを含み、
    前記第２接続端子は、
    第２周縁を含む第２導体部を含み、
    前記第１導体部の少なくとも一部と前記第２導体部の少なくとも一部とは平面視で相互に重複し、
    前記絶縁シートは、
    前記第１導体部と前記第２導体部との間に積層される絶縁部と、
    平面視で前記第１端子部の先端部と前記第２周縁との間に位置し、前記第１端子部の表面に対して角度をなす第１突出部とを含む
    半導体モジュール。
  2. 前記第１半導体チップおよび前記第２半導体チップを包囲する筐体部と、
    前記筐体部の内側の空間に充填された封止体とを具備し、
    前記第１端子部および前記第２周縁は、前記筐体部の内側の空間において前記封止体により封止される
    請求項１の半導体モジュール。
  3. 前記第１突出部は、前記第１接続端子と前記封止体の表面との間に位置する
    請求項２の半導体モジュール。
  4. 前記第１突出部の一部は、前記封止体の表面から突出する
    請求項３の半導体モジュール。
  5. 前記第２接続端子は、
    平面視で前記第２周縁から延出する第２端子部をさらに含み、
    前記第１端子部と前記第２端子部とは平面視で相互に重複せず、
    前記絶縁シートは、
    平面視で前記第２端子部の先端部と前記第１周縁との間に位置し、前記第２端子部の表面に対して角度をなす第２突出部をさらに含む
    請求項３または請求項４の半導体モジュール。
  6. 前記第１端子部は、前記第１突出部と前記封止体の表面との間に位置する
    請求項２の半導体モジュール。
  7. 前記第１接続端子と前記第２接続端子と前記絶縁シートとは、前記筐体部の側壁を貫通し、
    前記第１突出部の先端部は、前記側壁の内壁面に食込む
    請求項２から請求項６の何れかの半導体モジュール。
  8. 前記第１周縁に沿う第１方向における前記第１突出部の範囲は、前記第１方向における前記第１端子部の範囲を包含する
    請求項１から請求項６の何れかの半導体モジュール。
  9. 前記第１主電極に電気的に接続される第１接続導体をさらに具備し、
    前記第１端子部は、前記第１接続導体に接合される
    請求項１から請求項８の何れかの半導体モジュール。
  10. 前記第１周縁に沿う第１方向における前記第１突出部の範囲は、前記第１方向における前記第１接続導体の範囲を包含する
    請求項９の半導体モジュール。
  11. 前記第１端子部は、前記第１接続導体に平面視で相互に重複し、
    前記第１突出部は、前記第１接続導体に平面視で重複しない
    請求項９または請求項１０の半導体モジュール。
  12. 前記絶縁シートは、前記第１突出部と前記絶縁部とを連結する連結部を含み、
    前記連結部は、前記絶縁部から平面状に連続する部分である
    請求項１から請求項１１の何れかの半導体モジュール。
  13. 前記第１突出部は、前記絶縁シートの他の部分に一体に連続する
    請求項１から請求項１２の何れかの半導体モジュール。
  14. 前記絶縁シートは、絶縁紙である
    請求項１から請求項１３の何れかの半導体モジュール。
  15. 第１主電極を含む第１半導体チップと、
    第２主電極を含む第２半導体チップと、
    前記第１半導体チップおよび前記第２半導体チップを包囲する筐体部と、
    前記第１主電極に電気的に接続される第１接続端子と、
    前記第２主電極に電気的に接続される第２接続端子と、
    絶縁性の絶縁シートと、
    前記筐体部の内側の空間に充填された封止体とを具備し、
    前記第１接続端子は、
    第１周縁を含む第１導体部と、
    平面視で前記第１周縁から延出する第１端子部とを含み、
    前記第２接続端子は、
    第２周縁を含む第２導体部を含み、
    前記第１導体部の少なくとも一部と前記第２導体部の少なくとも一部とは平面視で相互に重複し、
    前記絶縁シートは、
    前記第１導体部と前記第２導体部との間に積層される絶縁部と、
    平面視で前記第１端子部の先端部と前記第２周縁との間に位置し、前記第１端子部の表面に対して角度をなす第１突出部とを含む
    半導体モジュールの製造方法であって、
    前記絶縁シートの前記第１突出部を折曲げる第１工程と、
    前記第１工程の実行後に、前記筐体部の内側の空間に前記封止体を充填する第２工程と
    を含む、半導体モジュールの製造方法。
  16. 前記第２工程においては、前記第１突出部の一部が前記封止体の表面から突出する状態を維持したまま前記封止体を充填する
    請求項１５の半導体モジュールの製造方法。
JP2021114035A 2021-07-09 2021-07-09 半導体モジュールおよびその製造方法 Pending JP2023010131A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021114035A JP2023010131A (ja) 2021-07-09 2021-07-09 半導体モジュールおよびその製造方法
US17/752,073 US20230008663A1 (en) 2021-07-09 2022-05-24 Semiconductor module and manufacturing method therefor
CN202210597954.XA CN115602641A (zh) 2021-07-09 2022-05-30 半导体模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021114035A JP2023010131A (ja) 2021-07-09 2021-07-09 半導体モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2023010131A true JP2023010131A (ja) 2023-01-20

Family

ID=84798107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021114035A Pending JP2023010131A (ja) 2021-07-09 2021-07-09 半導体モジュールおよびその製造方法

Country Status (3)

Country Link
US (1) US20230008663A1 (ja)
JP (1) JP2023010131A (ja)
CN (1) CN115602641A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117637500A (zh) * 2024-01-25 2024-03-01 广东芯聚能半导体有限公司 功率半导体模块的叠层端子的注塑方法

Also Published As

Publication number Publication date
US20230008663A1 (en) 2023-01-12
CN115602641A (zh) 2023-01-13

Similar Documents

Publication Publication Date Title
US9966344B2 (en) Semiconductor device with separated main terminals
US7701054B2 (en) Power semiconductor module and method for its manufacture
US8546926B2 (en) Power converter
US10170433B2 (en) Insulated circuit board, power module and power unit
CN108735692B (zh) 半导体装置
JP6786416B2 (ja) 半導体装置
US10468315B2 (en) Power module
TWI676255B (zh) 半導體裝置
JP2007012831A (ja) パワー半導体装置
JP2020077679A (ja) 半導体モジュールおよび車両
US10163752B2 (en) Semiconductor device
JP2023010131A (ja) 半導体モジュールおよびその製造方法
US11942449B2 (en) Semiconductor arrangement and method for producing the same
US11081412B2 (en) Semiconductor device
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
JP2021009869A (ja) 半導体装置およびその製造方法
CN114709178A (zh) 功率模块及其内部定位方法
WO2022270038A1 (ja) 半導体モジュールおよびその製造方法
US20230335448A1 (en) Semiconductor apparatus
WO2019044243A1 (ja) パワー半導体モジュール
CN112530915B (zh) 半导体装置
US20230063723A1 (en) Semiconductor apparatus and manufacturing method for semiconductor apparatus
US20230260932A1 (en) Semiconductor device
US20230343770A1 (en) Semiconductor module
WO2021014875A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725