CN115425016A - 功率模块及其制备方法、封装结构 - Google Patents
功率模块及其制备方法、封装结构 Download PDFInfo
- Publication number
- CN115425016A CN115425016A CN202211243029.3A CN202211243029A CN115425016A CN 115425016 A CN115425016 A CN 115425016A CN 202211243029 A CN202211243029 A CN 202211243029A CN 115425016 A CN115425016 A CN 115425016A
- Authority
- CN
- China
- Prior art keywords
- igbt
- pin
- frame
- cell
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本申请涉及一种功率模块及其制备方法、封装结构,该功率模块包括框架、第一IGBT单元和第二IGBT单元,框架上设置有多个引脚,各引脚包括第一引脚、第二引脚、第三引脚、第四引脚及第五引脚;第一IGBT单元和第二IGBT单元间隔设置于框架上,第一IGBT单元的发射极与第一引脚电连接;第一IGBT单元的门极与第五引脚电连接;第二IGBT单元的发射极与第三引脚电连接;第二IGBT单元的门极与第四引脚电连接;第一IGBT单元的集电极和第二IGBT单元的集电极均与第二引脚电连接。该功率模块的体积更小,减小了控制器中电路板的面积,走线方便,提高变频控制器的生产效率及可靠性,降低工艺难度,节省成本。
Description
技术领域
本申请涉及电子功率器件技术领域,尤其涉及一种功率模块及其制备方法、封装结构。
背景技术
为了提高用电设备的效率,常常需要为用电设备提供电能的电源进行功率因数校正(PowerFactorCorrection,PFC)。其中,功率因数是衡量用电设备用电效率的参数,通常是指有效功率除以视在功率的比值。功率因数值越大,则用电设备用电效率越高。提高用电设备的功率因数的技术就称为功率因数校正。传统方法中,采用有源功率因数校正电路进行功率因数校正。现有控制器上PFC电路主流方案采用分立器件的绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)和二极管的方式实现。该方案所占控制器印刷电路板的面积较大,成本较高;二极管导通损耗较大,导致效率降低。
发明内容
本申请的目的在于至少解决现有技术中存在的技术问题之一,为此,本发明提供一种功率模块及其制备方法、封装结构,该功率模块导通损耗小。
为此,第一方面,本申请实施例提供了一种功率模块,包括:
框架,所述框架上设置有间隔分布的多个引脚,各所述引脚包括第一引脚、第二引脚、第三引脚、第四引脚以及第五引脚;以及
第一IGBT单元和第二IGBT单元,间隔设置于所述框架上,
所述第一IGBT单元的发射极与所述第一引脚电连接;
所述第一IGBT单元的门极与所述第五引脚电连接;
所述第二IGBT单元的发射极与所述第三引脚电连接;
所述第二IGBT单元的门极与所述第四引脚电连接;
所述第一IGBT单元的集电极和所述第二IGBT单元的集电极均与所述第二引脚电连接。
在一种可能的实现方式中,所述第一IGBT单元通过第一键合线与所述第一引脚连接,通过第二键合线与所述第五引脚连接;所述第二IGBT单元通过第三键合线与所述第三引脚连接,通过第四键合线与所述第四引脚连接。
在一种可能的实现方式中,所述框架在其自身的厚度方向上设置有凸起导电部,所述第一IGBT单元和所述第二IGBT单元均设置于所述凸起导电部背离所述框架的一侧;所述凸起导电部与所述第二引脚电连接。
在一种可能的实现方式中,所述第一IGBT单元和所述第二IGBT单元基于所述框架的正投影为功能区域,所述凸起导电部基于所述框架的正投影为框体区域,所述框体区域完全覆盖所述功能区域且所述框体区域的各边缘与所述功能区域的各边缘互不重合。
在一种可能的实现方式中,所述第一IGBT单元的晶圆和所述第二IGBT单元的晶圆均焊接于所述框架上。
在一种可能的实现方式中,所述框架远离所述多个引脚的一侧开设有定位孔。
第二方面,本申请实施例提供了一种封装结构,包括:
如第一方面所述的功率模块;以及
塑封层,所述塑封层包裹所述功率模块。
在一种可能的实现方式中,所述塑封层的材质为环氧树脂。
第三方面,本申请实施例提供了一种功率模块的制备方法,应用于第一方面所述的功率模块,所述制备方法包括:
通过钢网印刷的方式在框架上印刷锡膏;
将所述第一IGBT单元的晶圆和所述第二IGBT单元的晶圆倒置焊接于所述框架上;
对所述第一IGBT单元的晶圆、所述第二IGBT单元的晶圆和所述框架进行键合连接。
在一种可能的实现方式中,所述对所述第一IGBT单元的晶圆、所述第二IGBT单元的晶圆和所述框架进行键合连接包括:
在所述第一IGBT单元的发射极与所述第一引脚之间形成第一键合线;
在所述第一IGBT单元的门极与所述第五引脚之间形成第二键合线;
在所述第二IGBT单元的发射极与所述第三引脚之间形成第三键合线;
在所述第二IGBT单元的门极与所述第四引脚之间形成第四键合线;
所述第一IGBT单元的集电极和所述第二IGBT单元的集电极均通过框架与所述第二引脚焊接。
在一种可能的实现方式中,在对所述第一IGBT单元的晶圆、所述第二IGBT单元的晶圆和所述框架进行键合连接之前,还包括:
对焊接完成的功率模块进行清洗。
根据本申请实施例提供的功率模块及具有其的封装结构,将第一IGBT单元和第二IGBT单元封装到一个模块中,提高变频控制器的生产效率及可靠性,并且相比于现有技术中采用IGBT单元和二极管两个分立器件结构,本申请所提供的功率模块的体积更小,大大减小了控制器中电路板的面积,走线更加方便。此外,在拓扑结构上,采用IGBT模块替代二极管,导通损耗更小。并且相比于现有技术中也无需在框架上设置基板,避免了基板与框架之间的连接影响模块可靠性的问题,降低了工艺难度,节省成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。另外,在附图中,相同的部件使用相同的附图标记,且附图并未按照实际的比例绘制。
图1示出本申请实施例提供的一种功率模块中框架的结构示意图;
图2示出本申请实施例提供的一种功率模块的结构示意图;
图3示出本申请实施例提供的一种功率模块中用于体现功能区域的结构示意图;
图4示出本申请实施例提供的一种功率模块中用于体现塑封层的结构示意图;
图5示出本申请实施例提供的一种功率模块制备方法的流程图。
附图标记说明:
1、功率模块;
10、框架;101、第一引脚;102、第二引脚;103、第三引脚;104、第四引脚;105、第五引脚;106、定位孔;107、第一铜箔区域;108、第二铜箔区域;109、第三铜箔区域;110、第四铜箔区域;111、第五铜箔区域;112、凸起导电部;113、功能区域;
20、第一IGBT单元;30、第二IGBT单元;
40、第一键合线;50、第二键合线;60、第三键合线;70、第四键合线;80、塑封层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
如图1-图4所示,本申请实施例提供了一种功率模块1,包括:框架10、第一IGBT单元20和第二IGBT单元30。
具体地,框架10上设置有间隔分布的多个引脚,各引脚包括第一引脚101、第二引脚102、第三引脚103、第四引脚104以及第五引脚105。第一IGBT单元20和第二IGBT单元30间隔设置于框架10上,所述第一IGBT单元20的发射极与所述第一引脚101电连接;所述第一IGBT单元30的门极与所述第五引脚105电连接;所述第二IGBT单元30的发射极与所述第三引脚103电连接;所述第二IGBT单元30的门极与所述第四引脚104电连接;所述第一IGBT单元20的集电极和所述第二IGBT单元30的集电极均与所述第二引脚102电连接。
本申请所提供的功率模块,将第一IGBT单元20和第二IGBT单元30封装到一个模块中,提高变频控制器的生产效率及可靠性,并且相比于现有技术中采用IGBT单元和二极管两个分立器件结构,本申请所提供的功率模块1的体积更小,大大减小了控制器中电路板的面积,走线更加方便。此外,在拓扑结构上,采用IGBT模块替代二极管,导通损耗更小。并且相比于现有技术中也无需在框架10上设置基板,避免了基板与框架10之间的连接影响模块可靠性的问题,降低了工艺难度,节省成本。
具体地,框架10上设置有第一铜箔区域107、第二铜箔区域108、第三铜箔区域109、第四铜箔区域110以及第五铜箔区域111,其中,第一引脚101连接于第一铜箔区域107上,第一IGBT单元20、第二IGBT单元30以及第二引脚102均连接于第二铜箔区域108上,第三引脚103连接于第三铜箔区域109上,第四引脚104连接于第四铜箔区域110上,第五引脚105连接于第五铜箔区域111上。
具体地,所述第一IGBT单元20的晶圆和所述第二IGBT单元30的晶圆均焊接于所述框架10上。可选地,所述第一IGBT单元20的晶圆和所述第二IGBT单元30的晶圆均采用倒装焊接技术,从而对第一IGBT单元20的晶圆和第二IGBT单元30晶圆进行倒装焊接,倒装焊技术会使晶圆、框架10之间贴合更紧密。
在一些实施例中,所述第一IGBT单元20通过第一键合线40与所述第一引脚101连接,通过第二键合线50与所述第五引脚105连接;所述第二IGBT单元30通过第三键合线60与所述第三引脚103连接,通过第四键合线70与所述第四引脚104连接;以保障功率模块1电路的导通性。因第一引脚101、第二引脚102和第三引脚103均通过强电,因此第一键合线40和第三键合线60可使用粗铝线键线,此外,由于第四引脚104和第五引脚105用于连接驱动信号线,因此第二键合线50和第四键合线70可以使用细铝线或金线进行键线,键线完成后可通过显微镜或其他仪器对键线进行分析,防止键线不稳定影响模块稳定性。
在一些实施例中,所述框架10在其自身的厚度方向上设置有凸起导电部112,所述第一IGBT单元20和所述第二IGBT单元30均设置于所述凸起导电部112背离所述框架10的一侧;所述凸起导电部112与所述第二引脚102电连接。通过凸起到导电部的设置用于对框架10进行加厚,可以提高第一IGBT单元20和第二IGBT单元30的散热效果。
可选地,所述第一IGBT单元20和所述第二IGBT单元30基于所述框架10的正投影为功能区域113,所述凸起导电部112基于所述框架10的正投影为框体区域,所述框体区域完全覆盖所述功能区域113且所述框体区域的各边缘与所述功能区域113的各边缘互不重合。通过这种设置方式,以防止第一IGBT单元20和第二IGBT单元30的晶圆结温过高,保障第一IGBT单元20和第二IGBT单元30的使用寿命以及使用可靠性。此外,框体区域的各边缘与功能区域113的各边缘之间的间距可以根据热仿真结果和实际结构尺寸评估设计。同样的,所述凸起导电部112的最优厚度也可以根据热仿真结果和实际结构尺寸评估设计。
在一些实施例中,所述框架10远离所述多个引脚的一侧开设有定位孔106,在封装制作时,定位孔106用于与设备定位柱配合以保障封装制作时的制作精度;而在后期安装时,框架10则可通过定位孔106与散热器相连接。
参照图1-图4所示,本申请实施例还提供了一种封装结构,该封装结构包括如前述实施例所述的功率模块1以及塑封层80,塑封层80包裹所述功率模块1。
可选地,所述塑封层80的材质为环氧树脂。
参照图1-图5所示,本申请实施例还提供了一种功率模块的制备方法,应用于如前述实施例所述的功率模块1,所述制备方法包括:
S102:通过钢网印刷的方式在框架10上印刷锡膏;
S104:将所述第一IGBT单元20的晶圆和所述第二IGBT单元30的晶圆倒置焊接于所述框架10上;
S106:对所述第一IGBT单元20的晶圆、所述第二IGBT单元30的晶圆和所述框架10进行键合连接。
具体地,根据框架10结构进行框架10钢网的制作,以定位孔106和引脚为定位,并在框架10上确定第一IGBT单元20的晶圆和第二IGBT单元30的晶圆的位置,对应第一IGBT单元20的晶圆和第二IGBT单元30的晶圆的两个晶圆尺寸和位置对框架10进行钢网设计。使用钢网框架10进行锡膏的印刷,保证印刷时具有一定的凹槽,钢网的厚度和图形决定印刷锡膏量,锡膏印刷完成后,根据设计结构,框架10上用于设置引脚的位置、框架10上用于设置第一IGBT单元20和第二IGBT单元30的晶圆的位置要相互对应。此外,在制作引线框架10时要使各引脚有不同的段差。
根据框架10结构,设计可以承载此框架10的工装,后续框架10贴片和回流焊应以此工装为载体操作,使用贴片机将第一IGBT单元20的晶圆贴到对应刷有锡膏的第一IGBT单元20位置上,将第二IGBT单元30的晶圆贴到对应刷有锡膏的第二IGBT单元30位置上,贴片完成后,观察晶圆、锡膏、框架10之间的贴合程度和位置,防止出现锡膏过多溢出框架10导致引脚短路或锡膏过少导致焊接不良,保证焊接不会出现虚焊和脱焊。
可选地,采用倒装焊接技术,对第一IGBT单元20的晶圆和第二IGBT单元30的晶圆进行倒装焊接,需要比较精密的图像识别系统、对材料具有穿透的仪器组成的视觉系统,对晶圆进行焊接;倒装焊技术会使第一IGBT单元20的晶圆、第二IGBT单元30的晶圆和框架10之间贴合更紧密。
采用键线机对功率模块1内第一IGBT单元20的晶圆、第二IGBT单元30的晶圆和框架10进行键线,采用金属线进行键合连接。键线完成后可通过显微镜或其他仪器对键线进行分析,防止键线不稳定影响模块稳定性。
可选地,所述对所述第一IGBT单元20的晶圆、所述第二IGBT单元30的晶圆和所述框架10进行键合连接包括:
在所述第一IGBT单元20的发射极与所述第一引脚101之间形成第一键合线40;
在所述第一IGBT单元20的门极与所述第五引脚105之间形成第二键合线50;
在所述第二IGBT单元30的发射极与所述第三引脚103之间形成第三键合线60;
在所述第二IGBT单元30的门极与所述第四引脚104之间形成第四键合线70;
所述第一IGBT单元20的集电极和所述第二IGBT单元30的集电极均通过框架10与所述第二引脚102焊接。
第一引脚101通过第一键合线40与第一IGBT单元20的发射极电连接,第二引脚102通过框架10直接与第一IGBT单元20的集电极和第二IGBT的集电极电性连接,第三引脚103通过第三键合线60与第二IGBT单元30的发射极电连接,第四引脚104通过第四键合线70与第二IGBT单元30的门极电连接,第五引脚105通过第二键合线50与第一IGBT单元20的门极电连接。第一键合线40、第二键合线50、第三键合线60和第四键合线70的键线规格可根据需求来决定,可选地,因第一引脚101、第二引脚102和第三引脚103均通过强电,可使用粗铝线键线,第四引脚104和第五引脚105为驱动信号线,可使用细铝线或金线进行键线。
在一些实施例中,所述制备方法还包括:在对所述第一IGBT单元20的晶圆、所述第二IGBT单元30的晶圆和所述框架10进行键合连接之前,对焊接完成的功率模块1进行清洗,采用清洗设备对焊接完成的功率模块1进行清洗和漂洗,在焊接完成后,锡膏中存留的助焊剂过多有可能会对后续的键线等电连接造成负面影响,对焊接完成后的功率模块1进行清洗以去除锡膏中的助焊剂,保证后续键线工艺的可靠性。可采用无水醇类清洗剂实施清洗,以减少对功率模块1中其他元件的损伤。
在一些实施例中,所述制备方法还包括将封装好的功率模块1采用冲压模具继续切筋、浸锡、弯角以及成型。
综上所述,本申请实施例所提供的功率模块1,可以直接将第一IGBT单元20和第二IGBT单元30设置于框架10上,相比于现有技术中需要在框架10上设置基板的方案,无需进行基板的印刷,优化了制备工艺流程,降低成本。
应当指出,在说明书中提到的“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等表示所述的实施例可以包括特定特征、结构或特性,但未必每个实施例都包括该特定特征、结构或特性。此外,这样的短语未必是指同一实施例。此外,在结合实施例描述特定特征、结构或特性时,结合明确或未明确描述的其他实施例实现这样的特征、结构或特性处于本领域技术人员的知识范围之内。
应当容易地理解,应当按照最宽的方式解释本公开中的“在……上”、“在……以上”和“在……之上”,以使得“在……上”不仅意味着“直接处于某物上”,还包括“在某物上”且其间具有中间特征或层的含义,并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义,还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即,直接处于某物上)的含义。
此外,文中为了便于说明可以使用空间相对术语,例如,“下面”、“以下”、“下方”、“以上”、“上方”等,以描述一个元件或特征相对于其他元件或特征的如图所示的关系。空间相对术语意在包含除了附图所示的取向之外的处于使用或操作中的器件的不同取向。装置可以具有其他取向(旋转90度或者处于其他取向上),并且文中使用的空间相对描述词可以同样被相应地解释。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (11)
1.一种功率模块,其特征在于,包括:
框架(10),所述框架(10)上设置有间隔分布的多个引脚,各所述引脚包括第一引脚(101)、第二引脚(102)、第三引脚(103)、第四引脚(104)以及第五引脚(105);以及
第一IGBT单元(20)和第二IGBT单元(30),间隔设置于所述框架(10)上,
所述第一IGBT单元(20)的发射极与所述第一引脚(101)电连接;
所述第一IGBT单元(30)的门极与所述第五引脚(105)电连接;
所述第二IGBT单元(30)的发射极与所述第三引脚(103)电连接;
所述第二IGBT单元(30)的门极与所述第四引脚(104)电连接;
所述第一IGBT单元(20)的集电极和所述第二IGBT单元(30)的集电极均与所述第二引脚(102)电连接。
2.根据权利要求1所述的功率模块,其特征在于,所述第一IGBT单元(20)通过第一键合线(40)与所述第一引脚(101)连接,通过第二键合线(50)与所述第五引脚(105)连接;所述第二IGBT单元(30)通过第三键合线(60)与所述第三引脚(103)连接,通过第四键合线(70)与所述第四引脚(104)连接。
3.根据权利要求1所述的功率模块,其特征在于,所述框架(10)在其自身的厚度方向上设置有凸起导电部(112),所述第一IGBT单元(20)和所述第二IGBT单元(30)均设置于所述凸起导电部(112)背离所述框架(10)的一侧;所述凸起导电部(112)与所述第二引脚(102)电连接。
4.根据权利要求3所述的功率模块,其特征在于,所述第一IGBT单元(20)和所述第二IGBT单元(30)基于所述框架(10)的正投影为功能区域(113),所述凸起导电部(112)基于所述框架(10)的正投影为框体区域,所述框体区域完全覆盖所述功能区域(113)且所述框体区域的各边缘与所述功能区域(113)的各边缘互不重合。
5.根据权利要求1所述的功率模块,其特征在于,所述第一IGBT单元(20)的晶圆和所述第二IGBT单元(30)的晶圆均焊接于所述框架(10)上。
6.根据权利要求1所述的功率模块,其特征在于,所述框架(10)远离所述多个引脚的一侧开设有定位孔(106)。
7.一种封装结构,其特征在于,包括:
如权利要求1-6任一项所述的功率模块;以及
塑封层(80),所述塑封层(80)包裹所述功率模块。
8.根据权利要求7所述的封装结构,其特征在于,所述塑封层(80)的材质为环氧树脂。
9.一种功率模块的制备方法,其特征在于,应用于如权利要求1-6任一项所述的功率模块,所述制备方法包括:
通过钢网印刷的方式在框架(10)上印刷锡膏;
将所述第一IGBT单元(20)的晶圆和所述第二IGBT单元(30)的晶圆倒置焊接于所述框架(10)上;
对所述第一IGBT单元(20)的晶圆、所述第二IGBT单元(30)的晶圆和所述框架(10)进行键合连接。
10.根据权利要求9所述的功率模块的制备方法,其特征在于,所述对所述第一IGBT单元(20)的晶圆、所述第二IGBT单元(30)的晶圆和所述框架(10)进行键合连接包括:
在所述第一IGBT单元(20)的发射极与所述第一引脚(101)之间形成第一键合线(40);
在所述第一IGBT单元(20)的门极与所述第五引脚(105)之间形成第二键合线(50);
在所述第二IGBT单元(30)的发射极与所述第三引脚(103)之间形成第三键合线(60);
在所述第二IGBT单元(30)的门极与所述第四引脚(104)之间形成第四键合线(70);
所述第一IGBT单元(20)的集电极和所述第二IGBT单元(30)的集电极均通过框架(10)与所述第二引脚(102)焊接。
11.根据权利要求9所述的功率模块的制备方法,其特征在于,在对所述第一IGBT单元(20)的晶圆、所述第二IGBT单元(30)的晶圆和所述框架(10)进行键合连接之前,还包括:
对焊接完成的功率模块进行清洗。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211243029.3A CN115425016A (zh) | 2022-10-11 | 2022-10-11 | 功率模块及其制备方法、封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211243029.3A CN115425016A (zh) | 2022-10-11 | 2022-10-11 | 功率模块及其制备方法、封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115425016A true CN115425016A (zh) | 2022-12-02 |
Family
ID=84206037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211243029.3A Pending CN115425016A (zh) | 2022-10-11 | 2022-10-11 | 功率模块及其制备方法、封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115425016A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117594453A (zh) * | 2024-01-18 | 2024-02-23 | 瑞能微恩半导体(上海)有限公司 | 晶体管封装结构体的封装方法和晶体管封装结构体 |
-
2022
- 2022-10-11 CN CN202211243029.3A patent/CN115425016A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117594453A (zh) * | 2024-01-18 | 2024-02-23 | 瑞能微恩半导体(上海)有限公司 | 晶体管封装结构体的封装方法和晶体管封装结构体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8030749B2 (en) | Semiconductor device | |
US6307272B1 (en) | Semiconductor device and method for manufacturing the same | |
JP4102012B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US8441117B2 (en) | Semiconductor device | |
KR100454376B1 (ko) | 파워 반도체 모듈 및 그를 이용한 전동기 구동 시스템 | |
JP6485398B2 (ja) | 電子装置及びその製造方法 | |
JP6686691B2 (ja) | 電子装置 | |
US20080150102A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US9379049B2 (en) | Semiconductor apparatus | |
CN108604579B (zh) | 电子装置及其制造方法 | |
US9093277B2 (en) | Semiconductor device and method of manufacturing the same | |
WO2023221970A1 (zh) | 功率模块、电源系统、车辆及光伏系统 | |
TWI452662B (zh) | 雙邊冷卻整合電源裝置封裝與模組及製造方法 | |
CN115425016A (zh) | 功率模块及其制备方法、封装结构 | |
CN110416200B (zh) | 一种功率模块封装结构及制作方法 | |
CN112885804A (zh) | 贴片式光伏旁路模块及其封装工艺 | |
CN216413057U (zh) | 半导体电路 | |
CN114899162A (zh) | 一种模块及其制造方法 | |
CN114709185A (zh) | 功率模块及其内部电气连接方法 | |
CN115440715A (zh) | 功率模块及其制备方法、封装结构 | |
CN113871363A (zh) | 功率模块及封装功率模块的方法 | |
JP5533983B2 (ja) | 半導体装置 | |
EP2800130A1 (en) | Chip-to-substrate transient liquid phase bonding using a spacer | |
KR20150129269A (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법 | |
JP2009038126A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |