JP2009038126A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009038126A JP2009038126A JP2007199588A JP2007199588A JP2009038126A JP 2009038126 A JP2009038126 A JP 2009038126A JP 2007199588 A JP2007199588 A JP 2007199588A JP 2007199588 A JP2007199588 A JP 2007199588A JP 2009038126 A JP2009038126 A JP 2009038126A
- Authority
- JP
- Japan
- Prior art keywords
- bonding material
- lead
- connection plate
- semiconductor element
- metal connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 116
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 117
- 239000002184 metal Substances 0.000 claims abstract description 117
- 239000000463 material Substances 0.000 claims abstract description 88
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- 229920005989 resin Polymers 0.000 abstract description 25
- 239000011347 resin Substances 0.000 abstract description 25
- 238000007789 sealing Methods 0.000 abstract description 23
- 229910001111 Fine metal Inorganic materials 0.000 description 6
- 238000012790 confirmation Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 239000000725 suspension Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/37124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】接合材を介した金属接続板の接合の良否の確認を容易にすることができる半導体装置およびその製造方法を提供する
【解決手段】半導体装置１０は、半導体素子１２と、半導体素子１２が実装されるアイランド１４と、金属接続板１６を介して半導体素子１２と電気的に接続されたリード２０と、半導体素子１２等を封止する封止樹脂３８とを主要に有する構成となっている。そして、金属接続板１６の端部には凹部２８が設けられ、この凹部２８から露出する接合材３１の存在の有無を確認することによって、接続の良否が判定可能である。
【選択図】図１
【解決手段】半導体装置１０は、半導体素子１２と、半導体素子１２が実装されるアイランド１４と、金属接続板１６を介して半導体素子１２と電気的に接続されたリード２０と、半導体素子１２等を封止する封止樹脂３８とを主要に有する構成となっている。そして、金属接続板１６の端部には凹部２８が設けられ、この凹部２８から露出する接合材３１の存在の有無を確認することによって、接続の良否が判定可能である。
【選択図】図１
Description
本発明は半導体装置およびその製造方法に関し、特に、金属接続板（クリップ）により半導体素子の電極とリードとが接続される半導体装置およびその製造方法に関する。
図６を参照して、従来型の回路装置１００の構成について説明する。図６（Ａ）は回路装置１００の平面図であり、図６（Ｂ）はその断面図である（特許文献１）。
図６（Ａ）および図６（Ｂ）を参照して、回路装置１００の中央部には導電材料から成るランド１０２が形成され、ランド１０２の周囲には多数個のリード１０１の一端が接近している。リード１０１の一端は金属細線１０５を介して半導体素子１０４と電気的に接続され、他端は封止樹脂１０３から露出している。封止樹脂１０３は、半導体素子１０４、ランド１０２およびリード１０１を封止して一体に支持する働きを有する。
回路装置１００の製造方法は次の通りである。先ず、厚みが０．５ｍｍ程度の金属板を打ち抜き加工することで、リード１０１およびランド１０２を形成する。次に、ランド１０２の上面に半導体素子１０４を固着した後に、半導体素子１０４の上面に配置された電極とリード１０１とを金属細線１０５を用いて電気的に接続する。更に、トランスファーモールドを行うことで、半導体素子１０４、ランド１０２、リード１０１および金属細線１０５を封止樹脂１０３により被覆する。また、外部端子として機能する部分のリード１０１は封止樹脂１０３から露出させる。
特開平１１−３４０２５７号公報
しかしながら、上述した構成の回路装置１００では、金属細線１０５を経由して半導体素子１０４とリード１０１とが接続されるため、金属細線１０５の抵抗値の大きさがネックとなり、オン抵抗が増加してしまう問題があった。更に、半導体素子１０４の１つの電極に複数の金属細線１０５を接続すると、その抵抗値を小さくすることができるが、１つの電極に接続することができる金属細線の数には限りがあるので、飛躍的にオン抵抗を低減させることが困難であった。
また、一方が半導体素子１０４の電極に接続されて他方がリード１０１の上面に固着される一枚の金属板から成る金属接続板を使用すると、金属接続板は金属細線よりは断面積が大きいので、上記した抵抗値を小さくすることができる。しかしながら、金属接続板は、半田等の導電性の接合材を介して半導体素子１０４の上面やリード１０１の上面に接合させる必要がある。このことから、金属接続板の下面に付着される接合材による接続の良否を視覚的に確認することが非常に困難であった。
本発明は、上述した問題を鑑みて成されたものである。本発明の主な目的は、接合材を介した金属接続板の接合の良否の確認を容易にすることができる半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、半導体素子と、前記半導体素子が上面に固着されるアイランドと、前記半導体素子と電気的に接続されるリードと、前記半導体素子の上面に形成された電極と接続される第1接続部および前記リードと接続される第２接続部を有する金属接続板とを具備し、接合材を介して前記リードに接合される前記金属接続板の前記第２接続部を部分的に窪ませて凹部を設けることを特徴とする。
本発明の半導体装置の製造方法は、アイランドの上面に固着された半導体素子および前記アイランドに一端が接近するリードを用意する第１工程と、前記半導体素子の上面に設けられた電極に金属接続板の第１接続部を接続し、前記リードの上面に接合材を介して前記金属接続板の第２接続部を接続し、前記半導体素子と前記リードとを電気的に接続する第２工程と、を具備し、前記第２工程では、前記金属接続板の前記第２接続部を部分的に窪ませた凹部から、前記リードに塗布された前記接合材の一部を露出させることを特徴とする。
本発明の半導体装置およびその製造方法によれば、金属接続板の一部を内側に窪ませて凹部を設け、この凹部から接合材の有無を視覚的に確認することによって、接続の良否が判定できる。従って、半田等の接合材を介して金属接続板が良好に接続されたか否かを容易に且つ視覚的に確認することができる。
更に、金属接続板に凹部を設けることにより、剰余の接合材をこの凹部に収納できるので、余分な接合材がリードの上面から外部に漏出することが防止される。
図１および図２を参照して、半導体装置１０の構成を説明する。
図１（Ａ）は半導体装置１０の斜視図であり、図１（Ｂ）は平面図であり、図１（Ｃ）は断面図である。
図１（Ａ）を参照して、半導体装置１０は、半導体素子１２と、半導体素子１２が実装されるアイランド１４と、金属接続板１６を介して半導体素子１２と電気的に接続されたリード２０と、半導体素子１２等を封止する封止樹脂３８とを主要に有する構成となっている。ここでは、複数のリード２０Ａ、２０Ｂ等をリード２０と総称する。半導体素子１２としては、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等を採用可能である。例えば、半導体素子１２としてＭＯＳＦＥＴが採用されると、半導体素子１２の上面にゲート電極（電極３４：図１（Ｂ）参照）およびソース電極（電極３６：図１（Ｂ）参照）が設けられ、下面にドレイン電極が設けられる。また、半導体素子１２としてバイポーラトランジスタが採用されると、半導体素子１２の上面にベース電極（電極３４：図１（Ｂ）参照）およびエミッタ電極（電極３６：図１（Ｂ）参照）が設けられ、下面にコレクタ電極が設けられる。
図1（Ｂ）を参照して、半導体素子１２の上面に形成された２つの電極は、各々が金属接続板１６または金属細線１８を経由してリードと接続される。具体的には、電極３６は金属接続板１６を経由して、リード２０Ｇ、２０Ｆ、２０Ｅの接続部２６に接続される。一方、電極３４は、直径が数十μｍ程度のアルミニウムまたは金から成る金属細線１８を経由して、リード２０Ｈの接続部２４と接続される。ここで、主電流が通過するソース電極である電極３６は、制御用の電極である電極３４よりも面積が広く形成されている。
また、半導体素子１２として、上面に多数の電極が設けられたＬＳＩが採用されても良い。この場合は、ＬＳＩの電極に対応した数のリード２０が設けられ、各々の電極とリード２０とが金属細線１８と接続される。更に、他の電極よりも通過する電流の電流値が大きい電極は、上記した金属接続板１６を経由してリードと接続される。更に、ＬＳＩの裏面は、導電性または絶縁性の接合材を介してアイランド１４の上面に固着される。
アイランド１４は、厚みが０．５ｍｍ程度の導電箔をエッチング加工または打ち抜き加工することで形成される。アイランド１４の平面的な大きさは、上面に実装される半導体素子１２よりも若干大きい程度である。例えば、半導体素子１２の平面的なサイズが５．０ｍｍ×５．０ｍｍの場合は、アイランド１４の平面的なサイズは５．５ｍｍ×５．５ｍｍ程度である。更に、アイランド１４の上側辺および下側辺の中間部からは、吊りリード２２が封止樹脂３８の側面まで延在している。この吊りリード２２は、半導体装置製造工程にて、アイランド１４を安定して固定するために設けられるものである。しかしながら、この吊りリード２２を、他のリード２０Ａ等と同様の構成にして用いても良い。
リード２０Ａ等は、アイランド１４と同様の方法により形成され、一端がアイランド１４の近傍に位置し、他端が封止樹脂３８から外部に露出している。封止樹脂３８から露出する部分のリード２０Ａ等はガルウイング状に折り曲げ加工され、リード２０Ａ等の外側の端部の下面は、封止樹脂３８の下面と同一平面上に位置している。
図１（Ｂ）を参照して、半導体装置１０では、装置全体を一体的に封止する四角形状の封止樹脂３８の両側辺から複数のリード２０Ａ等が外部に導出されている。具体的には、封止樹脂３８の左側の側辺から、４つのリード（リード２０Ｄ、リード２０Ｃ、リード、２０Ｂ、リード２０Ａ）の左側の端部が外部に導出している。そして、これらのリード２０Ｄ等の右側の端部は、アイランド１４に連続している。一方、封止樹脂３８の右側の側辺からも、４つのリード（リード２０Ｈ、リード２０Ｇ、リード２０Ｆ、リード２０Ｅ）の左側の端部が外部に露出している。そして、リード２０Ｈの左側の端部は、他の部分よりも幅広に形成された接続部２４であり、この接続部２４の上面に金属細線１８がボンディングされている。また、他のリード（リード２０Ｇ、リード２０Ｆ、リード２０Ｅ）の左側の端部は、一体的に接続部２６と連続している。この接続部２６の上面に金属接続板１６が接続される。ここで、接続部２４および接続部２６と、アイランド１４とは、同一平面上に配置されても良いし、アイランド１４の方が接続部２４等よりも上方に配置されても良いし下方に配置されても良い。
封止樹脂３８は、トランスファーモールドにより形成される熱硬化性樹脂またはインジェクションモールドにより形成される熱可塑性樹脂からなり、リード２０Ａ等の一部、アイランド１４、半導体素子１２、金属細線１８、金属接続板１６を被覆して一体的に支持している。ここで、酸化金属等から成る粒子状のフィラーが混入された上記樹脂材料を封止樹脂３８の材料として採用しても良い。
図１（Ａ）および図１（Ｂ）を参照して、金属接続板１６の左側の端部は半導体素子１２の上面に設けられた電極３６に接続され、右側の端部はリード２０Ｇに連続する接続部２６の上面に固着されている。金属接続板１６の左側の端部の下面は、接合材３２を介して、半導体素子１２の上面に接合されて電気的に接続されている。接合材３２としては、銅などから成る金属粉が混入された樹脂材料から成る導電性ペーストや半田が採用される。ここでは、半導体素子１２の上面に設けられた電極３６が全面的に接続されるように、金属接続板１６が配置されている。一方、金属接続板１６の右側の端部は、リード２０Ｇ等の一部である接続部２６の上面に接合材３１を介して接合されて電気的に接続される。ここで、接合材３１としては、上記した接合材３２と同じ材料が採用される。また、金属接続板１６の中間部は、曲折加工が施されて一部は両端部よりも上方に位置しており、半導体素子１２の上面から離間されている。この様にすることで、半導体素子１２の上面の端部と金属接続板１６の中間部とが接触してショートすることが防止される。
図２を参照して、半導体素子１２の接続に使用される金属接続板１６の構成を更に説明する。図２（Ａ）は図１（Ｂ）の平面図を部分的に抜き出して拡大した図であり、図２（Ｂ）は金属接続板１６の断面図である。
図２（Ａ）を参照して、金属接続板１６は、半導体素子１２の上面に設けられた電極３６と接続される第１接続部と、リードの接続部２６と接続される第２接続部４２と、第１接続部４０と第２接続部４２とを連続させる中間部４４とを備えた構成となっている。そして、金属接続板１６の平面的な概略的形状は、第１接続部４０が四角形形状（より具体的には正方形形状）であり、第１接続部４０の右側の側辺の下部が右側に突出した形状を呈している。そして、この突出する部位の右側の先端部が第２接続部４２と成っている。また、金属接続板１６は、厚みが０．１ｍｍ〜０．５ｍｍ程度のアルミニウムまたは銅を主体とする一枚の金属板を所定の平面的形状に成形した後に、折り曲げ加工することで得られる。
第２接続部４２の先端部を内側に窪ませることにより凹部２８が形成されている。ここでは、第２接続部４２の先端部を、湾曲を呈するように切り欠くことで凹部２８が形成されている。そして、本実施の形態では、凹部２８の内側に対応する領域の接続部２６の上面に接合材３１を露出させている。
本実施の形態では、金属接続板１６の先端部に凹部２８を設けることにより、接合材３１による金属接続板１６と接続部２６との接続の良否を視覚的に且つ容易に確認することができる。具体的には、例えば接合材３１として半田が採用された場合は、次の方法により金属接続板１６の第２接続部４２は、接続部２６に接合される。即ち、接続部２６の上面に半田ペーストを塗布し、塗布された半田ペーストの上面に金属接続板１６の第２接続部４２を載置し、更に、半田ペーストを加熱溶融して半田（接合材３１）とすることにより、金属接続板１６の第２接続部４２は接続部２６に電気的に接続される。そして、両者を接続するために必要とされる半田が十分に存在したら、半田である接合材３１は凹部２８の内側の領域まで延在する。一方、接合材３１の量が不十分であれば、凹部２８の内側に接合材３１は存在しない。更に、凹部２８の内側の領域は、半導体素子の上方から目視確認できるので、極めて容易且つ確実に、金属接続板１６による接合の良否判定を行うことができる。
更に、比較的多量の接合材３１が接続部２６に塗布されたとしても、金属接続板１６の第２接続部４２の下面と接続部２６の上面との間から外側にはみ出した接合材３１は、凹部２８に収納される。従って、はみ出した接合材３１の外部への流出が防止されるので、不良品の発生が抑制され、結果的に歩溜まりが向上される。
上記した技術事項は、導電性ペーストが接合材３１として採用されても同様である。
開口部３０は、金属接続板１６を部分的に開口（貫通）させた部位であり、具体的には、金属接続板１６の中間部４４を開口することで開口部３０が設けられている。そして、金属接続板１６の第１接続部と半導体素子１２の電極３６とを接合させる接合材３２が、開口部３０に露出している。この開口部３０の役割は、上述した凹部２８と同様である。即ち、必要十分な量の接合材３１（半田または導電性ペースト）が半導体素子１２の電極３６と第１接続部４０との間に供給されると、両者の間から接合材３１が開口部３０の左側端部にはみ出す。また、開口部３０の左側端部は、第１接続部４０と同一平面上の中間部４４に設けられているので、開口部３０は、剰余の接合材３２が移動しやすい環境である。そして、開口部３０にはみ出した接合材３２が視覚的に確認できたら、接合材３１による金属接続板１６の第１接続部４０と半導体素子１２の電極３６との接合は良となる。一方、接合材３２が開口部３０から目視的に確認できなければ、この接続は不十分であると判定される。更にこの開口部３０は、剰余の接合材３２を貯留（収納）させて、接合材３２の外側への流出を防止する機能も有する。
更に、金属接続板１６の第１接続部４０の上面には、認識マーク４８が形成されている。この認識マーク４８は刻印または印刷により形成され、図示した略十字型または略卍型の形状以外の形状でも採用可能であり、金属接続板１６の平面的な位置および角度が確認できる形状であればよい。本実施の形態では、上記したように、金属接続板１６の凹部２８や開口部３０から接合材３２をはみ出させている。そして、金属接続板１６の材料は金属であり、更に接合材３１の材料も金属である。従って、両者の境界線を視覚的に抽出するのは困難であるので、金属接続板１６の平面的な位置を、金属接続板１６の外形形状を利用して行うことは容易ではない。そこでここでは、金属接続板１６の上面に認識マーク４８を形成し、この認識マーク４８の位置を確認することにより、金属接続板１６が平面的に所定の位置に固着されたか否かを確認している。
ここで、上記では、所謂リードフレーム型の半導体装置１０を例に構造を説明したが、他の形態の半導体装置に上記した本実施の形態を適用させることもできる。例えば、導電パターンと、導電パターンに実装された半導体素子と、導電パターンと半導体素子とを接続させる金属接続板と、導電パターンの下面を露出させた状態でこれらの構成要素を被覆する封止樹脂とを具備する半導体装置に上記構造を適用させることができる。
更には、上面が絶縁層により被覆された金属基板と、絶縁層上に形成された導電パターンと、導電パターンに実装された半導体素子と、半導体素子と導電パターンとを接続させる金属接続板とを具備する回路装置（混成集積回路装置）に、上記構造を適用させることもできる。
図３から図５を参照して、次に、上記した構成の半導体装置１０の製造方法を説明する。なお、以下に於いて、上記した構造の説明と重複する部分は省略する場合もある。
先ず、図３を参照して、リードフレーム５０を加工することにより、複数のユニット５４を設ける。図３（Ａ）はリードフレーム５０全体を示す平面図であり、図３（Ｂ）は１つのユニット５４を斜め上方から見た斜視図である。
図３（Ａ）を参照して、厚みが例えば０．５ｍｍ程度の導電箔に対して、プレス加工やエッチングを行うことで、数個〜数百個のユニット５４が外枠５２の内部に設けられたリードフレーム５０を形成する。ここでユニットとは、１つの半導体装置を構成する要素単位のことである。この図では、額縁状の外枠５２と連結された７個のユニット５４が図示されているが、外枠５２の内部にマトリックス状に多数個のユニット５４が設けられても良い。
リードフレーム５０を所定の形状に成形するための加工方法としては、プレス加工またはエッチング加工が考えられるが、プレス加工の方が容易であり低コストで行えるので好適である。リードフレーム５０の材料としては、銅または鉄を主材料とする金属や合金が採用される。
更に、図３（Ａ）のユニット５４を参照すると、上側および下側の外枠５２から複数のリードが内部に連続して延在している。そして、各ユニット５４の両側には、外枠５２から上下方向に延在する細長い連結部４６が設けられ、アイランド１４の両側は吊りリード２２を経由して（図３（Ｂ）参照）連結部４６と接続されている。
図３（Ｂ）を参照して、ユニット５４は、アイランド１４およびリード２０を具備している。この構造は、図１を参照して説明したとおりである。具体的には、中央部に四角形状のアイランド１４が配置されている。そして、アイランド１４の左側側辺から連続して外側に４本のリード（リード２０Ａ、リード２０Ｂ、リード２０Ｃ、リード２０Ｄ）が延在している。更に、アイランド１４の右側には、４本のリード（リード２０Ｅ、リード２０Ｆ、リード２０Ｇ、リード２０Ｈ）が配置されている。そして、リード２０Ｅ、２０Ｆ、２０Ｇの左側の端部は接続部２６に連続している。また、リード２０Ｈの左側の端部は、幅広の接続部２４として形成されている。
図４（Ａ）および図４（Ｂ）を参照して、次に、各ユニット５４の上面に半導体素子１２を固着する。半導体素子１２の固着は、半田等の導電性接合材またはエポキシ樹脂等の絶縁性接合材を介して行われる。また、共晶結合により半導体素子１２の裏面がアイランド１４の上面に固着されても良い。ここで、半導体素子１２としては、上記したように、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ、ＩＣ、ＬＳＩ、ダイオード等が採用できる。本工程では、リードフレーム５０の全てのユニット５４に対して、一括して半導体素子１２のダイボンディングが行われる。
図５（Ａ）、図５（Ｂ）および図５（Ｃ）を参照して、次に、各ユニット５４に於いて、半導体素子１２の上面に設けられた電極とリードとを電気的に接続する。図５（Ａ）は本工程に於けるリードフレーム５０を示す平面図であり、図５（Ｂ）は１つのユニット５４を示す斜視図であり、図５（Ｃ）はユニット５４を拡大して示す平面図である。
図５（Ａ）を参照して、本工程では、リードフレーム５０の各ユニット５４に於いて、半導体素子１２の電極とリードとを、金属細線１８および金属接続板１６を使用して電気的に接続する。
図５（Ｂ）を参照して、半導体素子１２の上面の電極３４（例えばゲート電極）は、直径が数十μｍ程度のアルミニウムまたは金から成る金属細線１８を経由して、リード２０Ｈの端部に形成された接続部２４の上面と接続される。
一方、金属接続板１６の左側の端部は、半導体素子１２の上面に形成された電極３６（例えばソース電極）に接続され、右側の端部がリード２０Ｅ等の一部である接続部２６の上面に接続される。金属接続板１６と半導体素子１２との接続および金属接続板１６と接続部２６とは、半田等の接合材を介して接続される。ゲート電極である電極３４と比較して、ソース電極である電極３６は大電流が流れる。従って、電流が流れる方向に対して断面積が大きい金属接続板１６を、電極３６の接続に用いることによって、装置全体のオン抵抗を引き下げることができる。金属接続板１６を接続させる接合材としては、半田または導電性ペーストが採用される。
ここで、金属接続板１６の固着は、半導体素子１２の電極３６および接続部２６に半田ペーストを塗布させる工程と、この半田ペーストの上面に金属接続板１６を載置させる工程と、半田ペーストを溶融して半田とすることで金属接続板１６を接合させる工程とを含む。一方、接合材として導電性ペーストが採用された場合は、電極３６および接続部２６に、液状または半固形状の導電性ペーストを塗布する工程と、塗布された導電性ペーストに金属接続板１６を載置する工程と、導電性ペーストに含まれる熱硬化性樹脂を加熱硬化させる工程が必要とされる。
更に、図５（Ｃ）を参照して、金属接続板１６は、半導体素子１２に接続される第１接続部４０と、リードの接続部２６に接続される第２接続部４２と、第１接続部４０と第２接続部とを連続させる中間部４４とから成る。そして、第１接続部４０は、接合材３２を介して半導体素子１２の上面に設けられた電極３６と接合される。また、第２接続部４２は、接合材３１を介して接続部２６と接合される。
本実施の形態では、接合材の外部への流出防止および視覚的な確認性の向上のために、金属接続板１６に凹部２８および開口部３０を設けている。
凹部２８は、金属接続板１６の第２接続部４２の端部を内側に窪ませて設けられた部位である。そして、金属接続板１６の第２接続部４２の下面と接続部２６の上面との間に、所定量以上の接合材３１が塗布されたら、凹部２８に接合材３１が染み出してくる。更に、剰余の接合材３１が凹部２８に収納されることで、接合材３１の外部への流出が防止される。
また、開口部３０も凹部２８と略同様の作用を有し、半導体素子１２の電極３６の上面と、金属接続板１６の第１接続部４０との間に、必要とされる量以上の接合材３１が塗布されたら、開口部３０に接合材３２が染み出るように設定されている。また、開口部３０は、剰余の接合材３２を収納させる機能も有し、このことにより接合材３２が外部に漏出することによるショートの発生が防止される。
図５（Ｃ）を参照して、上記工程が終了して、金属接続板１６が固着された後に、この固着の良否判定を行う。具体的には、ＣＣＤカメラや作業員による目視により、凹部２８の内部に対応する領域の接続部２６の上面に、接合材３１が露出しているか否かを確認する。凹部２８の内部に接合材３１が確認されれば、金属接続板１６の第２接続部４２と接続部２６とは十分な量の接合材３１により接合されていると判断され、このユニットに対して次工程が行われる。一方、凹部２８の内部に接合材３１の存在が視覚的に確認されなければ、この接合が不十分であり不良が発生していると判断され、このユニットに対しては次工程が行われない。
更に、上記確認作業は開口部３０に対しても行われる。即ち、開口部３０から接合材３２の存在が視覚的に確認されたら、金属接続板１６の第１接続部４０と、半導体素子１２の電極３６とが正常に接合されたと判断され、このユニットに対して次工程が行われる。する。一方、開口部３０から接合材３１の存在が視覚的に確認されなければ、上記接続に不良が発生していると判断され、このユニットに対しては次工程以降が行われない。
即ち、凹部２８および開口部３０の両方にて接合材が視覚的に確認されたら接続が良と判定され、どちらか一方にて接合材が確認されなければ接続不良と判定される。
次に、図５（Ｃ）を参照して、先工程にて接合された金属接続板１６の位置を確認する。ここでは、金属接続板１６の上面に形成された認識マーク４８の位置をＣＣＤカメラ等の撮像手段にて視覚的に確認することで、金属接続板１６全体の平面的な位置および角度を確認している。そして、金属接続板１６の平面的な位置および角度が所定範囲内のものであれば、その金属接続板１６が設置されたユニットに対して次工程が施される。一方、金属接続板１６の位置または角度が所定範囲外であれば、誤った位置に金属接続板１６が接続されているので、その金属接続板１６が設置されたユニットに対しては次工程以降の工程が行われない。
ここで、上記した接合材３１および接合材３２の確認および金属接続板１６の位置確認は、ＣＣＤ等の撮像手段または目視により一括して同時に行っても良い。
上記工程が終了した後は、リードフレーム５０の各ユニット５４を、モールド金型に個別に収納させて樹脂封止の工程を行う。具体的には、樹脂封止の工程では、各ユニットの半導体素子、アイランド、金属細線、金属接続板およびリードが封止樹脂により封止される。更に、封止樹脂から露出するリードの表面にメッキ膜を被着させる工程、樹脂封止された各ユニットをリードフレームから個別に分離する工程、各ユニットの良否や電気的特性を測定する工程、捺印工程等を経て、図１に示す構成の半導体装置１０が完成する。
１０ 半導体装置
１２ 半導体素子
１４ アイランド
１６ 金属接続板
１８ 金属細線
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｈ リード
２２ 吊りリード
２４ 接続部
２６ 接続部
２８ 凹部
３０ 開口部
３１ 接合材
３２ 接合材
３４ 電極
３６ 電極
３８ 封止樹脂
４０ 第１接続部
４２ 第２接続部
４４ 中間部
４６ 連結部
４８ 認識マーク
５０ リードフレーム
５２ 外枠
５４ ユニット
Claims (13)
- 半導体素子と、
前記半導体素子が上面に固着されるアイランドと、
前記半導体素子と電気的に接続されるリードと、
前記半導体素子の上面に形成された電極と接続される第1接続部および前記リードと接続される第２接続部を有する金属接続板とを具備し、
接合材を介して前記リードに接合される前記金属接続板の前記第２接続部を部分的に窪ませて凹部を設けることを特徴とする半導体装置。 - 前記金属接続板の前記第２接続部の下面が、前記接合材を介して前記リードの上面に接合され、
前記リードの上面に塗布された前記接合材の一部が、前記凹部から視覚的に確認されることを特徴とする請求項１記載の半導体装置。 - 前記接合材の一部を前記凹部に収納させることを特徴とする請求項１記載の半導体装置。
- 前記金属接続板の前記第１接続部と前記第２接続部との間の中間部は、厚み方向に曲折する曲折部が設けられ、前記中間部は前記半導体素子の上面から離間されることを特徴とする請求項１記載の半導体装置。
- 前記金属接続板を部分的に開口させた開口部を設け、
前記半導体素子の前記電極と前記金属接続板とを接合させる接合材の一部が、前記開口部から視覚的に確認可能であることを特徴とする請求項１記載の半導体装置。 - 前記接合材の一部を前記開口部に収納させることを特徴とする請求項５記載の半導体装置。
- 前記接合材は、半田または導電性ペーストであることを特徴とする請求項１記載の半導体装置。
- アイランドの上面に固着された半導体素子および前記アイランドに一端が接近するリードを用意する第１工程と、
前記半導体素子の上面に設けられた電極に金属接続板の第１接続部を接続し、前記リードの上面に接合材を介して前記金属接続板の第２接続部を接続し、前記半導体素子と前記リードとを電気的に接続する第２工程と、を具備し、
前記第２工程では、前記金属接続板の前記第２接続部を部分的に窪ませた凹部から、前記リードに塗布された前記接合材の一部を露出させることを特徴とする半導体装置の製造方法。 - 前記凹部に露出した前記接合材の有無を確認することにより、前記リードの前記第２接続部と前記リードとの接続の良否を判定することを特徴とする請求項８記載の半導体装置の製造方法。
- 前記接合材の一部を前記凹部に収納させることを特徴とする請求項８記載の半導体装置の製造方法。
- 前記金属接続板を部分的に開口させた開口部を設け、
前記半導体素子の前記電極と前記金属接続板とを接合させる接合材の一部が、前記開口部から視覚的に確認可能であることを特徴とする請求項８記載の半導体装置の製造方法。 - 前記開口部に露出した前記接合材の有無を確認することにより、前記リードの前記第１接続部と前記半導体素子との接続の良否を判定することを特徴とする請求項１１記載の半導体装置の製造方法。
- 前記第２工程の後に、前記金属接続板の位置を確認する第３工程を具備し、
前記第３工程では、前記金属接続板の上面に設けた認識マークの位置を視覚的に確認することを特徴とする請求項８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007199588A JP5165302B2 (ja) | 2007-07-31 | 2007-07-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007199588A JP5165302B2 (ja) | 2007-07-31 | 2007-07-31 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009038126A true JP2009038126A (ja) | 2009-02-19 |
| JP5165302B2 JP5165302B2 (ja) | 2013-03-21 |
Family
ID=40439776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007199588A Active JP5165302B2 (ja) | 2007-07-31 | 2007-07-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5165302B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170120017A (ko) * | 2016-04-20 | 2017-10-30 | 앰코 테크놀로지 인코포레이티드 | 도전성 인터커넥션 프레임 및 구조를 구비한 반도체 패키지 제조 방법 |
| CN113594125A (zh) * | 2020-05-01 | 2021-11-02 | 安世有限公司 | 半导体装置及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269394A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体素子 |
| JP2001274206A (ja) * | 2000-03-23 | 2001-10-05 | Nec Corp | 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法 |
| JP2002100723A (ja) * | 2000-09-21 | 2002-04-05 | Nec Kansai Ltd | 半導体装置 |
| JP2003318344A (ja) * | 2002-04-22 | 2003-11-07 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2005123222A (ja) * | 2003-10-14 | 2005-05-12 | Nidec Tosok Corp | クリップボンダ |
| JP2006202885A (ja) * | 2005-01-19 | 2006-08-03 | Mitsubishi Electric Corp | 半導体装置 |
-
2007
- 2007-07-31 JP JP2007199588A patent/JP5165302B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269394A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体素子 |
| JP2001274206A (ja) * | 2000-03-23 | 2001-10-05 | Nec Corp | 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法 |
| JP2002100723A (ja) * | 2000-09-21 | 2002-04-05 | Nec Kansai Ltd | 半導体装置 |
| JP2003318344A (ja) * | 2002-04-22 | 2003-11-07 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2005123222A (ja) * | 2003-10-14 | 2005-05-12 | Nidec Tosok Corp | クリップボンダ |
| JP2006202885A (ja) * | 2005-01-19 | 2006-08-03 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170120017A (ko) * | 2016-04-20 | 2017-10-30 | 앰코 테크놀로지 인코포레이티드 | 도전성 인터커넥션 프레임 및 구조를 구비한 반도체 패키지 제조 방법 |
| KR102631810B1 (ko) * | 2016-04-20 | 2024-02-01 | 앰코 테크놀로지 인코포레이티드 | 도전성 인터커넥션 프레임 및 구조를 구비한 반도체 패키지 제조 방법 |
| CN113594125A (zh) * | 2020-05-01 | 2021-11-02 | 安世有限公司 | 半导体装置及其制造方法 |
| EP3905324A1 (en) * | 2020-05-01 | 2021-11-03 | Nexperia B.V. | A semiconductor device and a method of manufacture |
| CN113594125B (zh) * | 2020-05-01 | 2023-03-03 | 安世有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5165302B2 (ja) | 2013-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7838340B2 (en) | Pre-molded clip structure | |
| TWI405274B (zh) | 無夾且無線之半導體晶粒封裝及其製造方法 | |
| US8133759B2 (en) | Leadframe | |
| TW538661B (en) | Method for making a hybrid integated circuit device | |
| US7800206B2 (en) | Semiconductor device | |
| US8860196B2 (en) | Semiconductor package and method of fabricating the same | |
| US8399970B2 (en) | Semiconductor device attached to island having protrusion | |
| US11515244B2 (en) | Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture | |
| JP7089388B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US10262927B2 (en) | Semiconductor device and manufacturing method thereof | |
| US10204886B2 (en) | Semiconductor device | |
| JP2010098036A (ja) | 樹脂ケース及び樹脂ケース製造方法 | |
| KR101644913B1 (ko) | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 | |
| JP2020088319A (ja) | 半導体装置 | |
| JP4769965B2 (ja) | 半導体装置およびその製造方法 | |
| JP5165302B2 (ja) | 半導体装置およびその製造方法 | |
| JP2011204863A (ja) | 半導体装置およびその製造方法 | |
| JP2008166621A (ja) | 半導体装置およびその製造方法 | |
| JP2010109255A (ja) | 半導体装置 | |
| JPH08148623A (ja) | 半導体装置 | |
| US10818581B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP4610426B2 (ja) | 回路装置の製造方法 | |
| JP5342596B2 (ja) | 半導体装置およびその製造方法 | |
| JP5132070B2 (ja) | 回路装置およびその製造方法 | |
| JP4597118B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101129 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5165302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |