JP2003318344A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003318344A JP2003318344A JP2002119338A JP2002119338A JP2003318344A JP 2003318344 A JP2003318344 A JP 2003318344A JP 2002119338 A JP2002119338 A JP 2002119338A JP 2002119338 A JP2002119338 A JP 2002119338A JP 2003318344 A JP2003318344 A JP 2003318344A
- Authority
- JP
- Japan
- Prior art keywords
- conductive plate
- region
- conductive
- semiconductor device
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/40247—Connecting the strap to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8434—Bonding interfaces of the connector
- H01L2224/84345—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
上で発生した振動が導電板を介して半導体素子へと伝わ
ることで、振動により半導体素子が故障する問題があっ
た。 【解決手段】 本発明における半導体装置では、半導体
素子21のソース電極24と半田を介して接続する導電
板25として、少なくとも2種類の厚みを有する導電板
25を用いる。そして、ソース電極24、ポスト30と
も接続しない領域を薄く形成することで、この薄く形成
した領域を緩衝板として利用することに特徴がある。そ
のことで、ポスト30側で発生した振動が導電板25へ
伝わると、導電板25のある程度の自在性を有する薄い
部分が変形することで、その振動が半導体素子21へと
伝わるのを大幅に抑制することができる。
Description
レス構造において、半導体素子表面に形成された電極に
導電板を固着時等における振動から半導体素子を保護す
る構造に関する。
中でもチップの表面電極と外部電極との接続方法として
はワイヤボンディング法がある。しかし、ワイヤボンデ
ィング法による接続では、個々の金属細線の断面積が小
さい為に電流容量に制限があり、また、電気抵抗も大き
く、電流容量の確保、電気抵抗の低減が達成できないと
いう問題があった。
装構造では、上述の問題に対処すべく、チップの表面電
極と外部電極との接続方法としては導電板を半田により
接続する方法が用いられている。そして、この方法によ
り形成される構造の一例として、図5に示した構造があ
る。以下に、図5を参照にして説明する。
ランド1上に導電ペースト(図示せず)等を介して半導
体素子2が固着されている。この半導体素子2表面には
周端部を覆うシリコン窒化膜(SiN)3より内側に、
例えば、ゲート電極4およびソース電極5が形成されて
いる。そして、このソース電極5には、例えば、銅板か
ら成る導電板6によりソース電極5とCuフレームのポ
スト7とを電気的に接続している。一方、ゲート電極4
には、例えば、金属細線8によりゲート電極4とCuフ
レームのポスト9とを電気的に接続している。
す如く導電板6を用いている。先ず、図6(A)は導電
板6の側面図を示している。図示の如く、従来での導電
板6はソース電極5と固着する領域61、ポスト7と固
着する領域62およびその両者間の領域63においても
全て均一な厚みで形成されている。また、図6(B)は
導電板6の上面図を示している。図示の如く、従来での
導電板6は、均一な厚み、かつ、長方形に形成された銅
板をプレス加工することで所望の形状に構成されてい
る。
における電力用半導体チップの実装構造では、図6
(A)、(B)に示す如く形状に加工された導電板6に
より、ソース電極5とCuフレームのポスト7とを電気
的に接続している。そのため、ソース電極5上では半田
により導電板6が固着されているので、金属細線をワイ
ヤボンディングする場合と比較して、ワイヤボンディン
グ法による半導体素子2への上述した悪影響を大幅に抑
制できるというメリットはある。
導体チップの実装構造では、導電板6が一定の厚みを有
して形成されており、また、銅板から形成されている。
そのことで、例えば、実装工程においてポスト7側で発
生した振動が導電板6を介して半導体素子2へと直接伝
わってしまう。つまり、導電板6は強固であり、緩衝板
としての機能を果たすことがないので、振動が直接半導
体素子へと伝わり故障の原因となるという問題があっ
た。
介してソース電極5と固着されている。そして、図示の
如く、ソース電極5と固着する導電板の接続領域61に
は、半田の固着時での半田内の空気を逃がすための構造
が形成されていない。そのため、半田の固着時での空気
が、また、半田ペーストの場合は気化したフラックスが
半田内に残存しボイドが発生するという問題があった。
更に、導電板6は銅板から形成されているので、半田が
導電板6周辺へとしみ出しが無い場合は、導電板6の実
装後における接続状態の目視による確認ができないとい
う問題があった。
成されたものであり、本発明の半導体装置は、少なくと
も1つの主表面を有し、前記主表面には絶縁層を有し前
記絶縁層に少なくとも2つ設けられた孔から一部を露出
する電流通過電極および制御電極とを有する半導体素子
と、前記半導体素子外部に設けられた前記電流通過電極
の取り出し導電領域と、前記電流通過電極と前記取り出
し導電領域とを電気的に接続する導電板とを具備し、前
記導電板は少なくとも前記主表面の電流通過電極と導電
材を介して接続する第1の接続領域と、前記取り出し導
電領域と導電材を介して接続する第2の接続領域とを有
し、前記主表面上に固着される前記第1の接続領域には
前記導電板を貫通する孔が少なくとも1つ形成されてい
ることを特徴とする。
1つの主表面を有し、前記主表面には絶縁層を有し前記
絶縁層に少なくとも2つ設けられた孔から一部を露出す
る電流通過電極および制御電極とを有する半導体素子
と、前記半導体素子外部に設けられた前記電流通過電極
の取り出し導電領域と、前記電流通過電極と前記取り出
し導電領域とを電気的に接続する導電板とを具備し、前
記導電板は少なくとも前記主表面の電流通過電極と導電
材を介して接続する第1の接続領域と、前記取り出し導
電領域と導電材を介して接続する第2の接続領域と、前
記第1の接続領域と前記第2の接続領域との間に前記導
電材と接触しない不実装領域とを有し、前記不実装領域
の板厚は前記第1および第2の接続領域の板厚よりも薄
いことを特徴とする。
る電力用半導体素子の実装構造について、図1〜図4を
参照にして詳細に説明する。
る半導体装置の斜視図である。図示の如く、本発明の半
導体装置では、例えば、半導体素子21としてMOSF
ET(Metal Oxide Semiconduc
tor Filed Effect Transist
er)が用いられた場合について説明する。尚、図1で
は半導体素子21等が実装されたCuフレームの一部の
みを図示しており、後工程において絶縁性樹脂により封
止され、個々の半導体装置に分割されるものとする。
ランド27上に、例えば、半田等の導電ペースト(図示
せず)を介して半導体素子21が固着されている。半導
体素子21表面には絶縁層としてシリコン酸化膜層(図
示せず)、シリコン窒化膜(SiN)層23等が形成さ
れている。本実施の形態では、例えば、アルミニウム
(Al)から成るゲート電極22、ソース電極24の酸
化防止、耐湿性向上等が考慮され、電極22、24上に
はSiN層23が形成されている。そして、このSiN
層23には2つの孔28、29が形成され、孔28を介
してソース電極24が形成されており、孔29を介して
ゲート電極22が形成されている。
2では、例えば、金属細線26によりゲート電極22と
Cuフレームのポスト31とを電気的に接続している。
一方、ソース電極24側は、例えば、銅板から成る導電
板25によりソース電極24とCuフレームのポスト3
0とを、例えば、半田により電気的に接続している。そ
のため、図示はしていないが、本実施の形態では、ソー
ス電極24表面には、以下に説明する4層の表面層が形
成されている。第1層目はソース電極24であるAl層
との接着性等が考慮され、例えば、Ti層が50〜15
0Å程度堆積されている。次に、第2層目は、このTi
層上に半田の侵食防止、半田との接合性等が考慮され、
例えば、Ni層が150〜250Å程度堆積されてい
る。第3層目は、第2層目と同様に、半田の侵食防止、
半田との接合性等が考慮され、例えば、Cu層が100
0〜2000Å程度堆積されている。最後に、第4層目
は、半田の濡れ性、Cu層の酸化防止等が考慮され、例
えば、Au層が500〜1500Å程度堆積されてい
る。また、第4の金属層としてはPd層やPt層でもよ
い。そして、第2層目と第3層目とが逆になった構造で
も良い。一方、Cuフレームのポスト30表面には、半
田との接着性を考慮して銀メッキや金メッキが施されて
いる場合もある。尚、このソース電極24の表面構造は
その1例であり、この構造に限定するものではなく、そ
の他、半田との接着性等を考慮して種々の表面構造が可
能である。
らはドレイン端子32が形成され、Cuフレームのポス
ト30、31からはそれぞれソース端子33、ゲート端
子34が形成されている。そして、上述したように、こ
れらのドレイン端子32、ソース端子33およびゲート
端子34は絶縁性樹脂からなる樹脂封止体(図示せず)
から外部リード(図示せず)として導出する。
は、図2に示す如く、導電板25の厚みを変えて形成
し、導電板25の厚みの薄い部分を緩衝板としても利用
することである。そして、図2(A)は本発明の第1の
実施の形態である導電板25の側面図であり、図2
(B)は本発明の第2の実施の形態である導電板25の
側面図である。
電板25はソース電極24と半田を介して固着する第1
の接続領域251、Cuフレームのポスト30と半田を
介して固着する第2の接続領域252およびその2者間
に位置する不実装領域253から成る。上述したよう
に、導電板25は銅板から成るため金属細線等と比較し
て強固であるが、図示の如く、不実装領域253の厚み
t2を薄く形成することで、強固であることに対処す
る。つまり、第1の接続領域251および第2の接続領
域252の厚みt1に対して不実装領域253の厚みt
2はt1>t2の関係で形成されている。本実施の形態
では、導電板25は厚みt1、t2の2つの厚みを有し
て形成されている。
続領域252は半田によりそれぞれソース電極24、C
uフレームのポスト30に固定されている。しかし、不
実装領域253は半田を介して任意の構成部材にも固定
されておらず、ある程度の自在性を有している。この構
造により、厚みt2で薄く形成した不実装領域253
は、例えば、ポスト30が位置するCuフレーム側に振
動が掛かりその振動が導電板25に伝わると、この不実
装領域253が変形する。そのことで、ポスト30が位
置するCuフレーム側で発生した振動は、導電板25を
介して半導体素子21へ伝わることを大幅に抑制するこ
とができる。その結果、導電板25の不実装領域253
は緩衝板としての役割を果たし、振動による半導体素子
21の故障を大幅に抑制することができる。
ける半導体装置では、図2(A)の導電板25の不実装
領域253に切り欠き35を形成することで、緩衝板と
しての役割を果たすことに特徴がある。
に、導電板25によりソース電極24とCuフレームの
ポスト30とを電気的に接続している。そして、導電板
25の厚みは、使用される半導体素子21の特性に応じ
てその厚みは決定される。そのため、本発明の半導体装
置に用いられる半導体素子21が電流容量の小さい場合
では不実装領域253を薄く形成することができる。そ
の結果、上述の如く、不実装領域253のみで緩衝板の
働きを担うことができる。
Gate−Bipolar−Transistor)チ
ップやパワーMOSトランジスタチップのように半導体
素子21の電流容量が大きい場合には、不実装領域25
3を薄く形成することにも限界がある。この場合では、
上述したように、Cu板から成る導電板25は強固な状
態となり緩衝板としての役割を果たすことが難しくな
る。そこで、本発明の半導体装置では、不実装領域25
3に少なくとも1つの切り欠き部35を設けている。そ
のことで、ポスト30が位置するCuフレーム側で発生
した振動は、この切り欠き部35を利用して不実装領域
253が伸縮することで緩衝されることが可能となる。
その結果、図2(A)の構造と同様に、ポスト30が位
置するCuフレーム側で発生した振動は、導電板25を
介して半導体素子21へ伝わることを大幅に抑制するこ
とができる。そして、導電板25の不実装領域253は
緩衝板としての役割を果たし、振動による半導体素子2
1の故障を大幅に抑制することができる。
2つの厚みを有する場合について説明したが特に限定す
る必要はなく、緩衝板としての役割を果たす範囲内で任
意の変更は可能である。また、薄く形成した不実装領域
253に切り欠き35を形成することもでき、より緩衝
板としての効果を向上させることができる。
は、図3に示す如く、ソース電極24と接続する導電板
25の領域に貫通する孔を設けることで、半田のボイド
の発生を抑制することである。そして、図3(A)は、
図1に示した導電板の側面図である。図3(B)は、図
1に示した導電板での第1の実施の形態の上面図であ
る。図3(C)は、図1に示した導電板での第2の実施
の形態の上面図である。
た導電板25と基本的構造は同様である。そのため、導
電板25の構造は図2での説明を参照とし、ここではそ
の説明を割愛する。そして、図2と同様な構成部分の番
号は同じ番号を符すこととする。そして、図3(A)に
示す如く、不実装領域253の厚みは厚い形状であるt
1であっても、薄い形状であるt2であっても、以下に
説明する本実施の形態を採用することができる。
接続する第1の接続領域251には、例えば、この導電
板25を貫通する孔36が少なくとも1つ形成されてい
る。そして、第1の接続領域251は半田を介してソー
ス電極24と固着するが、この際、半田内には空気が取
り込まれる。また、半田ペーストを用いて第1の接続領
域251とソース電極24とを固着する際には、半田ペ
ースト内に含まれるフラックスが気化し、半田内に含ま
れる。そのため、従来の導電板6(図5参照)のように
導電板6を貫通する孔等が形成されていないと、上記し
た空気等が半田内に残存しボイドの発生要因となってい
た。
電極24と接続する導電板25の第1の接続領域251
に導電板25を貫通する孔36を設けることで、上述し
た半田内の空気等を固着の際に、同時に外部へ除去する
ことができる。つまり、第1の接続領域251とソース
電極24とを固着する際、半田内の空気等は導電板25
の端部から外部へ除去される他、孔36を介しても外部
へ除去することができる。特に、孔36を第1の接続領
域251の中央領域に形成することで、半田内に残存し
易い空気等を確実に除去することができる。そのこと
で、硬化後の半田内へのボイドの発生を大幅に抑制する
ことができ、半導体装置の破損の要因を無くすことがで
きる。例えば、このボイドが発生した状態で電圧が印加
されると、絶縁破壊現象を起こしたりする等の問題が発
生する。
領域251に形成された孔36は、半田が硬化した後の
接続状態を目視で確認するための領域および半田量調整
領域としても用いることができる。
51とソース電極24とを固着する際に、半田量が適量
供給された状態で実装工程が行うことができれば、導電
板25から適量な半田38がはみ出した状態となる。そ
して、第1の接続領域251とソース電極24とが、常
に、図示の如く状態で固着されていれば、導電板25か
らはみ出した半田38を目視で観察することができる。
そのことで、半田の接続状況を目視で確認することがで
きる。
における半田の供給量が少なく二点鎖線で示した領域に
おいて、第1の接続領域251とソース電極24とが固
着している場合がある。この場合、第1の接続領域25
1とソース電極24とが固着した後に、半田38の接続
状況を目視で確認することができない。また、どの領域
で第1の接続領域251とソース電極24とが固着して
いるかも目視で確認することができない。そこで、本発
明の導電板25には、第1の接続領域251に貫通した
孔36を有することで、実装後、孔36内の半田38を
観察することができる。そのことで、孔36内に位置す
る半田38を目視で確認することができ、少なくとも第
1の接続領域251の孔36の周辺領域においては第1
の接続領域251とソース電極24とが固着しているこ
とを確認することができる。
ける半田の供給量が多すぎた場合は、半田は導電板25
領域から過剰にはみ出してしまう。しかし、本発明の導
電板25には、第1の接続領域251に貫通した孔36
を有することで、この孔36内に半田が吸い寄せられる
ことで、導電板25からの半田の過剰なはみ出しを抑制
することができる。
(B)に示した構造に限定されず、例えば、図3(C)
に示す如く、導電板25の第1の接続領域251を横断
するように導電板を貫通した溝37を形成した構造でも
良い。また、溝37は第1の接続領域251を横断する
必要はなく、第1の接続領域251内にその端部を有し
ても良い。また、ポスト30側の第2の接続領域252
でも同様な構造を形成することで、同等な効果を得るこ
とができる。その他、本発明の要旨を逸脱しない範囲
で、種々の変更が可能である。
てMOSFETを用いた場合について説明したが、ダイ
オード素子、IGBT素子等の表面電極構造を有する素
子においても、同様な構造を形成することができる。
体素子のソース電極とその外部に設けられたソース電極
用のポストとを半田を介して導電板で電気的に接続して
いる。そして、導電板は銅板から成るため金属細線等よ
りも強固であるが、導電板のソース電極、ポストと固着
しない領域を薄く形成していることに特徴を有する。そ
のことで、実装工程等でポスト側で発生した振動が導電
板に伝わると、任意の部材とも固着されず、ある程度の
自在性を有するこの薄い領域を変形させることができ
る。その結果、上記薄い領域が緩衝板としての役割を果
たし、半導体素子へ振動が伝わるのを大幅に抑制するこ
とができる。
た第1の効果での導電板の薄い領域に、少なくとも1つ
の切り欠き部を形成することに特徴を有する。そのこと
で、使用する半導体素子等により薄い部分を有する導電
板を用いることができない場合でも、この切り欠き部が
形成された領域で緩衝効果を果たすことができる。ま
た、薄く形成された導電板に切り欠き部を形成すること
で、より緩衝効果を向上させることができる。
素子上のソース電極と固着する導電板の接続領域に導電
板を貫通する孔を設けることに特徴を有する。そのこと
で、実装時の半田内の空気をこの孔介して外部に除去す
ることができ、半田内のボイドの発生を抑制することが
できる。また、この孔を介して硬化後の半田の接続状況
等を目視で確認することもできる。更に、実装時に、半
田が過剰に供給された場合は、孔内に半田が吸い込まれ
ることで半田量を調整することができる。
ある。
ための(A)側面図(B)側面図である。
ための(A)側面図(B)上面図(C)上面図である。
を説明する(A)上面図(B)上面図である。
る。
(A)側面図(B)上面図である。
Claims (10)
- 【請求項1】 少なくとも1つの主表面を有し、前記主
表面には絶縁層を有し前記絶縁層に少なくとも2つ設け
られた孔から一部を露出する電流通過電極および制御電
極とを有する半導体素子と、 前記半導体素子外部に設けられた前記電流通過電極の取
り出し導電領域と、 前記電流通過電極と前記取り出し導電領域とを電気的に
接続する導電板とを具備し、 前記導電板は少なくとも前記主表面の電流通過電極と導
電材を介して接続する第1の接続領域と、前記取り出し
導電領域と導電材を介して接続する第2の接続領域とを
有し、前記主表面上に固着される前記第1の接続領域に
は前記導電板を貫通する孔が少なくとも1つ形成されて
いることを特徴とする半導体装置。 - 【請求項2】 前記孔は前記第1の接続領域の端部から
前記第1の接続領域を分割するように形成されているこ
とを特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記孔は前記導電材が充填されているこ
とを特徴とする請求項1または請求項2記載の半導体装
置。 - 【請求項4】 前記導電板には前記第1の接続領域と前
記第2の接続領域との間には前記導電材と接触しない不
実装領域を有し、前記不実装領域の板厚は前記第1およ
び第2の接続領域の板厚よりも薄いことを特徴とする請
求項1または請求項3記載の半導体装置。 - 【請求項5】 前記導電板の不実装領域には少なくとも
1つ以上の切り欠き部が形成されていることを特徴とす
る請求項4記載の半導体装置。 - 【請求項6】 前記導電材は半田であることを特徴とす
る請求項1から請求項5のいずれかに記載の半導体装
置。 - 【請求項7】 前記導電板は銅板であることを特徴とす
る請求項6記載の半導体装置。 - 【請求項8】 少なくとも1つの主表面を有し、前記主
表面には絶縁層を有し前記絶縁層に少なくとも2つ設け
られた孔から一部を露出する電流通過電極および制御電
極とを有する半導体素子と、 前記半導体素子外部に設けられた前記電流通過電極の取
り出し導電領域と、 前記電流通過電極と前記取り出し導電領域とを電気的に
接続する導電板とを具備し、 前記導電板は少なくとも前記主表面の電流通過電極と導
電材を介して接続する第1の接続領域と、前記取り出し
導電領域と導電材を介して接続する第2の接続領域と、
前記第1の接続領域と前記第2の接続領域との間には前
記導電材と接触しない不実装領域とを有し、前記不実装
領域の板厚は前記第1および第2の接続領域の板厚より
も薄いことを特徴とする半導体装置。 - 【請求項9】 前記導電板の不実装領域には少なくとも
1つ以上の切り欠き部が形成されていることを特徴とす
る請求項8記載の半導体装置。 - 【請求項10】 前記導電板は銅板であることを特徴と
する請求項9記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002119338A JP4471555B2 (ja) | 2002-04-22 | 2002-04-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002119338A JP4471555B2 (ja) | 2002-04-22 | 2002-04-22 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008149506A Division JP4694594B2 (ja) | 2008-06-06 | 2008-06-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003318344A true JP2003318344A (ja) | 2003-11-07 |
JP4471555B2 JP4471555B2 (ja) | 2010-06-02 |
Family
ID=29535931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002119338A Expired - Fee Related JP4471555B2 (ja) | 2002-04-22 | 2002-04-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4471555B2 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005243685A (ja) * | 2004-02-24 | 2005-09-08 | Renesas Technology Corp | 半導体装置 |
JP2006060106A (ja) * | 2004-08-23 | 2006-03-02 | Origin Electric Co Ltd | リード部材及び表面実装型半導体装置 |
JP2007184525A (ja) * | 2005-12-07 | 2007-07-19 | Mitsubishi Electric Corp | 電子機器装置 |
JP2007317850A (ja) * | 2006-05-25 | 2007-12-06 | Matsushita Electric Works Ltd | 半導体スイッチ |
JP2009038126A (ja) * | 2007-07-31 | 2009-02-19 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2010010173A (ja) * | 2008-06-24 | 2010-01-14 | Denso Corp | 電子装置およびその製造方法 |
JP2012069727A (ja) * | 2010-09-24 | 2012-04-05 | Denso Corp | 半導体モジュール |
JP2012069640A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体装置及び電力用半導体装置 |
JP5676771B2 (ja) * | 2011-09-30 | 2015-02-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
EP2916349A4 (en) * | 2012-11-05 | 2016-08-31 | Nsk Ltd | SEMICONDUCTOR MODULE |
US20160322342A1 (en) * | 2014-01-15 | 2016-11-03 | Panasonic Intellectual Property Management Co. Lt | Semiconductor device |
US9698091B2 (en) | 2014-10-09 | 2017-07-04 | Mitsubishi Electric Corporation | Power semiconductor device |
EP3244448A1 (de) * | 2016-05-09 | 2017-11-15 | Heraeus Deutschland GmbH & Co. KG | Verbinder, verfahren zur herstellung eines verbinders, leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls |
WO2018061711A1 (ja) * | 2016-09-27 | 2018-04-05 | パナソニックIpマネジメント株式会社 | 半導体装置および製造方法 |
CN108109983A (zh) * | 2017-12-14 | 2018-06-01 | 常州星海电子股份有限公司 | 一种汽车专用整流二极管结构 |
WO2019167284A1 (ja) * | 2018-03-02 | 2019-09-06 | 新電元工業株式会社 | 樹脂封止型半導体装置 |
WO2019215806A1 (ja) * | 2018-05-08 | 2019-11-14 | 三菱電機株式会社 | 配線部材及びこれを備えた半導体モジュール |
WO2022014387A1 (ja) * | 2020-07-16 | 2022-01-20 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
-
2002
- 2002-04-22 JP JP2002119338A patent/JP4471555B2/ja not_active Expired - Fee Related
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005243685A (ja) * | 2004-02-24 | 2005-09-08 | Renesas Technology Corp | 半導体装置 |
JP2006060106A (ja) * | 2004-08-23 | 2006-03-02 | Origin Electric Co Ltd | リード部材及び表面実装型半導体装置 |
JP2007184525A (ja) * | 2005-12-07 | 2007-07-19 | Mitsubishi Electric Corp | 電子機器装置 |
JP2007317850A (ja) * | 2006-05-25 | 2007-12-06 | Matsushita Electric Works Ltd | 半導体スイッチ |
JP2009038126A (ja) * | 2007-07-31 | 2009-02-19 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2010010173A (ja) * | 2008-06-24 | 2010-01-14 | Denso Corp | 電子装置およびその製造方法 |
JP2012069640A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体装置及び電力用半導体装置 |
JP2012069727A (ja) * | 2010-09-24 | 2012-04-05 | Denso Corp | 半導体モジュール |
JP5676771B2 (ja) * | 2011-09-30 | 2015-02-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JPWO2013046439A1 (ja) * | 2011-09-30 | 2015-03-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
EP2916349A4 (en) * | 2012-11-05 | 2016-08-31 | Nsk Ltd | SEMICONDUCTOR MODULE |
US20160322342A1 (en) * | 2014-01-15 | 2016-11-03 | Panasonic Intellectual Property Management Co. Lt | Semiconductor device |
US9698091B2 (en) | 2014-10-09 | 2017-07-04 | Mitsubishi Electric Corporation | Power semiconductor device |
EP3244448A1 (de) * | 2016-05-09 | 2017-11-15 | Heraeus Deutschland GmbH & Co. KG | Verbinder, verfahren zur herstellung eines verbinders, leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls |
WO2018061711A1 (ja) * | 2016-09-27 | 2018-04-05 | パナソニックIpマネジメント株式会社 | 半導体装置および製造方法 |
JPWO2018061711A1 (ja) * | 2016-09-27 | 2019-07-18 | パナソニックIpマネジメント株式会社 | 半導体装置および製造方法 |
JP2021090074A (ja) * | 2016-09-27 | 2021-06-10 | パナソニックIpマネジメント株式会社 | 半導体装置 |
US11189549B2 (en) | 2016-09-27 | 2021-11-30 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN108109983B (zh) * | 2017-12-14 | 2024-05-10 | 常州星海电子股份有限公司 | 一种汽车专用整流二极管结构 |
CN108109983A (zh) * | 2017-12-14 | 2018-06-01 | 常州星海电子股份有限公司 | 一种汽车专用整流二极管结构 |
CN111602240B (zh) * | 2018-03-02 | 2023-08-01 | 新电元工业株式会社 | 树脂封装型半导体装置 |
WO2019167284A1 (ja) * | 2018-03-02 | 2019-09-06 | 新電元工業株式会社 | 樹脂封止型半導体装置 |
JPWO2019167284A1 (ja) * | 2018-03-02 | 2020-04-09 | 新電元工業株式会社 | 樹脂封止型半導体装置 |
CN111602240A (zh) * | 2018-03-02 | 2020-08-28 | 新电元工业株式会社 | 树脂封装型半导体装置 |
JPWO2019215806A1 (ja) * | 2018-05-08 | 2021-02-12 | 三菱電機株式会社 | 配線部材及びこれを備えた半導体モジュール |
JP7065953B2 (ja) | 2018-05-08 | 2022-05-12 | 三菱電機株式会社 | 配線部材及びこれを備えた半導体モジュール |
US11476224B2 (en) | 2018-05-08 | 2022-10-18 | Mitsubishi Electric Corporation | Wiring member and semiconductor module including same |
WO2019215806A1 (ja) * | 2018-05-08 | 2019-11-14 | 三菱電機株式会社 | 配線部材及びこれを備えた半導体モジュール |
WO2022014387A1 (ja) * | 2020-07-16 | 2022-01-20 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4471555B2 (ja) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9620471B2 (en) | Power semiconductor package with conductive clips | |
JP4471555B2 (ja) | 半導体装置 | |
JP4343158B2 (ja) | 半導体デバイスのパッケージ製造方法 | |
JP3759131B2 (ja) | リードレスパッケージ型半導体装置とその製造方法 | |
JP3877401B2 (ja) | 半導体装置の製造方法 | |
US10593612B2 (en) | SMDs integration on QFN by 3D stacked solution | |
TWI339429B (en) | Lead frame and method of manufacturing the same | |
JP2005260243A (ja) | ソース実装半導体ダイのはんだ付け可能最上部金属化及びパッシベーションの方法 | |
JP2005317998A5 (ja) | ||
JP2005317998A (ja) | 半導体装置 | |
US20090174061A1 (en) | Semiconductor Device | |
CN111755404A (zh) | 半导体装置及半导体封装体 | |
JP2007005368A (ja) | 半導体装置の製造方法 | |
JP2008501246A (ja) | 表面実装のためのフロント接点の形成 | |
JP7372423B2 (ja) | 半導体素子および半導体装置 | |
JP4694594B2 (ja) | 半導体装置 | |
US11764130B2 (en) | Semiconductor device | |
JP3869755B2 (ja) | 半導体装置 | |
JP4353935B2 (ja) | リードレスパッケージ型半導体装置 | |
JP4137981B2 (ja) | 半導体装置の製造方法 | |
JP2005116915A (ja) | 半導体装置 | |
JP2006032871A (ja) | 半導体装置 | |
JP7290960B2 (ja) | 半導体装置 | |
JP2019110278A (ja) | 半導体装置 | |
JP7245037B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4471555 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |