JP2012069727A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2012069727A JP2012069727A JP2010213166A JP2010213166A JP2012069727A JP 2012069727 A JP2012069727 A JP 2012069727A JP 2010213166 A JP2010213166 A JP 2010213166A JP 2010213166 A JP2010213166 A JP 2010213166A JP 2012069727 A JP2012069727 A JP 2012069727A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- power terminal
- electrode surface
- width
- detail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 229910000679 solder Inorganic materials 0.000 claims abstract description 134
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000013459 approach Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000005476 soldering Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】半導体モジュール1は、半導体素子2と、パワー端子3,4と、はんだ接続部5とを備える。半導体素子2は、少なくとも一方の面に電極面20を備える。パワー端子3は金属板からなり、半導体素子2の電極面20に対して所定間隔をおいて対向配置されている。パワー端子3は、金属板の板厚方向へ貫通した貫通孔30を有する。はんだ接続部5は、電極面20とパワー端子3との間に介在し、パワー端子3と電極面20とを電気的に接続している。パワー端子3には、該パワー端子3の外縁34と貫通孔30とを繋ぐスリット部31が形成されている。
【選択図】図1
Description
金属板からなり、上記半導体素子の上記電極面に対して所定間隔をおいて対向配置されると共に、上記金属板の板厚方向へ貫通した貫通孔を有するパワー端子と、
上記電極面と上記パワー端子との間に介在し、上記パワー端子と上記電極面とを電気的に接続するはんだ接続部とを備え、
上記パワー端子には、該パワー端子の外縁と上記貫通孔とを繋ぐスリット部が形成されていることを特徴とする半導体モジュールにある(請求項1)。
パワー端子ははんだに濡れるため、貫通孔の側面において、はんだをパワー端子に引き付ける力が生じる。この力が強いと、はんだが貫通孔から滴下しにくくなる。
従来の電力変換装置では、パワー端子に貫通孔のみを形成していたため、貫通孔内に存在するはんだは、その周囲が全て貫通孔の側面に接触していた。そのため、はんだをパワー端子に引き付ける力が強く、はんだが滴下しにくかった。
本発明において、上記パワー端子は、巻回する幅細部を有し、上記幅細部によって囲まれた部分が上記貫通孔となっており、上記はんだ接続部に接続した、上記幅細部の先端部と、上記幅細部のうち上記先端部に隣り合う部分との間の隙間が上記スリット部になっていることが好ましい(請求項2)。
この場合には、上記幅細部の幅をはんだ接続部の直径よりも細くすれば、はんだ接続部の外縁が、上方から見たときに幅細部に隠れにくくなる。そのため、滴下したはんだの量および形状を上方から容易に確認することが可能になる。
このようにすると、電極面に対して幅細部が傾斜しているため、はんだの滴下量によって、はんだ接続部内に隠れる幅細部の面積が変わることになる。例えば、はんだの滴下量が少ない場合は、幅細部の先端部しかはんだ接続部内に隠れず、はんだの滴下量が多い場合は、幅細部の高い位置の部位まではんだ接続部内に隠れる。そのため、はんだ接続部内に入っていない幅細部の形状を、上方から視認することにより、はんだの滴下量を容易に確認することが可能になる。
このようにすると、段部を、はんだの滴下量が充分であるか否かの目印にすることができる。すなわち、はんだの滴下量が少ない場合は、はんだ接続部によって段部が隠れないため、段部を上方から確認できる。また、はんだの滴下量が充分である場合は、はんだ接続部によって段部が隠れ、見えなくなる。そのため、段部がはんだ接続部によって隠れているか否かを上方から視認することにより、はんだの滴下量が充分であるか否かを容易に確認することができる。
このようにすると、突部を、はんだの滴下量が充分であるか否かの目印にすることができる。すなわち、はんだの滴下量が少ない場合は、はんだ接続部によって突部が隠れないため、突部を上方から確認できる。また、はんだの滴下量が充分である場合は、はんだ接続部によって突部が隠れ、見えなくなる。そのため、突部がはんだ接続部によって隠れているか否かを上方から視認することにより、はんだの滴下量が充分であるか否かを容易に確認することができる。
本発明の実施例にかかる半導体モジュールにつき、図1〜図5を用いて説明する。
図1〜図3に示すごとく、本例の半導体モジュール1は、半導体素子2と、パワー端子3,4と、はんだ接続部5とを備える。
半導体素子2は、少なくとも一方の面に電極面20を備える。
パワー端子3は、金属板からなり、半導体素子2の電極面20に対して所定間隔をおいて対向配置されている。また、パワー端子3は、金属板の板厚方向へ貫通した貫通孔30を有する。
そして、パワー端子3には、該パワー端子3の外縁34と貫通孔30とを繋ぐスリット部31が形成されている。
以下、詳説する。
また、図3に示すごとく、主基板300の主面301と、幅細部32の主面325とは面一である。
本例では、充分な量のはんだを滴下すると、図2に示すごとく、第1部分321の約半分と、第2部分322、第3部分323、先端部分324の全てがはんだ接続部5内に隠れる。
制御端子10には、図示しない制御回路基板が接続される。この制御回路基板によって半導体素子2の動作を制御し、パワー端子3,4間に流れる電流のスイッチング制御を行う。
パワー端子3ははんだに濡れるため、貫通孔30の側面39において、はんだをパワー端子3に引き付ける力が生じる。この力が強いと、はんだが滴下しにくくなる。
従来の電力変換装置では、図16に示すごとく、パワー端子に貫通孔のみを形成していたため、貫通孔内に存在するはんだは、その周囲が全て貫通孔の側面に接触していた。そのため、はんだをパワー端子に引き付ける力が強く、はんだが滴下しにくかった。
このようにすると、図2に示すごとく、幅細部32ははんだ接続部5の直径よりも幅が細いため、はんだ接続部5の外縁50が、上方から見たときに幅細部32に隠れにくくなる。そのため、滴下したはんだの量および形状を上方から容易に確認することが可能になる。
本例は、図7に示すごとく、パワー端子3と電極面20との間隔dを狭くし、少量のはんだでもパワー端子3と電極面20とを接続できるようにした例である。本例では、図6に示すごとく、はんだの滴下量が少ないため、はんだ接続部5の直径が小さい。そのため、上方から見た場合に、はんだ接続部5の外縁50は殆どが幅細部32に隠れる。
その他、実施例1と同様の構成を備える。
その他、実施例1と同様の作用効果を備える。
本例は、パワー端子3の形状を変更した例である。図8、図9に示すごとく、本例では、幅細部32は、該幅細部32の長手方向に沿って先端部324へ向かうほど電極面20に近づく形状に形成されている。
すなわち、幅細部32の第1部分321は、第1折曲線37aに沿って折り曲げられ、該第1折曲線37aから第2折曲線37bに向かうほど電極面20に近づくよう傾斜している。また、第2部分322は、第2折曲線37bに沿って折り曲げられ、該第2折り曲げ線37bから第3折曲線37cに向かうほど電極面20に近づくよう傾斜している。同様にして、第3部分323は第3折曲線37cに沿って折り曲げられ、先端部324は第4折曲線37dに沿って折り曲げられている。
その他、実施例1と同様の構成を備える。
その他、実施例1と同様の作用効果を備える。
本例は、パワー端子3の形状を変更した例である。図14に示すごとく、本例のパワー端子3は、幅細部32よりも幅が太い幅太部35を備える。そして、パワー端子3と電極面20との接続信頼性を確保するために必要な最少量のはんだが滴下された場合に、はんだ接続部5によって隠れる位置であって、かつはんだの滴下量が上記最少量よりも少ない場合には、はんだ接続部5によって隠れない位置に、幅細部32と幅太部35との境界となる段部38が形成されている。
その他、実施例3と同様の構成を備える。
その他、実施例3と同様の作用効果を備える。
本例は、パワー端子3の形状を変更した例である。図15に示すごとく、本例の幅細部32は、主基板300から第1部分321が延出している。そして、パワー端子3と電極面20との接続信頼性を確保するために必要な最少量のはんだが滴下された場合に、はんだ接続部5によって隠れる位置であって、かつはんだの滴下量が上記最少量よりも少ない場合には、はんだ接続部5によって隠れない位置に、幅細部32の短手方向に突出した突部36が形成されている。
その他、実施例3と同様の構成を備える。
2 半導体素子
20 電極面
3 パワー端子
30 貫通孔
31 スリット部
32 幅細部
324 先端部
35 幅太部
36 突部
4 はんだ接続部
Claims (5)
- 少なくとも一方の面に電極面を備えた半導体素子と、
金属板からなり、上記半導体素子の上記電極面に対して所定間隔をおいて対向配置されると共に、上記金属板の板厚方向へ貫通した貫通孔を有するパワー端子と、
上記電極面と上記パワー端子との間に介在し、上記パワー端子と上記電極面とを電気的に接続するはんだ接続部とを備え、
上記パワー端子には、該パワー端子の外縁と上記貫通孔とを繋ぐスリット部が形成されていることを特徴とする半導体モジュール。 - 請求項1において、上記パワー端子は、巻回する幅細部を有し、上記幅細部によって囲まれた部分が上記貫通孔となっており、上記はんだ接続部に接続した、上記幅細部の先端部と、上記幅細部のうち上記先端部に隣り合う部分との間の隙間が上記スリット部になっていることを特徴とする半導体モジュール。
- 請求項2において、上記幅細部は、該幅細部の長手方向に沿って上記先端部へ向かうほど上記電極面に近づく形状に形成されていることを特徴とする半導体モジュール。
- 請求項2または請求項3において、上記パワー端子は、上記幅細部よりも幅が太い幅太部を備え、上記パワー端子と上記電極面との接続信頼性を確保するために必要な最少量のはんだが滴下された場合に、上記はんだ接続部によって隠れる位置であって、かつ上記はんだの滴下量が上記最少量よりも少ない場合には、上記はんだ接続部によって隠れない位置に、上記幅細部と上記幅太部との境界となる段部が形成されていることを特徴とする半導体モジュール。
- 請求項2または請求項3において、上記パワー端子と上記電極面との接続信頼性を確保するために必要な最少量のはんだが滴下された場合に、上記はんだ接続部によって隠れる位置であって、かつ上記はんだの滴下量が上記最少量よりも少ない場合には、上記はんだ接続部によって隠れない位置に、上記幅細部の短手方向に突出した突部が形成されていることを特徴とする半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010213166A JP5542600B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010213166A JP5542600B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012069727A true JP2012069727A (ja) | 2012-04-05 |
JP5542600B2 JP5542600B2 (ja) | 2014-07-09 |
Family
ID=46166633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010213166A Active JP5542600B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5542600B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019009328A (ja) * | 2017-06-27 | 2019-01-17 | 三菱電機株式会社 | 電力用半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0328747U (ja) * | 1989-04-11 | 1991-03-22 | ||
JPH0538907U (ja) * | 1991-10-30 | 1993-05-25 | 日本電気株式会社 | 集積回路パツケージ |
JP2003318344A (ja) * | 2002-04-22 | 2003-11-07 | Sanyo Electric Co Ltd | 半導体装置 |
JP2008041848A (ja) * | 2006-08-04 | 2008-02-21 | Funai Electric Co Ltd | 半田付け構造 |
JP2010010173A (ja) * | 2008-06-24 | 2010-01-14 | Denso Corp | 電子装置およびその製造方法 |
-
2010
- 2010-09-24 JP JP2010213166A patent/JP5542600B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0328747U (ja) * | 1989-04-11 | 1991-03-22 | ||
JPH0538907U (ja) * | 1991-10-30 | 1993-05-25 | 日本電気株式会社 | 集積回路パツケージ |
JP2003318344A (ja) * | 2002-04-22 | 2003-11-07 | Sanyo Electric Co Ltd | 半導体装置 |
JP2008041848A (ja) * | 2006-08-04 | 2008-02-21 | Funai Electric Co Ltd | 半田付け構造 |
JP2010010173A (ja) * | 2008-06-24 | 2010-01-14 | Denso Corp | 電子装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019009328A (ja) * | 2017-06-27 | 2019-01-17 | 三菱電機株式会社 | 電力用半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5542600B2 (ja) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9245829B2 (en) | Substrate structure, method of mounting semiconductor chip, and solid state relay | |
TW200711068A (en) | Semiconductor device and method for making the same, circuit board and method for making the same | |
US20170047720A1 (en) | Circuit assembly and electrical junction box | |
US8958213B2 (en) | Mounting structure of chip component | |
JP5542600B2 (ja) | 半導体モジュール | |
JP2015046479A (ja) | 回路構成体 | |
JP2016146733A (ja) | 回路構成体 | |
JP2007081250A (ja) | 面実装型電子部品 | |
JP3110160U (ja) | プリント基板の接続構造 | |
JP5927435B2 (ja) | 電子装置 | |
JP6126060B2 (ja) | フレキシブルプリント基板とひずみゲージの接合構造 | |
JP2009231062A (ja) | 基板実装用スイッチの端子構造 | |
JP6570728B2 (ja) | 電子装置およびその製造方法 | |
EP1777999A1 (en) | Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component | |
US9414492B2 (en) | Printed wiring board and electric tool switch provided therewith | |
JP2008028212A (ja) | 回路モジュールおよび電気的接続構造 | |
JP2005158912A (ja) | 回路基板 | |
JP5435479B2 (ja) | 射出成形基板と実装部品との取付構造、および射出成形基板 | |
JP6004579B2 (ja) | 半導体装置 | |
JP2007200599A (ja) | コネクタ | |
JP2011187776A (ja) | コイル部品 | |
JP6028762B2 (ja) | 回路構成体および電気接続箱 | |
JP2006173337A (ja) | 電子モジュール構造 | |
JP2007103047A (ja) | 雄型コネクタと配線部品との接続構造およびこの雄型コネクタ | |
JP2013098364A (ja) | モジュール部品およびそれに用いられる配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5542600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |