WO2022014387A1 - 半導体装置、および半導体装置の製造方法 - Google Patents

Abstract

半導体装置は、ダイパッドと、半導体素子と、接合層と、第１導電部材と、第２導電部材とを備える。前記半導体素子は、前記ダイパッドの主面に対向して設けられた第１電極と、厚さ方向において前記第１電極とは反対側に設けられた第２電極および第３電極とを有する。前記第１電極は、前記主面に電気的に接合されている。前記接合層は、前記第１電極と前記主面とを電気的に接合する。前記第１導電部材は、前記第２電極に電気的に接合されている。前記第２導電部材は、前記第３電極に電気的に接合されている。前記厚さ方向に沿って視て、前記第３電極の面積は、前記第２電極の面積よりも小である。前記第２導電部材のヤング率は、前記第１導電部材のヤング率よりも小である。

Description

半導体装置、および半導体装置の製造方法

　本開示は、ＭＯＳＦＥＴなどの半導体素子を備えた半導体装置と、当該半導体装置の製造方法とに関する。

　電気信号に基づき電流を変換するという、ＭＯＳＦＥＴなどの半導体素子を備えた半導体装置が広く知られている。このような半導体装置は、たとえばＤＣ－ＤＣコンバータといった、電力変換回路を備える電子機器などに使用されている。特許文献１には、ＭＯＳＦＥＴが搭載された半導体装置の一例が開示されている。当該半導体装置は、電源電圧が印加されるドレインリードと、ＭＯＳＦＥＴに電気信号を入力するためのゲートリードと、当該電源電圧に対応した電流が当該電気信号に基づき変換された後、変換された電流が流れるソースリードとを備える。ＭＯＳＦＥＴは、ドレインリードに導通するドレイン電極と、ゲートリードに導通するゲート電極と、ソースリードに導通するソース電極とを有する。ドレイン電極は、ハンダによりドレインリードにより電気的に接合されている。ゲート電極およびゲートリードと、ソース電極およびソースリードとには、それぞれ金属クリップが電気的に接合されている。これにより、当該半導体装置に、より大きな電流を流すことが可能となっている。

　近年、炭化ケイ素などを材料とした化合物半導体基板を含むＭＯＳＦＥＴを備えた半導体装置が普及しつつある。当該ＭＯＳＦＥＴは、従来のＭＯＳＦＥＴと比較して、素子の大きさをより小さくしつつ、電流の変換効率をより向上させることが可能という利点がある。特許文献１に開示されている半導体装置において当該ＭＯＳＦＥＴを採用する場合、ハンダによりドレイン電極をドレインリードに電気的に接合させる際、当該ドレインリードに対して当該ＭＯＳＦＥＴの位置がずれることがある。このことは、当該ＭＯＳＦＥＴの自重が比較的小であることと、ハンダをリフローにより溶融させることに起因する。さらに、ドレインリードの厚さ方向に沿って視て、ゲート電極の面積は、ソース電極の面積よりも小である。このため、ダイパッドに対して当該ＭＯＳＦＥＴの位置ずれが生じると、特にゲート電極に対する金属クリップの接合面積が極度に縮小するおそれがある。このことは、ゲート電極に対する金属クリップの接合状態の悪化を来すため、当該半導体装置の歩留まりの低下を招く要因となる。

特開２００１－２７４２０６号公報

　本開示は上記事情に鑑み、より大きな電流に対応しつつ、半導体素子の複数の電極の各々に対する導電部材の接合状態の改善を図ることが可能な半導体装置、およびその製造方法を提供することを課題とする。

　本開示の第１の側面によって提供される半導体装置は、厚さ方向を向く主面を有するダイパッドと、前記主面に対向して設けられた第１電極と、前記厚さ方向において前記第１電極とは反対側に設けられ、かつ互いに離れて位置する第２電極および第３電極と、を有するとともに、前記第１電極が前記主面に電気的に接合された半導体素子と、前記第１電極と前記主面とを電気的に接合する第１接合層と、前記第２電極に電気的に接合された第１導電部材と、前記第３電極に電気的に接合された第２導電部材と、を備え、前記厚さ方向に沿って視て、前記第３電極の面積は、前記第２電極の面積よりも小であり、前記第２導電部材のヤング率は、前記第１導電部材のヤング率よりも小である。

　本開示の第２の側面によって提供される半導体装置の製造方法は、厚さ方向を向く主面を有するダイパッドにおいて、導電性を有する接合材を前記主面の上に配置する工程と、前記厚さ方向において互いに反対側を向く第１電極および第２電極と、前記厚さ方向において前記第２電極と同じ側に設けられ、かつ前記第２電極とは離れて位置する第３電極と、を有する半導体素子において、前記第１電極が前記接合材に対向するように前記半導体素子を前記接合材の上に配置する工程と、前記接合材を溶融および固化させることにより、前記第１電極を前記主面に電気的に接合させる工程と、前記第２電極に第１導電部材を電気的に接合させる工程と、前記第３電極に第２導電部材を電気的にさせる工程と、を備え、前記厚さ方向に沿って視て、前記第３電極の面積は、前記第２電極の面積よりも小であり、前記第２導電部材のヤング率は、前記第１導電部材のヤング率よりも小である。

　本開示にかかる半導体装置、およびその製造方法によれば、より大きな電流に対応しつつ、半導体素子の複数の電極の各々に対する導電部材の接合状態の改善を図ることが可能となる。

　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。

本開示の一実施形態にかかる半導体装置の斜視図である。 図１に示す半導体装置の平面図である。 図２に対応する平面図であり、封止樹脂を透過している。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の正面図である。 図１に示す半導体装置の右側面図である。 図３のＶＩＩ－ＶＩＩ線に沿う断面図である。 図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図３のＩＸ－ＩＸ線に沿う断面図である。 図３のＸ－Ｘ線に沿う断面図である。 図３の部分拡大図である。 図７の部分拡大図である。 図７の部分拡大図である。 図８の部分拡大図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の製造工程を説明する部分拡大断面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の製造工程を説明する部分拡大断面図である。 図１に示す半導体装置の製造工程を説明する部分拡大断面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の作用効果を説明する平面図である。

　本開示を実施するための形態について、添付図面に基づいて説明する。

　図１～図１４に基づき、本開示の一実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、たとえばＤＣ－ＤＣコンバータといった、電力変換回路を備える電子機器などに使用される。半導体装置Ａ１０は、ダイパッド１０、第１リード１１、第２リード１２、第３リード１３、半導体素子２０、第１接合層２１、第２接合層２２、第３接合層２３、第１導電部材３１、第２導電部材３２および封止樹脂４０を備える。ここで、図３は、理解の便宜上、封止樹脂４０を透過している。図３では、透過した封止樹脂４０を想像線（二点鎖線）で示している。

　半導体装置Ａ１０の説明においては、便宜上、ダイパッド１０の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。厚さ方向ｚに沿って視て、第１方向ｘは、半導体装置Ａ１０の長手方向に相当する。厚さ方向ｚに沿って視て、第２方向ｙは、半導体装置Ａ１０の短手方向に相当する。

　ダイパッド１０は、図３、および図７～図９に示すように、半導体素子２０を搭載する導電部材である。ダイパッド１０は、第１リード１１、第２リード１２および第３リード１３とともに、同一のリードフレームから構成されている。当該リードフレームは、銅（Ｃｕ）、または銅合金である。このため、ダイパッド１０、第１リード１１、第２リード１２および第３リード１３の各々の組成は、銅を含む（すなわち、各部材は銅を含有する）。図９に示すように、ダイパッド１０は、主面１０１、裏面１０２および貫通孔１０３を有する。主面１０１は、厚さ方向ｚを向く。主面１０１の上に、半導体素子２０が搭載される。裏面１０２は、厚さ方向ｚにおいて主面１０１とは反対側を向く。裏面１０２には、たとえば錫（Ｓｎ）めっきが施されている。貫通孔１０３は、厚さ方向ｚにおいて主面１０１から裏面１０２に至ってダイパッド１０を貫通している。貫通孔１０３は、厚さ方向ｚに沿って視て円形状である。図７に示すように、ダイパッド１０の厚さＴは、第１リード１１の最大厚さｔ_maxよりも大である。

　半導体素子２０は、図３、および図７～図９に示すように、ダイパッド１０の主面１０１の上に搭載されている。半導体素子２０は、たとえば縦型構造のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。半導体装置Ａ１０の説明においては、半導体素子２０は、ｎチャンネル型であり、かつ縦型構造のＭＯＳＦＥＴを対象とする。半導体素子２０は、化合物半導体基板を含む。当該化合物半導体基板の主材料は、炭化ケイ素（ＳｉＣ）である。この他、当該化合物半導体基板の主材料として、窒化ガリウム（ＧａＮ）を用いてもよい。半導体装置Ａ１０においては、厚さ方向ｚに沿って視て、半導体素子２０の面積は、ダイパッド１０の主面１０１の面積の４０％以下である。厚さ方向ｚに沿って視て、半導体素子２０の面積は、主面１０１の面積の２０％以下であってもよく、さらには１０％以下であってもよい。この比率は、半導体素子２０の当該面積と、主面１０１の当該面積との変遷によって変わり得る。図１１、図１２および図１４に示すように、半導体素子２０は、第１電極２０１、第２電極２０２および第３電極２０３を有する。

　図１２および図１４に示すように、第１電極２０１は、ダイパッド１０の主面１０１に対向して設けられている。第１電極２０１には、電力変換対象となる直流の電源電圧が印加される。すなわち、第１電極２０１は、ドレイン電極に相当する。

　図１２および図１４に示すように、第２電極２０２は、厚さ方向ｚにおいて第１電極２０１とは反対側に設けられている。第２電極２０２には、半導体素子２０により変換された電流が流れる。すなわち、第２電極２０２は、ソース電極に相当する。

　図１１および図１４に示すように、第３電極２０３は、厚さ方向ｚにおいて第１電極２０１とは反対側に設けられ、かつ第２電極２０２から離れて位置する。第３電極２０３には、半導体素子２０が駆動するためのゲート電圧が印加される。すなわち、第３電極２０３は、ゲート電極に相当する。当該ゲート電圧に基づき、半導体素子２０は、第１電極２０１に印加された電源電圧に対応する電流を変換する。厚さ方向ｚに沿って視て、第３電極２０３の面積は、第２電極２０２の面積よりも小である。

　第１接合層２１は、図１２および図１４に示すように、ダイパッド１０の主面１０１と、半導体素子２０の第１電極２０１との間に介在する部分を含む。第１接合層２１は、導電性を有する。第１接合層２１は、第１電極２０１と主面１０１とを電気的に接合する。これにより、半導体装置Ａ１０においては、第１電極２０１が主面１０１に電気的に接合され、かつ第１電極２０１がダイパッド１０に導通する構成となっている。第１接合層２１は、錫を含有する。第１接合層２１の材料は、たとえば鉛フリーハンダである。第１接合層２１は、鉛ハンダでもよい。

　第１リード１１は、図３および図７に示すように、ダイパッド１０から離れて位置する。第１リード１１は、第１方向ｘに沿って延びている。第１リード１１は、半導体素子２０の第２電極２０２に導通している。このため、第１リード１１は、半導体装置Ａ１０のソース端子に相当する。第１リード１１は、被覆部１１１、露出部１１２、第１接合面１１３を有する。被覆部１１１は、封止樹脂４０に覆われている。露出部１１２は、被覆部１１１につながり、かつ封止樹脂４０から露出している。露出部１１２は、第１方向ｘにおいてダイパッド１０から遠ざかる側に延びている。露出部１１２の表面には、たとえば錫めっきが施されている。第１接合面１１３は、厚さ方向ｚにおいてダイパッド１０の主面１０１と同じ側を向く。第１接合面１１３は、被覆部１１１の一部に含まれる。厚さ方向ｚにおいて、第１接合面１１３は、主面１０１に対して半導体素子２０寄りに位置する。

　第２リード１２は、図３および図８に示すように、ダイパッド１０および第１リード１１の双方から離れて位置する。第２リード１２は、第１方向ｘに沿って延びている。半導体装置Ａ１０においては、第２リード１２は、第２方向ｙにおいて第３リード１３に対して第１リード１１とは反対側に位置する。第２リード１２は、半導体素子２０の第３電極２０３に導通している。このため、第２リード１２は、半導体装置Ａ１０のゲート端子に相当する。第２リード１２は、被覆部１２１、露出部１２２、第２接合面１２３を有する。被覆部１２１は、封止樹脂４０に覆われている。露出部１２２は、被覆部１２１につながり、かつ封止樹脂４０から露出している。露出部１２２は、第１方向ｘにおいてダイパッド１０から遠ざかる側に延びている。露出部１２２の表面には、錫めっきが施されている。第２接合面１２３は、厚さ方向ｚにおいてダイパッド１０の主面１０１と同じ側を向く。第２接合面１２３は、被覆部１２１の一部に含まれる。厚さ方向ｚにおいて、第２接合面１２３は、主面１０１に対して半導体素子２０寄りに位置する。図１０に示すように、厚さ方向ｚにおいて、第２接合面１２３の位置は、第１リード１１の第１接合面１１３の位置と同一である。

　第３リード１３は、図３および図９に示すように、第１方向ｘに沿って延びる部分を含むとともに、ダイパッド１０につながっている。第３リード１３の材料は、ダイパッド１０の材料と同一である。第３リード１３は、被覆部１３１および露出部１３２を有する。被覆部１３１は、ダイパッド１０につながり、かつ封止樹脂４０に覆われている。第２方向ｙに沿って視て、被覆部１３１は、屈曲している。露出部１３２は、被覆部１３１につながり、かつ封止樹脂４０から露出している。露出部１３２は、第１方向ｘにおいてダイパッド１０から遠ざかる側に延びている。露出部１３２の表面には、錫めっきが施されている。

　図５に示すように、半導体装置Ａ１０において、第１リード１１の露出部１１２、第２リード１２の露出部１２２、および第３リード１３の露出部１３２の各々の高さｈは、いずれも同一である。このため、第２方向ｙに沿って視て、第３リード１３の少なくとも一部（露出部１３２）が、第１リード１１および第２リード１２の各々に重なっている（図６参照）。

　第１導電部材３１は、図３および図７に示すように、半導体素子２０の第２電極２０２と、第１リード１１の第１接合面１１３とに電気的に接合されている。これにより、第１リード１１は、第２電極２０２に導通している。第１導電部材３１は、銅を含有する。半導体装置Ａ１０においては、第１導電部材３１は、定尺の金属クリップである。図１２および図１３に示すように、第１導電部材３１は、第１接合部３１１および第２接合部３１２を有する。第１接合部３１１は、第１導電部材３１の一端に位置し、かつ第１導電部材３１を第２電極２０２に電気的に接合させる部分である。第２接合部３１２は、第１導電部材３１の他端に位置し、かつ第１導電部材３１を第１接合面１１３に電気的に接合させる部分である。

　第２接合層２２は、図１２に示すように、半導体素子２０の第２電極２０２と、第１導電部材３１の第１接合部３１１との間に介在する部分を含む。第２接合層２２は、導電性を有する。第２接合層２２は、第１接合部３１１と第２電極２０２とを電気的に接合する。これにより、半導体装置Ａ１０においては、第１導電部材３１が第２電極２０２に電気的に接合され、かつ第１導電部材３１が第２電極２０２に導通する構成となっている。第２接合層２２は、錫を含有する。第２接合層２２は、第１接合層２１と同一の材料からなる。さらに、第１接合層２１の厚さｔ１は、第２接合層２２の厚さｔ２よりも大となっている。

　第３接合層２３は、図１３に示すように、第１リード１１の第１接合面１１３と、第１導電部材３１の第２接合部３１２との間に介在する部分を含む。第３接合層２３は、導電性を有する。第３接合層２３は、第２接合部３１２と第１接合面１１３とを電気的に接合する。これにより、半導体装置Ａ１０においては、第１導電部材３１が第１接合面１１３に電気的に接合され、かつ第１導電部材３１が第１リード１１に導通する構成となっている。第３接合層２３は、第１接合層２１と同一の材料からなる。

　第２導電部材３２は、図３および図８に示すように、半導体素子２０の第３電極２０３と、第２リード１２の第２接合面１２３とに電気的に接合されている。これにより、第２リード１２は、第３電極２０３に導通している。第２導電部材３２は、アルミニウム（Ａｌ）を含有する。半導体装置Ａ１０においては、第２導電部材３２は、ワイヤである。第２導電部材３２は、ワイヤボンディングにより形成される。図８に示すように、第２導電部材３２は、第３接合部３２１および第４接合部３２２を有する。図１４に示すように、第３接合部３２１は、第２導電部材３２の一端に位置し、かつ第２導電部材３２を第３電極２０３に電気的に接合させる部分である。第２導電部材３２をワイヤボンディングにより形成する際、第３接合部３２１は、当該ボンディングの始点に相当する。第４接合部３２２は、第２導電部材３２の他端に位置し、かつ第２導電部材３２を第２接合面１２３に電気的に接合させる部分である。第２導電部材３２をワイヤボンディングにより形成する際、第４接合部３２２は、当該ボンディングの終点に相当する。

　第１導電部材３１と第２導電部材３２との相違点について以下説明する。第２導電部材３２のヤング率（弾性率）は、第１導電部材３１のヤング率よりも小である。このことは、先述のとおり、第１導電部材３１は銅を含有し、かつ第２導電部材３２はアルミニウムを含有することに基づく。このため、第２導電部材３２の線膨張係数は、第１導電部材３１の線膨張係数よりも大である。あわせて、第２導電部材３２の熱伝導率は、第１導電部材３１の熱伝導率よりも小である。さらに、図１１に示すように、第１導電部材３１の幅Ｂは、第２導電部材３２の幅（直径）Ｄよりも大である。

　封止樹脂４０は、図３、および図７～図１０に示すように、半導体素子２０、第１導電部材３１および第２導電部材３２と、ダイパッド１０、第１リード１１、第２リード１２および第３リード１３の各々の一部ずつとを覆っている。封止樹脂４０は、電気絶縁性を有する。封止樹脂４０は、たとえば黒色のエポキシ樹脂を含む材料からなる。封止樹脂４０は、頂面４１、底面４２、一対の第１側面４３、一対の第２側面４４、一対の開口４５、および取付け孔４６を有する。

　図７～図１０に示すように、頂面４１は、厚さ方向ｚにおいてダイパッド１０の主面１０１と同じ側を向く。図７～図９に示すように、底面４２は、厚さ方向ｚにおいて頂面４１とは反対側を向く。底面４２からダイパッド１０の裏面１０２が露出している。

　図２、図４および図６に示すように、一対の第１側面４３は、第１方向ｘにおいて互いに離れて位置する。一対の第１側面４３の各々は、頂面４１および底面４２につながっている。図５に示すように、一対の第１側面４３のうち一方の当該第１側面４３から、第１リード１１の露出部１１２、第２リード１２の露出部１２２、および第３リード１３の露出部１３２が露出している。

　図２、図４および図５に示すように、一対の第２側面４４は、第２方向ｙにおいて互いに離れて位置する。一対の第２側面４４の各々は、頂面４１および底面４２につながっている。図２、図６および図８に示すように、一対の開口４５は、第２方向ｙにおいて互いに離れて位置する。一対の開口４５の各々は、頂面４１と、一対の第２側面４４のいずれかとの双方から封止樹脂４０の内方に向けて凹んでいる。一対の開口４５の各々から、ダイパッド１０の主面１０１の一部が露出している。図２、図４および図９に示すように、取付け孔４６は、厚さ方向ｚにおいて頂面４１から底面４２に至って封止樹脂４０を貫通している。厚さ方向ｚに沿って視て、取付け孔４６は、ダイパッド１０の貫通孔１０３に内包されている。貫通孔１０３を規定するダイパッド１０の周面は、封止樹脂４０に覆われている。これにより、厚さ方向ｚに沿って視て、取付け孔４６の最大寸法は、貫通孔１０３の寸法よりも小となっている。

　次に、図１５～図２３に基づき、半導体装置Ａ１０の製造方法の一例について説明する。ここで、図１８および図２０の断面位置は、図１２の断面位置と同一である。図２１の断面位置は、図１３の断面位置と同一である。

　最初に、図１５に示すように、ダイパッド１０の主面１０１の上に第１接合材８１を配置する。ここで、第１リード１１、第２リード１２および第３リード１３は、リードフレームを構成するタイバー８０により互いに連結されている。タイバー８０は、第２方向ｙに沿って延びている。第１接合材８１は、導電性を有する。第１接合材８１は、クリームハンダ、または線ハンダである。第１接合材８１が線ハンダである場合、当該第１接合材８１は、主面１０１に仮付けされている。

　次いで、図１６に示すように、第１接合材８１の上に半導体素子２０を配置する。この際、半導体素子２０の第１電極２０１が第１接合材８１に対向するようにする。第１接合材８１が線ハンダである場合、第１電極２０１は、第１接合材８１に仮付けされている。

　次いで、図１７および図１８に示すように、リフローにより第１接合材８１を溶融させた後、冷却により固化させることにより、半導体素子２０の第１電極２０１をダイパッド１０の主面１０１に電気的に接合させる。本工程において、冷却により固化された第１接合材８１が第１接合層２１となる。

　次いで、図２０および図２１に示すように、半導体素子２０の第２電極２０２の上に第２接合材８２と、第１リード１１の第１接合面１１３の上に第３接合材８３とを配置する。第２接合材８２および第３接合材８３の各々は、第１接合材８１と同一の接合材料である。第２接合材８２および第３接合材８３の各々は、導電性を有する。第２接合材８２および第３接合材８３の各々がクリームハンダである場合、これらの配置にあたっては、ディスペンサなどを用いる。その後、クリップボンディングにより第２電極２０２と第１接合面１１３とに第１導電部材３１を電気的に接合させる。当該クリップボンディングにあたっては、第１導電部材３１の第１接合部３１１を第２接合材８２の上に配置する。あわせて、第１導電部材３１の第２接合部３１２を第３接合材８３の上に配置する。さらにその後、リフローにより第２接合材８２および第３接合材８３の各々を溶融させた後、冷却によりこれらを固化させることにより、第１接合部３１１を第２電極２０２に電気的に接合させる。あわせて、第２接合部３１２を第１接合面１１３に電気的に接合させる。以上により、図１９に示すように、第２電極２０２と第１接合面１１３とに第１導電部材３１が電気的に接合される。本工程において、冷却により固化された第２接合材８２が第２接合層２２となる。あわせて、冷却により固化された第３接合材８３が第３接合層２３となる。

　次いで、図２２に示すように、半導体素子２０の第３電極２０３と、第２リード１２の第２接合面１２３とに第２導電部材３２を電気的に接合させる。本工程においては、ワイヤボンディングにより第３電極２０３と第２接合面１２３とに第２導電部材３２を電気的に接合させる。このため、第２導電部材３２は、当該ワイヤボンディングにより形成される。

　次いで、図２３に示すように、半導体素子２０、第１導電部材３１および第２導電部材３２と、ダイパッド１０、第１リード１１、第２リード１２および第３リード１３の各々の一部ずつとを覆う封止樹脂８４を形成する。封止樹脂８４は、トランスファモールド成形により形成される。封止樹脂８４の形成に伴って、樹脂バリ８４１が形成される。樹脂バリ８４１は、第１リード１１の露出部１１２、第２リード１２の露出部１２２、第３リード１３の露出部１３２、およびタイバー８０により堰き止められる。その後、樹脂バリ８４１を高圧水などにより除去する。さらにその後、タイバー８０を導電経路とした電解めっきにより、第１リード１１の露出部１１２、第２リード１２の露出部１２２、および第３リード１３の露出部１３２の各々の表面と、ダイパッド１０の裏面１０２とを覆う錫めっきを施す。最後にタイバー８０を切断することにより、半導体装置Ａ１０が得られる。

　次に、半導体装置Ａ１０の作用効果について説明する。

　半導体装置Ａ１０は、第１接合層２１、第１導電部材３１および第２導電部材３２を備える。第１接合層２１は、導電性を有するとともに、半導体素子２０の第１電極２０１と、ダイパッド１０の主面１０１とを電気的に接合する。第１導電部材３１は、半導体素子２０の第２電極２０２に電気的に接合される。第２導電部材３２は、半導体素子２０の第３電極２０３に電気的に接合される。厚さ方向ｚに沿って視て、第３電極２０３の面積は、第２電極２０２の面積よりも小である。さらに、第２導電部材３２のヤング率は、第１導電部材３１のヤング率よりも小である。

　ここで、図１７および図１８に示す半導体装置Ａ１０の製造工程において、第１接合層２１となる第１接合材８１を溶融させた際、図２４に示すように、ダイパッド１０に対して半導体素子２０の位置がずれることがある。その結果、半導体素子２０において、第２電極２０２および第３電極２０３の各々の位置が、本来の位置からずれる。この場合において、厚さ方向ｚに沿って視て、第２電極２０２の面積は比較的大であるため、第２電極２０２に対する第１導電部材３１の接合状態は良好なままを維持できる。しかし、厚さ方向ｚに沿って視て、第３電極２０３の面積は第２電極２０２の面積よりも小であるため、第２導電部材３２が定尺の金属クリップであると、第３電極２０３に対する第２導電部材３２の接合面積が極度に縮小することがある。そこで、図２２に示す半導体装置Ａ１０の製造工程において、第２導電部材３２をワイヤボンディングにより形成する。これにより、位置ずれが生じた第３電極２０３に照準を定めてワイヤである第２導電部材３２が正確に接合されるため、第３電極２０３に対する第２導電部材３２の接合面積の縮小が回避される。したがって、ダイパッド１０に対する半導体素子２０の位置ずれが生じた場合であっても、第３電極２０３に対する第２導電部材３２の接合状態が良好なものとなる。この状態において、第２導電部材３２のヤング率が第１導電部材３１のヤング率よりも小であると、第２導電部材３２の形成に伴い第３電極２０３に作用する衝撃力を低減させることができる。以上より、半導体装置Ａ１０によれば、より大きな電流に対応しつつ、半導体素子２０の複数の電極（第２電極２０２および第３電極２０３）の各々に対する導電部材（第１導電部材３１および第２導電部材３２）の接合状態の改善を図ることが可能となる。

　第１導電部材３１は、銅を含有する。これにより、アルミワイヤと比較して、第１導電部材３１の電気抵抗を低減させることができる。このことは、半導体素子２０により大きな電流を流すことに好適である。

　第２導電部材３２の線膨張係数は、第１導電部材３１の線膨張係数よりも大である。これに対し、第２導電部材３２の熱伝導率は、第１導電部材３１の熱伝導率よりも小である。これにより、半導体装置Ａ１０の使用の際、半導体素子２０から発生した熱は、第３電極２０３よりも第２電極２０２に伝導されやすくなる。これにより、第３電極２０３におけるオン抵抗の上昇を抑えつつ、第３電極２０３と第２導電部材３２との界面における熱応力の低減を図ることができる。

　第１接合層２１の厚さｔ１は、第２接合層２２の厚さｔ２よりも大である。これにより、半導体装置Ａ１０の使用時において、半導体素子２０から発した熱を、より速やかにダイパッド１０に伝導させることができる。さらに、半導体装置Ａ１０の製造工程において、第１接合材８１を線ハンダとすることにより、厚さが一様に確保された第１接合層２１を形成することができる。

　厚さ方向ｚにおいて、第１リード１１の第１接合面１１３は、ダイパッド１０の主面１０１に対して半導体素子２０寄りに位置する。これにより、第１導電部材３１の長さが短縮されるため、第１導電部材３１におけるインダクタンスの低減を図ることができる。

　厚さ方向ｚにおいて、第２リード１２の第２接合面１２３は、ダイパッド１０の主面１０１に対して半導体素子２０寄りに位置する。これにより、第２導電部材３２の長さが短縮されるため、第２導電部材３２におけるインダクタンスの低減を図ることができる。このことは、半導体素子２０の第３電極２０３におけるオン抵抗の低減に好適である。

　ダイパッド１０は、銅を含有する。さらに、ダイパッド１０の厚さＴは、第１リード１１の最大厚さｔ_maxよりも大である。これにより、ダイパッド１０の熱伝導率の向上を図りつつ、厚さ方向ｚに対して直交する方向の熱伝導の効率を高めることができる。このことは、ダイパッド１０の放熱性の向上に寄与する。

　半導体装置Ａ１０は、半導体素子２０、第１導電部材３１および第２導電部材３２と、ダイパッド１０の一部とを覆う封止樹脂４０を備える。封止樹脂４０から、ダイパッド１０の裏面１０２が露出している。これにより、半導体素子２０、第１導電部材３１および第２導電部材３２を外部から保護しつつ、半導体装置Ａ１０の放熱性の低下を回避することができる。

　半導体装置Ａ１０は、第２接合層２２および第３接合層２３をさらに備える。第２接合層２２は、導電性を有するとともに、第１導電部材３１と、半導体素子２０の第２電極２０２とを電気的に接合する。第３接合層２３は、導電性を有するとともに、第１導電部材３１と、第１リード１１の第１接合面１１３とを電気的に接合する。第２接合層２２および第３接合層２３の各々は、錫を含有する第１接合層２１と同一の材料からなる。これにより、図２０および図２１に示す半導体装置Ａ１０の製造工程において、第２接合層２２となる第２接合材８２を溶融させた際、第３接合層２３となる第３接合材８３が同時に溶融される。したがって、半導体装置Ａ１０の製造において、第１導電部材３１を第２電極２０２に電気的に接合される際、第１導電部材３１を第１接合面１１３に同時に電気的に接合させることができるため、半導体装置Ａ１０の製造効率の向上が図られる。

　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。

　本開示は、以下の付記に記載する構成を含む。
　付記１．
　厚さ方向を向く主面を有するダイパッドと、
　前記主面に対向して設けられた第１電極と、前記厚さ方向において前記第１電極とは反対側に設けられ、かつ互いに離れて位置する第２電極および第３電極と、を有するとともに、前記第１電極が前記主面に電気的に接合された半導体素子と、
　前記第１電極と前記主面とを電気的に接合する第１接合層と、
　前記第２電極に電気的に接合された第１導電部材と、
　前記第３電極に電気的に接合された第２導電部材と、を備え、
　前記厚さ方向に沿って視て、前記第３電極の面積は、前記第２電極の面積よりも小であり、
　前記第２導電部材のヤング率は、前記第１導電部材のヤング率よりも小である、半導体装置。
　付記２．
　前記第１接合層は、錫を含有する、付記１に記載の半導体装置。
　付記３．
　前記第１導電部材と前記第２電極とを電気的に接合する第２接合層をさらに備え、
　前記第２接合層は、前記第１接合層と同一の材料からなる、付記２に記載の半導体装置。
　付記４．
　前記第２導電部材の線膨張係数は、前記第１導電部材の線膨張係数よりも大である、付記３に記載の半導体装置。
　付記５．
　前記第２導電部材の熱伝導率は、前記第１導電部材の熱伝導率よりも小である、付記４に記載の半導体装置。
　付記６．
　前記第１導電部材の幅は、前記第２導電部材の幅よりも大である、付記５に記載の半導体装置。
　付記７．
　前記第１導電部材は、銅を含有し、
　前記第２導電部材は、アルミニウムを含有する、付記４ないし６のいずれかに記載の半導体装置。
　付記８．
　前記厚さ方向に沿って視て、前記半導体素子の面積は、前記主面の面積の４０％以下である、付記４ないし７のいずれかに記載の半導体装置。
　付記９．
　前記半導体素子は、化合物半導体基板を含む、付記８に記載の半導体装置。
　付記１０．
　前記厚さ方向において前記主面と同じ側を向く第１接合面を有するとともに、前記ダイパッドから離れて位置する第１リードと、
　前記第１導電部材と前記第１接合面とを電気的に接合する第３接合層と、をさらに備え、
　前記第１リードは、銅を含有し、
　前記第３接合層は、前記第１接合層と同一の材料からなる、付記３ないし９のいずれかに記載の半導体装置。
　付記１１．
　前記厚さ方向において、前記第１接合面は、前記主面に対して前記半導体素子寄りに位置する、付記１０に記載の半導体装置。
　付記１２．
　前記ダイパッドの厚さは、前記第１リードの最大厚さよりも大である、付記１１に記載の半導体装置。
　付記１３．
　前記厚さ方向において前記主面と同じ側を向く第２接合面を有するとともに、前記ダイパッドおよび前記第１リードの双方から離れて位置する第２リードをさらに備え、
　前記第２導電部材は、前記第２接合面に電気的に接合されている、付記１０ないし１２のいずれかに記載の半導体装置。
　付記１４．
　前記厚さ方向において、前記第２接合面は、前記主面に対して前記半導体素子寄りに位置する、付記１３に記載の半導体装置。
　付記１５．
　前記第１リードおよび前記第２リードの各々は、前記厚さ方向に対して直交する第１方向に沿って延び、
　前記第１方向に沿って延びる部分を含むとともに、前記ダイパッドにつながる第３リードをさらに備え、
　前記第３リードの材料は、前記ダイパッドの材料と同一であり、
　前記厚さ方向および前記第１方向の双方に対して直交する第２方向に沿って視て、前記第３リードの少なくとも一部が、前記第１リードおよび前記第２リードの各々に重なっている、付記１３または１４に記載の半導体装置。
　付記１６．
　前記半導体素子、前記第１導電部材および前記第２導電部材と、前記ダイパッドの一部と、を覆う封止樹脂をさらに備え、
　前記ダイパッドは、前記厚さ方向において前記主面とは反対側を向く裏面を有し、
　前記封止樹脂から前記裏面が露出している、付記１ないし１５のいずれかに記載の半導体装置。
　付記１７．
　厚さ方向を向く主面を有するダイパッドにおいて、導電性を有する接合材を前記主面の上に配置する工程と、
　前記厚さ方向において互いに反対側を向く第１電極および第２電極と、前記厚さ方向において前記第２電極と同じ側に設けられ、かつ前記第２電極とは離れて位置する第３電極と、を有する半導体素子において、前記第１電極が前記接合材に対向するように前記半導体素子を前記接合材の上に配置する工程と、
　前記接合材を溶融および固化させることにより、前記第１電極を前記主面に電気的に接合させる工程と、
　前記第２電極に第１導電部材を電気的に接合させる工程と、
　前記第３電極に第２導電部材を電気的にさせる工程と、を備え、
　前記厚さ方向に沿って視て、前記第３電極の面積は、前記第２電極の面積よりも小であり、
　前記第２導電部材のヤング率は、前記第１導電部材のヤング率よりも小である、半導体装置の製造方法。
　付記１８．
　前記第１導電部材を電気的に接合させる工程では、前記接合材と同一の接合材料を用いたクリップボンディングにより前記第１導電部材が前記第２電極に電気的に接合され、
　前記第２導電部材を電気的に接合させる工程では、ワイヤボンディングにより前記第２導電部材が前記第３電極に電気的に接合される、付記１７に記載の半導体装置の製造方法。
　付記１９．
　前記接合材は、線ハンダである、付記１８に記載の半導体装置の製造方法。

Ａ１０：半導体装置　　　１０：ダイパッド　　　１０１：主面
１０２：裏面　　　１０３：貫通孔　　　１１：第１リード
１１１：被覆部　　　１１２：露出部　　　１１３：第１接合面
１２：第２リード　　　１２１：被覆部　　　１２２：露出部
１２３：第２接合面　　　１３：第３リード　　　１３１：被覆部
１３２：露出部　　　１９：めっき層　　　２０：半導体素子
２０１：第１電極　　　２０２：第２電極　　　２０３：第３電極
２１：第１接合層　　　２２：第２接合層　　　２３：第３接合層
３１：第１導電部材　　　３１１：第１接合部　　　３１２：第２接合部
３２：第２導電部材　　　３２１：第３接合部　　　３２２：第４接合部
４０：封止樹脂　　　４１：頂面　　　４２：底面
４３：第１側面　　　４４：第２側面　　　４５：開口
４６：取付け孔　　　８０：タイバー　　　８１：第１接合材
８２：第２接合材　　　８３：第３接合材　　　ｚ：厚さ方向
ｘ：第１方向　　　ｙ：第２方向

Claims (15)

1. 　厚さ方向を向く主面を有するダイパッドと、
   　前記主面に対向して設けられた第１電極と、前記厚さ方向において前記第１電極とは反対側に設けられ、かつ互いに離れて位置する第２電極および第３電極と、を有するとともに、前記第１電極が前記主面に電気的に接合された半導体素子と、
   　前記第１電極と前記主面とを電気的に接合する第１接合層と、
   　前記第２電極に電気的に接合された第１導電部材と、
   　前記第３電極に電気的に接合された第２導電部材と、を備え、
   　前記厚さ方向に沿って視て、前記第３電極の面積は、前記第２電極の面積よりも小であり、
   　前記第２導電部材のヤング率は、前記第１導電部材のヤング率よりも小である、半導体装置。
2. 　前記第１接合層は、錫を含有する、請求項１に記載の半導体装置。
3. 　前記第１導電部材と前記第２電極とを電気的に接合する第２接合層をさらに備え、
   　前記第２接合層は、前記第１接合層と同一の材料からなる、請求項２に記載の半導体装置。
4. 　前記第２導電部材の線膨張係数は、前記第１導電部材の線膨張係数よりも大である、請求項３に記載の半導体装置。
5. 　前記第２導電部材の熱伝導率は、前記第１導電部材の熱伝導率よりも小である、請求項４に記載の半導体装置。
6. 　前記第１導電部材の幅は、前記第２導電部材の幅よりも大である、請求項５に記載の半導体装置。
7. 　前記第１導電部材は、銅を含有し、
   　前記第２導電部材は、アルミニウムを含有する、請求項４ないし６のいずれかに記載の半導体装置。
8. 　前記厚さ方向に沿って視て、前記半導体素子の面積は、前記主面の面積の４０％以下である、請求項４ないし７のいずれかに記載の半導体装置。
9. 　前記厚さ方向において前記主面と同じ側を向く第１接合面を有するとともに、前記ダイパッドから離れて位置する第１リードと、
   　前記第１導電部材と前記第１接合面とを電気的に接合する第３接合層と、をさらに備え、
   　前記第１リードは、銅を含有し、
   　前記第３接合層は、前記第１接合層と同一の材料からなる、請求項３ないし８のいずれかに記載の半導体装置。
10. 　前記厚さ方向において、前記第１接合面は、前記主面に対して前記半導体素子寄りに位置する、請求項９に記載の半導体装置。
11. 　前記ダイパッドの厚さは、前記第１リードの最大厚さよりも大である、請求項１０に記載の半導体装置。
12. 　前記厚さ方向において前記主面と同じ側を向く第２接合面を有するとともに、前記ダイパッドおよび前記第１リードの双方から離れて位置する第２リードをさらに備え、
    　前記第２導電部材は、前記第２接合面に電気的に接合されている、請求項９ないし１１のいずれかに記載の半導体装置。
13. 　前記厚さ方向において、前記第２接合面は、前記主面に対して前記半導体素子寄りに位置する、請求項１２に記載の半導体装置。
14. 　前記半導体素子、前記第１導電部材および前記第２導電部材と、前記ダイパッドの一部と、を覆う封止樹脂をさらに備え、
    　前記ダイパッドは、前記厚さ方向において前記主面とは反対側を向く裏面を有し、
    　前記封止樹脂から前記裏面が露出している、請求項１ないし１３のいずれかに記載の半導体装置。
15. 　厚さ方向を向く主面を有するダイパッドにおいて、導電性を有する接合材を前記主面の上に配置する工程と、
    　前記厚さ方向において互いに反対側を向く第１電極および第２電極と、前記厚さ方向において前記第２電極と同じ側に設けられ、かつ前記第２電極とは離れて位置する第３電極と、を有する半導体素子において、前記第１電極が前記接合材に対向するように前記半導体素子を前記接合材の上に配置する工程と、
    　前記接合材を溶融および固化させることにより、前記第１電極を前記主面に電気的に接合させる工程と、
    　前記第２電極に第１導電部材を電気的に接合させる工程と、
    　前記第３電極に第２導電部材を電気的にさせる工程と、を備え、
    　前記厚さ方向に沿って視て、前記第３電極の面積は、前記第２電極の面積よりも小であり、
    　前記第２導電部材のヤング率は、前記第１導電部材のヤング率よりも小である、半導体装置の製造方法。

Images