WO2022145266A1 - 半導体装置、および半導体装置の製造方法 - Google Patents

半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
WO2022145266A1
WO2022145266A1 PCT/JP2021/046945 JP2021046945W WO2022145266A1 WO 2022145266 A1 WO2022145266 A1 WO 2022145266A1 JP 2021046945 W JP2021046945 W JP 2021046945W WO 2022145266 A1 WO2022145266 A1 WO 2022145266A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
semiconductor device
thickness direction
support member
metal layer
Prior art date
Application number
PCT/JP2021/046945
Other languages
English (en)
French (fr)
Inventor
羊水 二村
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to US18/253,501 priority Critical patent/US20230402348A1/en
Priority to JP2022573000A priority patent/JPWO2022145266A1/ja
Priority to CN202180088021.1A priority patent/CN116711073A/zh
Priority to DE112021005246.2T priority patent/DE112021005246T5/de
Publication of WO2022145266A1 publication Critical patent/WO2022145266A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73271—Strap and wire connectors

Definitions

  • the present disclosure relates to a semiconductor device for bonding a support member and a semiconductor element and having a bonding layer containing a metal composition, and a method for manufacturing the semiconductor device.
  • Patent Document 1 discloses an example of a semiconductor device in which a MOSFET is mounted as a semiconductor element.
  • the semiconductor device is converted by a support member (drain lead) to which a power supply voltage is applied and supports a MOSFET, a gate lead for inputting an electric signal to the MOSFET, and a MOSFET based on the power supply voltage and the electric signal. It is equipped with a source lead through which current flows.
  • the MOSFET has a drain electrode conducting to the drain lead, a gate electrode conducting to the gate lead, and a source electrode conducting to the source lead.
  • the drain electrode is joined to the support member by a joining layer (solder).
  • a metal clip is bonded to the gate electrode and the gate lead and the source electrode and the source lead, respectively. This makes it possible to pass a larger current through the semiconductor device.
  • MOSFET semiconductor devices equipped with MOSFETs including compound semiconductor substrates made of silicon carbide (SiC) or the like are becoming widespread.
  • the MOSFET has an advantage that the power conversion efficiency is further improved while the size of the element is made smaller as compared with the conventional MOSFET.
  • the MOSFET is adopted in the semiconductor device disclosed in Patent Document 1, when the drain electrode is bonded to the support member by using the bonding layer, the position of the MOSFET may shift with respect to the support member. This is due to the fact that the weight of the MOSFET is relatively small and that the bonding layer is wetted and spread with respect to the support member by melting the bonding layer (solder) by reflow. Therefore, in order to suppress the displacement of the MOSFET with respect to the support member, a measure for restricting the wetting and spreading of the joint layer with respect to the support member is desired.
  • the semiconductor device provided by the first aspect of the present disclosure comprises a support member having a main surface facing in the thickness direction, a semiconductor element mounted on the main surface, and the main surface and the semiconductor element.
  • the support member comprises a bonding layer to be bonded, the support member has a base material, and a metal layer laminated on the base material and including the main surface, and the support member has the bonding layer.
  • a first region in contact with the first region and a second region adjacent to the first region when viewed in the thickness direction are included, and the bonding layer contains a metal composition which is a solid phase and is a liquid phase of the metal composition.
  • the liquid repellency against the water is higher in the second region than in the first region.
  • the method for manufacturing a semiconductor device includes a step of forming a metal layer covering the main surface in a base material having a main surface facing in the thickness direction, and a first method of the metal layer.
  • FIG. 3 is a cross-sectional view taken along the line VII-VII of FIG. It is a partially enlarged view of FIG. It is a partially enlarged view of FIG. It is a partially enlarged sectional view of the semiconductor device shown in FIG. It is a partially enlarged view of FIG.
  • FIG. It is a top view explaining the manufacturing process of the semiconductor device shown in FIG. It is a top view explaining the manufacturing process of the semiconductor device shown in FIG. It is a top view explaining the manufacturing process of the semiconductor device shown in FIG. It is a top view explaining the manufacturing process of the semiconductor device shown in FIG. It is a partially enlarged sectional view explaining the manufacturing process of the semiconductor device shown in FIG. 1. It is a partially enlarged sectional view explaining the manufacturing process of the semiconductor device shown in FIG. 1. It is a top view explaining the manufacturing process of the semiconductor device shown in FIG. It is a top view explaining the manufacturing process of the semiconductor device shown in FIG. It is a top view explaining the manufacturing process of the semiconductor device shown in FIG. It is a partially enlarged sectional view of the 1st modification of the semiconductor device shown in FIG.
  • FIG. 3 is a cross-sectional view taken along the line XXIV-XXIV of FIG. 23. It is a partially enlarged view of FIG. 24.
  • the semiconductor device A10 according to the first embodiment of the present disclosure will be described with reference to FIGS. 1 to 11.
  • the semiconductor device A10 is used in an electronic device including a power conversion circuit such as a DC-DC converter.
  • the semiconductor device A10 includes a support member 10, a plurality of terminals 20, a semiconductor element 30, a first bonding layer 39, a plurality of conductive members 40, and a sealing resin 50.
  • FIG. 3 is transparent to the sealing resin 50 for convenience of understanding.
  • the transmitted sealing resin 50 is shown by an imaginary line (dashed-dotted line).
  • the thickness direction of the support member 10 is referred to as "thickness direction z" for convenience.
  • One direction orthogonal to the thickness direction z is called “first direction x”.
  • the direction orthogonal to both the thickness direction z and the first direction x is referred to as a "second direction y".
  • the first direction x corresponds to the longitudinal direction of the semiconductor device A10 when viewed in the thickness direction z.
  • the second direction y corresponds to the lateral direction of the semiconductor device A10.
  • the support member 10 is equipped with a semiconductor element 30.
  • the support member 10 has conductivity.
  • the support member 10 includes a die pad portion 10A and a terminal portion 10B.
  • the die pad portion 10A has a main surface 101, a back surface 102, and a through hole 103.
  • the main surface 101 faces the thickness direction z.
  • the semiconductor element 30 is mounted on the main surface 101.
  • the back surface 102 faces the side opposite to the main surface 101 in the thickness direction z.
  • the back surface 102 is, for example, tin (Sn) plated.
  • the through hole 103 penetrates the die pad portion 10A from the main surface 101 to the back surface 102 in the thickness direction z.
  • the through hole 103 has a circular shape when viewed in the thickness direction z.
  • the die pad portion 10A has a base material 11 and a metal layer 12.
  • the base material 11 is a main element of the die pad portion 10A.
  • the base material 11 includes the back surface 102.
  • the base material 11 is composed of the same lead frame together with the terminal portion 10B and the plurality of terminals 20.
  • the lead frame is copper (Cu) or a copper alloy. Therefore, the composition of the base material 11 contains copper, and the composition of the plurality of terminals 20 is the same as the composition of the base material 11.
  • the thickness T of the base material 11 is larger than the maximum thickness t max of each of the plurality of terminals 20.
  • the metal layer 12 is laminated on the base material 11.
  • the metal layer 12 includes a main surface 101.
  • the thickness of the metal layer 12 is smaller than the thickness T of the base material 11.
  • the composition of the metal layer 12 contains silver (Ag).
  • the composition of the metal layer 12 may include nickel (Ni).
  • the metal layer 12 is laminated over the entire base material 11.
  • the terminal portion 10B includes a portion extending along the first direction x and is connected to the base material 11 of the die pad portion 10A. Therefore, the die pad portion 10A and the terminal portion 10B are electrically connected to each other. A part of the terminal portion 10B is covered with the sealing resin 50. The portion of the terminal portion 10B covered with the sealing resin 50 is bent when viewed in the second direction y. The surface of the terminal portion 10B exposed from the sealing resin 50 is tin-plated.
  • the semiconductor element 30 is mounted on the main surface 101 of the die pad portion 10A.
  • the semiconductor element 30 includes the first element 31.
  • the first element 31 refers to the semiconductor element 30.
  • the first element 31 is an n-channel type MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) having a vertical structure.
  • the first element 31 includes a compound semiconductor substrate.
  • the main material of the compound semiconductor substrate is silicon carbide (SiC).
  • Si silicon
  • Si silicon
  • the area of the first element 31 is 40% or less of the area of the main surface 101 when viewed in the thickness direction z.
  • the first element 31 is not limited to the MOSFET.
  • the first element 31 may be another switching element such as an IGBT (Insulated Gate Bipolar Transistor).
  • the first element 31 may be an integrated circuit such as an LSI. Therefore, the first element 31 may be of any type as long as it is mounted on the main surface 101 via the first joining layer 39.
  • the first element 31 has a first electrode 311 and a second electrode 312 and a third electrode 313.
  • the first electrode 311 is provided so as to face the main surface 101 of the die pad portion 10A. A current corresponding to the electric power before being converted by the first element 31 flows through the first electrode 311. That is, the first electrode 311 corresponds to the drain electrode.
  • the second electrode 312 is provided on the side opposite to the first electrode 311 in the thickness direction z. A current corresponding to the electric power converted by the first element 31 flows through the second electrode 312. That is, the second electrode 312 corresponds to the source electrode.
  • the third electrode 313 is provided on the side opposite to the first electrode 311 in the thickness direction z, and is located away from the second electrode 312.
  • a gate voltage for driving the first element 31 is applied to the third electrode 313. That is, the third electrode 313 corresponds to the gate electrode.
  • the area of the third electrode 313 is smaller than the area of the second electrode 312 when viewed in the thickness direction z.
  • the first bonding layer 39 bonds the main surface 101 of the die pad portion 10A and the first electrode 311 of the first element 31.
  • the first bonding layer 39 has conductivity.
  • the terminal portion 10B is electrically connected to the first electrode 311. Therefore, the terminal portion 10B corresponds to the drain terminal of the semiconductor device A10.
  • the first bonding layer 39 contains a metal composition which is a solid phase.
  • the composition of the metal composition comprises tin. In this case, the melting point of the metal composition is about 270 ° C.
  • the first bonding layer 39 is, for example, solder.
  • the die pad portion 10A includes a first region 13 and a second region 14.
  • the first region 13 is in contact with the first joining layer 39 and is covered with the first joining layer 39. Therefore, the first element 31 is mounted on the main surface 101 of the first region 13.
  • the second region 14 is adjacent to the first region 13 when viewed in the thickness direction z. In the semiconductor device A10, the second region 14 surrounds the first region 13 when viewed in the thickness direction z. In the second region 14, the liquid repellency of the metal composition contained in the first bonding layer 39 to the liquid phase is higher in the second region 14 than in the first region 13.
  • the metal layer 12 has a first part 121 and a second part 122.
  • the first part 121 is included in the first region 13.
  • the second part 122 is included in the second region 14.
  • a plurality of grooves 141 are formed in the second region 14.
  • the plurality of second regions 14 extend in a direction intersecting the thickness direction z and are arranged in parallel with each other.
  • the plurality of grooves 141 are formed only in the second portion 122. Therefore, in the second region 14, the entire base material 11 is covered by the second portion 122.
  • the main surface 101 of the die pad portion 10A included in the first portion 121 is flat in the plurality of grooves 141. Therefore, the surface roughness of the second region 14 is larger than the surface roughness of the first region 13.
  • the plurality of terminals 20 are located apart from the support member 10.
  • the plurality of terminals 20 are conducting to the first element 31.
  • the plurality of terminals 20 include a first terminal 21 and a second terminal 22.
  • the first terminal 21 extends along the first direction x and is located next to the terminal portion 10B in the second direction y.
  • the first terminal 21 is conductive to the second electrode 312 of the first element 31. Therefore, the first terminal 21 corresponds to the source terminal of the semiconductor device A10.
  • the first terminal 21 has a covering portion 211 and an exposed portion 212.
  • the covering portion 211 is covered with the sealing resin 50.
  • the exposed portion 212 is connected to the covering portion 211 and is exposed from the sealing resin 50.
  • the exposed portion 212 extends from the covering portion 211 toward the side away from the die pad portion 10A in the first direction x.
  • the surface of the exposed portion 212 is, for example, tin-plated.
  • the second terminal 22 extends along the first direction x and is located on the side opposite to the first terminal 21 with respect to the terminal portion 10B in the second direction y.
  • the second terminal 22 is conductive to the third electrode 313 of the first element 31. Therefore, the second terminal 22 corresponds to the gate terminal of the semiconductor device A10.
  • the second terminal 22 has a covering portion 221 and an exposed portion 222.
  • the covering portion 221 is covered with the sealing resin 50.
  • the exposed portion 222 is connected to the covering portion 221 and is exposed from the sealing resin 50.
  • the exposed portion 222 extends from the covering portion 221 toward the side away from the die pad portion 10A in the first direction x.
  • the surface of the exposed portion 222 is, for example, tin-plated.
  • the heights of the exposed portion of the terminal portion 10B from the sealing resin 50, the exposed portion 212 of the first terminal 21, and the exposed portion 222 of the second terminal 22 are respectively. h is equal to each other.
  • at least a part of the terminal portion 10B overlaps each of the first terminal 21 and the second terminal 22.
  • the plurality of conductive members 40 are joined to the first element 31 and the plurality of terminals 20. As a result, mutual conduction between the first element 31 and the plurality of terminals 20 is achieved.
  • the plurality of conductive members 40 include the first member 41 and the second member 42.
  • the first member 41 is joined to the second electrode 312 of the first element 31 and the covering portion 211 of the first terminal 21.
  • the first terminal 21 is conducting to the second electrode 312.
  • the composition of the first member 41 includes copper.
  • the first member 41 is a standard-sized metal clip.
  • the first member 41 is joined to the second electrode 312 and the covering portion 211 via the second joining layer 49.
  • the second bonding layer 49 has conductivity.
  • the composition of the second bonding layer 49 contains tin.
  • the melting point of the second bonding layer 49 is lower than the melting point of the first bonding layer 39.
  • the second bonding layer 49 is, for example, solder. As shown in FIG.
  • the thickness t2 of the second bonding layer 49 is smaller than the thickness t1 of the first bonding layer 39.
  • the first member 41 may be a wire. In this case, since the first member 41 is formed by wire bonding, the second bonding layer 49 becomes unnecessary.
  • the second member 42 is joined to the third electrode 313 of the first element 31 and the covering portion 221 of the second terminal 22. As a result, the second terminal 22 is electrically connected to the third electrode 313.
  • the composition of the second member 42 includes aluminum (Al).
  • the second member 42 is a wire.
  • the second member 42 is formed by wire bonding.
  • the Young's modulus (elastic modulus) of the second member 42 is smaller than the Young's modulus of the first member 41. This is based on the fact that, as described above, the composition of the first member 41 contains copper and the composition of the second member 42 contains aluminum. Therefore, the coefficient of linear expansion of the second member 42 is larger than the coefficient of linear expansion of the first member 41. At the same time, the thermal conductivity of the second member 42 is smaller than the thermal conductivity of the first member 41. Further, as shown in FIG. 8, the width B of the first member 41 is larger than the width (diameter) D of the second member 42.
  • the sealing resin 50 covers the first element 31, the plurality of conductive members 40, and a part of each of the support member 10 and the plurality of terminals 20.
  • the sealing resin 50 has electrical insulation.
  • the sealing resin 50 is made of a material containing, for example, a black epoxy resin.
  • the sealing resin 50 has a top surface 51, a bottom surface 52, a pair of first side surfaces 53, a pair of second side surfaces 54, a pair of openings 55, and a mounting hole 56.
  • the top surface 51 faces the same side as the main surface 101 of the die pad portion 10A in the thickness direction z.
  • the bottom surface 52 faces the side opposite to the top surface 51 in the thickness direction z.
  • the back surface 102 of the die pad portion 10A is exposed from the bottom surface 52.
  • the pair of first side surfaces 53 are located apart from each other in the first direction x.
  • the pair of first side surfaces 53 are connected to the top surface 51 and the bottom surface 52.
  • FIG. 5 from the first side surface 53 of one of the pair of first side surfaces 53, a part of the terminal portion 10B, the exposed portion 212 of the first terminal 21, and the exposed portion 222 of the second terminal 22. Is exposed.
  • the pair of second side surfaces 54 are located apart from each other in the second direction y.
  • the pair of second side surfaces 54 are connected to the top surface 51 and the bottom surface 52.
  • the pair of openings 55 are located apart from each other in the second direction y.
  • Each of the pair of openings 55 is recessed inward from the top surface 51 and any of the pair of second side surfaces 54 toward the sealing resin 50.
  • the main surface 101 of the die pad portion 10A is exposed from each of the pair of openings 55.
  • the mounting hole 56 penetrates the sealing resin 50 from the top surface 51 to the bottom surface 52 in the thickness direction z.
  • the mounting hole 56 is included in the through hole 103 of the die pad portion 10A when viewed in the thickness direction z.
  • the inner peripheral surface of the die pad portion 10A that defines the through hole 103 is covered with the sealing resin 50.
  • the maximum dimension of the mounting hole 56 is smaller than the dimension of the through hole 103 when viewed in the thickness direction z.
  • FIGS. 15 and 16 are the same as the cross-sectional positions of FIG.
  • a metal layer 12 that covers the surface 111 of the base material 11 of the support member 10 (die pad portion 10A) is formed.
  • the support member 10 is connected to the plurality of terminals 20 by a tie bar 80 extending in the second direction y.
  • the surface 111 faces the same side as the main surface 101 of the support member 10 in the thickness direction z.
  • the metal layer 12 is formed by electrolytic plating using the base material 11 as a conductive path or plating by spraying.
  • the joining material 81 containing the metal composition is arranged on the first region 821 of the metal layer 12.
  • the composition of the metal composition comprises tin.
  • the joining material 81 is cream solder. In this step, cream solder is applied to the first region 821.
  • the joining material 81 may be wire solder.
  • the second region 822 of the metal layer 12 is irradiated with a laser.
  • the second region 822 is adjacent to the first region 821 of the metal layer 12.
  • the second region 822 has a frame shape surrounding the first region 821 and the joining material 81 when viewed in the thickness direction z.
  • this step may be set between the step of forming the metal layer 12 shown in FIG. 12 and the step of arranging the joining material 81 on the first region 821 shown in FIG. Therefore, this step is set between the step of forming the metal layer 12 shown in FIG. 12 and the step of joining the semiconductor element 30 shown in FIG. 17 to the metal layer 12.
  • FIG. 15 and 16 show a partially enlarged cross section of the metal layer 12 after irradiation with a laser.
  • a plurality of grooves 822A extending in a direction intersecting the thickness direction z are formed in the second region 822 of the metal layer 12.
  • the plurality of grooves 822A are arranged in parallel with each other.
  • the metal layer 12 is in the state shown in FIG.
  • a plurality of slits 822B extending in a direction intersecting the thickness direction z are formed.
  • the base material 11 is exposed from the plurality of slits 822B.
  • the semiconductor element 30 is formed into the metal layer 12 by melting and solidifying the bonding material 81 by reflow. Join.
  • the joining material 81 becomes the first joining layer 39.
  • the first region 821 of the metal layer 12 becomes the first region 13 of the support member 10.
  • the second region 822 of the metal layer 12 becomes the second region 14 of the support member 10.
  • the first member 41 of the conductive member 40 is joined to the second electrode 312 of the semiconductor element 30 and the covering portion 211 of the first terminal 21.
  • the first member 41 is joined by clip bonding.
  • the second member 42 of the conductive member 40 is joined to the third electrode 313 of the terminal 20 and the covering portion 221 of the second terminal 22.
  • the second member 42 is joined by wire bonding.
  • the sealing resin 83 that covers the semiconductor element 30, the first member 41 and the second member 42 of the conductive member 40, the support member 10, and a part of each of the plurality of terminals 20.
  • the sealing resin 83 is formed by transfer molding.
  • the resin burr 831 is formed.
  • the resin burr 831 is dammed by the exposed portion 212 of the first terminal 21, the exposed portion 222 of the second terminal 22, the terminal portion 10B of the support member 10, and the tie bar 80. After that, the resin burr 831 is removed with high-pressure water or the like.
  • the front surfaces of the exposed portion 212 of the first terminal 21, the exposed portion 222 of the second terminal 22, and the terminal portion 10B, and the back surface 102 of the die pad portion 10A are formed. Apply tin plating to cover. Finally, by cutting the tie bar 80, the semiconductor device A10 is obtained.
  • the semiconductor device A11 which is a first modification of the semiconductor device A10, will be described with reference to FIG. 20.
  • the cross-sectional position of FIG. 20 is the same as the cross-sectional position of FIG.
  • the configuration of the second region 14 of the die pad portion 10A is different from the configuration of the semiconductor device A10.
  • the plurality of grooves 141 of the second region 14 are formed in the base material 11.
  • a plurality of slits penetrating in the thickness direction z and connecting to the plurality of grooves 141 are formed in the second portion 122 of the metal layer 12.
  • the base material 11 is exposed from a plurality of slits formed in the second portion 122.
  • the semiconductor device A12 which is a second modification of the semiconductor device A10, will be described with reference to FIG.
  • the cross-sectional position of FIG. 21 is the same as the cross-sectional position of FIG.
  • the configuration of the second region 14 of the die pad portion 10A is different from the configuration of the semiconductor device A10.
  • the plurality of grooves 141 of the second region 14 are formed in the base material 11.
  • the second portion 122 of the metal layer 12 does not exist in the second region 14.
  • the semiconductor device A13 which is a third modification of the semiconductor device A10, will be described with reference to FIG. 22.
  • the cross-sectional position of FIG. 22 is the same as the cross-sectional position of FIG.
  • the configuration of the second region 14 of the die pad portion 10A is different from the configuration of the semiconductor device A10.
  • the second region 14 has irregularities formed on the main surface 101 of the second portion 122 of the metal layer 12, but a plurality of clear second regions 14 are formed on the second portion 122. do not have.
  • the surface roughness of the second region 14 is larger than the surface roughness of the first region 13.
  • the output of the laser is output in the step of irradiating the second region 822 of the metal layer 12 shown in FIG. 14 in the manufacturing process of the semiconductor device A10. Obtained by changing.
  • the configuration shown in the semiconductor device A12 can be obtained by setting the output of the laser to be relatively high.
  • the configuration shown in the semiconductor device A13 is obtained by setting the output of the laser to be relatively low.
  • the semiconductor device A10 includes a support member 10 (die pad portion 10A) having a base material 11 and a metal layer 12 laminated on the base material 11.
  • the support member 10 includes a first region 13 in contact with the joint layer (first joint layer 39) and a second region 14 adjacent to the first region 13 in the thickness direction z.
  • the first bonding layer 39 contains a metal composition which is a solid phase.
  • the liquid repellency of the metal composition with respect to the liquid phase is higher in the second region 14 than in the first region 13. That is, the second region 14 has a property of being less likely to get wet with the liquid phase of the metal composition than the first region 13.
  • the wet spread of the bonding material 81 which has become a liquid phase is regulated by the second region 14. Therefore, according to the semiconductor device A10, it is possible to regulate the wetting and spreading of the first joining layer 39 with respect to the support member 10.
  • the wet spread of the first bonding layer 39 is controlled, the displacement of the semiconductor element 30 arranged on the bonding material 81 which has become a liquid phase is suppressed in the manufacturing process of the semiconductor device A10 shown in FIG. Can be done.
  • a plurality of grooves 141 extending in a direction intersecting the thickness direction z and arranged in parallel with each other are formed in the second region 14.
  • the plurality of grooves 141 are formed in the second portion 122 of the metal layer 12 of the support member 10.
  • the second region 14 has a configuration in which a plurality of grooves 141 are formed on the base material 11 of the support member 10 like the semiconductor device A11 described above, and the support member 10 is exposed from the second portion 122, or the semiconductor device A12 described above.
  • a plurality of grooves 141 may be formed in the base material 11 and the second portion 122 may not be present.
  • the second region 14 may have a configuration in which a plurality of clear second regions 14 are not formed on the metal layer 12 as in the semiconductor device A13 described above. These configurations of the second region 14 are obtained by irradiating the second region 822 of the metal layer 12 with a laser in the step shown in FIG. 14 in the manufacturing process of the semiconductor device A10. As a result, the surface roughness of the second region 14 is larger than the surface roughness of the first region 13. Such a difference in surface roughness can be one of the factors of the difference in the liquid repellency of the metal composition contained in the first bonding layer 39 with respect to the liquid phase.
  • the semiconductor device A10 in order to prevent the first bonding layer 39 from spreading and getting wet with respect to the support member 10, it is not necessary to accurately form the metal layer 12 only in the range of the first region 13 using a mask. .. Therefore, it is possible to improve the manufacturing efficiency of the semiconductor device A10 while controlling the wetting and spreading of the first joining layer 39 with respect to the support member 10.
  • the second region 14 surrounds the first region 13 when viewed in the thickness direction z. This makes it possible to more reliably regulate the wet spread of the first joint layer 39 with respect to the support member 10.
  • the semiconductor device A10 further includes a terminal 20 that is located away from the support member 10 and is conductive to the semiconductor element 30. When viewed in the thickness direction z, at least a part of the second region 14 is located between the semiconductor element 30 and the terminal 20. This makes it possible to prevent the phenomenon that the first joining layer 39 bridges the support member 10 and the terminal 20. Therefore, a short circuit between the support member 10 and the terminal 20 is prevented.
  • the semiconductor device A10 further includes a sealing resin 50 that covers the semiconductor element 30, and a part of each of the support member 10 and the terminal 20.
  • the sealing resin 50 is in contact with the second region 14. This makes it possible to increase the adhesive strength of the sealing resin 50 to the support member 10.
  • the thickness t1 of the first joining layer 39 is larger than the thickness t2 of the second joining layer 49.
  • the heat generated from the semiconductor element 30 is more likely to be conducted to the die pad portion 10A, which is a relatively large-scale member, than to the plurality of conductive members 40, which are relatively small-scale members. .. This makes it possible to improve the heat dissipation of the semiconductor device A10.
  • the composition of the base material 11 of the support member 10 includes copper. Further, the thickness T of the base material 11 of the die pad portion 10A is larger than the maximum thickness t max of the terminal 20. As a result, it is possible to improve the efficiency of heat conduction in the direction orthogonal to the thickness direction z while improving the heat conductivity of the die pad portion 10A. This contributes to the improvement of the heat dissipation of the die pad portion 10A.
  • the die pad portion 10A has a back surface 102 facing opposite to the main surface 101 in the thickness direction z.
  • the back surface 102 is exposed from the sealing resin 50.
  • FIG. 23 is transparent to the sealing resin 50 for convenience of understanding.
  • the permeated sealing resin 50 is shown by an imaginary line.
  • the semiconductor device A20 has a different configuration from the semiconductor device A10 described above in that the semiconductor element 30 and the plurality of conductive members 40 are configured.
  • the plurality of conductive members 40 further include a third member 43 in addition to the first member 41 and the second member 42.
  • the semiconductor element 30 includes a second element 32 in addition to the first element 31.
  • the first element 31 is an IGBT.
  • the first element 31 has a first electrode 311 and a second electrode 312 and a third electrode 313 shown in FIGS. 9 and 10.
  • the first electrode 311 corresponds to a collector electrode.
  • the second electrode 312 corresponds to an emitter electrode.
  • the third electrode 313 corresponds to a gate electrode.
  • the second element 32 is located away from the first element 31.
  • the second element 32 is, for example, a Schottky barrier diode.
  • the second element 32 is connected in parallel to the first element 31.
  • the second element 32 is a so-called freewheeling diode for passing a current through the second element 32 instead of the first element 31 when a reverse bias is applied to the first element 31. Thereby, the first element 31 can be protected from the reverse bias.
  • the type of the second element 32 is not limited to the diode.
  • the second element 32 may be of any type as long as it is mounted on the main surface 101 of the die pad portion 10A via the first bonding layer 39 as in the first element 31.
  • the second element 32 has a first electrode 321 and a second electrode 322.
  • the first electrode 321 is provided so as to face the main surface 101 of the die pad portion 10A.
  • the first electrode 321 corresponds to the cathode electrode of the second element 32.
  • the first electrode 321 is bonded to the main surface 101 via the first bonding layer 39. Therefore, the portion of the die pad portion 10A in which the first joining layer 39 that joins the main surface 101 and the first electrode 321 is in contact also corresponds to the first region 13 of the support member 10.
  • the first electrode 321 is conductive to the first electrode 311 of the first element 31 via the first joining layer 39 and the support member 10.
  • the second electrode 322 is provided on the side opposite to the first electrode 321 in the thickness direction z.
  • the second electrode 322 corresponds to the anode electrode of the second element 32.
  • the third member 43 of the conductive member 40 is connected to the second electrode 312 of the first element 31 and the second electrode 322 of the second element 32 via the second bonding layer 49. It is joined.
  • the composition of the third member 43 includes copper.
  • the third member 43 is a metal clip having the same standard length as the first member 41. As a result, the second electrode 322 of the second element 32 and the second electrode 312 of the first element 31 are electrically connected to each other.
  • the second region 14 of the support member 10 is located between the first element 31 and the second element 32.
  • the second region 14 is a second region 13 of the support member 10 in which the first element 31 is arranged via the first joint layer 39, and a second region 13 via the first joint layer 39. It surrounds each of the first region 13 in which the element 32 is arranged.
  • the semiconductor device A20 includes a support member 10 (die pad portion 10A) having a base material 11 and a metal layer 12 laminated on the base material 11.
  • the support member 10 includes a first region 13 in contact with the joint layer (first joint layer 39) and a second region 14 adjacent to the first region 13 in the thickness direction z.
  • the first bonding layer 39 contains a metal composition which is a solid phase.
  • the liquid repellency of the metal composition with respect to the liquid phase is higher in the second region 14 than in the first region 13. Therefore, the semiconductor device A20 also makes it possible to regulate the wetting and spreading of the first joining layer 39 with respect to the support member 10.
  • the semiconductor element 30 includes a first element 31 and a second element 32 located apart from each other.
  • the first element 31 and the second element 32 located apart from each other.
  • Wet spread can be regulated.
  • the semiconductor element 30 according to the above-described embodiment is mainly intended for those used for power conversion.
  • the present disclosure is not limited to the semiconductor device 30 for such applications, and can be applied to semiconductor devices 30 for various purposes as long as the semiconductor element 30 is bonded to the support member 10 via the first bonding layer 39. Can be done.
  • the present disclosure is not limited to the above-described embodiment.
  • the specific configuration of each part of the present disclosure can be freely redesigned.
  • Appendix 1 A support member with a main surface facing in the thickness direction, The semiconductor element mounted on the main surface and A bonding layer for bonding the main surface and the semiconductor element is provided.
  • the support member has a base material and a metal layer laminated on the base material and including the main surface.
  • the support member includes a first region in contact with the joint layer and a second region adjacent to the first region in the thickness direction.
  • the bonding layer contains a metal composition which is a solid phase, and the bonding layer contains a metal composition.
  • a semiconductor device in which the liquid repellency of the metal composition with respect to the liquid phase is higher in the second region than in the first region.
  • the semiconductor device according to Appendix 1 wherein the surface roughness of the second region is larger than the surface roughness of the first region.
  • Appendix 3. The semiconductor device according to Appendix 2, wherein in the second region, a plurality of grooves extending in a direction intersecting with the thickness direction and arranged in parallel with each other are formed.
  • Appendix 4. The semiconductor device according to Appendix 3, wherein the metal layer has a first part included in the first region and a second part included in the second region.
  • Appendix 5. The semiconductor device according to claim 4, wherein the base material is exposed from the second part.
  • Appendix 6. The semiconductor device according to any one of Supplementary note 1 to 5, wherein the second region surrounds the first region when viewed in the thickness direction.
  • the semiconductor element includes a first element and a second element located apart from each other.
  • Appendix 8. The semiconductor device according to any one of Supplementary note 1 to 7, wherein the composition of the base material contains copper.
  • Appendix 9. The semiconductor device according to any one of Supplementary note 1 to 8, wherein the composition of the metal layer contains silver.
  • the semiconductor device according to any one of Supplementary note 1 to 10, wherein at least a part of the second region is located between the semiconductor element and the terminal when viewed in the thickness direction.
  • Appendix 12. The semiconductor device according to Appendix 11, wherein the terminal composition is the same as that of the base material.
  • Appendix 13. Further comprising a sealing resin covering the semiconductor element and each part of the support member and the terminal. The semiconductor device according to Appendix 11 or 12, wherein the sealing resin is in contact with the second region.
  • Appendix 14 Further provided with the semiconductor element and the conductive member joined to the terminal, The semiconductor device according to Appendix 13, wherein the conductive member is covered with the sealing resin.
  • Appendix 15. The support member has a back surface facing away from the main surface in the thickness direction.
  • a plurality of grooves extending in a direction intersecting the thickness direction and arranged in parallel with each other are formed in the second region.
  • a plurality of slits extending in a direction intersecting the thickness direction and arranged in parallel with each other are formed in the second region. The method for manufacturing a semiconductor device according to the above.
  • A10, A20: Semiconductor device 10 Support member 101: Main surface 102: Back surface 103: Through hole 10A: Die pad part 10B: Terminal part 11: Base material 111: Front surface 12: Metal layer 121: Part 1 122: Part 2 13: First region 14: Second region 141: Groove 20: Terminal 21: First terminal 211: Covered portion 212: Exposed portion 22: Second terminal 221: Covered portion 222: Exposed portion 30: Semiconductor element 31: First Element 311: 1st electrode 312: 2nd electrode 313: 3rd electrode 32: 2nd element 321: 1st electrode 322: 2nd electrode 39: 1st bonding layer 40: Conductive member 41: 1st member 42: 2nd Member 43: Third member 49: Second bonding layer 50: Encapsulating resin 51: Top surface 52: Bottom surface 53: First side surface 54: Second side surface 55: Opening 56: Mounting hole 80: Tie bar 81: Joining material 821 First region 822: Region 822A: Groo

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、厚さ方向を向く主面を有する支持部材と、前記主面の上に搭載された半導体素子と、前記主面と前記半導体素子とを接合する接合層と、を備える。前記支持部材は、基材と、前記基材の上に積層され、かつ前記主面を含む金属層と、を有する。前記支持部材は、前記接合層が接する第１領域と、前記厚さ方向に視て前記第１領域に隣接する第２領域と、を含む。前記接合層は、固相である金属組成物を含む。前記金属組成物の液相に対する撥液性が、前記第１領域よりも前記第２領域の方が高い。

Description

半導体装置、および半導体装置の製造方法
　本開示は、支持部材と半導体素子とを接合し且つ金属組成物を含む接合層を備える半導体装置と、当該半導体装置の製造方法とに関する。
　特許文献１には、半導体素子としてＭＯＳＦＥＴが搭載された半導体装置の一例が開示されている。当該半導体装置は、電源電圧が印加され、かつＭＯＳＦＥＴを支持する支持部材（ドレインリード）と、ＭＯＳＦＥＴに電気信号を入力するためのゲートリードと、当該電源電圧および当該電気信号に基づきＭＯＳＦＥＴにより変換された電流が流れるソースリードとを備える。ＭＯＳＦＥＴは、ドレインリードに導通するドレイン電極と、ゲートリードに導通するゲート電極と、ソースリードに導通するソース電極とを有する。ドレイン電極は、接合層（ハンダ）により支持部材に接合されている。ゲート電極およびゲートリードと、ソース電極およびソースリードとには、それぞれ金属クリップが接合されている。これにより、当該半導体装置に、より大きな電流を流すことが可能となっている。
　近年、炭化ケイ素（ＳｉＣ）などを材料とした化合物半導体基板を含むＭＯＳＦＥＴが搭載された半導体装置が普及しつつある。当該ＭＯＳＦＥＴは、従来のＭＯＳＦＥＴと比較して、素子の大きさをより小さくしつつ、電力変換効率をより向上させるという利点を有する。特許文献１に開示されている半導体装置において当該ＭＯＳＦＥＴを採用する場合において、接合層を用いてドレイン電極を支持部材に接合させる際、当該支持部材に対して当該ＭＯＳＦＥＴの位置がずれることがある。これは、当該ＭＯＳＦＥＴの自重が比較的小であることと、接合層（ハンダ）をリフローにより溶融させることで支持部材に対して接合層が濡れ拡がることに起因する。したがって、支持部材に対する当該ＭＯＳＦＥＴの位置ずれを抑制すべく、当該支持部材に対する接合層の濡れ拡がりを規制する方策が望まれる。
特開２００１－２７４２０６号公報
　上記事情に鑑み、本開示は、支持部材に対する接合層の濡れ拡がりを規制することが可能な半導体装置を提供することを一の課題とする。また、本開示は、そのような半導体装置の製造方法を提供することを別の課題とする。
　本開示の第１の側面によって提供される半導体装置は、厚さ方向を向く主面を有する支持部材と、前記主面の上に搭載された半導体素子と、前記主面と前記半導体素子とを接合する接合層と、を備え、前記支持部材は、基材と、前記基材の上に積層され、かつ前記主面を含む金属層と、を有し、前記支持部材は、前記接合層が接する第１領域と、前記厚さ方向に視て前記第１領域に隣接する第２領域と、を含み、前記接合層は、固相である金属組成物を含み、前記金属組成物の液相に対する撥液性が、前記第１領域よりも前記第２領域の方が高い。
　本開示の第２の側面によって提供される、半導体装置の製造方法は、厚さ方向を向く主面を有する基材において、前記主面を覆う金属層を形成する工程と、前記金属層の第１領域の上に金属組成物を含む接合材を配置する工程と、前記接合材の上に半導体素子を配置する工程と、前記接合材を溶融および固化させることにより前記半導体素子を前記金属層に接合させる工程と、を備え、前記金属層を形成する工程と、前記半導体素子を配置する工程と、の間に、前記第１領域に隣接する前記金属層の第２領域にレーザを照射する工程をさらに備える。
　上述した半導体装置および製造方法によれば、支持部材に対する接合層の濡れ拡がりを規制することが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置の斜視図である。 図１に示す半導体装置の平面図である。 図２に対応する平面図であり、封止樹脂を透過している。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の正面図である。 図３のＶＩ－ＶＩ線に沿う断面図である。 図３のＶＩＩ－ＶＩＩ線に沿う断面図である。 図３の部分拡大図である。 図６の部分拡大図である。 図１に示す半導体装置の部分拡大断面図である。 図６の部分拡大図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の製造工程を説明する部分拡大断面図である。 図１に示す半導体装置の製造工程を説明する部分拡大断面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の第１変形例の部分拡大断面図である。 図１に示す半導体装置の第２変形例の部分拡大断面図である。 図１に示す半導体装置の第３変形例の部分拡大断面図である。 本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図２３のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。 図２４の部分拡大図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　図１～図１１に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、たとえばＤＣ－ＤＣコンバータといった、電力変換回路を備える電子機器などに使用される。半導体装置Ａ１０は、支持部材１０、複数の端子２０、半導体素子３０、第１接合層３９、複数の導電部材４０、および封止樹脂５０を備える。ここで、図３は、理解の便宜上、封止樹脂５０を透過している。図３では、透過した封止樹脂５０を想像線（二点鎖線）で示している。
　半導体装置Ａ１０の説明においては、便宜上、支持部材１０の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する１つの方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図示の例では、厚さ方向ｚに視て、第１方向ｘは、半導体装置Ａ１０の長手方向に相当する。厚さ方向ｚに視て、第２方向ｙは、半導体装置Ａ１０の短手方向に相当する。
　支持部材１０は、図３、図６および図７に示すように、半導体素子３０を搭載している。支持部材１０は、導電性を有する。半導体装置Ａ１０においては、支持部材１０は、ダイパッド部１０Ａおよび端子部１０Ｂを含む。ダイパッド部１０Ａは、主面１０１、裏面１０２および貫通孔１０３を有する。主面１０１は、厚さ方向ｚを向く。主面１０１の上に半導体素子３０が搭載される。裏面１０２は、厚さ方向ｚにおいて主面１０１とは反対側を向く。裏面１０２には、たとえば錫（Ｓｎ）めっきが施されている。貫通孔１０３は、厚さ方向ｚにおいて主面１０１から裏面１０２に至ってダイパッド部１０Ａを貫通している。貫通孔１０３は、厚さ方向ｚに視て円形状である。
　図６および図７に示すように、ダイパッド部１０Ａは、基材１１および金属層１２を有する。基材１１は、ダイパッド部１０Ａの主たる要素である。基材１１は、裏面１０２を含む。基材１１は、端子部１０Ｂ、および複数の端子２０とともに、同一のリードフレームから構成される。当該リードフレームは、銅（Ｃｕ）、または銅合金である。したがって、基材１１の組成は銅を含み、かつ複数の端子２０の組成は、基材１１の組成と同一である。図６に示すように、基材１１の厚さＴは、複数の端子２０の各々の最大厚さｔmaxよりも大である。
　図６および図７に示すように、金属層１２は、基材１１の上に積層されている。金属層１２は、主面１０１を含む。金属層１２の厚さは、基材１１の厚さＴよりも小である。金属層１２の組成は、銀（Ａｇ）を含む。この他、金属層１２の組成は、ニッケル（Ｎｉ）を含んでもよい。半導体装置Ａ１０においては、金属層１２は、基材１１の全体にわたって積層されている。
　図３および図７に示すように、端子部１０Ｂは、第１方向ｘに沿って延びる部分を含むとともに、ダイパッド部１０Ａの基材１１につながっている。このため、ダイパッド部１０Ａおよび端子部１０Ｂは、互いに導通している。端子部１０Ｂの一部は、封止樹脂５０に覆われている。封止樹脂５０に覆われた端子部１０Ｂの部分は、第２方向ｙに視て屈曲している。封止樹脂５０から露出した端子部１０Ｂの部分の表面には、錫めっきが施されている。
　半導体素子３０は、図３、図６および図７に示すように、ダイパッド部１０Ａの主面１０１の上に搭載されている。半導体素子３０は、第１素子３１を含む。以降の半導体装置Ａ１０の説明においては、第１素子３１が半導体素子３０を指すものとする。半導体装置Ａ１０においては、第１素子３１は、ｎチャンネル型であり、かつ縦型構造のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。第１素子３１は、化合物半導体基板を含む。当該化合物半導体基板の主材料は、炭化ケイ素（ＳｉＣ）である。この他、当該化合物半導体基板の主材料として、ケイ素（Ｓｉ）を用いてもよい。半導体装置Ａ１０においては、厚さ方向ｚに視て、第１素子３１の面積は、主面１０１の面積の４０％以下である。第１素子３１は、ＭＯＳＦＥＴに限定されない。第１素子３１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの他のスイッチング素子でもよい。さらに第１素子３１は、ＬＳＩなどの集積回路でもよい。したがって、第１素子３１は、第１接合層３９を介して主面１０１に搭載されるものであれば、その種類を問わない。
　図８～図１０に示すように、第１素子３１は、第１電極３１１、第２電極３１２および第３電極３１３を有する。第１電極３１１は、ダイパッド部１０Ａの主面１０１に対向して設けられている。第１電極３１１には、第１素子３１により変換される前の電力に対応する電流が流れる。すなわち、第１電極３１１は、ドレイン電極に相当する。
　図９および図１０に示すように、第２電極３１２は、厚さ方向ｚにおいて第１電極３１１とは反対側に設けられている。第２電極３１２には、第１素子３１により変換された後の電力に対応する電流が流れる。すなわち、第２電極３１２は、ソース電極に相当する。
　図８および図１０に示すように、第３電極３１３は、厚さ方向ｚにおいて第１電極３１１とは反対側に設けられ、かつ第２電極３１２から離れて位置する。第３電極３１３には、第１素子３１が駆動するためのゲート電圧が印加される。すなわち、第３電極３１３は、ゲート電極に相当する。厚さ方向ｚに視て、第３電極３１３の面積は、第２電極３１２の面積よりも小である。
　第１接合層３９は、図６および図７に示すように、ダイパッド部１０Ａの主面１０１と、第１素子３１の第１電極３１１とを接合している。第１接合層３９は、導電性を有する。これにより、端子部１０Ｂは、第１電極３１１に導通している。したがって、端子部１０Ｂは、半導体装置Ａ１０のドレイン端子に相当する。第１接合層３９は、固相である金属組成物を含む。当該金属組成物の組成は、錫を含む。この場合、当該金属組成物の融点は約２７０℃である。第１接合層３９は、たとえばハンダである。
　図３に示すように、ダイパッド部１０Ａは、第１領域１３および第２領域１４を含む。第１領域１３は、第１接合層３９が接し、かつ第１接合層３９に覆われている。したがって、第１素子３１は、第１領域１３の主面１０１の上に搭載されている。第２領域１４は、厚さ方向ｚに視て第１領域１３に隣接している。半導体装置Ａ１０においては、厚さ方向ｚに視て、第２領域１４は、第１領域１３を囲んでいる。第２領域１４は、第１接合層３９に含まれる金属組成物の液相に対する撥液性は、第２領域１４の方が第１領域１３よりも高い。
　図１１に示すように、金属層１２は、第１部１２１および第２部１２２を有する。第１部１２１は、第１領域１３に含まれる。第２部１２２は、第２領域１４に含まれる。第２領域１４には、複数の溝１４１が形成されている。複数の第２領域１４は、厚さ方向ｚに対して交差する方向に延び、かつ互いに平行に配列されている。半導体装置Ａ１０においては、複数の溝１４１は、第２部１２２のみに形成されている。したがって、第２領域１４においては、基材１１の全体が第２部１２２に覆われている。複数の溝１４１は、これに対して第１領域１３においては、第１部１２１に含まれるダイパッド部１０Ａの主面１０１が平坦である。したがって、第２領域１４の表面粗さは、第１領域１３の表面粗さよりも大である。
　複数の端子２０は、図３に示すように、支持部材１０から離れて位置する。複数の端子２０は、第１素子３１に導通している。複数の端子２０は、第１端子２１および第２端子２２を含む。
　第１端子２１は、図３に示すように、第１方向ｘに沿って延び、かつ第２方向ｙにおいて端子部１０Ｂの隣に位置する。第１端子２１は、第１素子３１の第２電極３１２に導通している。このため、第１端子２１は、半導体装置Ａ１０のソース端子に相当する。第１端子２１は、被覆部２１１および露出部２１２を有する。被覆部２１１は、封止樹脂５０に覆われている。露出部２１２は、被覆部２１１につながり、かつ封止樹脂５０から露出している。露出部２１２は、被覆部２１１から第１方向ｘにおいてダイパッド部１０Ａから遠ざかる側に延びている。露出部２１２の表面には、たとえば錫めっきが施されている。
　第２端子２２は、図３に示すように、第１方向ｘに沿って延び、かつ第２方向ｙにおいて端子部１０Ｂに対して第１端子２１とは反対側に位置する。第２端子２２は、第１素子３１の第３電極３１３に導通している。このため、第２端子２２は、半導体装置Ａ１０のゲート端子に相当する。第２端子２２は、被覆部２２１および露出部２２２を有する。被覆部２２１は、封止樹脂５０に覆われている。露出部２２２は、被覆部２２１につながり、かつ封止樹脂５０から露出している。露出部２２２は、被覆部２２１から第１方向ｘにおいてダイパッド部１０Ａから遠ざかる側に延びている。露出部２２２の表面には、たとえば錫めっきが施されている。
　図５に示すように、半導体装置Ａ１０において、端子部１０Ｂの封止樹脂５０から露出した部分と、第１端子２１の露出部２１２と、第２端子２２の露出部２２２との各々の高さｈは、いずれも等しい。第２方向ｙに視て、端子部１０Ｂの少なくとも一部が、第１端子２１および第２端子２２の各々に重なっている。
　複数の導電部材４０は、図３に示すように、第１素子３１、および複数の端子２０に接合されている。これにより、第１素子３１と複数の端子２０との相互導通がなされる。半導体装置Ａ１０においては、複数の導電部材４０は、第１部材４１および第２部材４２を含む。
　第１部材４１は、図３、図６および図９に示すように、第１素子３１の第２電極３１２と、第１端子２１の被覆部２１１とに接合されている。これにより、第１端子２１は、第２電極３１２に導通している。第１部材４１の組成は、銅を含む。半導体装置Ａ１０においては、第１部材４１は、定尺の金属クリップである。第１部材４１は、第２接合層４９を介して第２電極３１２および被覆部２１１と接合されている。第２接合層４９は、導電性を有する。第２接合層４９の組成は、錫を含む。第２接合層４９の融点は、第１接合層３９の融点よりも低い。第２接合層４９は、たとえばハンダである。図９に示すように、第２接合層４９の厚さｔ２は、第１接合層３９の厚さｔ１よりも小である。この他、第１部材４１はワイヤでもよい。この場合においては、ワイヤボンディングにより第１部材４１が形成されるため、第２接合層４９が不要となる。
　第２部材４２は、図３および図１０に示すように、第１素子３１の第３電極３１３と、第２端子２２の被覆部２２１とに接合されている。これにより、第２端子２２は、第３電極３１３に導通している。第２部材４２の組成は、アルミニウム（Ａｌ）を含む。半導体装置Ａ１０においては、第２部材４２は、ワイヤである。第２部材４２は、ワイヤボンディングにより形成される。
　第１部材４１と第２部材４２との相違点について以下説明する。第２部材４２のヤング率（弾性率）は、第１部材４１のヤング率よりも小である。このことは、先述のとおり、第１部材４１の組成は銅を含み、かつ第２部材４２の組成はアルミニウムを含むことに基づく。このため、第２部材４２の線膨張係数は、第１部材４１の線膨張係数よりも大である。あわせて、第２部材４２の熱伝導率は、第１部材４１の熱伝導率よりも小である。さらに、図８に示すように、第１部材４１の幅Ｂは、第２部材４２の幅（直径）Ｄよりも大である。
　封止樹脂５０は、図６および図７に示すように、第１素子３１、および複数の導電部材４０と、支持部材１０、および複数の端子２０の各々の一部ずつとを覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０は、たとえば黒色のエポキシ樹脂を含む材料からなる。封止樹脂５０は、頂面５１、底面５２、一対の第１側面５３、一対の第２側面５４、一対の開口５５、および取付け孔５６を有する。
　図６および図７に示すように、頂面５１は、厚さ方向ｚにおいてダイパッド部１０Ａの主面１０１と同じ側を向く。図５～図７に示すように、底面５２は、厚さ方向ｚにおいて頂面５１とは反対側を向く。底面５２からダイパッド部１０Ａの裏面１０２が露出している。
　図２および図４に示すように、一対の第１側面５３は、第１方向ｘにおいて互いに離れて位置する。一対の第１側面５３は、頂面５１および底面５２につながっている。図５に示すように、一対の第１側面５３のうち一方の第１側面５３から、端子部１０Ｂの一部と、第１端子２１の露出部２１２、および第２端子２２の露出部２２２とが露出している。
　図２、図４および図５に示すように、一対の第２側面５４は、第２方向ｙにおいて互いに離れて位置する。一対の第２側面５４は、頂面５１および底面５２につながっている。図２に示すように、一対の開口５５は、第２方向ｙにおいて互いに離れて位置する。一対の開口５５の各々は、頂面５１と、一対の第２側面５４のいずれかとから封止樹脂５０の内方に向けて凹んでいる。一対の開口５５の各々から、ダイパッド部１０Ａの主面１０１が露出している。図２、図４および図７に示すように、取付け孔５６は、厚さ方向ｚにおいて頂面５１から底面５２に至って封止樹脂５０を貫通している。厚さ方向ｚに視て、取付け孔５６は、ダイパッド部１０Ａの貫通孔１０３に内包されている。貫通孔１０３を規定するダイパッド部１０Ａの内周面は、封止樹脂５０に覆われている。これにより、厚さ方向ｚに視て、取付け孔５６の最大寸法は、貫通孔１０３の寸法よりも小となっている。
　次に、図１２～図１９に基づき、半導体装置Ａ１０の製造方法の一例について説明する。ここで、図１５および図１６の断面位置は、図１１の断面位置と同一である。
　最初に、図１２に示すように、支持部材１０（ダイパッド部１０Ａ）の基材１１の表面１１１を覆う金属層１２を形成する。支持部材１０は、複数の端子２０とともに第２方向ｙに延びるタイバー８０により連結されている。表面１１１は、厚さ方向ｚにおいて支持部材１０の主面１０１と同じ側を向く。金属層１２は、基材１１を導電経路とした電解めっき、または吹き付けによるめっきにより形成される。
　次いで、図１３に示すように、金属層１２の第１領域８２１の上に金属組成物を含む接合材８１を配置する。当該金属組成物の組成は、錫を含む。接合材８１は、クリームハンダである。本工程では、クリームハンダを第１領域８２１に塗布する。この他、接合材８１は、線ハンダでもよい。
　次いで、図１４に示すように、金属層１２の第２領域８２２にレーザを照射する。第２領域８２２は、金属層１２の第１領域８２１に隣接している。本製造方法においては、第２領域８２２は、厚さ方向ｚに視て第１領域８２１および接合材８１を囲む枠状である。この他、本工程は、図１２に示す金属層１２を形成する工程と、図１３に示す第１領域８２１の上に接合材８１を配置する工程との間に設定してもよい。したがって、本工程は、図１２に示す金属層１２を形成する工程と、図１７に示す半導体素子３０を金属層１２に接合させる工程との間に設定される。
　図１５および図１６は、レーザを照射した後の金属層１２の部分拡大断面を示している。図１５に示すように、金属層１２の第２領域８２２には、厚さ方向ｚに対して交差する方向に延びる複数の溝８２２Ａが形成される。複数の溝８２２Ａは、互いに平行に配列されている。レーザの出力をさらに上昇させると、金属層１２は図１６に示す状態となる。図１６に示す第２領域８２２には、厚さ方向ｚに対して交差する方向に延びる複数のスリット８２２Ｂが形成される。複数のスリット８２２Ｂから基材１１が露出する。
　次いで、図１７に示すように、接合材８１の上に半導体素子３０（第１素子３１）を配置させた後、接合材８１をリフローにより溶融および固化させることにより半導体素子３０を金属層１２に接合させる。本工程を経ることにより、接合材８１が第１接合層３９となる。金属層１２の第１領域８２１が、支持部材１０の第１領域１３となる。金属層１２の第２領域８２２が、支持部材１０の第２領域１４となる。
　次いで、図１８に示すように、半導体素子３０の第２電極３１２と、第１端子２１の被覆部２１１とに導電部材４０の第１部材４１を接合させる。第１部材４１の接合は、クリップボンディングにより行われる。その後、端子２０の第３電極３１３と、第２端子２２の被覆部２２１とに導電部材４０の第２部材４２を接合させる。第２部材４２の接合は、ワイヤボンディングにより行われる。
　次いで、図１９に示すように、半導体素子３０、導電部材４０の第１部材４１および第２部材４２と、支持部材１０、および複数の端子２０の各々の一部ずつとを覆う封止樹脂８３を形成する。封止樹脂８３は、トランスファモールド成形により形成される。封止樹脂８３の形成に伴って、樹脂バリ８３１が形成される。樹脂バリ８３１は、第１端子２１の露出部２１２、第２端子２２の露出部２２２、支持部材１０の端子部１０Ｂ、およびタイバー８０により堰き止められる。その後、樹脂バリ８３１を高圧水などにより除去する。さらにその後、タイバー８０を導電経路とした電解めっきにより、第１端子２１の露出部２１２、第２端子２２の露出部２２２、および端子部１０Ｂの各々の表面と、ダイパッド部１０Ａの裏面１０２とを覆う錫めっきを施す。最後にタイバー８０を切断することにより、半導体装置Ａ１０が得られる。
　次に、図２０に基づき、半導体装置Ａ１０の第１変形例である半導体装置Ａ１１について説明する。ここで、図２０の断面位置は、図１１の断面位置と同一である。
　図２０に示すように、半導体装置Ａ１１は、ダイパッド部１０Ａの第２領域１４の構成が、半導体装置Ａ１０の当該構成と異なる。半導体装置Ａ１１においては、第２領域１４の複数の溝１４１は、基材１１に形成されている。金属層１２の第２部１２２には、厚さ方向ｚに貫通し、かつ複数の溝１４１につながる複数のスリットが形成されている。基材１１は、第２部１２２に形成された複数のスリットから露出している。このような第２領域１４の構成は、半導体装置Ａ１０の製造工程のうち図１４に示す金属層１２の第２領域８２２にレーザを照射する工程において、レーザの出力を調整して第２領域８２２を図１６に示す状態とすることにより得られる。
　次に、図２１に基づき、半導体装置Ａ１０の第２変形例である半導体装置Ａ１２について説明する。ここで、図２１の断面位置は、図１１の断面位置と同一である。
　図２１に示すように、半導体装置Ａ１２は、ダイパッド部１０Ａの第２領域１４の構成が、半導体装置Ａ１０の当該構成と異なる。半導体装置Ａ１２においては、第２領域１４の複数の溝１４１は、基材１１に形成されている。さらに半導体装置Ａ１２においては第２領域１４に金属層１２の第２部１２２が存在しない構成となっている。
　次に、図２２に基づき、半導体装置Ａ１０の第３変形例である半導体装置Ａ１３について説明する。ここで、図２２の断面位置は、図１１の断面位置と同一である。
　図２２に示すように、半導体装置Ａ１３は、ダイパッド部１０Ａの第２領域１４の構成が、半導体装置Ａ１０の当該構成と異なる。半導体装置Ａ１３においては、第２領域１４は、金属層１２の第２部１２２の主面１０１に凹凸が形成されているものの、明瞭な複数の第２領域１４が第２部１２２に形成されていない。半導体装置Ａ１３の場合であっても、第２領域１４の表面粗さは、第１領域１３の表面粗さよりも大である。
　図２０～図２２に示す半導体装置Ａ１０の変形例の構成は、半導体装置Ａ１０の製造工程のうち図１４に示す金属層１２の第２領域８２２にレーザを照射する工程において、当該レーザの出力を変えることにより得られる。たとえば、半導体装置Ａ１２に示す構成は、当該レーザの出力を比較的高く設定することにより得られる。半導体装置Ａ１３に示す構成は、当該レーザの出力を比較的低く設定することにより得られる。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０は、基材１１と、基材１１の上に積層された金属層１２とを有する支持部材１０（ダイパッド部１０Ａ）を備える。支持部材１０は、接合層（第１接合層３９）が接する第１領域１３と、厚さ方向ｚに視て第１領域１３に隣接する第２領域１４とを含む。第１接合層３９は、固相である金属組成物を含む。当該金属組成物の液相に対する撥液性が、第１領域１３よりも第２領域１４の方が高い。すなわち、第２領域１４は、当該金属組成物の液相に対して第１領域１３よりも濡れにくい性質を有する。これにより、半導体装置Ａ１０の製造工程のうち図１７に示す半導体素子３０を金属層１２に接合させる工程において、液相となった接合材８１の濡れ拡がりが第２領域１４により規制される。したがって、半導体装置Ａ１０によれば、支持部材１０に対する第１接合層３９の濡れ拡がりを規制することが可能となる。第１接合層３９の濡れ拡がりが制御されると、図１７に示す半導体装置Ａ１０の製造工程において、液相となった接合材８１の上に配置された半導体素子３０の位置ずれを抑制することができる。
　半導体装置Ａ１０においては、第２領域１４には、厚さ方向ｚに対して交差する方向に延び、かつ互いに平行に配列された複数の溝１４１が形成されている。複数の溝１４１は、支持部材１０の金属層１２の第２部１２２に形成されている。第２領域１４は、先述の半導体装置Ａ１１のように複数の溝１４１が支持部材１０の基材１１に形成され、かつ第２部１２２から支持部材１０が露出する構成や、先述の半導体装置Ａ１２のように複数の溝１４１が基材１１に形成され、かつ第２部１２２が存在しない構成でもよい。さらに第２領域１４は、先述の半導体装置Ａ１３のように金属層１２に明瞭な複数の第２領域１４が形成されていない構成でもよい。これらの第２領域１４の構成は、半導体装置Ａ１０の製造工程のうち図１４に示す工程において、金属層１２の第２領域８２２にレーザを照射することにより得られる。これにより、第２領域１４の表面粗さは、第１領域１３の表面粗さよりも大となっている。このような表面粗さの相違が、第１接合層３９に含まれる金属組成物の液相に対する撥液性の相違の一要因となり得る。
　半導体装置Ａ１０の構成によれば、支持部材１０に対する第１接合層３９の濡れ拡がりを防ぐため、マスクを用いて第１領域１３の範囲のみに金属層１２を精度よく形成することが不要となる。したがって、支持部材１０に対する第１接合層３９の濡れ拡がりを制御しつつ、半導体装置Ａ１０の製造効率の向上を図ることができる。
　厚さ方向ｚに視て、第２領域１４は、第１領域１３を囲んでいる。これにより、支持部材１０に対する第１接合層３９の濡れ拡がりをより確実に規制することができる。
　半導体装置Ａ１０は、支持部材１０から離れて位置し、かつ半導体素子３０に導通する端子２０をさらに備える。厚さ方向ｚに視て、第２領域１４の少なくとも一部が半導体素子３０と端子２０との間に位置する。これにより、第１接合層３９が支持部材１０と端子２０とを橋渡しする現象の発生を防ぐことができる。したがって、支持部材１０と端子２０との短絡が防止される。
　半導体装置Ａ１０は、半導体素子３０と、支持部材１０および端子２０の各々の一部とを覆う封止樹脂５０をさらに備える。封止樹脂５０は、第２領域１４に接している。これにより、支持部材１０に対する封止樹脂５０の付着強度の増加を図ることができる。
　第１接合層３９の厚さｔ１は、第２接合層４９の厚さｔ２よりも大である。これにより、半導体装置Ａ１０の使用時において、半導体素子３０から発した熱は、比較的小規模部材である複数の導電部材４０よりも、比較的大規模部材であるダイパッド部１０Ａに伝導されやすくなる。これにより、半導体装置Ａ１０の放熱性の向上を図ることができる。
　支持部材１０の基材１１の組成は、銅を含む。さらに、ダイパッド部１０Ａの基材１１の厚さＴは、端子２０の最大厚さｔmaxよりも大である。これにより、ダイパッド部１０Ａの熱伝導率の向上を図りつつ、厚さ方向ｚに対して直交する方向の熱伝導の効率を高めることができる。このことは、ダイパッド部１０Ａの放熱性の向上に寄与する。
　ダイパッド部１０Ａは、厚さ方向ｚにおいて主面１０１とは反対側を向く裏面１０２を有する。裏面１０２は、封止樹脂５０から露出している。これにより、封止樹脂５０により半導体素子３０および導電部材４０を外的因子から保護しつつ、半導体装置Ａ１０の放熱性の低下を回避することができる。
　図２３～図２５に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。本図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２３は、理解の便宜上、封止樹脂５０を透過している。図２３では、透過した封止樹脂５０を想像線で示している。
　半導体装置Ａ２０は、半導体素子３０、および複数の導電部材４０の構成が先述した半導体装置Ａ１０の当該構成と異なる。複数の導電部材４０は、第１部材４１および第２部材４２に加えて、第３部材４３をさらに含む。
　図２３および図２４に示すように、半導体素子３０は、第１素子３１に加えて第２素子３２を含む。半導体装置Ａ２０においては、第１素子３１はＩＧＢＴである。第１素子３１は、図９および図１０に示す第１電極３１１、第２電極３１２および第３電極３１３を有する。第１電極３１１は、コレクタ電極に相当する。第２電極３１２は、エミッタ電極に相当する。第３電極３１３は、ゲート電極に相当する。
　図２３および図２４に示すように、第２素子３２は、第１素子３１とは互いに離れて位置する。第２素子３２は、たとえばショットキーバリアダイオードである。第２素子３２は、第１素子３１に対して並列接続されている。第２素子３２は、第１素子３１に逆バイアスが印加された場合、第１素子３１ではなく第２素子３２に電流を流すための、いわゆる還流ダイオードである。これにより、第１素子３１を逆バイアスから保護することができる。第２素子３２の種類は、ダイオードに限定されない。第２素子３２は、第１素子３１と同様に第１接合層３９を介してダイパッド部１０Ａの主面１０１に搭載されるものであれば、その種類を問わない。
　図２５に示すように、第２素子３２は、第１電極３２１および第２電極３２２を有する。第１電極３２１は、ダイパッド部１０Ａの主面１０１に対向して設けられている。第１電極３２１は、第２素子３２のカソード電極に相当する。第１電極３２１は、第１接合層３９を介して主面１０１に接合されている。したがって、主面１０１と第１電極３２１とを接合する第１接合層３９が接するダイパッド部１０Ａの部分も、支持部材１０の第１領域１３に相当する。第１電極３２１は、第１接合層３９および支持部材１０を介して第１素子３１の第１電極３１１に導通している。第２電極３２２は、厚さ方向ｚにおいて第１電極３２１とは反対側に設けられている。第２電極３２２は、第２素子３２のアノード電極に相当する。
　図２４および図２５に示すように、導電部材４０の第３部材４３は、第２接合層４９を介して第１素子３１の第２電極３１２と、第２素子３２の第２電極３２２とに接合されている。第３部材４３の組成は、銅を含む。半導体装置Ａ２０においては、第３部材４３は、第１部材４１と同様の定尺の金属クリップである。これにより、第２素子３２の第２電極３２２と、第１素子３１の第２電極３１２とが互いに導通している。
　図２３に示すように、支持部材１０の第２領域１４の少なくとも一部が第１素子３１と第２素子３２との間に位置する。厚さ方向ｚに視て、第２領域１４は、第１接合層３９を介して第１素子３１が配置された支持部材１０の第１領域１３と、第１接合層３９を介して第２素子３２が配置された第１領域１３との各々を囲んでいる。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０は、基材１１と、基材１１の上に積層された金属層１２とを有する支持部材１０（ダイパッド部１０Ａ）を備える。支持部材１０は、接合層（第１接合層３９）が接する第１領域１３と、厚さ方向ｚに視て第１領域１３に隣接する第２領域１４とを含む。第１接合層３９は、固相である金属組成物を含む。当該金属組成物の液相に対する撥液性が、第１領域１３よりも第２領域１４の方が高い。したがって、半導体装置Ａ２０によっても、支持部材１０に対する第１接合層３９の濡れ拡がりを規制することが可能となる。
　半導体装置Ａ２０においては、半導体素子３０は、互いに離れて位置する第１素子３１および第２素子３２を含む。厚さ方向ｚに視て、支持部材１０の第２領域１４の少なくとも一部が、第１素子３１と第２素子３２との間に位置する。これにより、支持部材１０の主面１０１と第１素子３１とを接合する第１接合層３９と、主面１０１と第２素子３２とを接合する第１接合層３９とについて、支持部材１０に対する濡れ拡がりを規制することができる。
　先述した実施形態にかかる半導体素子３０は、主に電力変換に用いられるものを対象としている。本開示は、このような用途の半導体素子３０に限定されず、第１接合層３９を介して支持部材１０に接合される半導体素子３０であれば、様々な用途の半導体素子３０に適用することができる。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　厚さ方向を向く主面を有する支持部材と、
　前記主面の上に搭載された半導体素子と、
　前記主面と前記半導体素子とを接合する接合層と、を備え、
　前記支持部材は、基材と、前記基材の上に積層され、かつ前記主面を含む金属層と、を有し、
　前記支持部材は、前記接合層が接する第１領域と、前記厚さ方向に視て前記第１領域に隣接する第２領域と、を含み、
　前記接合層は、固相である金属組成物を含み、
　前記金属組成物の液相に対する撥液性が、前記第１領域よりも前記第２領域の方が高い、半導体装置。
　付記２．
　前記第２領域の表面粗さは、前記第１領域の表面粗さよりも大である、付記１に記載の半導体装置。
　付記３．
　前記第２領域には、前記厚さ方向に対して交差する方向に延び、かつ互いに平行に配列された複数の溝が形成されている、付記２に記載の半導体装置。
　付記４．
　前記金属層は、前記第１領域に含まれる第１部と、前記第２領域に含まれる第２部と、を有する、付記３に記載の半導体装置。
　付記５．
　前記第２部から前記基材が露出している、請求項４に記載の半導体装置。
　付記６．
　前記厚さ方向に視て、前記第２領域は、前記第１領域を囲んでいる、付記１ないし５のいずれかに記載の半導体装置。
　付記７．
　前記半導体素子は、互いに離れて位置する第１素子および第２素子を含み、
　前記厚さ方向に視て、前記第２領域の少なくとも一部が前記第１素子と前記第２素子との間に位置する、付記１ないし６のいずれかに記載の半導体装置。
　付記８．
　前記基材の組成は、銅を含む、付記１ないし７のいずれかに記載の半導体装置。
　付記９．
　前記金属層の組成は、銀を含む、付記１ないし８のいずれかに記載の半導体装置。
　付記１０．
　前記金属組成物の組成は、錫を含む、付記１ないし９のいずれかに記載の半導体装置。
　付記１１．
　前記支持部材から離れて位置し、かつ前記半導体素子に導通する端子をさらに備え、
　前記厚さ方向に視て、前記第２領域の少なくとも一部が前記半導体素子と前記端子との間に位置する、付記１ないし１０のいずれかに記載の半導体装置。
　付記１２．
　前記端子の組成は、前記基材の組成と同一である、付記１１に記載の半導体装置。
　付記１３．
　前記半導体素子と、前記支持部材および前記端子の各々の一部と、を覆う封止樹脂をさらに備え、
　前記封止樹脂は、前記第２領域に接している、付記１１または１２に記載の半導体装置。
　付記１４．
　前記半導体素子および前記端子に接合された導電部材をさらに備え、
　前記導電部材は、前記封止樹脂に覆われている、付記１３に記載の半導体装置。
　付記１５．
　前記支持部材は、前記厚さ方向において前記主面とは反対側を向く裏面を有し、
　前記裏面は、前記封止樹脂から露出している、付記１３または１４に記載の半導体装置。
　付記１６．
　厚さ方向を向く主面を有する基材において、前記主面を覆う金属層を形成する工程と、
　前記金属層の第１領域の上に金属組成物を含む接合材を配置する工程と、
　前記接合材の上に半導体素子を配置する工程と、
　前記接合材を溶融および固化させることにより前記半導体素子を前記金属層に接合させる工程と、を備え、
　前記金属層を形成する工程と、前記半導体素子を配置する工程と、の間に、前記第１領域に隣接する前記金属層の第２領域にレーザを照射する工程をさらに備える、半導体装置の製造方法。
　付記１７．
　前記第２領域にレーザを照射する工程においては、前記第２領域には、前記厚さ方向に対して交差する方向に延び、かつ互いに平行に配列された複数の溝が形成される、付記１６に記載の半導体装置の製造方法。
　付記１８．
　前記第２領域にレーザを照射する工程においては、前記第２領域には、前記厚さ方向に対して交差する方向に延び、かつ互いに平行に配列された複数のスリットが形成される、付記１６に記載の半導体装置の製造方法。
Ａ１０，Ａ２０：半導体装置　　　１０：支持部材
１０１：主面　　　１０２：裏面
１０３：貫通孔　　　１０Ａ：ダイパッド部
１０Ｂ：端子部　　　１１：基材
１１１：表面　　　１２：金属層
１２１：第１部　　　１２２：第２部
１３：第１領域　　　１４：第２領域
１４１：溝　　　２０：端子
２１：第１端子　　　２１１：被覆部
２１２：露出部　　　２２：第２端子
２２１：被覆部　　　２２２：露出部
３０：半導体素子　　　３１：第１素子
３１１：第１電極　　　３１２：第２電極
３１３：第３電極　　　３２：第２素子
３２１：第１電極　　　３２２：第２電極
３９：第１接合層　　　４０：導電部材
４１：第１部材　　　４２：第２部材
４３：第３部材　　　４９：第２接合層
５０：封止樹脂　　　５１：頂面
５２：底面　　　５３：第１側面
５４：第２側面　　　５５：開口
５６：取付け孔　　　８０：タイバー
８１：接合材　　　８２１：第１領域
８２２：領域　　　８２２Ａ：溝
８２２Ｂ：スリット　　　８３：封止樹脂
８３１：樹脂バリ　　　ｚ：厚さ方向
ｘ：第１方向　　　ｙ：第２方向

Claims (18)

  1. 　厚さ方向を向く主面を有する支持部材と、
    　前記主面の上に搭載された半導体素子と、
    　前記主面と前記半導体素子とを接合する接合層と、を備え、
    　前記支持部材は、基材と、前記基材の上に積層され、かつ前記主面を含む金属層と、を有し、
    　前記支持部材は、前記接合層が接する第１領域と、前記厚さ方向に視て前記第１領域に隣接する第２領域と、を含み、
    　前記接合層は、固相である金属組成物を含み、
    　前記金属組成物の液相に対する撥液性が、前記第１領域よりも前記第２領域の方が高い、半導体装置。
  2. 　前記第２領域の表面粗さは、前記第１領域の表面粗さよりも大である、請求項１に記載の半導体装置。
  3. 　前記第２領域には、前記厚さ方向に対して交差する方向に延び、かつ互いに平行に配列された複数の溝が形成されている、請求項２に記載の半導体装置。
  4. 　前記金属層は、前記第１領域に含まれる第１部と、前記第２領域に含まれる第２部と、を有する、請求項３に記載の半導体装置。
  5. 　前記第２部から前記基材が露出している、請求項４に記載の半導体装置。
  6. 　前記厚さ方向に視て、前記第２領域は、前記第１領域を囲んでいる、請求項１ないし５のいずれかに記載の半導体装置。
  7. 　前記半導体素子は、互いに離れて位置する第１素子および第２素子を含み、
    　前記厚さ方向に視て、前記第２領域の少なくとも一部が前記第１素子と前記第２素子との間に位置する、請求項１ないし６のいずれかに記載の半導体装置。
  8. 　前記基材の組成は、銅を含む、請求項１ないし７のいずれかに記載の半導体装置。
  9. 　前記金属層の組成は、銀を含む、請求項１ないし８のいずれかに記載の半導体装置。
  10. 　前記金属組成物の組成は、錫を含む、請求項１ないし９のいずれかに記載の半導体装置。
  11. 　前記支持部材から離れて位置し、かつ前記半導体素子に導通する端子をさらに備え、
    　前記厚さ方向に視て、前記第２領域の少なくとも一部が前記半導体素子と前記端子との間に位置する、請求項１ないし１０のいずれかに記載の半導体装置。
  12. 　前記端子の組成は、前記基材の組成と同一である、請求項１１に記載の半導体装置。
  13. 　前記半導体素子と、前記支持部材および前記端子の各々の一部と、を覆う封止樹脂をさらに備え、
    　前記封止樹脂は、前記第２領域に接している、請求項１１または１２に記載の半導体装置。
  14. 　前記半導体素子および前記端子に接合された導電部材をさらに備え、
    　前記導電部材は、前記封止樹脂に覆われている、請求項１３に記載の半導体装置。
  15. 　前記支持部材は、前記厚さ方向において前記主面とは反対側を向く裏面を有し、
    　前記裏面は、前記封止樹脂から露出している、請求項１３または１４に記載の半導体装置。
  16. 　厚さ方向を向く主面を有する基材において、前記主面を覆う金属層を形成する工程と、
    　前記金属層の第１領域の上に金属組成物を含む接合材を配置する工程と、
    　前記接合材の上に半導体素子を配置する工程と、
    　前記接合材を溶融および固化させることにより前記半導体素子を前記金属層に接合させる工程と、を備え、
    　前記金属層を形成する工程と、前記半導体素子を配置する工程と、の間に、前記第１領域に隣接する前記金属層の第２領域にレーザを照射する工程をさらに備える、半導体装置の製造方法。
  17. 　前記第２領域にレーザを照射する工程においては、前記第２領域には、前記厚さ方向に対して交差する方向に延び、かつ互いに平行に配列された複数の溝が形成される、請求項１６に記載の半導体装置の製造方法。
  18. 　前記第２領域にレーザを照射する工程においては、前記第２領域には、前記厚さ方向に対して交差する方向に延び、かつ互いに平行に配列された複数のスリットが形成される、請求項１６に記載の半導体装置の製造方法。
PCT/JP2021/046945 2021-01-04 2021-12-20 半導体装置、および半導体装置の製造方法 WO2022145266A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/253,501 US20230402348A1 (en) 2021-01-04 2021-12-20 Semiconductor device and method for manufacturing semiconductor device
JP2022573000A JPWO2022145266A1 (ja) 2021-01-04 2021-12-20
CN202180088021.1A CN116711073A (zh) 2021-01-04 2021-12-20 半导体装置以及半导体装置的制造方法
DE112021005246.2T DE112021005246T5 (de) 2021-01-04 2021-12-20 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-000236 2021-01-04
JP2021000236 2021-01-04

Publications (1)

Publication Number Publication Date
WO2022145266A1 true WO2022145266A1 (ja) 2022-07-07

Family

ID=82259250

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/046945 WO2022145266A1 (ja) 2021-01-04 2021-12-20 半導体装置、および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20230402348A1 (ja)
JP (1) JPWO2022145266A1 (ja)
CN (1) CN116711073A (ja)
DE (1) DE112021005246T5 (ja)
WO (1) WO2022145266A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
WO2011142006A1 (ja) * 2010-05-12 2011-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017191895A (ja) * 2016-04-14 2017-10-19 ローム株式会社 半導体装置および半導体装置の製造方法
WO2017195625A1 (ja) * 2016-05-11 2017-11-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2020145320A (ja) * 2019-03-06 2020-09-10 株式会社デンソー 半導体装置
JP2020188159A (ja) * 2019-05-15 2020-11-19 株式会社デンソー 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3439417B2 (ja) 2000-03-23 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
WO2011142006A1 (ja) * 2010-05-12 2011-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017191895A (ja) * 2016-04-14 2017-10-19 ローム株式会社 半導体装置および半導体装置の製造方法
WO2017195625A1 (ja) * 2016-05-11 2017-11-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2020145320A (ja) * 2019-03-06 2020-09-10 株式会社デンソー 半導体装置
JP2020188159A (ja) * 2019-05-15 2020-11-19 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN116711073A (zh) 2023-09-05
JPWO2022145266A1 (ja) 2022-07-07
DE112021005246T5 (de) 2023-07-20
US20230402348A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
US7405469B2 (en) Semiconductor device and method of manufacturing the same
JP6097013B2 (ja) パワーモジュール半導体装置
US20190067214A1 (en) Semiconductor device
US9159715B2 (en) Miniaturized semiconductor device
US11244880B2 (en) Semiconductor device
JP5869285B2 (ja) 半導体装置
JP5098630B2 (ja) 半導体装置及びその製造方法
WO2022145266A1 (ja) 半導体装置、および半導体装置の製造方法
WO2022014300A1 (ja) 半導体装置、および半導体装置の製造方法
JP7215320B2 (ja) 半導体装置
WO2022014387A1 (ja) 半導体装置、および半導体装置の製造方法
JPWO2020149225A1 (ja) 半導体装置
WO2024029385A1 (ja) 半導体装置
US20220415764A1 (en) Semiconductor device
WO2022259809A1 (ja) 半導体装置
US20230005845A1 (en) Semiconductor device
US11587879B2 (en) Electronic apparatus and manufacturing method thereof
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
WO2023106151A1 (ja) 半導体装置
WO2022259825A1 (ja) 半導体装置
WO2024128062A1 (ja) 半導体装置
WO2023063025A1 (ja) 半導体装置
WO2024095788A1 (ja) 半導体装置
JP2024013111A (ja) 半導体素子および半導体装置
WO2024018790A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21915126

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022573000

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180088021.1

Country of ref document: CN

122 Ep: pct application non-entry in european phase

Ref document number: 21915126

Country of ref document: EP

Kind code of ref document: A1