WO2024018790A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2024018790A1
WO2024018790A1 PCT/JP2023/022270 JP2023022270W WO2024018790A1 WO 2024018790 A1 WO2024018790 A1 WO 2024018790A1 JP 2023022270 W JP2023022270 W JP 2023022270W WO 2024018790 A1 WO2024018790 A1 WO 2024018790A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
die pad
lead
conductive member
metal layer
Prior art date
Application number
PCT/JP2023/022270
Other languages
English (en)
French (fr)
Inventor
諒介 福田
匡司 林口
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2024018790A1 publication Critical patent/WO2024018790A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present disclosure relates to a semiconductor device.
  • Patent Document 1 describes a first conductive plate and a second conductive plate in which two switching elements are individually conductively joined, a first input terminal connected to the first conductive plate, an output terminal connected to the second conductive plate,
  • An example of a semiconductor device is disclosed that includes a second input terminal, a first conductive member, a second conductive member, and a sealing resin.
  • the first conductive member is conductively connected to a switching element that is conductively connected to the first conductive plate, and to the second conductive plate.
  • the second conductive member is conductively connected to the switching element that is conductively connected to the second conductive plate and to the second input terminal.
  • a half-bridge circuit including two switching elements is configured. Therefore, by using the semiconductor device, power can be converted.
  • Each of the first conductive member and the second conductive member included in the semiconductor device disclosed in Patent Document 1 is a metal clip. Therefore, in the semiconductor device, it is possible to flow a larger current.
  • most of the heat generated from the first conductive member due to conduction is released to the outside via the second conductive plate.
  • most of the heat generated from the second conductive member due to conduction is released to the outside via the second input terminal. Since the volume of the second input terminal is smaller than the volume of the second conductive plate, the heat radiation efficiency of the second conductive member is lower than that of the first conductive member. Therefore, a measure for improving the heat dissipation efficiency of the second conductive member is desired.
  • An object of the present disclosure is to provide a semiconductor device that is improved over the conventional semiconductor device. Particularly, in view of the above circumstances, one object of the present disclosure is to provide a semiconductor device that can improve heat dissipation efficiency while flowing a larger current.
  • a semiconductor device provided by one aspect of the present disclosure includes a first die pad, a first semiconductor element bonded to the first die pad, a first lead separated from the first die pad, and a first semiconductor element bonded to the first die pad. and the first lead, a sealing resin that covers the first semiconductor element and the first conductive member, and a position between the first die pad and the first conductive member. and a pillow member.
  • the pillow member is in contact with the first die pad and the first conductive member.
  • the pillow member has an insulating layer. The thermal conductivity of the insulating layer is higher than that of the sealing resin.
  • FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view of the semiconductor device shown in FIG. 1.
  • FIG. 3 is a plan view corresponding to FIG. 2, in which the sealing resin is seen through.
  • FIG. 4 is a bottom view of the semiconductor device shown in FIG. 1.
  • FIG. 5 is a front view of the semiconductor device shown in FIG. 1.
  • FIG. 6 is a right side view of the semiconductor device shown in FIG. 1.
  • FIG. 7 is a sectional view taken along line VII-VII in FIG. 3.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. 3.
  • 9 is a sectional view taken along line IX-IX in FIG. 3.
  • FIG. 10 is a partially enlarged view of FIG.
  • FIG. 11 is a partially enlarged view of FIG. 7, showing the second semiconductor element and its vicinity.
  • FIG. 12 is a partially enlarged view of FIG. 8.
  • FIG. 13 is a partially enlarged view of FIG. 9.
  • FIG. 14 is a partially enlarged view of FIG. 3, showing the pillow member and its vicinity.
  • FIG. 15 is a sectional view taken along line XV-XV in FIG. 14.
  • FIG. 16 is a partially enlarged view of FIG. 3, showing the first conductive member and the second conductive member.
  • FIG. 17 is a cross-sectional view of a semiconductor device according to a second embodiment of the present disclosure.
  • FIG. 18 is a partially enlarged plan view of the semiconductor device shown in FIG. 17, and illustration of the sealing resin is omitted.
  • FIG. 19 is a sectional view taken along line XIX-XIX in FIG. 18.
  • FIG. 20 is a cross-sectional view of a semiconductor device according to a third embodiment of the present disclosure.
  • 21 is a partially enlarged plan view of the semiconductor device shown in FIG. 20, and illustration of the sealing resin is omitted.
  • FIG. 22 is a cross-sectional view taken along line XXII-XXII in FIG. 21.
  • FIG. 23 is a partially enlarged cross-sectional view of a semiconductor device according to a modification of the third embodiment of the present disclosure.
  • FIG. 24 is a cross-sectional view of a semiconductor device according to a fourth embodiment of the present disclosure.
  • FIG. 25 is a partially enlarged sectional view of FIG. 24.
  • a semiconductor device A10 according to a first embodiment of the present disclosure will be described based on FIGS. 1 to 16.
  • the semiconductor device A10 includes two die pads 10, a first lead 11, a second lead 12, a third lead 13, two fourth leads 14, two fifth leads 15, a plurality of semiconductor elements 21, a conductive bonding layer 29, A first conductive member 31, a second conductive member 32, a pillow member 33, and a sealing resin 50 are provided. Further, the semiconductor device A10 includes two first wires 41, two second wires 42, two first relay wires 43, and two second relay wires 44.
  • the sealing resin 50 is shown.
  • the transparent sealing resin 50 is shown by an imaginary line (two-dot chain line). Furthermore, in FIG. 3, the IX-IX line is indicated by a dashed dotted line.
  • first direction z An example of a direction perpendicular to the first direction z is referred to as a "second direction x.”
  • second direction x An example of a direction perpendicular to the first direction z and the second direction x is referred to as a "third direction y.”
  • the semiconductor device A10 converts the DC power supply voltage applied to the first lead 11 and the third lead 13 into AC power using the plurality of semiconductor elements 21.
  • the converted AC power is input from the second lead 12 to a power supply target such as a motor.
  • the semiconductor device A10 is used, for example, in a power conversion circuit such as an inverter.
  • the two die pads 10 include a first die pad 10A and a second die pad 10B, as shown in FIGS. 3, 7, and 8.
  • the first die pad 10A and the second die pad 10B are separated from each other in the second direction x.
  • the two die pads 10, along with a first lead 11, a second lead 12, a third lead 13, two fourth leads 14, and two fifth leads 15, are obtained from the same lead frame.
  • the lead frame contains copper (Cu) or a copper alloy. Therefore, each of the two die pads 10, the first lead 11, the second lead 12, the third lead 13, the two fourth leads 14, and the two fifth leads 15 contain copper element.
  • Each of the two die pads 10 has a main surface 101 and a back surface 102.
  • the main surface 101 and the back surface 102 face oppositely to each other in the first direction z.
  • the back surface 102 of each of the two die pads 10 is exposed from the sealing resin 50.
  • the first die pad 10A is provided with a first seat portion 103.
  • the first seat portion 103 is recessed from the main surface 101 of the first die pad 10A. Thereby, in the first die pad 10A, there is a step difference between the main surface 101 and the first seat portion 103.
  • the sealing resin 50 covers the plurality of semiconductor elements 21, the first conductive member 31, and the second conductive member 32, as shown in FIGS. 7 to 9. Furthermore, the sealing resin 50 partially covers each of the two die pads 10 , the first lead 11 , the second lead 12 , the third lead 13 , the two fourth leads 14 , and the two fifth leads 15 . .
  • the sealing resin 50 has electrical insulation properties.
  • the sealing resin 50 is made of a material containing, for example, a black epoxy resin.
  • the sealing resin 50 has a top surface 51 , a bottom surface 52 , two first side surfaces 53 , a second side surface 54 , a third side surface 55 , a plurality of recesses 56 , and a groove 57 .
  • the top surface 51 faces the same side as the main surfaces 101 of the two die pads 10 in the first direction z.
  • the bottom surface 52 faces opposite to the top surface 51 in the first direction z.
  • the back surface 102 of each of the two die pads 10 is exposed from the bottom surface 52.
  • the two first side surfaces 53 are separated from each other in the second direction x.
  • the two first side surfaces 53 face the second direction x and extend in the third direction y.
  • the two first side surfaces 53 are connected to the top surface 51 and the bottom surface 52.
  • the second side surface 54 and the third side surface 55 are separated from each other in the third direction y.
  • the second side surface 54 and the third side surface 55 face oppositely to each other in the third direction y and extend in the second direction x.
  • the second side surface 54 and the third side surface 55 are connected to the top surface 51 and the bottom surface 52.
  • a first lead 11, a second lead 12, a third lead 13, two fourth leads 14, and two fifth leads 15 protrude from the third side surface 55.
  • the plurality of recesses 56 are recessed from the third side surface 55 in the third direction y, and penetrate the sealing resin 50 in the first direction z. In the second direction and between the second lead 12 and a first detection terminal 15A, which will be described later.
  • the groove 57 is recessed from the bottom surface 52 in the first direction z and extends in the third direction y. Both sides of the groove portion 57 in the third direction y are connected to the second side surface 54 and the third side surface 55. When viewed in the first direction z, the groove portion 57 partitions the back surface 102 of each of the two die pads 10 .
  • the plurality of semiconductor elements 21 are bonded to each of the two die pads 10, as shown in FIG. 3 and FIGS. 7 to 9.
  • the plurality of semiconductor elements 21 include two first semiconductor elements 21A and two second semiconductor elements 21B.
  • the two first semiconductor elements 21A are bonded to the main surface 101 of the first die pad 10A.
  • the two second semiconductor elements 21B are bonded to the main surface 101 of the second die pad 10B.
  • the plurality of semiconductor elements 21 are, for example, MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors).
  • the plurality of semiconductor elements 21 may be switching elements such as IGBTs (Insulated Gate Bipolar Transistors), or diodes.
  • the plurality of semiconductor elements 21 are n-channel type MOSFETs with a vertical structure.
  • the plurality of semiconductor elements 21 include a compound semiconductor substrate.
  • the composition of the compound semiconductor substrate includes silicon carbide (SiC).
  • SiC silicon carbide
  • each of the plurality of semiconductor elements 21 has a first electrode 211, a second electrode 212, a third electrode 213, and two fourth electrodes 214.
  • the first electrode 211 is located on the side opposite to the side facing one of the main surfaces 101 of the two die pads 10 in the first direction z. A current corresponding to the power converted by the semiconductor element 21 flows through the first electrode 211 . That is, the first electrode 211 corresponds to the source electrode of the semiconductor element 21.
  • the second electrode 212 faces the main surface 101 of either of the two die pads 10. A current corresponding to the power before being converted by the semiconductor element 21 flows through the second electrode 212 . That is, the second electrode 212 corresponds to the drain electrode of the semiconductor element 21.
  • the third electrode 213 is located on the same side as the first electrode 211 in the first direction z.
  • a gate voltage for driving the semiconductor element 21 is applied to the third electrode 213 .
  • the area of the third electrode 213 is smaller than the area of the first electrode 211 when viewed in the first direction z.
  • the two fourth electrodes 214 are located on the same side as the first electrode 211 in the first direction z.
  • the two fourth electrodes 214 are located on opposite sides of the third electrode 213 in the third direction y.
  • a voltage having the same potential as the voltage applied to the first electrode 211 is applied to each of the two fourth electrodes 214 .
  • the conductive bonding layer 29 is formed between the main surface 101 of the first die pad 10A and the two first semiconductor elements 21A, and between the main surface 101 of the second die pad 10B and the two second semiconductor elements 21A. and the semiconductor element 21B.
  • the conductive bonding layer 29 is, for example, solder.
  • the conductive bonding layer 29 may be made of sintered metal.
  • the conductive bonding layer 29 conductively bonds the main surface 101 of the first die pad 10A and the second electrode 212 of each of the two first semiconductor elements 21A. Thereby, the second electrode 212 of each of the two first semiconductor elements 21A is electrically connected to the first die pad 10A.
  • the conductive bonding layer 29 conductively bonds the main surface 101 of the second die pad 10B and the second electrode 212 of each of the two second semiconductor elements 21B. Thereby, the second electrode 212 of each of the two second semiconductor elements 21B is electrically connected to the second die pad 10B.
  • the first lead 11 is located on the opposite side of the second side surface 54 of the sealing resin 50 with respect to the two die pads 10 in the third direction y.
  • the first lead 11 is separated from the two die pads 10.
  • the first lead 11 is electrically connected to the first electrodes 211 of the two first semiconductor elements 21A.
  • the first lead 11 is an N terminal (negative electrode) to which a DC power supply voltage to be subjected to power conversion is applied.
  • the first lead 11 has a mounting portion 111 and a covering portion 112.
  • the mounting portion 111 protrudes from the third side surface 55 of the sealing resin 50 to the outside.
  • the mounting portion 111 extends in the third direction y.
  • the covering section 112 is connected to the mounting section 111.
  • the covering portion 112 is covered with a sealing resin 50.
  • the covering portion 112 of the first lead 11 is provided with a second seat portion 113.
  • the second seat portion 113 is recessed in the first direction z from the side where a first intermediate portion 313 of the first conductive member 31 described later is located in the first direction z.
  • the second lead 12 is connected to the first die pad 10A. Therefore, the second lead 12 is electrically connected to the second electrode 212 of each of the two first semiconductor elements 21A via the first die pad 10A. AC power converted by the plurality of semiconductor elements 21 is output from the second lead 12 .
  • the second lead 12 is located on the opposite side of the third lead 13 with respect to the first lead 11, and is located next to the first lead 11.
  • the second lead 12 has a mounting portion 121 and a covering portion 122.
  • the mounting portion 121 protrudes from the third side surface 55 of the sealing resin 50 to the outside.
  • the mounting portion 121 extends in the third direction y.
  • the covering portion 122 connects the mounting portion 121 and the first die pad 10A.
  • the covering portion 122 is covered with a sealing resin 50.
  • the covering portion 122 is bent toward the side approaching the main surface 101 of the first die pad 10A in the first direction z.
  • the third lead 13 is connected to the second die pad 10B. Therefore, the third lead 13 is electrically connected to the second electrode 212 of each of the two second semiconductor elements 21B via the second die pad 10B.
  • the third lead 13 is a P terminal (positive electrode) to which a DC power supply voltage to be converted is applied.
  • the third lead 13 is located on the opposite side of the second lead 12 with respect to the first lead 11, and is located next to the first lead 11.
  • the third lead 13 has a mounting portion 131 and a covering portion 132.
  • the mounting portion 131 protrudes from the third side surface 55 of the sealing resin 50 to the outside.
  • the mounting portion 131 extends in the third direction y.
  • the covering portion 132 connects the mounting portion 131 and the second die pad 10B.
  • the covering portion 132 is covered with a sealing resin 50.
  • the covering portion 132 is bent toward the side approaching the main surface 101 of the second die pad 10B in the first direction z.
  • the two fourth leads 14 are located on the opposite side of the second side surface 54 of the sealing resin 50 with respect to the two die pads 10 in the third direction y. As shown in FIG. 3, the two fourth leads 14 extend in the third direction y. The two fourth leads 14 sandwich the first lead 11, second lead 12, third lead 13, and two fifth leads 15 between them in the second direction x.
  • the two fourth leads 14 include a first gate terminal 14A and a second gate terminal 14B.
  • each of the two fourth leads 14 has a mounting portion 141 and a covering portion 142.
  • the mounting portion 141 protrudes from the third side surface 55 of the sealing resin 50 to the outside.
  • the mounting portion 141 extends in the third direction y.
  • the covering section 142 is connected to the mounting section 141.
  • the covering portion 142 is covered with a sealing resin 50.
  • the first gate terminal 14A is located closer to the first die pad 10A than the second die pad 10B.
  • the first gate terminal 14A is electrically connected to the third electrode 213 of each of the two first semiconductor elements 21A.
  • a gate voltage for driving the two first semiconductor elements 21A is applied to the first gate terminal 14A.
  • the second gate terminal 14B is located closer to the second die pad 10B than the first die pad 10A.
  • the second gate terminal 14B is electrically connected to the third electrode 213 of each of the two second semiconductor elements 21B.
  • a gate voltage for driving the two second semiconductor elements 21B is applied to the second gate terminal 14B.
  • the two fifth leads 15 are located on the opposite side of the second side surface 54 of the sealing resin 50 with respect to the two die pads 10 in the third direction y. As shown in FIG. 3, the two fifth leads 15 extend in the third direction y. The two fifth leads 15 sandwich the first lead 11, second lead 12, and third lead 13 between them in the second direction x.
  • the two fifth leads 15 include a first detection terminal 15A and a second detection terminal 15B.
  • each of the two fifth leads 15 has a mounting portion 151 and a covering portion 152.
  • the mounting portion 151 protrudes from the third side surface 55 of the sealing resin 50 to the outside.
  • the mounting portion 151 extends in the third direction y.
  • the covering section 152 is connected to the mounting section 151.
  • the covering portion 152 is covered with a sealing resin 50.
  • the first detection terminal 15A is located between the second lead 12 and the first gate terminal 14A, as shown in FIGS. 2 and 3.
  • the first detection terminal 15A is electrically connected to the two fourth electrodes 214 of each of the two first semiconductor elements 21A.
  • a voltage having the same potential as the voltage applied to each of the first electrodes 211 of the two first semiconductor elements 21A is applied to the first detection terminal 15A.
  • the second detection terminal 15B is located between the third lead 13 and the second gate terminal 14B, as shown in FIGS. 2 and 3.
  • the second detection terminal 15B is electrically connected to the two fourth electrodes 214 of each of the two second semiconductor elements 21B.
  • a voltage having the same potential as the voltage applied to each of the first electrodes 211 of the two second semiconductor elements 21B is applied to the second detection terminal 15B.
  • the mounting portion 111 of the first lead 11, the mounting portion 121 of the second lead 12, and the mounting portion 131 of the third lead 13 have the same height h. As shown in FIG. 6, when viewed in the second direction The mounting portions 131 of the three leads 13 are overlapped with each other.
  • the first conductive member 31 is electrically connected to the first electrodes 211 of the two first semiconductor elements 21A and the second seat portion 113 of the first lead 11, as shown in FIGS. 3 and 9. Thereby, the first lead 11 is electrically connected to the first electrode 211 of each of the two first semiconductor elements 21A.
  • the first conductive member 31 contains copper or a copper alloy.
  • the first conductive member 31 is a metal clip.
  • the first conductive member 31 has two first joint parts 311 , a second joint part 312 , and a first intermediate part 313 .
  • the two first bonding parts 311 are individually conductively bonded to the first electrodes 211 of the two first semiconductor elements 21A.
  • Each of the two first joining parts 311 is a bifurcated part separated from each other in the third direction y.
  • the two first joints 311 are separated from each other in the third direction y.
  • the second joint portion 312 is electrically conductively joined to the second seat portion 113 of the first lead 11.
  • the second joint 312 extends in the second direction x. At least a portion of the second joint portion 312 is accommodated in the second seat portion 113.
  • the first intermediate portion 313 is bent into a hook shape when viewed in the first direction z. When viewed in the first direction z, the first intermediate portion 313 overlaps the main surface 101 of the first die pad 10A.
  • the first intermediate portion 313 connects the two first joint portions 311 and the second joint portion 312. As shown in FIG. 15, the first intermediate portion 313 has a first surface 313A, a second surface 313B, and a bent portion 313C.
  • the first surface 313A is in contact with the pillow member 33.
  • the second surface 313B is separated from the first surface 313A and faces the main surface 101 of the first die pad 10A.
  • the first surface 313A and the second surface 313B face the same side in the first direction z.
  • the first surface 313A is located between the main surface 101 of the first die pad 10A and the second surface 313B in the first direction z.
  • the bent portion 313C is bent from the second surface 313B toward the main surface 101 of the first die pad 10A.
  • the bent portion 313C includes a first surface 313A.
  • the dimensions in the first direction z and the portion of the first intermediate portion 313 in the in-plane direction are equal to each other.
  • each of the plurality of first chamfers 314 has a first edge 314A, a second edge 314B, and a first connecting edge 314C when viewed in the first direction z.
  • the first edge 314A extends in a direction perpendicular to the first direction z.
  • the second edge 314B extends in a direction perpendicular to the first direction z, which is different from the direction in which the first edge 314A extends.
  • the first connecting edge 314C smoothly connects the first edge 314A and the second edge 314B.
  • each of the first edge 314A and the second edge 314B is a tangent to the first connecting edge 314C.
  • the first connecting edge 314C is separated from the intersection P1 between the extension line L1 of the first edge 314A and the extension line L2 of the second edge 314B.
  • the pillow member 33 is located between the first die pad 10A and the first intermediate portion 313 of the first conductive member 31, as shown in FIG. As shown in FIG. 15, the pillow member 33 is in contact with the main surface 101 of the first die pad 10A and the first surface 313A of the first intermediate portion 313 of the first conductive member 31. As shown in FIG. 14, the pillow member 33 includes a portion that protrudes outward from the first intermediate portion 313 when viewed in the first direction z. As shown in FIG. 15, the pillow member 33 includes an insulating layer 331, a first metal layer 332, a second metal layer 333, a first bonding layer 334, and a second bonding layer 335.
  • the insulating layer 331 electrically insulates the first die pad 10A and the first conductive member 31 from each other.
  • the thermal conductivity of the insulating layer 331 is higher than that of the sealing resin 50.
  • the insulating layer 331 includes ceramics.
  • the ceramic contains, for example, either aluminum nitride (AlN) or aluminum oxide (Al 2 O 3 ).
  • the insulating layer 331 may include a resin that has higher thermal conductivity than the sealing resin 50 and has electrical insulation properties.
  • the first metal layer 332 is located between the first die pad 10A and the insulating layer 331.
  • the first metal layer 332 is in contact with the insulating layer 331.
  • the first metal layer 332 contains copper.
  • the second metal layer 333 is located between the insulating layer 331 and the first intermediate portion 313 of the first conductive member 31 . Therefore, the first metal layer 332 and the second metal layer 333 are located on opposite sides of the insulating layer 331.
  • the second metal layer 333 is in contact with the insulating layer 331.
  • the second metal layer 333 contains copper.
  • the thermal conductivity of the first metal layer 332 and the second metal layer 333 is higher than that of the insulating layer 331.
  • each of the first metal layer 332 and the second metal layer 333 is greater than the thickness of the insulating layer 331.
  • the insulating layer 331, the first metal layer 332, and the second metal layer 333 are obtained from, for example, a DBC (Direct Bonded Copper) substrate.
  • each of the first metal layer 332 and the second metal layer 333 may contain silver.
  • the thermal conductivity of each of the first metal layer 332 and the second metal layer 333 is higher than that of the first conductive member 31.
  • One example of obtaining this configuration is to print a resinate paste containing silver on both sides of a ceramic plate that will become the insulating layer 331, and then fire the resinate paste. The fired resinate paste becomes the first metal layer 332 and the second metal layer 333.
  • the first bonding layer 334 bonds the main surface 101 of the first die pad 10A and the first metal layer 332.
  • the second bonding layer 335 bonds the second metal layer 333 and the first surface 313A of the first intermediate portion 313 of the first conductive member 31.
  • Each of the first bonding layer 334 and the second bonding layer 335 contains a metal element.
  • the metal element is tin (Sn).
  • the melting points of each of the first bonding layer 334 and the second bonding layer 335 are set lower than the melting points of each of the first metal layer 332 and the second metal layer 333.
  • the first bonding layer 334 and the second bonding layer 335 are, for example, solder.
  • the semiconductor device A10 further includes a first conductive bonding layer 34, as shown in FIGS. 7 to 10.
  • the first conductive bonding layer 34 conductively bonds the first electrodes 211 of the two first semiconductor elements 21A to the two first bonding portions 311.
  • the first conductive bonding layer 34 is, for example, solder.
  • the first conductive bonding layer 34 may be a sintered metal.
  • the semiconductor device A10 further includes a second conductive bonding layer 35, as shown in FIGS. 9 and 13.
  • the second conductive bonding layer 35 conductively bonds the second seat portion 113 of the first lead 11 and the second bonding portion 312 .
  • the second conductive bonding layer 35 is, for example, solder.
  • the second conductive bonding layer 35 may be made of sintered metal.
  • the second conductive member 32 is electrically connected to the first electrodes 211 of the two second semiconductor elements 21B and the first seat portion 103 of the first die pad 10A. Thereby, the first electrode 211 of each of the two second semiconductor elements 21B is electrically connected to the first die pad 10A and the second electrode 212 of each of the two first semiconductor elements 21A.
  • the second conductive member 32 contains copper or a copper alloy.
  • the second conductive member 32 is a metal clip.
  • the second conductive member 32 has two third joint parts 321, a fourth joint part 322, and a second intermediate part 323.
  • the two third bonding parts 321 are individually conductively bonded to the first electrodes 211 of the two second semiconductor elements 21B.
  • Each of the two third joint parts 321 is a bifurcated part separated from each other in the third direction y.
  • the two third joints 321 are separated from each other in the third direction y.
  • the fourth bonding portion 322 is electrically conductively bonded to the first seat portion 103 of the first die pad 10A.
  • the fourth joint 322 extends in the third direction y. At least a portion of the fourth joint portion 322 is accommodated in the first seat portion 103.
  • the second intermediate part 323 connects the two third joint parts 321 and the fourth joint part 322.
  • the second intermediate portion 323 straddles between the first die pad 10A and the second die pad 10B.
  • the semiconductor device A10 further includes a third conductive bonding layer 36, as shown in FIGS. 7, 8, and 11.
  • the third conductive bonding layer 36 conductively bonds the first electrodes 211 of the two second semiconductor elements 21B and the two third bonding portions 321.
  • the third conductive bonding layer 36 is, for example, solder.
  • the third conductive bonding layer 36 may be made of sintered metal.
  • the semiconductor device A10 further includes a fourth conductive bonding layer 37, as shown in FIGS. 8 and 12.
  • the fourth conductive bonding layer 37 conductively bonds the first seat portion 103 of the first die pad 10A and the fourth bonding portion 322.
  • the fourth conductive bonding layer 37 is, for example, solder.
  • the fourth conductive bonding layer 37 may be a sintered metal.
  • each of the plurality of second chamfers 324 has a third edge 324A, a fourth edge 324B, and a second connecting edge 324C when viewed in the first direction z.
  • the third edge 324A extends in a direction perpendicular to the first direction z.
  • the fourth edge 324B extends in a direction perpendicular to the first direction z, which is different from the direction in which the third edge 324A extends.
  • the second connecting edge 324C smoothly connects the third edge 324A and the fourth edge 324B.
  • each of the third edge 324A and the fourth edge 324B is a tangent to the second connecting edge 324C.
  • the second connecting edge 324C is away from the intersection P2 of the extension line L3 of the third edge 324A and the extension line L4 of the fourth edge 324B.
  • one of the two first wires 41 connects the first semiconductor element 21A that is located closest to the first gate terminal 14A among the two first semiconductor elements 21A.
  • the third electrode 213 and the covering portion 142 of the first gate terminal 14A are electrically connected to each other.
  • the other first wire 41 of the two first wires 41 is connected to the second semiconductor element 21B located closest to the second gate terminal 14B among the two second semiconductor elements 21B.
  • the third electrode 213 and the covering portion 142 of the second gate terminal 14B are electrically connected to each other.
  • one of the two first relay wires 43 connects the third electrode 213 of one first semiconductor element 21A and the third electrode of the other first semiconductor element 21A. 213 and is electrically conductively connected.
  • the other first relay wire 43 among the two first relay wires 43 connects the third electrode 213 of one second semiconductor element 21B and the third electrode of the other second semiconductor element 21B. 213 and is electrically conductively connected.
  • the first gate terminal 14A is electrically connected to the third electrode 213 of each of the two first semiconductor elements 21A through the two first wires 41 and the two first relay wires 43.
  • the second gate terminal 14B is electrically connected to the third electrode 213 of each of the two second semiconductor elements 21B.
  • one of the two second wires 42 connects the first semiconductor element 21A that is located closest to the first detection terminal 15A among the two first semiconductor elements 21A.
  • the fourth electrode 214 is electrically conductively bonded to the covering portion 152 of the first detection terminal 15A.
  • the other second wire 42 among the two second wires 42 connects the second semiconductor element 21B located closest to the second detection terminal 15B among the two second semiconductor elements 21B.
  • the fourth electrode 214 is electrically conductively bonded to the covering portion 152 of the second detection terminal 15B.
  • one of the two second relay wires 44 is connected to one of the two fourth electrodes 214 of one first semiconductor element 21A and the other first semiconductor element 21A. It is electrically conductively bonded to one of the two fourth electrodes 214 .
  • one of the two second relay wires 44 is connected to one of the two fourth electrodes 214 of one second semiconductor element 21B and the other second semiconductor element 21B. It is electrically conductively bonded to one of the two fourth electrodes 214 .
  • the first detection terminal 15A is electrically connected to the two fourth electrodes 214 of each of the two first semiconductor elements 21A through the two second wires 42 and the two second relay wires 44.
  • the second detection terminal 15B is electrically connected to the two fourth electrodes 214 of each of the two second semiconductor elements 21B.
  • the semiconductor device A10 includes a first die pad 10A to which the first semiconductor element 21A is bonded, a first conductive member 31 which is conductively bonded to the first semiconductor element 21A and the first lead 11, and a first die pad 10A to the first lead 11.
  • a pillow member 33 located between the conductive member 31 and the conductive member 31 is provided.
  • the pillow member 33 is in contact with the first die pad 10A and the first conductive member 31.
  • the pillow member 33 has an insulating layer 331.
  • the thermal conductivity of the insulating layer 331 is higher than that of the first conductive member 31 .
  • the heat generated from the first conductive member 31 due to the conduction between the first semiconductor element 21A and the first lead 11 is more easily conducted to the first die pad 10A than to the sealing resin 50.
  • the heat dissipation efficiency of the first conductive member 31 can be improved. Therefore, according to this configuration, in the semiconductor device A10, it is possible to improve the heat dissipation efficiency while flowing a larger current.
  • the pillow member 33 has a first metal layer 332, a second metal layer 333, a first bonding layer 334, and a second bonding layer 335.
  • Each of the first bonding layer 334 and the second bonding layer 335 contains a metal element.
  • the melting points of each of the first bonding layer 334 and the second bonding layer 335 are lower than the melting points of each of the first metal layer 332 and the second metal layer 333.
  • the pillow member 33 can be electrically bonded to the first die pad 10A and the first conductive member 31 at the same time as the pillow member 33 is electrically bonded to the first semiconductor element 21A and the first lead 11 by reflow. can.
  • each of the first metal layer 332 and the second metal layer 333 is greater than the thickness of the insulating layer 331.
  • heat is easily conducted in each of the first metal layer 332 and the second metal layer 333 in a direction perpendicular to the first direction z. This reduces thermal resistance at the interface between the insulating layer 331 and the first metal layer 332 and at the interface between the insulating layer 331 and the second metal layer 333, thereby further improving the heat dissipation performance of the pillow member 33. Can be done.
  • each of the first metal layer 332 and the second metal layer 333 contains silver
  • the thermal conductivity of each of the first metal layer 332 and the second metal layer 333 is equal to the thermal conductivity of the first conductive member 31. be higher than Thereby, the heat dissipation of the pillow member 33 can be improved compared to the case where each of the first metal layer 332 and the second metal layer 333 contains copper.
  • the first conductive member 31 has a first joint portion 311, a second joint portion 312, and a first intermediate portion 313.
  • the first intermediate portion 313 has a first surface 313A that is in contact with the pillow member 33, and a second surface 313B that is separated from the first surface 313A and faces the main surface 101 of the first die pad 10A.
  • the first surface 313A is located between the main surface 101 and the second surface 313B in the first direction z.
  • the pillow member 33 When viewed in the first direction z, the pillow member 33 includes a portion that protrudes outward from the first intermediate portion 313 of the first conductive member 31.
  • heat is easily conducted in the pillow member 33 in a direction perpendicular to the first direction z. This reduces the thermal resistance at the interface between the pillow member 33 and the first intermediate portion 313, so that the heat dissipation efficiency of the first conductive member 31 can be further improved.
  • the first intermediate portion 313 of the first conductive member 31 is provided with a first chamfered portion 314 having a first edge 314A, a second edge 314B, and a first connecting edge 314C.
  • the first connecting edge 314C smoothly connects the first surface 313A and the second surface 313B.
  • the first connecting edge 314C is away from the intersection P2 of the extension line L1 of the first edge 314A and the extension line L2 of the second edge 314B.
  • the first die pad 10A is provided with a first seat portion 103 that is recessed from the main surface 101. A portion of the second conductive member 32 is accommodated in the first seat portion 103. With this configuration, when the second conductive member 32 is conductively bonded to the second semiconductor element 21B and the first die pad 10A, the rotation of the second conductive member 32 around the first direction z is prevented by the first seat portion 103. Regulated. Thereby, it is possible to suppress misalignment of the second conductive member 32 with respect to the second semiconductor element 21B.
  • the first lead 11 is provided with a second seat portion 113 that is recessed in the first direction z from the side where the first intermediate portion 313 of the first conductive member 31 is located in the first direction z. A portion of the second joint portion 312 of the first conductive member 31 is accommodated in the second seat portion 113.
  • the second lead 12 is connected to the first die pad 10A.
  • the third lead 13 is connected to the second die pad 10B.
  • the back surface 102 of each of the two die pads 10 is exposed from the sealing resin 50.
  • the sealing resin 50 has a plurality of recesses 56 recessed from the third side surface 55 in the third direction y.
  • the sealing resin 50 has a groove 57 that is recessed from the bottom surface 52 and divides the back surface 102 of each of the two die pads 10 when viewed in the first direction z.
  • FIGS. 17 to 19 A semiconductor device A20 according to a second embodiment of the present disclosure will be described based on FIGS. 17 to 19.
  • elements that are the same as or similar to those of the semiconductor device A10 described above are given the same reference numerals, and redundant explanation will be omitted.
  • FIG. 17 corresponds to FIG. 7 showing the semiconductor device A10.
  • FIG. 18 corresponds to FIG. 14 showing the semiconductor device A10.
  • the configuration of the first conductive member 31 is different from the configuration of the semiconductor device A10.
  • the first intermediate portion 313 of the first conductive member 31 has a first portion 313D and a second portion 313E instead of the bent portion 313C.
  • the first portion 313D includes a first surface 313A.
  • the second portion 313E includes a second surface 313B and is connected to the first portion 313D.
  • the dimension t1 of the first portion 313D in the first direction z is larger than the dimension t2 of the second portion 313E in the first direction z.
  • the semiconductor device A20 includes a first die pad 10A to which the first semiconductor element 21A is bonded, a first conductive member 31 which is conductively bonded to the first semiconductor element 21A and the first lead 11, and a first die pad 10A to the first lead 11.
  • a pillow member 33 located between the conductive member 31 and the conductive member 31 is provided.
  • the pillow member 33 is in contact with the first die pad 10A and the first conductive member 31.
  • the pillow member 33 has an insulating layer 331.
  • the thermal conductivity of the insulating layer 331 is higher than that of the first conductive member 31 . Therefore, according to this configuration, even in the semiconductor device A20, it is possible to improve the heat dissipation efficiency while flowing a larger current. Further, the semiconductor device A20 has the same configuration as the semiconductor device A10, so that the same effects as the semiconductor device A10 can be achieved.
  • the first intermediate portion 313 of the first conductive member 31 has a first portion 313D and a second portion 313E instead of the bent portion 313C.
  • the dimension t1 of the first portion 313D in the first direction z is larger than the dimension t2 of the second portion 313E in the first direction z.
  • FIGS. 20 to 22 A semiconductor device A30 according to a third embodiment of the present disclosure will be described based on FIGS. 20 to 22.
  • elements that are the same as or similar to those of the semiconductor device A10 described above are given the same reference numerals, and redundant explanation will be omitted.
  • FIG. 20 corresponds to FIG. 7 showing the semiconductor device A10.
  • FIG. 21 corresponds to FIG. 14 showing the semiconductor device A10.
  • the configuration of the first die pad 10A is different from the configuration of the semiconductor device A10.
  • the first die pad 10A has a bulky portion 104 protruding from the main surface 101.
  • the bulky part 104 has a seat surface 104A facing the same side as the main surface 101 in the first direction z.
  • the first bonding layer 334 of the pillow member 33 bonds the seat surface 104A and the first metal layer 332 of the pillow member 33. Therefore, the pillow member 33 is in contact with the seat surface 104A.
  • the area of the seat surface 104A is larger than the area of the pillow member 33 when viewed in the first direction z. Therefore, when viewed in the first direction z, the bulky portion 104 includes a portion that protrudes outward from the pillow member 33.
  • FIG. 23 corresponds to FIG. 22 showing the semiconductor device A30.
  • the first conductive member 31 included in the semiconductor device A31 is similar to the first conductive member 31 included in the semiconductor device A20.
  • the semiconductor device A30 includes a first die pad 10A to which the first semiconductor element 21A is bonded, a first conductive member 31 which is conductively bonded to the first semiconductor element 21A and the first lead 11, and a first die pad 10A to the first lead 11.
  • a pillow member 33 located between the conductive member 31 and the conductive member 31 is provided.
  • the pillow member 33 is in contact with the first die pad 10A and the first conductive member 31.
  • the pillow member 33 has an insulating layer 331.
  • the thermal conductivity of the insulating layer 331 is higher than that of the first conductive member 31 . Therefore, according to this configuration, even in the semiconductor device A30, it is possible to improve the heat dissipation efficiency while flowing a larger current.
  • the semiconductor device A30 has the same configuration as the semiconductor device A10, so that it can achieve the same effects as the semiconductor device A10.
  • the first die pad 10A has a bulky portion 104 protruding from the main surface 101.
  • the pillow member 33 is in contact with the bulky part 104.
  • the bulky portion 104 of the first die pad 10A serves as a positioning means for the pillow member 33. Furthermore, the surface tension acting on the first bonding layer 334 increases as the molten first bonding layer 334 comes into contact with the periphery of the seating surface 104A of the bulky part 104. As a result, self-alignment acts on the first bonding layer 334, so that displacement of the pillow member 33 with respect to the bulky part 104 can be suppressed.
  • the bulky portion 104 of the first die pad 10A When viewed in the first direction z, the bulky portion 104 of the first die pad 10A includes a portion that protrudes outward from the pillow member 33.
  • heat is easily conducted in the bulky part 104 in a direction perpendicular to the first direction z. This reduces the thermal resistance at the interface between the bulky part 104 and the pillow member 33, so that the heat dissipation of the pillow member 33 can be improved.
  • FIGS. 24 and 25 A semiconductor device A40 according to a fourth embodiment of the present disclosure will be described based on FIGS. 24 and 25.
  • elements that are the same as or similar to those of the semiconductor device A10 described above are given the same reference numerals, and redundant explanation will be omitted.
  • FIG. 24 corresponds to FIG. 7 showing the semiconductor device A10.
  • FIG. 25 corresponds to FIG. 15 showing the semiconductor device A10.
  • the configuration of the first conductive member 31 is different from the configuration of the semiconductor device A30 described above.
  • the first intermediate portion 313 of the first conductive member 31 does not include the second surface 313B, the bent portion 313C, the first portion 313D, and the second portion 313E.
  • the first conductive member 31 is a flat plate including a first surface 313A.
  • the first surface 313A faces the main surface 101 of the first die pad 10A.
  • the semiconductor device A40 includes a first die pad 10A to which the first semiconductor element 21A is bonded, a first conductive member 31 which is conductively bonded to the first semiconductor element 21A and the first lead 11, and a first die pad 10A and the first die pad 10A to which the first die pad 10A is bonded.
  • a pillow member 33 located between the conductive member 31 and the conductive member 31 is provided. The pillow member 33 is in contact with the first die pad 10A and the first conductive member 31.
  • the pillow member 33 has an insulating layer 331. The thermal conductivity of the insulating layer 331 is higher than that of the first conductive member 31 .
  • the semiconductor device A40 has the same configuration as the semiconductor device A10, so that it can achieve the same effects as the semiconductor device A10.
  • the first die pad 10A has a bulky portion 104 protruding from the main surface 101.
  • the pillow member 33 is in contact with the bulky part 104.
  • the first intermediate portion 313 of the first conductive member 31 is a flat plate including a first surface 313A.
  • the present disclosure includes the embodiments described in the appendix below. Additional note 1. a first die pad; a first semiconductor element bonded to the first die pad; a first lead separated from the first die pad; a first conductive member electrically connected to the first semiconductor element and the first lead; a sealing resin that covers the first semiconductor element and the first conductive member; a pillow member located between the first die pad and the first conductive member, The pillow member is in contact with the first die pad and the first conductive member, The pillow member has an insulating layer, The semiconductor device, wherein the insulating layer has a higher thermal conductivity than the sealing resin. Appendix 2.
  • the pillow member has a first metal layer, a second metal layer, a first bonding layer, and a second bonding layer, the first metal layer is located between the first die pad and the insulating layer, The second metal layer is located between the insulating layer and the first conductive member, The first bonding layer bonds the first die pad and the first metal layer, The second bonding layer bonds the second metal layer and the first conductive member,
  • the semiconductor device according to appendix 1 wherein each of the first bonding layer and the second bonding layer contains a metal element.
  • Appendix 3 The semiconductor device according to appendix 2, wherein each of the first bonding layer and the second bonding layer has a lower melting point than each of the first metal layer and the second metal layer. Appendix 4.
  • each of the first metal layer and the second metal layer has a thickness greater than a thickness of the insulating layer.
  • Appendix 5 The semiconductor device according to appendix 3, wherein each of the first metal layer and the second metal layer has a higher thermal conductivity than the first conductive member.
  • Appendix 6. The semiconductor device according to appendix 5, wherein each of the first metal layer and the second metal layer contains silver.
  • Appendix 7. The semiconductor device according to any one of Supplementary Notes 1 to 6, wherein the insulating layer includes ceramics. Appendix 8.
  • the first die pad faces in a first direction and has a main surface to which the first semiconductor element is bonded
  • the first conductive member includes a first joint part conductively joined to the first semiconductor element, a second joint part conductively joined to the first lead, and the first joint part and the second joint part.
  • an intermediate portion connecting the The intermediate portion has a first surface in contact with the pillow member, and a second surface that is away from the first surface and faces the main surface, 8.
  • the semiconductor device according to any one of appendices 1 to 7, wherein the first surface is located between the main surface and the second surface in the first direction.
  • the intermediate portion has a bent portion bent from the second surface toward the main surface,
  • the intermediate part has a first part including the first surface, and a second part including the second surface and connected to the first part,
  • the semiconductor device according to appendix 8 wherein a dimension of the first portion in the first direction is larger than a dimension of the second portion in the first direction.
  • Appendix 11 The semiconductor device according to any one of appendices 8 to 10, wherein the pillow member is in contact with the main surface.
  • Appendix 12. The first die pad has a bulky part protruding from the main surface, The semiconductor device according to any one of appendices 8 to 11, wherein the pillow member is in contact with the bulky part.
  • Appendix 13
  • the intermediate portion When viewed in the first direction, the intermediate portion has a first edge, a second edge, and a connecting edge;
  • the first edge extends in a direction perpendicular to the first direction
  • the second edge extends in a direction perpendicular to the first direction and different from the direction in which the first edge extends,
  • the connecting edge smoothly connects the first edge and the second edge, 13.
  • the semiconductor device according to any one of appendices 8 to 12, wherein the connecting edge is separated from the intersection of the extension line of the first edge and the extension line of the second edge when viewed in the first direction.
  • Appendix 14 The first die pad has a back surface facing opposite to the main surface in the first direction, The first semiconductor element is conductively bonded to the main surface, 14.
  • Appendix 15 a second die pad; a second semiconductor element conductively bonded to the second die pad; further comprising a second conductive member conductively joined to the second semiconductor element and the first die pad, The second semiconductor element and the second conductive member are covered with the sealing resin, The semiconductor device according to appendix 14, wherein the second die pad is exposed from the sealing resin.
  • Appendix 16 The first die pad is provided with a first seat recessed from the main surface, 16.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半導体装置は、第１ダイパッドと、前記第１ダイパッドに接合された第１半導体素子と、前記第１ダイパッドから離れた第１リードと、前記第１半導体素子と前記第１リードとに導電接合された第１導通部材と、前記第１半導体素子および前記第１導通部材を覆う封止樹脂と、前記第１ダイパッドと前記第１導通部材との間に位置する枕部材とを備える。前記枕部材は、前記第１ダイパッドおよび前記第１導通部材に接している。前記枕部材は、絶縁層を有する。前記絶縁層の熱伝導率は、前記封止樹脂の熱伝導率よりも高い。

Description

半導体装置
　本開示は、半導体装置に関する。
　特許文献１には、２つのスイッチング素子が個別に導電接合された第１導電板および第２導電板と、第１導電板につながる第１入力端子と、第２導電板につながる出力端子と、第２入力端子と、第１導電部材および第２導電部材と、封止樹脂とを備える半導体装置の一例が開示されている。第１導電部材は、第１導電板に導電接合されたスイッチング素子と、第２導電板とに導電接合されている。第２導電部材は、第２導電板に導電接合されたスイッチング素子と、第２入力端子とに導電接合されている。これにより、当該半導体装置においては、２つのスイッチング素子を含むハーフブリッジ回路が構成されている。したがって、当該半導体装置を用いることによって、電力を変換することができる。
　特許文献１に開示されている半導体装置が具備する第１導電部材および第２導電部材の各々は、金属クリップである。したがって、当該半導体装置においては、より大きな電流を流すことが可能である。ここで、導通に伴って第１導電部材から発生した熱の大半は、第２導電板を介して外部に放出される。一方、導通に伴って第２導電部材から発生した熱の大半は、第２入力端子を介して外部に放出される。第２入力端子の体積は第２導電板の体積よりも小さいため、第２導電部材の放熱効率は、第１導電部材の放熱効率よりも低下する。したがって、第２導電部材の放熱効率の向上を図る方策が望まれる。
国際公開第２０２２／０３０２４４号
　本開示は、従来より改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記事情に鑑み、より大きな電流を流しつつ、放熱効率の向上を図ることが可能な半導体装置を提供することをその一の課題とする。
　本開示の一の側面によって提供される半導体装置は、第１ダイパッドと、前記第１ダイパッドに接合された第１半導体素子と、前記第１ダイパッドから離れた第１リードと、前記第１半導体素子と前記第１リードとに導電接合された第１導通部材と、前記第１半導体素子および前記第１導通部材を覆う封止樹脂と、前記第１ダイパッドと前記第１導通部材との間に位置する枕部材と、を備える。前記枕部材は、前記第１ダイパッドおよび前記第１導通部材に接している。前記枕部材は、絶縁層を有する。前記絶縁層の熱伝導率は、前記封止樹脂の熱伝導率よりも高い。
　上記構成によれば、より大きな電流を流しつつ、放熱効率の向上を図ることが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態にかかる半導体装置の斜視図である。 図２は、図１に示す半導体装置の平面図である。 図３は、図２に対応する平面図であり、封止樹脂を透過している。 図４は、図１に示す半導体装置の底面図である。 図５は、図１に示す半導体装置の正面図である。 図６は、図１に示す半導体装置の右側面図である。 図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。 図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図９は、図３のＩＸ－ＩＸ線に沿う断面図である。 図１０は、図７の部分拡大図であり、第１半導体素子およびその近傍を示している。 図１１は、図７の部分拡大図であり、第２半導体素子およびその近傍を示している。 図１２は、図８の部分拡大図である。 図１３は、図９の部分拡大図である。 図１４は、図３の部分拡大図であり、枕部材およびその近傍を示している。 図１５は、図１４のＸＶ－ＸＶ線に沿う断面図である。 図１６は、図３の部分拡大図であり、第１導通部材および第２導通部材を示している。 図１７は、本開示の第２実施形態にかかる半導体装置の断面図である。 図１８は、図１７に示す半導体装置の部分拡大平面図であり、封止樹脂の図示を省略している。 図１９は、図１８のＸＩＸ－ＸＩＸ線に沿う断面図である。 図２０は、本開示の第３実施形態にかかる半導体装置の断面図である。 図２１は、図２０に示す半導体装置の部分拡大平面図であり、封止樹脂の図示を省略している。 図２２は、図２１のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。 図２３は、本開示の第３実施形態の変形例にかかる半導体装置の部分拡大断面図である。 図２４は、本開示の第４実施形態にかかる半導体装置の断面図である。 図２５は、図２４の部分拡大断面図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　第１実施形態：
　図１～図１６に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、２つのダイパッド１０、第１リード１１、第２リード１２、第３リード１３、２つの第４リード１４、２つの第５リード１５、複数の半導体素子２１、導電接合層２９、第１導通部材３１、第２導通部材３２、枕部材３３および封止樹脂５０を備える。さらに半導体装置Ａ１０は、２つの第１ワイヤ４１、２つの第２ワイヤ４２、２つの第１中継ワイヤ４３、および２つの第２中継ワイヤ４４を備える。ここで、図３は、理解の便宜上、封止樹脂５０を透過している。図３では、透過した封止樹脂５０を想像線（二点鎖線）で示している。さらに図３では、ＩＸ－ＩＸ線を一点鎖線で示している。
　半導体装置Ａ１０の説明においては、便宜上、後述する２つのダイパッド１０の各々の主面１０１の法線方向の一例を「第１方向ｚ」と呼ぶ。第１方向ｚに対して直交する方向の一例を「第２方向ｘ」と呼ぶ。第１方向ｚおよび第２方向ｘに対して直交する方向の一例を「第３方向ｙ」と呼ぶ。
　半導体装置Ａ１０は、第１リード１１および第３リード１３に印加された直流の電源電圧を、複数の半導体素子２１により交流電力に変換する。変換された交流電力は、第２リード１２からモータなどの電力供給対象に入力される。半導体装置Ａ１０は、たとえばインバータといった電力変換回路に使用される。
　２つのダイパッド１０は、図３、図７および図８に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂを含む。第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、第２方向ｘにおいて互いに離れている。２つのダイパッド１０は、第１リード１１、第２リード１２、第３リード１３、２つの第４リード１４、および２つの第５リード１５とともに、同一のリードフレームから得られる。当該リードフレームは、銅（Ｃｕ）または銅合金を含有する。このため、２つのダイパッド１０、第１リード１１、第２リード１２、第３リード１３、２つの第４リード１４、および２つの第５リード１５の各々は、銅元素を含有する。２つのダイパッド１０の各々は、主面１０１および裏面１０２を有する。主面１０１および裏面１０２は、第１方向ｚにおいて互いに反対側を向く。２つのダイパッド１０の各々の裏面１０２は、封止樹脂５０から露出している。
　図３および図１２に示すように、第１ダイパッド１０Ａには、第１座部１０３が設けられている。第１座部１０３は、第１ダイパッド１０Ａの主面１０１から凹んでいる。これにより、第１ダイパッド１０Ａにおいては、主面１０１と第１座部１０３とにおいて段差をなしている。
　封止樹脂５０は、図７～図９に示すように、複数の半導体素子２１、第１導通部材３１および第２導通部材３２を覆っている。さらに封止樹脂５０は、２つのダイパッド１０、第１リード１１、第２リード１２、第３リード１３、２つの第４リード１４、および２つの第５リード１５の各々の一部と覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０は、たとえば黒色のエポキシ樹脂を含む材料からなる。封止樹脂５０は、頂面５１、底面５２、２つの第１側面５３、第２側面５４、第３側面５５、複数の凹部５６、および溝部５７を有する。
　図７および図８に示すように、頂面５１は、第１方向ｚにおいて２つのダイパッド１０の主面１０１と同じ側を向く。図７～図９に示すように、底面５２は、第１方向ｚにおいて頂面５１とは反対側を向く。図４に示すように、底面５２から２つのダイパッド１０の各々の裏面１０２が露出している。
　図２、図４および図５に示すように、２つの第１側面５３は、第２方向ｘにおいて互いに離れている。２つの第１側面５３は、第２方向ｘを向き、かつ第３方向ｙに延びている。２つの第１側面５３は、頂面５１および底面５２につながっている。
　図２、図４および図６に示すように、第２側面５４および第３側面５５は、第３方向ｙにおいて互いに離れている。第２側面５４および第３側面５５は、第３方向ｙにおいて互いに反対側を向き、かつ第２方向ｘに延びている。第２側面５４および第３側面５５は、頂面５１および底面５２につながっている。図５に示すように、第３側面５５から第１リード１１、第２リード１２、第３リード１３、２つの第４リード１４、および２つの第５リード１５が外部に突出している。
　図１、図２および図４に示すように、複数の凹部５６は、第３側面５５から第３方向ｙに凹むとともに、第１方向ｚにおいて封止樹脂５０を貫通している。第２方向ｘにおいて、複数の凹部５６は、第３リード１３と後述する第２検出端子１５Ｂとの間、第１リード１１と第３リード１３との間、第１リード１１と第２リード１２との間、および第２リード１２と後述する第１検出端子１５Ａとの間において個別に設けられている。
　図４および図５に示すように、溝部５７は、底面５２から第１方向ｚに凹むとともに、第３方向ｙに延びている。溝部５７の第３方向ｙの両側は、第２側面５４および第３側面５５につながっている。第１方向ｚに視て、溝部５７は、２つのダイパッド１０の各々の裏面１０２を区画している。
　複数の半導体素子２１は、図３、および図７～図９に示すように、２つのダイパッド１０の各々に接合されている。半導体装置Ａ１０においては、複数の半導体素子２１は、２つの第１半導体素子２１Ａと、２つの第２半導体素子２１Ｂとを含む。２つの第１半導体素子２１Ａは、第１ダイパッド１０Ａの主面１０１に接合されている。２つの第２半導体素子２１Ｂは、第２ダイパッド１０Ｂの主面１０１に接合されている。複数の半導体素子２１は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、複数の半導体素子２１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子や、ダイオードでもよい。半導体装置Ａ１０の説明においては、複数の半導体素子２１は、ｎチャネル型であり、かつ縦型構造のＭＯＳＦＥＴを対象とする。複数の半導体素子２１は、化合物半導体基板を含む。当該化合物半導体基板の組成は、炭化ケイ素（ＳｉＣ）を含む。図３、図１０および図１１に示すように、複数の半導体素子２１の各々は、第１電極２１１、第２電極２１２、第３電極２１３、および２つの第４電極２１４を有する。
　図１０および図１１に示すように、第１電極２１１は、第１方向ｚにおいて２つのダイパッド１０のいずれかの主面１０１と対向する側とは反対側に位置する。第１電極２１１には、半導体素子２１により変換された後の電力に対応する電流が流れる。すなわち、第１電極２１１は、半導体素子２１のソース電極に相当する。
　図１０および図１１に示すように、第２電極２１２は、２つのダイパッド１０のいずれかの主面１０１に対向している。第２電極２１２には、半導体素子２１により変換される前の電力に対応する電流が流れる。すなわち、第２電極２１２は、半導体素子２１のドレイン電極に相当する。
　図１０および図１１に示すように、第３電極２１３は、第１方向ｚにおいて第１電極２１１と同じ側に位置する。第３電極２１３には、半導体素子２１を駆動するためのゲート電圧が印加される。第１方向ｚに視て、第３電極２１３の面積は、第１電極２１１の面積より小さい。
　図３に示すように、２つの第４電極２１４は、第１方向ｚにおいて第１電極２１１と同じ側に位置する。２つの第４電極２１４は、第３方向ｙにおいて第３電極２１３を基準として互いに反対側に位置する。２つの第４電極２１４の各々には、第１電極２１１に印加される電圧と等電位の電圧が印加される。
　導電接合層２９は、図１０および図１１に示すように、第１ダイパッド１０Ａの主面１０１と２つの第１半導体素子２１Ａとの間、および第２ダイパッド１０Ｂの主面１０１と２つの第２半導体素子２１Ｂとの間とにそれぞれ位置する。導電接合層２９は、たとえばハンダである。この他、導電接合層２９は、焼結金属でもよい。導電接合層２９は、第１ダイパッド１０Ａの主面１０１と、２つの第１半導体素子２１Ａの各々の第２電極２１２とを導電接合する。これにより、２つの第１半導体素子２１Ａの各々の第２電極２１２は、第１ダイパッド１０Ａに導通している。さらに導電接合層２９は、第２ダイパッド１０Ｂの主面１０１と、２つの第２半導体素子２１Ｂの各々の第２電極２１２とを導電接合する。これにより、２つの第２半導体素子２１Ｂの各々の第２電極２１２は、第２ダイパッド１０Ｂに導通している。
　第１リード１１は、図２および図３に示すように、第３方向ｙにおいて２つのダイパッド１０を基準として封止樹脂５０の第２側面５４とは反対側に位置する。第１リード１１は、２つのダイパッド１０から離れている。第１リード１１は、２つの第１半導体素子２１Ａの第１電極２１１に導通している。第１リード１１は、電力変換対象となる直流の電源電圧が印加されるＮ端子（負極）である。
　図３および図９に示すように、第１リード１１は、実装部１１１および被覆部１１２を有する。実装部１１１は、封止樹脂５０の第３側面５５から外部に突出している。実装部１１１は、第３方向ｙに延びている。被覆部１１２は、実装部１１１につながっている。被覆部１１２は、封止樹脂５０に覆われている。
　図３および図１３に示すように、第１リード１１の被覆部１１２には、第２座部１１３が設けられている。第２座部１１３は、第１方向ｚにおいて後述する第１導通部材３１の第１中間部３１３が位置する側から第１方向ｚに凹んでいる。
　第２リード１２は、図３に示すように、第１ダイパッド１０Ａにつながっている。したがって、第２リード１２は、第１ダイパッド１０Ａを介して２つの第１半導体素子２１Ａの各々の第２電極２１２に導通している。第２リード１２から、複数の半導体素子２１により変換された交流電力が出力される。第２リード１２は、第１リード１１を基準として第３リード１３とは反対側に位置するとともに、第１リード１１の隣に位置する。第２リード１２は、実装部１２１および被覆部１２２を有する。実装部１２１は、封止樹脂５０の第３側面５５から外部に突出している。実装部１２１は、第３方向ｙに延びている。被覆部１２２は、実装部１２１と第１ダイパッド１０Ａとを連結している。被覆部１２２は、封止樹脂５０に覆われている。被覆部１２２は、第１方向ｚにおいて第１ダイパッド１０Ａの主面１０１に近づく側に向けて屈曲している。
　第３リード１３は、図３に示すように、第２ダイパッド１０Ｂにつながっている。したがって、第３リード１３は、第２ダイパッド１０Ｂを介して２つの第２半導体素子２１Ｂの各々の第２電極２１２に導通している。第３リード１３は、電力変換対象となる直流の電源電圧が印加されるＰ端子（正極）である。第３リード１３は、第１リード１１を基準として第２リード１２とは反対側に位置するとともに、第１リード１１の隣に位置する。第３リード１３は、実装部１３１および被覆部１３２を有する。実装部１３１は、封止樹脂５０の第３側面５５から外部に突出している。実装部１３１は、第３方向ｙに延びている。被覆部１３２は、実装部１３１と第２ダイパッド１０Ｂとを連結している。被覆部１３２は、封止樹脂５０に覆われている。被覆部１３２は、第１方向ｚにおいて第２ダイパッド１０Ｂの主面１０１に近づく側に向けて屈曲している。
　２つの第４リード１４は、図２および図３に示すように、第３方向ｙにおいて２つのダイパッド１０を基準として封止樹脂５０の第２側面５４とは反対側に位置する。図３に示すように、２つの第４リード１４は、第３方向ｙに延びている。２つの第４リード１４は、第２方向ｘにおいて第１リード１１、第２リード１２、第３リード１３、および２つの第５リード１５を間に挟んでいる。２つの第４リード１４は、第１ゲート端子１４Ａおよび第２ゲート端子１４Ｂを含む。
　図３に示すように、２つの第４リード１４の各々は、実装部１４１および被覆部１４２を有する。実装部１４１は、封止樹脂５０の第３側面５５から外部に突出している。実装部１４１は、第３方向ｙに延びている。被覆部１４２は、実装部１４１につながっている。被覆部１４２は、封止樹脂５０に覆われている。
　第１ゲート端子１４Ａは、図３に示すように、第２ダイパッド１０Ｂよりも第１ダイパッド１０Ａの近くに位置する。第１ゲート端子１４Ａは、２つの第１半導体素子２１Ａの各々の第３電極２１３に導通している。第１ゲート端子１４Ａには、２つの第１半導体素子２１Ａが駆動するためのゲート電圧が印加される。
　第２ゲート端子１４Ｂは、図３に示すように、第１ダイパッド１０Ａよりも第２ダイパッド１０Ｂの近くに位置する。第２ゲート端子１４Ｂは、２つの第２半導体素子２１Ｂの各々の第３電極２１３に導通している。第２ゲート端子１４Ｂには、２つの第２半導体素子２１Ｂが駆動するためのゲート電圧が印加される。
　２つの第５リード１５は、図２および図３に示すように、第３方向ｙにおいて２つのダイパッド１０を基準として封止樹脂５０の第２側面５４とは反対側に位置する。図３に示すように、２つの第５リード１５は、第３方向ｙに延びている。２つの第５リード１５は、第２方向ｘにおいて第１リード１１、第２リード１２および第３リード１３を間に挟んでいる。２つの第５リード１５は、第１検出端子１５Ａおよび第２検出端子１５Ｂを含む。
　図３に示すように、２つの第５リード１５の各々は、実装部１５１および被覆部１５２を有する。実装部１５１は、封止樹脂５０の第３側面５５から外部に突出している。実装部１５１は、第３方向ｙに延びている。被覆部１５２は、実装部１５１につながっている。被覆部１５２は、封止樹脂５０に覆われている。
　第１検出端子１５Ａは、図２および図３に示すように、第２リード１２と第１ゲート端子１４Ａとの間に位置する。第１検出端子１５Ａは、２つの第１半導体素子２１Ａの各々の２つの第４電極２１４に導通している。第１検出端子１５Ａには、２つの第１半導体素子２１Ａの各々の第１電極２１１に印加される電圧と等電位の電圧が印加される。
　第２検出端子１５Ｂは、図２および図３に示すように、第３リード１３と第２ゲート端子１４Ｂとの間に位置する。第２検出端子１５Ｂは、２つの第２半導体素子２１Ｂの各々の２つの第４電極２１４に導通している。第２検出端子１５Ｂには、２つの第２半導体素子２１Ｂの各々の第１電極２１１に印加される電圧と等電位の電圧が印加される。
　図５に示すように、第１リード１１の実装部１１１、第２リード１２の実装部１２１、および第３リード１３の実装部１３１の各々の高さｈは、いずれも等しい。図６に示すように、第２方向ｘに視て、２つの第４リード１４のいずれかの実装部１４１は、第１リード１１の実装部１１１、第２リード１２の実装部１２１、および第３リード１３の実装部１３１の各々に重なる。
　第１導通部材３１は、図３および図９に示すように、２つの第１半導体素子２１Ａの第１電極２１１と、第１リード１１の第２座部１１３とに導電接合されている。これにより、第１リード１１は、２つの第１半導体素子２１Ａの各々の第１電極２１１に導通している。第１導通部材３１は、銅または銅合金を含有する。第１導通部材３１は、金属クリップである。第１導通部材３１は、２つの第１接合部３１１、第２接合部３１２および第１中間部３１３を有する。
　図３および図１０に示すように、２つの第１接合部３１１は、２つの第１半導体素子２１Ａの第１電極２１１に個別に導電接合されている。２つの第１接合部３１１の各々は、第３方向ｙにおいて互いに離れた二股である。図３に示すように、２つの第１接合部３１１は、第３方向ｙにおいて互いに離れている。
　図３および図１３に示すように、第２接合部３１２は、第１リード１１の第２座部１１３に導電接合されている。第２接合部３１２は、第２方向ｘに延びている。第２接合部３１２の少なくとも一部が、第２座部１１３に収容されている。
　図３に示すように、第１中間部３１３は、第１方向ｚに視て鉤状に屈曲している。第１方向ｚに視て、第１中間部３１３は、第１ダイパッド１０Ａの主面１０１に重なっている。第１中間部３１３は、２つの第１接合部３１１と、第２接合部３１２とを連結している。図１５に示すように、第１中間部３１３は、第１面３１３Ａ、第２面３１３Ｂおよび屈曲部３１３Ｃを有する。
　図１５に示すように、第１面３１３Ａは、枕部材３３に接している。第２面３１３Ｂは、第１面３１３Ａから離れており、かつ第１ダイパッド１０Ａの主面１０１に対向している。第１面３１３Ａおよび第２面３１３Ｂは、第１方向ｚにおいて互いに同じ側を向く。第１面３１３Ａは、第１方向ｚにおいて第１ダイパッド１０Ａの主面１０１と、第２面３１３Ｂとの間に位置する。
　図１５に示すように、屈曲部３１３Ｃは、第２面３１３Ｂから第１ダイパッド１０Ａの主面１０１に向けて屈曲している。屈曲部３１３Ｃは、第１面３１３Ａを含む。第１面３１３Ａを含み、かつ第１方向ｚに対して直交する方向を面内方向とする屈曲部３１３Ｃの部分と、第２面３１３Ｂを含み、かつ第１方向ｚに対して直交する方向を面内方向とする第１中間部３１３の部分との各々の第１方向ｚの寸法は、互いに等しい。
　図３に示すように、第１導通部材３１の第１中間部３１３には、複数の第１面取り部３１４が設けられている。図１６に示すように、第１方向ｚに視て、複数の第１面取り部３１４の各々は、第１縁３１４Ａ、第２縁３１４Ｂおよび第１連結縁３１４Ｃを有する。第１縁３１４Ａは、第１方向ｚに対して直交する方向に延びている。第２縁３１４Ｂは、第１方向ｚに対して直交する方向であって、第１縁３１４Ａが延びる方向とは異なる方向に延びている。第１連結縁３１４Ｃは、第１縁３１４Ａと第２縁３１４Ｂとを滑らかに連結している。第１連結縁３１４Ｃが円弧である場合、第１縁３１４Ａおよび第２縁３１４Ｂの各々は、第１連結縁３１４Ｃの接線である。第１方向ｚに視て、第１連結縁３１４Ｃは、第１縁３１４Ａの延長線Ｌ１と、第２縁３１４Ｂの延長線Ｌ２との交点Ｐ１から離れている。
　枕部材３３は、図７に示すように、第１ダイパッド１０Ａと、第１導通部材３１の第１中間部３１３との間に位置する。図１５に示すように、枕部材３３は、第１ダイパッド１０Ａの主面１０１と、第１導通部材３１の第１中間部３１３の第１面３１３Ａとに接している。図１４に示すように、第１方向ｚに視て、枕部材３３は、第１中間部３１３よりも外方にはみ出した部分を含む。図１５に示すように、枕部材３３は、絶縁層３３１、第１金属層３３２、第２金属層３３３、第１接合層３３４および第２接合層３３５を有する。
　絶縁層３３１は、第１ダイパッド１０Ａと第１導通部材３１とを互いに電気絶縁する。絶縁層３３１の熱伝導率は、封止樹脂５０の熱伝導率よりも高い。半導体装置Ａ１０においては、絶縁層３３１は、セラミックスを含む。当該セラミックスは、たとえば、窒化アルミニウム（ＡｌＮ）および酸化アルミニウム（Ａｌ2Ｏ3）のいずれかを含有する。この他、絶縁層３３１は、封止樹脂５０よりも熱伝導率が高く、かつ電気絶縁性を有する樹脂を含む場合でもよい。
　図１５に示すように、第１金属層３３２は、第１ダイパッド１０Ａと絶縁層３３１との間に位置する。第１金属層３３２は、絶縁層３３１に接している。第１金属層３３２は、銅を含有する。第２金属層３３３は、絶縁層３３１と、第１導通部材３１の第１中間部３１３との間に位置する。したがって、第１金属層３３２および第２金属層３３３は、絶縁層３３１を基準として互いに反対側に位置する。第２金属層３３３は、絶縁層３３１に接している。第２金属層３３３は、銅を含有する。第１金属層３３２および第２金属層３３３の熱伝導率は、絶縁層３３１の熱伝導率よりも高い。さらに第１金属層３３２および第２金属層３３３の各々の厚さは、絶縁層３３１の厚さよりも大きい。絶縁層３３１、第１金属層３３２および第２金属層３３３は、たとえばＤＢＣ（Direct Bonded Copper）基板から得られる。
　上記の他、第１金属層３３２および第２金属層３３３の各々は、銀を含有するものでもよい。これにより、第１金属層３３２および第２金属層３３３の各々の熱伝導率は、第１導通部材３１の熱伝導率よりも高い。本構成を得るための一例として、絶縁層３３１となるセラミックス板の両面に銀を含むレジネートペーストを印刷した後、当該レジネートペーストを焼成する手法が挙げられる。焼成された当該レジネートペーストが第１金属層３３２および第２金属層３３３となる。
　図１５に示すように、第１接合層３３４は、第１ダイパッド１０Ａの主面１０１と、第１金属層３３２とを接合している。第２接合層３３５は、第２金属層３３３と、第１導通部材３１の第１中間部３１３の第１面３１３Ａとを接合している。第１接合層３３４および第２接合層３３５の各々は、金属元素を含む。当該金属元素は、錫（Ｓｎ）である。これにより、第１接合層３３４および第２接合層３３５の各々の融点は、第１金属層３３２および第２金属層３３３の各々の融点よりも低く設定されている。第１接合層３３４および第２接合層３３５は、たとえばハンダである。
　半導体装置Ａ１０は、図７～図１０に示すように、第１導電接合層３４をさらに備える。第１導電接合層３４は、２つの第１半導体素子２１Ａの第１電極２１１と、２つの第１接合部３１１とを導電接合する。第１導電接合層３４は、たとえばハンダである。この他、第１導電接合層３４は、焼結金属でもよい。
　半導体装置Ａ１０は、図９および図１３に示すように、第２導電接合層３５をさらに備える。第２導電接合層３５は、第１リード１１の第２座部１１３と、第２接合部３１２とを導電接合する。第２導電接合層３５は、たとえばハンダである。この他、第２導電接合層３５は、焼結金属でもよい。
　第２導通部材３２は、図３および図８に示すように、２つの第２半導体素子２１Ｂの第１電極２１１と、第１ダイパッド１０Ａの第１座部１０３とに導電接合されている。これにより、２つの第２半導体素子２１Ｂの各々の第１電極２１１は、第１ダイパッド１０Ａと、２つの第１半導体素子２１Ａの各々の第２電極２１２とに導通している。第２導通部材３２は、銅または銅合金を含有する。第２導通部材３２は、金属クリップである。第２導通部材３２は、２つの第３接合部３２１、第４接合部３２２および第２中間部３２３を有する。
　図３および図１１に示すように、２つの第３接合部３２１は、２つの第２半導体素子２１Ｂの第１電極２１１に個別に導電接合されている。２つの第３接合部３２１の各々は、第３方向ｙにおいて互いに離れた二股である。図３に示すように、２つの第３接合部３２１は、第３方向ｙにおいて互いに離れている。
　図３および図１２に示すように、第４接合部３２２は、第１ダイパッド１０Ａの第１座部１０３に導電接合されている。第４接合部３２２は、第３方向ｙに延びている。第４接合部３２２の少なくとも一部が、第１座部１０３に収容されている。
　図３に示すように、第２中間部３２３は、２つの第３接合部３２１と、第４接合部３２２とを連結している。第２中間部３２３は、第１ダイパッド１０Ａと第２ダイパッド１０Ｂとの間を跨いでいる。
　半導体装置Ａ１０は、図７、図８および図１１に示すように、第３導電接合層３６をさらに備える。第３導電接合層３６は、２つの第２半導体素子２１Ｂの第１電極２１１と、２つの第３接合部３２１とを導電接合する。第３導電接合層３６は、たとえばハンダである。この他、第３導電接合層３６は、焼結金属でもよい。
　半導体装置Ａ１０は、図８および図１２に示すように、第４導電接合層３７をさらに備える。第４導電接合層３７は、第１ダイパッド１０Ａの第１座部１０３と、第４接合部３２２とを導電接合する。第４導電接合層３７は、たとえばハンダである。この他、第４導電接合層３７は、焼結金属でもよい。
　図３に示すように、第２導通部材３２の第２中間部３２３には、複数の第２面取り部３２４が設けられている。図１６に示すように、第１方向ｚに視て、複数の第２面取り部３２４の各々は、第３縁３２４Ａ、第４縁３２４Ｂおよび第２連結縁３２４Ｃを有する。第３縁３２４Ａは、第１方向ｚに対して直交する方向に延びている。第４縁３２４Ｂは、第１方向ｚに対して直交する方向であって、第３縁３２４Ａが延びる方向とは異なる方向に延びている。第２連結縁３２４Ｃは、第３縁３２４Ａと第４縁３２４Ｂとを滑らかに連結している。第２連結縁３２４Ｃが円弧である場合、第３縁３２４Ａおよび第４縁３２４Ｂの各々は、第２連結縁３２４Ｃの接線である。第１方向ｚに視て、第２連結縁３２４Ｃは、第３縁３２４Ａの延長線Ｌ３と、第４縁３２４Ｂの延長線Ｌ４との交点Ｐ２から離れている。
　２つの第１ワイヤ４１のうち一方の第１ワイヤ４１は、図３に示すように、２つの第１半導体素子２１Ａのうち第１ゲート端子１４Ａから最も近くに位置する第１半導体素子２１Ａの第３電極２１３と、第１ゲート端子１４Ａの被覆部１４２とに導電接合されている。２つの第１ワイヤ４１のうち他方の第１ワイヤ４１は、図３に示すように、２つの第２半導体素子２１Ｂのうち第２ゲート端子１４Ｂから最も近くに位置する第２半導体素子２１Ｂの第３電極２１３と、第２ゲート端子１４Ｂの被覆部１４２とに導電接合されている。
　２つの第１中継ワイヤ４３のうち一方の第１中継ワイヤ４３は、図３に示すように、一方の第１半導体素子２１Ａの第３電極２１３と、他方の第１半導体素子２１Ａの第３電極２１３とに導電接合されている。２つの第１中継ワイヤ４３のうち他方の第１中継ワイヤ４３は、図３に示すように、一方の第２半導体素子２１Ｂの第３電極２１３と、他方の第２半導体素子２１Ｂの第３電極２１３とに導電接合されている。２つの第１ワイヤ４１、および２つの第１中継ワイヤ４３により、第１ゲート端子１４Ａは、２つの第１半導体素子２１Ａの各々の第３電極２１３に導通している。あわせて第２ゲート端子１４Ｂは、２つの第２半導体素子２１Ｂの各々の第３電極２１３に導通している。
　２つの第２ワイヤ４２のうち一方の第２ワイヤ４２は、図３に示すように、２つの第１半導体素子２１Ａのうち第１検出端子１５Ａから最も近くに位置する第１半導体素子２１Ａの２つの第４電極２１４のいずれかと、第１検出端子１５Ａの被覆部１５２とに導電接合されている。２つの第２ワイヤ４２のうち他方の第２ワイヤ４２は、図３に示すように、２つの第２半導体素子２１Ｂのうち第２検出端子１５Ｂから最も近くに位置する第２半導体素子２１Ｂの２つの第４電極２１４のいずれかと、第２検出端子１５Ｂの被覆部１５２とに導電接合されている。
　２つの第２中継ワイヤ４４のうち一方の第２中継ワイヤ４４は、図３に示すように、一方の第１半導体素子２１Ａの２つの第４電極２１４のいずれかと、他方の第１半導体素子２１Ａの２つの第４電極２１４のいずれかとに導電接合されている。２つの第２中継ワイヤ４４のうち一方の第２中継ワイヤ４４は、図３に示すように、一方の第２半導体素子２１Ｂの２つの第４電極２１４のいずれかと、他方の第２半導体素子２１Ｂの２つの第４電極２１４のいずれかとに導電接合されている。２つの第２ワイヤ４２、および２つの第２中継ワイヤ４４により、第１検出端子１５Ａは、２つの第１半導体素子２１Ａの各々の２つの第４電極２１４に導通している。あわせて第２検出端子１５Ｂは、２つの第２半導体素子２１Ｂの各々の２つの第４電極２１４に導通している。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０は、第１半導体素子２１Ａが接合された第１ダイパッド１０Ａと、第１半導体素子２１Ａと第１リード１１とに導電接合された第１導通部材３１と、第１ダイパッド１０Ａと第１導通部材３１との間に位置する枕部材３３とを備える。枕部材３３は、第１ダイパッド１０Ａおよび第１導通部材３１に接している。枕部材３３は、絶縁層３３１を有する。絶縁層３３１の熱伝導率は、第１導通部材３１を覆う熱伝導率よりも高い。本構成をとることにより、第１ダイパッド１０Ａと第１導通部材３１とは互いに電気絶縁がなされる。その上で、第１半導体素子２１Ａと第１リード１１との導通に伴って第１導通部材３１から発生した熱は、封止樹脂５０よりも第１ダイパッド１０Ａに伝導しやすくなる。これにより、第１導通部材３１に流れる電流がより大きな場合であっても、第１導通部材３１の放熱効率を向上させることができる。したがって、本構成によれば半導体装置Ａ１０においては、より大きな電流を流しつつ、放熱効率の向上を図ることが可能となる。
　枕部材３３は、第１金属層３３２、第２金属層３３３、第１接合層３３４および第２接合層３３５を有する。第１接合層３３４および第２接合層３３５の各々は、金属元素を含む。本構成をとることにより、枕部材３３の放熱性の向上を図ることができる。
　上記の場合において、第１接合層３３４および第２接合層３３５の各々の融点は、第１金属層３３２および第２金属層３３３の各々の融点よりも低い。本構成をとることにより、第１半導体素子２１Ａおよび第１リード１１に枕部材３３をリフローにより導電接合する際と同時に、第１ダイパッド１０Ａおよび第１導通部材３１に枕部材３３を接合することができる。
　第１金属層３３２および第２金属層３３３の各々の厚さは、絶縁層３３１の厚さよりも大きい。本構成をとることにより、第１金属層３３２および第２金属層３３３の各々においては、第１方向ｚに対して直交する方向に熱が伝導されやすくなる。これにより、絶縁層３３１と第１金属層３３２との界面と、絶縁層３３１と第２金属層３３３との界面とにおける熱抵抗が低減されるため、枕部材３３の放熱性をさらに向上させることができる。
　さらに、第１金属層３３２および第２金属層３３３の各々が銀を含有する場合、第１金属層３３２および第２金属層３３３の各々の熱伝導率は、第１導通部材３１の熱伝導率よりも高くなる。これにより、第１金属層３３２および第２金属層３３３の各々が銅を含有する場合と比較して、枕部材３３の放熱性を向上させることができる。
　第１導通部材３１は、第１接合部３１１、第２接合部３１２および第１中間部３１３を有する。第１中間部３１３は、枕部材３３に接する第１面３１３Ａと、第１面３１３Ａから離れており、かつ第１ダイパッド１０Ａの主面１０１に対向する第２面３１３Ｂを有する。第１面３１３Ａは、第１方向ｚにおいて主面１０１と第２面３１３Ｂとの間に位置する。本構成をとることにより、枕部材３３の第１方向ｚの寸法を縮小することができる。
　第１方向ｚに視て、枕部材３３は、第１導通部材３１の第１中間部３１３よりも外方にはみ出した部分を含む。本構成をとることにより、枕部材３３においては、第１方向ｚに対して直交する方向に熱が伝導されやすくなる。これにより、枕部材３３と第１中間部３１３との界面における熱抵抗が低減されるため、第１導通部材３１の放熱効率をより向上させることができる。
　第１方向ｚに視て、第１導通部材３１の第１中間部３１３には、第１縁３１４Ａ、第２縁３１４Ｂおよび第１連結縁３１４Ｃを有する第１面取り部３１４が設けられている。第１連結縁３１４Ｃは、第１面３１３Ａと第２面３１３Ｂとを滑らかに連結している。図１６に示すように、第１方向ｚに視て、第１連結縁３１４Ｃは、第１縁３１４Ａの延長線Ｌ１と、第２縁３１４Ｂの延長線Ｌ２との交点Ｐ２から離れている。本構成をとることにより、第１中間部３１３における電流の流れがより円滑になる。これにより、第１半導体素子２１Ａと第１リード１１との導通に伴って第１導通部材３１から発生する熱を抑制することができる。あわせて、第１導通部材３１の導電経路長がより短縮されるため、半導体装置Ａ１０の寄生インダクタンスの低減を図ることができる。
　第１ダイパッド１０Ａには、主面１０１から凹む第１座部１０３が設けられている。第２導通部材３２の一部は、第１座部１０３に収容されている。本構成をとることにより、第２半導体素子２１Ｂおよび第１ダイパッド１０Ａに第２導通部材３２を導電接合する際、第２導通部材３２の第１方向ｚの回りの回転が第１座部１０３により規制される。これにより、第２半導体素子２１Ｂに対する第２導通部材３２の位置ずれを抑制できる。
　第１リード１１には、第１方向ｚにおいて第１導通部材３１の第１中間部３１３が位置する側から第１方向ｚに凹む第２座部１１３が設けられている。第１導通部材３１の第２接合部３１２の一部は、第２座部１１３に収容されている。本構成をとることにより、第１半導体素子２１Ａおよび第１リード１１に第１導通部材３１を導電接合する際、第１導通部材３１の第１方向ｚの回りの回転が第２座部１１３により規制される。これにより、第１半導体素子２１Ａおよび枕部材３３の各々に対する第１導通部材３１の位置ずれを抑制できる。
　第２リード１２は、第１ダイパッド１０Ａにつながっている。第３リード１３は、第２ダイパッド１０Ｂにつながっている。本構成をとることにより、半導体装置Ａ１０の寸法拡大を抑えつつ、２つのダイパッド１０を半導体装置Ａ１０の導電経路として活用できる。
　２つのダイパッド１０の各々の裏面１０２は、封止樹脂５０から露出している。本構成をとることにより、半導体装置Ａ１０の放熱性を向上させることができる。
　封止樹脂５０は、第３側面５５から第３方向ｙに凹む複数の凹部５６を有する。本構成をとることにより、第１リード１１、第２リード１２および第３リード１３のうち隣り合う２つのリードの間における封止樹脂５０の沿面距離がより長く確保される。これにより、半導体装置Ａ１０の絶縁耐圧の向上を図ることができる。
　封止樹脂５０は、底面５２から凹むとともに、第１方向ｚに視て２つのダイパッド１０の各々の裏面１０２を分断する溝部５７を有する。本構成をとることにより、２つのダイパッド１０の間における封止樹脂５０の沿面距離がより長く確保される。これにより、半導体装置Ａ１０の絶縁耐圧のさらなる向上を図ることができる。さらに、封止樹脂５０の第２方向ｘの熱ひずみが分散される。これにより、封止樹脂５０の２つの第１側面５３に熱ひずみが集中することを緩和できる。
　第２実施形態：
　図１７～図１９に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。本図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１７は、半導体装置Ａ１０を示す図７に対応している。図１８は、半導体装置Ａ１０を示す図１４に対応している。
　半導体装置Ａ２０においては、第１導通部材３１の構成が半導体装置Ａ１０の当該構成と異なる。
　図１７および図１８に示すように、第１導通部材３１の第１中間部３１３は、屈曲部３１３Ｃに替えて第１部３１３Ｄおよび第２部３１３Ｅを有する。図１９に示すように、第１部３１３Ｄは、第１面３１３Ａを含む。第２部３１３Ｅは、第２面３１３Ｂを含み、かつ第１部３１３Ｄにつながっている。第１部３１３Ｄの第１方向ｚの寸法ｔ１は、第２部３１３Ｅの第１方向ｚの寸法ｔ２よりも大きい。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０は、第１半導体素子２１Ａが接合された第１ダイパッド１０Ａと、第１半導体素子２１Ａと第１リード１１とに導電接合された第１導通部材３１と、第１ダイパッド１０Ａと第１導通部材３１との間に位置する枕部材３３とを備える。枕部材３３は、第１ダイパッド１０Ａおよび第１導通部材３１に接している。枕部材３３は、絶縁層３３１を有する。絶縁層３３１の熱伝導率は、第１導通部材３１を覆う熱伝導率よりも高い。したがって、本構成によれば半導体装置Ａ２０においても、より大きな電流を流しつつ、放熱効率の向上を図ることが可能となる。さらに半導体装置Ａ２０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ２０においては、第１導通部材３１の第１中間部３１３は、屈曲部３１３Ｃに替えて第１部３１３Ｄおよび第２部３１３Ｅを有する。図１９に示すように、第１部３１３Ｄの第１方向ｚにおける寸法ｔ１は、第２部３１３Ｅの第１方向ｚの寸法ｔ２よりも大きい。本構成をとることにより、第１導通部材３１の導電経路長が、半導体装置Ａ１０が具備する第１導通部材３１の導電経路長よりも短縮される。これにより、半導体装置Ａ２０の寄生インダクタンスの低減を図ることができる。あわせて、第１半導体素子２１Ａと第１リード１１との導通に伴って第１導通部材３１から発生する熱を抑制することができる。
　第３実施形態：
　図２０～図２２に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。本図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２０は、半導体装置Ａ１０を示す図７に対応している。図２１は、半導体装置Ａ１０を示す図１４に対応している。
　半導体装置Ａ３０においては、第１ダイパッド１０Ａの構成が半導体装置Ａ１０の当該構成と異なる。
　図２０および図２１に示すように、第１ダイパッド１０Ａは、主面１０１から突出する嵩上部１０４を有する。図２２に示すように、嵩上部１０４は、第１方向ｚにおいて主面１０１と同じ側を向く座面１０４Ａを有する。枕部材３３の第１接合層３３４は、座面１０４Ａと枕部材３３の第１金属層３３２とを接合している。したがって、枕部材３３は、座面１０４Ａに接している。図２１に示すように、第１方向ｚに視て、座面１０４Ａの面積は、枕部材３３の面積よりも大きい。したがって、第１方向ｚに視て、嵩上部１０４は、枕部材３３よりも外方にはみ出した部分を含む。
　次に、図２３に基づき、半導体装置Ａ３０の変形例である半導体装置Ａ３１について説明する。ここで、図２３は、半導体装置Ａ３０を示す図２２に対応している。図２３に示すように、半導体装置Ａ３１が具備する第１導通部材３１は、半導体装置Ａ２０が具備する第１導通部材３１と同様である。
　次に、半導体装置Ａ３０の作用効果について説明する。
　半導体装置Ａ３０は、第１半導体素子２１Ａが接合された第１ダイパッド１０Ａと、第１半導体素子２１Ａと第１リード１１とに導電接合された第１導通部材３１と、第１ダイパッド１０Ａと第１導通部材３１との間に位置する枕部材３３とを備える。枕部材３３は、第１ダイパッド１０Ａおよび第１導通部材３１に接している。枕部材３３は、絶縁層３３１を有する。絶縁層３３１の熱伝導率は、第１導通部材３１を覆う熱伝導率よりも高い。したがって、本構成によれば半導体装置Ａ３０においても、より大きな電流を流しつつ、放熱効率の向上を図ることが可能となる。さらに半導体装置Ａ３０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ３０においては、第１ダイパッド１０Ａは、主面１０１から突出する嵩上部１０４を有する。枕部材３３は、嵩上部１０４に接している。本構成をとることにより、第１導通部材３１の第１中間部３１３の屈曲部３１３Ｃの第１方向ｚの寸法を縮小することができるため、第１導通部材３１の導電経路長が、半導体装置Ａ１０が具備する第１導通部材３１の導電経路長よりも短縮される。これにより、半導体装置Ａ３０の寄生インダクタンスの低減を図ることができる。あわせて、第１半導体素子２１Ａと第１リード１１との導通に伴って第１導通部材３１から発生する熱を抑制することができる。
　第１半導体素子２１Ａおよび第１リード１１に枕部材３３をリフローにより導電接合する際、第１ダイパッド１０Ａの嵩上部１０４は、枕部材３３の位置決め手段となる。さらに、嵩上部１０４の座面１０４Ａの周縁に溶融した第１接合層３３４が接することによって、第１接合層３３４に作用する表面張力が増加する。これにより、第１接合層３３４にセルフアライメントが作用するため、嵩上部１０４に対する枕部材３３の位置ずれを抑制できる。
　第１方向ｚに視て、第１ダイパッド１０Ａの嵩上部１０４は、枕部材３３よりも外方にはみ出した部分を含む。本構成をとることにより、嵩上部１０４においては、第１方向ｚに対して直交する方向に熱が伝導されやすくなる。これにより、嵩上部１０４と枕部材３３との界面における熱抵抗が低減されるため、枕部材３３の放熱性を向上させることができる。
　第４実施形態：
　図２４および図２５に基づき、本開示の第４実施形態にかかる半導体装置Ａ４０について説明する。本図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２４は、半導体装置Ａ１０を示す図７に対応している。図２５は、半導体装置Ａ１０を示す図１５に対応している。
　半導体装置Ａ４０においては、第１導通部材３１の構成が、先述した半導体装置Ａ３０の当該構成と異なる。
　図２４および図２５に示すように、第１導通部材３１の第１中間部３１３は、第２面３１３Ｂ、屈曲部３１３Ｃ、第１部３１３Ｄおよび第２部３１３Ｅを具備しない。第１導通部材３１は、第１面３１３Ａを含む平板である。第１面３１３Ａは、第１ダイパッド１０Ａの主面１０１に対向している。
　次に、半導体装置Ａ４０の作用効果について説明する。
　半導体装置Ａ４０は、第１半導体素子２１Ａが接合された第１ダイパッド１０Ａと、第１半導体素子２１Ａと第１リード１１とに導電接合された第１導通部材３１と、第１ダイパッド１０Ａと第１導通部材３１との間に位置する枕部材３３とを備える。枕部材３３は、第１ダイパッド１０Ａおよび第１導通部材３１に接している。枕部材３３は、絶縁層３３１を有する。絶縁層３３１の熱伝導率は、第１導通部材３１を覆う熱伝導率よりも高い。したがって、本構成によれば半導体装置Ａ４０においても、より大きな電流を流しつつ、放熱効率の向上を図ることが可能となる。さらに半導体装置Ａ４０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ４０においては、第１ダイパッド１０Ａは、主面１０１から突出する嵩上部１０４を有する。枕部材３３は、嵩上部１０４に接している。第１導通部材３１の第１中間部３１３は、第１面３１３Ａを含む平板である。本構成をとることにより、第１導通部材３１の導電経路長が、半導体装置Ａ３０が具備する第１導通部材３１の導電経路長よりも短縮される。これにより、半導体装置Ａ４０の寄生インダクタンスの低減を図ることができる。あわせて、第１半導体素子２１Ａと第１リード１１との導通に伴って第１導通部材３１から発生する熱を抑制することができる。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載した実施形態を含む。
　付記１．
　第１ダイパッドと、
　前記第１ダイパッドに接合された第１半導体素子と、
　前記第１ダイパッドから離れた第１リードと、
　前記第１半導体素子と前記第１リードとに導電接合された第１導通部材と、
　前記第１半導体素子および前記第１導通部材を覆う封止樹脂と、
　前記第１ダイパッドと前記第１導通部材との間に位置する枕部材と、を備え、
　前記枕部材は、前記第１ダイパッドおよび前記第１導通部材に接しており、
　前記枕部材は、絶縁層を有し、
　前記絶縁層の熱伝導率は、前記封止樹脂の熱伝導率よりも高い、半導体装置。
　付記２．
　前記枕部材は、第１金属層、第２金属層、第１接合層および第２接合層を有し、
　前記第１金属層は、前記第１ダイパッドと前記絶縁層との間に位置しており、
　前記第２金属層は、前記絶縁層と前記第１導通部材との間に位置しており、
　前記第１接合層は、前記第１ダイパッドと前記第１金属層とを接合しており、
　前記第２接合層は、前記第２金属層と前記第１導通部材とを接合しており、
　前記第１接合層および前記第２接合層の各々は、金属元素を含む、付記１に記載の半導体装置。
　付記３．
　前記第１接合層および前記第２接合層の各々の融点は、前記第１金属層および前記第２金属層の各々の融点よりも低い、付記２に記載の半導体装置。
　付記４．
　前記第１金属層および前記第２金属層の各々の厚さは、前記絶縁層の厚さよりも大きい、付記３に記載の半導体装置。
　付記５．
　前記第１金属層および前記第２金属層の各々の熱伝導率は、前記第１導通部材の熱伝導率よりも高い、付記３に記載の半導体装置。
　付記６．
　前記第１金属層および前記第２金属層の各々は、銀を含有する、付記５に記載の半導体装置。
　付記７．
　前記絶縁層は、セラミックスを含む、付記１ないし６のいずれかに記載の半導体装置。
　付記８．
　前記第１ダイパッドは、第１方向を向き、かつ前記第１半導体素子が接合された主面を有し、
　前記第１導通部材は、前記第１半導体素子に導電接合された第１接合部と、前記第１リードに導電接合された第２接合部と、前記第１接合部と前記第２接合部とを連結する中間部と、を有し、
　前記中間部は、前記枕部材に接する第１面と、前記第１面から離れており、かつ前記主面に対向する第２面と、を有し、
　前記第１面は、前記第１方向において前記主面と前記第２面との間に位置する、付記１ないし７のいずれかに記載の半導体装置。
　付記９．
　前記中間部は、前記第２面から前記主面に向けて屈曲した屈曲部を有し、
　前記屈曲部は、前記第１面を含む、付記８に記載の半導体装置。
　付記１０．
　前記中間部は、前記第１面を含む第１部と、前記第２面を含み、かつ前記第１部につながる第２部と、を有し、
　前記第１部の前記第１方向の寸法は、前記第２部の前記第１方向の寸法よりも大きい、付記８に記載の半導体装置。
　付記１１．
　前記枕部材は、前記主面に接している、付記８ないし１０のいずれかに記載の半導体装置。
　付記１２．
　前記第１ダイパッドは、前記主面から突出する嵩上部を有し、
　前記枕部材は、前記嵩上部に接している、付記８ないし１１のいずれかに記載の半導体装置。
　付記１３．
　前記第１方向に視て、前記中間部は、第１縁、第２縁および連結縁を有し、
　前記第１縁は、前記第１方向に対して直交する方向に延びており、
　前記第２縁は、前記第１方向に対して直交する方向であって、前記第１縁が延びる方向とは異なる方向に延びており、
　前記連結縁は、前記第１縁と前記第２縁とを滑らかに連結しており、
　前記第１方向に視て、前記連結縁は、前記第１縁の延長線と前記第２縁の延長線との交点から離れている、付記８ないし１２のいずれかに記載の半導体装置。
　付記１４．
　前記第１ダイパッドは、前記第１方向において前記主面とは反対側を向く裏面を有し、
　前記第１半導体素子は、前記主面に導電接合されており、
　前記裏面は、前記封止樹脂から露出している、付記８ないし１３のいずれかに記載の半導体装置。
　付記１５．
　第２ダイパッドと、
　前記第２ダイパッドに導電接合された第２半導体素子と、
　前記第２半導体素子と前記第１ダイパッドとに導電接合された第２導通部材とをさらに備え、
　前記第２半導体素子および前記第２導通部材は、前記封止樹脂に覆われており、
　前記第２ダイパッドは、前記封止樹脂から露出している、付記１４に記載の半導体装置。
　付記１６．
　前記第１ダイパッドには、前記主面から凹む第１座部が設けられており、
　前記第２導通部材の一部は、前記第１座部に収容されている、付記１５に記載の半導体装置。
　付記１７．
　前記第１ダイパッドにつながる第２リードと、
　前記第２ダイパッドにつながる第３リードと、をさらに備え、
　前記第３リードは、前記第１リードを基準として前記第２リードとは反対側に位置しており、
　前記第１リード、前記第２リードおよび前記第３リードの各々の一部は、前記封止樹脂から外部に突出している、付記１５または１６に記載の半導体装置。
Ａ１０，Ａ２０，Ａ３０，Ａ４０：半導体装置　　　１０：ダイパッド
１０Ａ：第１ダイパッド　　　１０Ｂ：第２ダイパッド
１０１：主面　　　１０２：裏面
１０３：第１座部　　　１０４：嵩上部
１０４Ａ：座面　　　１１：第１リード
１１１：実装部　　　１１２：被覆部
１１３：第２座部　　　１２：第２リード
１２１：実装部　　　１２２：被覆部
１３：第３リード　　　１３１：実装部
１３２：被覆部　　　１４：第４リード
１４Ａ：第１ゲート端子　　　１４Ｂ：第２ゲート端子
１４１：実装部　　　１４２：被覆部
１５：第５リード　　　１５Ａ：第１検出端子
１５Ｂ：第２検出端子　　　１５１：実装部
１５２：被覆部　　　２１：半導体素子
２１Ａ：第１半導体素子　　　２１Ｂ：第２半導体素子
２１１：第１電極　　　２１２：第２電極
２１３：ゲート電極　　　２１４：検出電極
２９：導電接合層　　　３１：第１導通部材
３１１：第１接合部　　　３１２：第２接合部
３１３：第１中間部　　　３１３Ａ：第１面
３１３Ｂ：第２面　　　３１３Ｃ：屈曲部
３１３Ｄ：第１部　　　３１３Ｅ：第２部
３１４：第１面取り部　　　３１４Ａ：第１縁
３１４Ｂ：第２縁　　　３１４Ｃ：第１連結縁
３２：第２導通部材　　　３２１：第３接合部
３２２：第４接合部　　　３２３：第２中間部
３２４：第２面取り部　　　３２４Ａ：第３縁
３２４Ｂ：第４縁　　　３２４Ｃ：第２連結縁
３３：枕部材　　　３３１：絶縁層
３３２：第１金属層　　　３３３：第２金属層
３３４：第１接合層　　　３３５：第２接合層
３４：第１導電接合層　　　３５：第２導電接合層
３６：第３導電接合層　　　３７：第４導電接合層
４１：第１ワイヤ　　　４２：第２ワイヤ
４３：第１中継ワイヤ　　　４４：第２中継ワイヤ
５０：封止樹脂　　　５１：頂面
５２：底面　　　５３：第１側面
５４：第２側面　　　５５：第３側面
５６：凹部　　　５７：溝部
ｚ：第１方向　　　ｘ：第２方向
ｙ：第３方向

Claims (17)

  1. 　第１ダイパッドと、
    　前記第１ダイパッドに接合された第１半導体素子と、
    　前記第１ダイパッドから離れた第１リードと、
    　前記第１半導体素子と前記第１リードとに導電接合された第１導通部材と、
    　前記第１半導体素子および前記第１導通部材を覆う封止樹脂と、
    　前記第１ダイパッドと前記第１導通部材との間に位置する枕部材と、を備え、
    　前記枕部材は、前記第１ダイパッドおよび前記第１導通部材に接しており、
    　前記枕部材は、絶縁層を有し、
    　前記絶縁層の熱伝導率は、前記封止樹脂の熱伝導率よりも高い、半導体装置。
  2. 　前記枕部材は、第１金属層、第２金属層、第１接合層および第２接合層を有し、
    　前記第１金属層は、前記第１ダイパッドと前記絶縁層との間に位置しており、
    　前記第２金属層は、前記絶縁層と前記第１導通部材との間に位置しており、
    　前記第１接合層は、前記第１ダイパッドと前記第１金属層とを接合しており、
    　前記第２接合層は、前記第２金属層と前記第１導通部材とを接合しており、
    　前記第１接合層および前記第２接合層の各々は、金属元素を含む、請求項１に記載の半導体装置。
  3. 　前記第１接合層および前記第２接合層の各々の融点は、前記第１金属層および前記第２金属層の各々の融点よりも低い、請求項２に記載の半導体装置。
  4. 　前記第１金属層および前記第２金属層の各々の厚さは、前記絶縁層の厚さよりも大きい、請求項３に記載の半導体装置。
  5. 　前記第１金属層および前記第２金属層の各々の熱伝導率は、前記第１導通部材の熱伝導率よりも高い、請求項３に記載の半導体装置。
  6. 　前記第１金属層および前記第２金属層の各々は、銀を含有する、請求項５に記載の半導体装置。
  7. 　前記絶縁層は、セラミックスを含む、請求項１ないし６のいずれかに記載の半導体装置。
  8. 　前記第１ダイパッドは、第１方向を向き、かつ前記第１半導体素子が接合された主面を有し、
    　前記第１導通部材は、前記第１半導体素子に導電接合された第１接合部と、前記第１リードに導電接合された第２接合部と、前記第１接合部と前記第２接合部とを連結する中間部と、を有し、
    　前記中間部は、前記枕部材に接する第１面と、前記第１面から離れており、かつ前記主面に対向する第２面と、を有し、
    　前記第１面は、前記第１方向において前記主面と前記第２面との間に位置する、請求項１ないし７のいずれかに記載の半導体装置。
  9. 　前記中間部は、前記第２面から前記主面に向けて屈曲した屈曲部を有し、
    　前記屈曲部は、前記第１面を含む、請求項８に記載の半導体装置。
  10. 　前記中間部は、前記第１面を含む第１部と、前記第２面を含み、かつ前記第１部につながる第２部と、を有し、
    　前記第１部の前記第１方向の寸法は、前記第２部の前記第１方向の寸法よりも大きい、請求項８に記載の半導体装置。
  11. 　前記枕部材は、前記主面に接している、請求項８ないし１０のいずれかに記載の半導体装置。
  12. 　前記第１ダイパッドは、前記主面から突出する嵩上部を有し、
    　前記枕部材は、前記嵩上部に接している、請求項８ないし１１のいずれかに記載の半導体装置。
  13. 　前記第１方向に視て、前記中間部は、第１縁、第２縁および連結縁を有し、
    　前記第１縁は、前記第１方向に対して直交する方向に延びており、
    　前記第２縁は、前記第１方向に対して直交する方向であって、前記第１縁が延びる方向とは異なる方向に延びており、
    　前記連結縁は、前記第１縁と前記第２縁とを滑らかに連結しており、
    　前記第１方向に視て、前記連結縁は、前記第１縁の延長線と前記第２縁の延長線との交点から離れている、請求項８ないし１２のいずれかに記載の半導体装置。
  14. 　前記第１ダイパッドは、前記第１方向において前記主面とは反対側を向く裏面を有し、
    　前記第１半導体素子は、前記主面に導電接合されており、
    　前記裏面は、前記封止樹脂から露出している、請求項８ないし１３のいずれかに記載の半導体装置。
  15. 　第２ダイパッドと、
    　前記第２ダイパッドに導電接合された第２半導体素子と、
    　前記第２半導体素子と前記第１ダイパッドとに導電接合された第２導通部材とをさらに備え、
    　前記第２半導体素子および前記第２導通部材は、前記封止樹脂に覆われており、
    　前記第２ダイパッドは、前記封止樹脂から露出している、請求項１４に記載の半導体装置。
  16. 　前記第１ダイパッドには、前記主面から凹む第１座部が設けられており、
    　前記第２導通部材の一部は、前記第１座部に収容されている、請求項１５に記載の半導体装置。
  17. 　前記第１ダイパッドにつながる第２リードと、
    　前記第２ダイパッドにつながる第３リードと、をさらに備え、
    　前記第３リードは、前記第１リードを基準として前記第２リードとは反対側に位置しており、
    　前記第１リード、前記第２リードおよび前記第３リードの各々の一部は、前記封止樹脂から外部に突出している、請求項１５または１６に記載の半導体装置。
PCT/JP2023/022270 2022-07-19 2023-06-15 半導体装置 WO2024018790A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022115058 2022-07-19
JP2022-115058 2022-07-19

Publications (1)

Publication Number Publication Date
WO2024018790A1 true WO2024018790A1 (ja) 2024-01-25

Family

ID=89617491

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/022270 WO2024018790A1 (ja) 2022-07-19 2023-06-15 半導体装置

Country Status (1)

Country Link
WO (1) WO2024018790A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018133481A (ja) * 2017-02-16 2018-08-23 三菱電機株式会社 半導体モジュールおよびインバータ装置
US20190287880A1 (en) * 2018-03-19 2019-09-19 Stmicroelectronics S.R.L. Smds integration on qfn by 3d stacked solution
JP2021068783A (ja) * 2019-10-21 2021-04-30 ルネサスエレクトロニクス株式会社 半導体装置
WO2022030244A1 (ja) * 2020-08-05 2022-02-10 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018133481A (ja) * 2017-02-16 2018-08-23 三菱電機株式会社 半導体モジュールおよびインバータ装置
US20190287880A1 (en) * 2018-03-19 2019-09-19 Stmicroelectronics S.R.L. Smds integration on qfn by 3d stacked solution
JP2021068783A (ja) * 2019-10-21 2021-04-30 ルネサスエレクトロニクス株式会社 半導体装置
WO2022030244A1 (ja) * 2020-08-05 2022-02-10 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US20240014193A1 (en) Semiconductor device
WO2019235146A1 (ja) 半導体モジュール
WO2024018790A1 (ja) 半導体装置
WO2022019023A1 (ja) 半導体装置
JP7365368B2 (ja) 半導体装置
JP7489181B2 (ja) 半導体装置
WO2023032667A1 (ja) 半導体装置、および半導体装置の取付け構造
WO2022259825A1 (ja) 半導体装置
WO2024106219A1 (ja) 半導体装置
WO2024084899A1 (ja) 半導体装置
WO2024116873A1 (ja) 半導体モジュール
WO2023162722A1 (ja) 半導体装置および半導体モジュール
WO2023199808A1 (ja) 半導体装置
WO2024018851A1 (ja) 半導体装置
WO2023112723A1 (ja) 半導体装置、および半導体装置の実装体
WO2022259809A1 (ja) 半導体装置
WO2023218943A1 (ja) 半導体装置
WO2023120353A1 (ja) 半導体装置
WO2022264833A1 (ja) 半導体装置
WO2024090193A1 (ja) 半導体装置
WO2024029336A1 (ja) 半導体装置
WO2022168618A1 (ja) 半導体装置
WO2023149257A1 (ja) 半導体装置
WO2024024371A1 (ja) 半導体装置
WO2024085003A1 (ja) 半導体装置の冷却構造体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23842721

Country of ref document: EP

Kind code of ref document: A1