WO2023032667A1 - 半導体装置、および半導体装置の取付け構造 - Google Patents

半導体装置、および半導体装置の取付け構造 Download PDF

Info

Publication number
WO2023032667A1
WO2023032667A1 PCT/JP2022/031038 JP2022031038W WO2023032667A1 WO 2023032667 A1 WO2023032667 A1 WO 2023032667A1 JP 2022031038 W JP2022031038 W JP 2022031038W WO 2023032667 A1 WO2023032667 A1 WO 2023032667A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
signal terminal
conductive layer
thickness direction
layer
Prior art date
Application number
PCT/JP2022/031038
Other languages
English (en)
French (fr)
Inventor
諒介 福田
昂平 谷川
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to CN202280059479.9A priority Critical patent/CN117897808A/zh
Priority to JP2023545425A priority patent/JPWO2023032667A1/ja
Priority to DE112022003874.8T priority patent/DE112022003874T5/de
Publication of WO2023032667A1 publication Critical patent/WO2023032667A1/ja
Priority to US18/420,305 priority patent/US20240203849A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Definitions

  • the present disclosure relates to a semiconductor device and its mounting structure.
  • Patent Document 1 discloses an example of a semiconductor device (power module) in which a plurality of semiconductor elements are electrically connected to a conductor layer.
  • the semiconductor device is electrically connected to a plurality of signal terminals.
  • the plurality of signal terminals protrude in the thickness direction with respect to the sealing resin.
  • the semiconductor device When using the semiconductor device disclosed in Patent Document 1, the semiconductor device is attached to a heat sink to ensure heat dissipation.
  • the mounting member used in that case is generally made of metal.
  • the upper surface of the sealing resin is pressed against the mounting member. In this case, when the size of the semiconductor device is reduced, the distance between the mounting member and the signal terminal becomes shorter. As a result, there is a concern that the dielectric breakdown voltage of the semiconductor device may be lowered, and countermeasures are desired.
  • the present disclosure provides a semiconductor device and its mounting structure capable of suppressing a decrease in dielectric strength of the device due to the arrangement of signal terminals and mounting members while miniaturizing the device. is one of the issues.
  • a semiconductor device provided by a first aspect of the present disclosure includes a semiconductor element, a first surface facing in a thickness direction, a sealing resin covering the semiconductor element, a sealing resin projecting from the first surface, and the a first signal terminal electrically connected to a semiconductor element, the sealing resin having a second surface facing the same side as the first surface in the thickness direction, the first surface including a first region located on the opposite side of the first signal terminal with the second surface interposed therebetween in a first direction perpendicular to the direction and in which a mounting member can be arranged; , the position of the second surface is different from the position of the first area.
  • the semiconductor device provided by the first aspect of the present disclosure when the semiconductor device provided by the first aspect of the present disclosure is attached to the heat sink using the mounting member that is a conductor, the semiconductor device The mounting member is pressed against the first region of the.
  • the semiconductor device and the mounting structure thereof it is possible to reduce the size of the semiconductor device while suppressing a decrease in dielectric strength of the semiconductor device due to the arrangement of the signal terminals and mounting members. .
  • FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present disclosure
  • FIG. FIG. 2 is a perspective view corresponding to FIG. 1, and omits illustration of the sealing resin.
  • FIG. 3 is a perspective view corresponding to FIG. 1, omitting the illustration of the sealing resin and the second conductive member.
  • 4 is a plan view of the semiconductor device shown in FIG. 1.
  • FIG. 5 is a plan view corresponding to FIG. 4 and sees through the sealing resin.
  • 6 is a partially enlarged view of FIG. 5.
  • FIG. FIG. 7 is a plan view corresponding to FIG. 4, in which the first conductive member is seen through and illustration of the sealing resin and the second conductive member is omitted.
  • 8 is a right side view of the semiconductor device shown in FIG. 1.
  • FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present disclosure
  • FIG. 2 is a perspective view corresponding to FIG. 1, and omits illustration of the sealing resin
  • FIG. 9 is a bottom view of the semiconductor device shown in FIG. 1.
  • FIG. 10 is a cross-sectional view taken along line XX of FIG. 5.
  • FIG. 11 is a cross-sectional view along line XI-XI in FIG.
  • FIG. 12 is a partially enlarged view of the first element shown in FIG. 11 and its periphery.
  • FIG. 13 is a partially enlarged view of the second element shown in FIG. 11 and its periphery.
  • 14 is a cross-sectional view taken along line XIV-XIV in FIG. 5.
  • FIG. 15 is a cross-sectional view along line XV-XV in FIG. 5.
  • FIG. 16 is a partially enlarged view of the first signal terminal and its periphery shown in FIG. 11.
  • FIG. 17 is a plan view of the mounting structure of the semiconductor device shown in FIG. 1.
  • FIG. 18 is a front view of the mounting structure shown in FIG. 17
  • FIG. 19 is a plan view of a semiconductor device according to a second embodiment of the present disclosure
  • FIG. 20 is a right side view of the semiconductor device shown in FIG. 19.
  • FIG. 21 is a front view of the semiconductor device shown in FIG. 19.
  • FIG. 22 is a cross-sectional view of the semiconductor device shown in FIG. 19.
  • FIG. 23 is a partially enlarged view of FIG. 19.
  • FIG. 24 is a partially enlarged view of FIG. 22.
  • FIG. 25 is a plan view of a semiconductor device according to a third embodiment of the present disclosure
  • FIG. 26 is a front view of the semiconductor device shown in FIG. 25.
  • FIG. 27 is a cross-sectional view of the semiconductor device shown in FIG. 25.
  • FIG. 28 is a partially enlarged view of FIG. 27.
  • FIG. 1 A semiconductor device A10 according to the first embodiment of the present disclosure will be described based on FIGS. 1 to 16.
  • FIG. The semiconductor device A10 includes a support 11, a first conductive layer 121, a second conductive layer 122, a first input terminal 13, an output terminal 14, a second input terminal 15, a first signal terminal 161, a fourth signal terminal 171, a plurality of semiconductor element 21 , first conduction member 31 , second conduction member 32 and sealing resin 50 . Further, the semiconductor device A10 includes a second signal terminal 162, a fifth signal terminal 172, a pair of third signal terminals 163, a pair of sixth signal terminals 173, a seventh signal terminal 18, a pair of thermistors 22, and a pair of control wirings. 60.
  • the permeated sealing resin 50 is indicated by an imaginary line (chain double-dashed line).
  • the first conductive member 31 is transparent, and the sealing resin 50 and the second conductive member 32 are omitted.
  • the transparent first conduction member 31 is indicated by imaginary lines.
  • the thickness direction of the plurality of semiconductor elements 21 is called "thickness direction z" for convenience.
  • a direction perpendicular to the thickness direction z is called a “first direction x”.
  • a direction orthogonal to both the thickness direction z and the first direction x is called a "second direction y”.
  • the semiconductor device A 10 converts the DC power supply voltage applied to the first input terminal 13 and the second input terminal 15 into AC power by the semiconductor element 21 .
  • the converted AC power is input from the output terminal 14 to a power supply object such as a motor.
  • the semiconductor device A10 is used, for example, in a power conversion circuit such as an inverter.
  • the support 11 is located on the side opposite to the plurality of semiconductor elements 21 with the first conductive layer 121 and the second conductive layer 122 interposed in the thickness direction z.
  • the support 11 supports the first conductive layer 121 and the second conductive layer 122 .
  • the support 11 is composed of a DBC (Direct Bonded Copper) substrate.
  • the support 11 includes an insulating layer 111, an intermediate layer 112 and a heat dissipation layer 113.
  • FIG. The support 11 is covered with a sealing resin 50 except for part of the heat dissipation layer 113 .
  • the insulating layer 111 includes a portion interposed between the intermediate layer 112 and the heat dissipation layer 113 in the thickness direction z.
  • the insulating layer 111 is made of a material with relatively high thermal conductivity.
  • Insulating layer 111 is made of ceramics containing, for example, aluminum nitride (AlN).
  • the insulating layer 111 may be made of an insulating resin sheet instead of ceramics.
  • the thickness of insulating layer 111 is thinner than the thickness of each of first conductive layer 121 and second conductive layer 122 .
  • the intermediate layer 112 is positioned between the insulating layer 111 and the first conductive layer 121 and the second conductive layer 122 in the thickness direction z.
  • the intermediate layer 112 includes a pair of regions spaced apart from each other in the first direction x.
  • the composition of the intermediate layer 112 includes copper (Cu). As shown in FIG. 7, the intermediate layer 112 is surrounded by the periphery of the insulating layer 111 when viewed in the thickness direction z.
  • the heat dissipation layer 113 is located on the opposite side of the intermediate layer 112 with the insulating layer 111 interposed therebetween in the thickness direction z. As shown in FIG. 9, the heat dissipation layer 113 is exposed from the sealing resin 50. As shown in FIG. A heat sink (not shown) is bonded to the heat dissipation layer 113 .
  • the composition of the heat dissipation layer 113 contains copper.
  • the thickness of the heat dissipation layer 113 is thicker than the thickness of the insulating layer 111 .
  • the heat dissipation layer 113 is surrounded by the periphery of the insulating layer 111 when viewed in the thickness direction z.
  • the first conductive layer 121 and the second conductive layer 122 are bonded to the support 11 as shown in FIGS.
  • the composition of first conductive layer 121 and second conductive layer 122 includes copper.
  • the first conductive layer 121 and the second conductive layer 122 are positioned apart from each other in the first direction x.
  • the first conductive layer 121 has a first major surface 121A and a first back surface 121B facing opposite sides in the thickness direction z.
  • the first principal surface 121A faces the plurality of semiconductor elements 21 .
  • the first back surface 121B is joined to one of the pair of regions of the intermediate layer 112 via the first adhesive layer 19 .
  • the first adhesive layer 19 is a brazing material containing silver (Ag) in its composition, for example.
  • the second conductive layer 122 has a second major surface 122A and a second back surface 122B facing opposite sides in the thickness direction z.
  • the second main surface 122A faces the same side as the first main surface 121A in the thickness direction z.
  • the second back surface 122B is joined to the other of the pair of regions of the intermediate layer 112 via the first adhesive layer 19 .
  • Each of the plurality of semiconductor elements 21 is mounted on either the first conductive layer 121 or the second conductive layer 122, as shown in FIGS.
  • the semiconductor element 21 is, for example, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
  • the semiconductor element 21 may be a switching element such as an IGBT (Insulated Gate Bipolar Transistor) or a diode.
  • the semiconductor element 21 is an n-channel MOSFET with a vertical structure.
  • Semiconductor device 21 includes a compound semiconductor substrate.
  • the composition of the compound semiconductor substrate includes silicon carbide (SiC).
  • the multiple semiconductor elements 21 include multiple first elements 21A and multiple second elements 21B.
  • the structure of each of the plurality of second elements 21B is the same as the structure of each of the plurality of first elements 21A.
  • a plurality of first elements 21A are mounted on the first main surface 121A of the first conductive layer 121 .
  • the multiple first elements 21A are arranged along the second direction y.
  • a plurality of second elements 21B are mounted on the second main surface 122A of the second conductive layer 122 .
  • the multiple second elements 21B are arranged along the second direction y.
  • the plurality of semiconductor elements 21 have a first electrode 211, a second electrode 212, a third electrode 213 and a fourth electrode 214.
  • the first electrode 211 faces either the first conductive layer 121 or the second conductive layer 122. As shown in FIGS. A current corresponding to power before being converted by the semiconductor element 21 flows through the first electrode 211 . That is, the first electrode 211 corresponds to the drain electrode of the semiconductor element 21 .
  • the second electrode 212 is located on the opposite side of the first electrode 211 in the thickness direction z. A current corresponding to the power converted by the semiconductor element 21 flows through the second electrode 212 . That is, the second electrode 212 corresponds to the source electrode of the semiconductor element 21 .
  • the third electrode 213 is positioned on the same side as the second electrode 212 in the thickness direction z.
  • a gate voltage for driving the semiconductor element 21 is applied to the third electrode 213 . That is, the third electrode 213 corresponds to the gate electrode of the semiconductor element 21 .
  • the area of the third electrode 213 is smaller than the area of the second electrode 212 when viewed in the thickness direction z.
  • the fourth electrode 214 is positioned on the same side as the second electrode 212 in the thickness direction z, and is positioned next to the third electrode 213 in the second direction y.
  • the potential of the fourth electrode 214 is equal to the potential of the second electrode 212 . Therefore, the fourth electrode 214 is used for measuring the potential of the second electrode 212 corresponding to the source electrode.
  • the conductive bonding layer 23 is interposed between one of the first conductive layer 121 and the second conductive layer 122 and one of the first electrodes 211 of the plurality of semiconductor elements 21, as shown in FIGS. ing.
  • Conductive bonding layer 23 is, for example, solder.
  • the conductive bonding layer 23 may contain a sintered body of metal particles.
  • the first electrodes 211 of the plurality of first elements 21A are electrically connected to the first major surface 121A of the first conductive layer 121 via the electrically conductive bonding layer 23 . Thereby, the first electrodes 211 of the plurality of first elements 21A are electrically connected to the first conductive layer 121 .
  • the first electrodes 211 of the plurality of second elements 21B are electrically connected to the second major surface 122A of the second conductive layer 122 via the electrically conductive bonding layer 23 . Thereby, the first electrodes 211 of the plurality of second elements 21B are electrically connected to the second conductive layer 122 .
  • the first input terminal 13 is located on the opposite side of the second conductive layer 122 with the first conductive layer 121 interposed in the first direction x, and 121 is connected. Thereby, the first input terminal 13 is electrically connected to the first electrodes 211 of the plurality of first elements 21A through the first conductive layer 121 .
  • the first input terminal 13 is a P terminal (positive electrode) to which a DC power supply voltage to be converted is applied.
  • the first input terminal 13 extends from the first conductive layer 121 in the first direction x.
  • the first input terminal 13 has a covered portion 13A and an exposed portion 13B. As shown in FIG. 11 , the covering portion 13A is connected to the first conductive layer 121 and covered with the sealing resin 50 .
  • the covering portion 13A is flush with the first major surface 121A of the first conductive layer 121 .
  • the exposed portion 13B extends in the first direction x from the covered portion 13A and is exposed from the sealing resin 50 .
  • the thickness of the first input terminal 13 is thinner than the thickness of the first conductive layer 121 .
  • the output terminal 14 is located on the opposite side of the first conductive layer 121 with the second conductive layer 122 interposed in the first direction x, and is connected to the second conductive layer 122. linked. Thereby, the output terminal 14 is electrically connected to the first electrodes 211 of the plurality of second elements 21B via the second conductive layer 122 .
  • the AC power converted by the semiconductor element 21 is output from the output terminal 14 .
  • the output terminal 14 includes a pair of regions separated from each other in the second direction y. Alternatively, output terminal 14 may be of a single construction that does not include a pair of regions.
  • the output terminal 14 has a covered portion 14A and an exposed portion 14B. As shown in FIG.
  • the covering portion 14A is connected to the second conductive layer 122 and covered with the sealing resin 50 .
  • the covering portion 14A is flush with the second main surface 122A of the second conductive layer 122 .
  • the exposed portion 14B extends in the first direction x from the covered portion 14A and is exposed from the sealing resin 50 .
  • the thickness of the output terminal 14 is thinner than the thickness of the second conductive layer 122 .
  • the second input terminal 15 is located on the same side as the first input terminal 13 with respect to the first conductive layer 121 and the second conductive layer 122 in the first direction x. It is located away from the first conductive layer 121 and the second conductive layer 122 .
  • the second input terminal 15 is electrically connected to the second electrodes 212 of the plurality of second elements 21B.
  • the second input terminal 15 is an N terminal (negative electrode) to which a DC power supply voltage to be converted is applied.
  • the second input terminal 15 includes a pair of regions spaced apart from each other in the second direction y.
  • a first input terminal 13 is positioned between the pair of regions in the second direction y.
  • the second input terminal 15 has a covered portion 15A and an exposed portion 15B. As shown in FIG. 10 , the covering portion 15A is located apart from the first conductive layer 121 and covered with the sealing resin 50 .
  • the exposed portion 15B extends from the covered portion 15A in the first direction x and is exposed from the sealing resin 50 .
  • the pair of control wirings 60 includes a first signal terminal 161, a second signal terminal 162, a pair of third signal terminals 163, a fourth signal terminal 171, a fifth signal terminal 172, a pair of sixth signal terminals 173, and a plurality of signal terminals. constitutes a part of the conductive path with the semiconductor element 21 of .
  • the pair of control wires 60 includes a first wire 601 and a second wire 602 .
  • the first wiring 601 is positioned between the plurality of first elements 21A and the first input terminal 13 and the second input terminal 15 in the first direction x.
  • the first wiring 601 is joined to the first major surface 121A of the first conductive layer 121 .
  • the first wiring 601 also constitutes part of the conductive path between the seventh signal terminal 18 and the first conductive layer 121 .
  • the second wiring 602 is positioned between the plurality of second elements 21B and the output terminal 14 in the first direction x.
  • the second wiring 602 is joined to the second major surface 122A of the second conductive layer 122 .
  • the pair of control wirings 60 has an insulating layer 61 , multiple wiring layers 62 , a metal layer 63 and multiple sleeves 64 .
  • the pair of control wirings 60 are covered with the sealing resin 50 except for a part of each of the plurality of sleeves 64 .
  • the insulating layer 61 includes portions interposed between the plurality of wiring layers 62 and the metal layer 63 in the thickness direction z.
  • Insulating layer 61 is made of ceramics, for example.
  • the insulating layer 61 may be made of an insulating resin sheet instead of ceramics.
  • the plurality of wiring layers 62 are positioned on one side of the insulating layer 61 in the thickness direction z.
  • the composition of the plurality of wiring layers 62 contains copper.
  • the plurality of wiring layers 62 includes a first wiring layer 621 , a second wiring layer 622 , a pair of third wiring layers 623 , a fourth wiring layer 624 and a fifth wiring layer 625 .
  • the pair of third wiring layers 623 are adjacent to each other in the second direction y.
  • the metal layer 63 is located on the opposite side of the plurality of wiring layers 62 with the insulating layer 61 interposed in the thickness direction z.
  • the composition of metal layer 63 includes copper.
  • the metal layer 63 of the first wiring 601 is bonded to the first major surface 121A of the first conductive layer 121 by the second adhesive layer 68 .
  • the metal layer 63 of the second wiring 602 is bonded to the second main surface 122A of the second conductive layer 122 by the second adhesive layer 68.
  • the second adhesive layer 68 is made of a material that may or may not be electrically conductive.
  • the second adhesive layer 68 is solder, for example.
  • each of the multiple sleeves 64 is joined to one of the multiple wiring layers 62 by a third adhesive layer 69 .
  • the plurality of sleeves 64 are made of a conductive material such as metal.
  • Each of the plurality of sleeves 64 has a tubular shape extending along the thickness direction z.
  • One ends of the plurality of sleeves 64 are electrically connected to one of the plurality of wiring layers 62 .
  • end faces 641 corresponding to the other ends of the sleeves 64 are exposed from a first face 511 of the sealing resin 50, which will be described later.
  • the third adhesive layer 69 has conductivity.
  • the third adhesive layer 69 is solder, for example.
  • One thermistor 22 of the pair of thermistors 22 is conductively joined to the pair of third wiring layers 623 of the first wiring 601, as shown in FIG.
  • the other thermistor 22 of the pair of thermistors 22 is electrically connected to the pair of third wiring layers 623 of the second wiring 602 as shown in FIG.
  • a pair of thermistors 22 are, for example, NTC (Negative Temperature Coefficient) thermistors.
  • An NTC thermistor has a characteristic that its resistance gradually decreases with temperature rise.
  • a pair of thermistors 22 are used as temperature sensors for the semiconductor device A10.
  • a first signal terminal 161, a second signal terminal 162, a pair of third signal terminals 163, a fourth signal terminal 171, a fifth signal terminal 172, a pair of sixth signal terminals 173, and a seventh signal terminal 18 are shown in FIG. 3, it consists of a metal pin extending in the thickness direction z. These terminals protrude from a first surface 511 of the sealing resin 50, which will be described later. Further, these terminals are individually press-fitted into a plurality of sleeves 64 of the pair of control wirings 60 . Each of these terminals is thereby supported by one of the plurality of sleeves 64 and electrically connected to one of the plurality of wiring layers 62 .
  • the first signal terminal 161 is press-fitted into the sleeve 64 joined to the first wiring layer 621 of the first wiring 601 among the plurality of sleeves 64 of the pair of control wirings 60. there is Thereby, the first signal terminal 161 is supported by the sleeve 64 and electrically connected to the first wiring layer 621 of the first wiring 601 . Furthermore, the first signal terminal 161 is electrically connected to the third electrodes 213 of the plurality of first elements 21A. A gate voltage for driving the plurality of first elements 21A is applied to the first signal terminal 161 .
  • the second signal terminal 162 is located next to the first signal terminal 161 in the second direction y, as shown in FIG. As shown in FIG. 7 , the second signal terminal 162 is press-fitted into the sleeve 64 joined to the second wiring layer 622 of the first wiring 601 among the plurality of sleeves 64 of the pair of control wirings 60 . Thereby, the second signal terminal 162 is supported by the sleeve 64 and electrically connected to the second wiring layer 622 of the first wiring 601 . Furthermore, the second signal terminal 162 is electrically connected to the fourth electrodes 214 of the plurality of first elements 21A. A voltage corresponding to the maximum current among the currents flowing through the fourth electrodes 214 of the plurality of first elements 21A is applied to the second signal terminal 162 .
  • the pair of third signal terminals 163 are located on the opposite side of the second signal terminal 162 with the first signal terminal 161 interposed therebetween in the second direction y.
  • the pair of third signal terminals 163 are adjacent to each other in the second direction y.
  • the pair of third signal terminals 163 are connected to the pair of sleeves 64 joined to the pair of third wiring layers 623 of the first wiring 601 among the plurality of sleeves 64 of the pair of control wirings 60. Pressed in individually.
  • the pair of third signal terminals 163 are supported by the pair of sleeves 64 and electrically connected to the pair of third wiring layers 623 of the first wiring 601 .
  • the pair of third signal terminals 163 are electrically connected to the thermistor 22 among the pair of thermistors 22 that is electrically connected to the pair of third wiring layers 623 of the first wiring 601 .
  • the fourth signal terminal 171 is press-fitted into the sleeve 64 joined to the first wiring layer 621 of the second wiring 602 among the plurality of sleeves 64 of the pair of control wirings 60. there is Thereby, the fourth signal terminal 171 is supported by the sleeve 64 and electrically connected to the first wiring layer 621 of the second wiring 602 . Furthermore, the fourth signal terminal 171 is electrically connected to the third electrodes 213 of the plurality of second elements 21B. A gate voltage for driving the plurality of second elements 21B is applied to the fourth signal terminal 171 .
  • the fifth signal terminal 172 is located next to the fourth signal terminal 171 in the second direction y, as shown in FIG. As shown in FIG. 7, the fifth signal terminal 172 is press-fitted into the sleeve 64 joined to the second wiring layer 622 of the second wiring 602 among the plurality of sleeves 64 of the pair of control wirings 60 . Thereby, the fifth signal terminal 172 is supported by the sleeve 64 and electrically connected to the second wiring layer 622 of the second wiring 602 . Furthermore, the fifth signal terminal 172 is electrically connected to the fourth electrodes 214 of the plurality of second elements 21B. A voltage corresponding to the maximum current among the currents flowing through the fourth electrodes 214 of the plurality of second elements 21B is applied to the fifth signal terminal 172 .
  • the pair of sixth signal terminals 173 are located on the opposite side of the fifth signal terminal 172 with the fourth signal terminal 171 interposed therebetween in the second direction y.
  • the pair of sixth signal terminals 173 are adjacent to each other in the second direction y.
  • the pair of sixth signal terminals 173 are connected to the pair of sleeves 64 joined to the pair of third wiring layers 623 of the second wiring 602 among the plurality of sleeves 64 of the pair of control wirings 60. Pressed in individually.
  • the pair of sixth signal terminals 173 are supported by the pair of sleeves 64 and electrically connected to the pair of third wiring layers 623 of the second wiring 602 .
  • the pair of sixth signal terminals 173 are electrically connected to the thermistor 22 of the pair of thermistors 22 that is conductively joined to the pair of third wiring layers 623 of the second wiring 602 .
  • the seventh signal terminal 18 is located on the opposite side of the first signal terminal 161 with the second signal terminal 162 interposed therebetween in the second direction y. As shown in FIG. 7 , the seventh signal terminal 18 is press-fitted into the sleeve 64 joined to the fifth wiring layer 625 of the first wiring 601 among the plurality of sleeves 64 of the pair of control wirings 60 . Thereby, the seventh signal terminal 18 is supported by the sleeve 64 and electrically connected to the fifth wiring layer 625 of the first wiring 601 . Furthermore, the seventh signal terminal 18 is electrically connected to the first conductive layer 121 . A voltage corresponding to the DC power input to the first input terminal 13 and the second input terminal 15 is applied to the seventh signal terminal 18 .
  • the plurality of first wires 41 are conductively joined to the third electrodes 213 of the plurality of first elements 21A and the fourth wiring layer 624 of the first wiring 601, as shown in FIG.
  • the plurality of third wires 43 are conductively joined to the fourth wiring layer 624 of the first wiring 601 and the first wiring layer 621 of the first wiring 601 as shown in FIG. Thereby, the first signal terminal 161 is electrically connected to the third electrodes 213 of the plurality of first elements 21A.
  • the composition of the plurality of first wires 41 and the plurality of third wires 43 contains gold (Au).
  • the composition of the plurality of first wires 41 and the plurality of third wires 43 may contain copper or aluminum.
  • the plurality of first wires 41 are conductively joined to the third electrodes 213 of the plurality of second elements 21B and the fourth wiring layer 624 of the second wiring 602, as shown in FIG.
  • the plurality of third wires 43 are conductively joined to the fourth wiring layer 624 of the second wiring 602 and the first wiring layer 621 of the second wiring 602 as shown in FIG.
  • the fourth signal terminal 171 is electrically connected to the third electrodes 213 of the plurality of second elements 21B.
  • the plurality of second wires 42 are conductively joined to the fourth electrodes 214 of the plurality of first elements 21A and the second wiring layer 622 of the first wiring 601, as shown in FIG. Thereby, the second signal terminal 162 is electrically connected to the fourth electrodes 214 of the plurality of first elements 21A. Further, the plurality of second wires 42 are electrically connected to the fourth electrodes 214 of the plurality of second elements 21B and the second wiring layer 622 of the second wiring 602, as shown in FIG. Thereby, the fifth signal terminal 172 is electrically connected to the fourth electrodes 214 of the plurality of second elements 21B.
  • the composition of the plurality of second wires 42 includes gold. In addition, the composition of the plurality of second wires 42 may contain copper or aluminum.
  • the fourth wire 44 is conductively joined to the fifth wiring layer 625 of the first wiring 601 and the first main surface 121A of the first conductive layer 121, as shown in FIG. Thereby, the seventh signal terminal 18 is electrically connected to the first conductive layer 121 .
  • the composition of the fourth wire 44 includes gold.
  • the composition of the fourth wire 44 may contain copper or aluminum.
  • the first conductive member 31 is conductively joined to the second electrodes 212 of the plurality of first elements 21A and the second main surface 122A of the second conductive layer 122, as shown in FIG. Thereby, the second electrodes 212 of the plurality of first elements 21A are electrically connected to the second conductive layer 122 .
  • the composition of the first conduction member 31 contains copper.
  • the first conducting member 31 is a metal clip.
  • the first conducting member 31 has a main body portion 311 , a plurality of first joint portions 312 , a plurality of first connecting portions 313 , a second joint portion 314 and a second connecting portion 315 .
  • the main body part 311 constitutes the main part of the first conducting member 31 . As shown in FIG. 7, the body portion 311 extends in the second direction y. As shown in FIG. 13 , the body portion 311 straddles between the first conductive layer 121 and the second conductive layer 122 .
  • the multiple first bonding portions 312 are individually bonded to the second electrodes 212 of the multiple first elements 21A.
  • Each of the multiple first joints 312 faces the second electrode 212 of one of the multiple first elements 21A.
  • the plurality of first connecting portions 313 are connected to the main body portion 311 and the plurality of first joint portions 312 .
  • the plurality of first connecting parts 313 are positioned apart from each other in the second direction y.
  • the plurality of first connecting portions 313 when viewed in the second direction y, are arranged on the first main surface 121A of the first conductive layer 121 as they go from the plurality of first joint portions 312 toward the main body portion 311 . sloping away from
  • the second joint portion 314 is joined to the second main surface 122A of the second conductive layer 122. As shown in FIGS. The second joint portion 314 faces the second main surface 122A. The second joint portion 314 extends in the second direction y. The dimension of the second joint portion 314 in the second direction y is equal to the dimension of the main body portion 311 in the second direction y.
  • the second connecting portion 315 is connected to the main body portion 311 and the second joint portion 314 .
  • the second connecting portion 315 is inclined away from the second main surface 122A of the second conductive layer 122 from the second joint portion 314 toward the main body portion 311 .
  • the dimension of the second connecting portion 315 in the second direction y is equal to the dimension of the main body portion 311 in the second direction y.
  • the semiconductor device A10 further includes a first conductive bonding layer 33, as shown in FIGS.
  • the first conductive bonding layer 33 is interposed between the second electrodes 212 of the plurality of first elements 21A and the plurality of first bonding portions 312 .
  • the first conductive bonding layer 33 electrically connects the second electrodes 212 of the plurality of first elements 21 ⁇ /b>A and the plurality of first bonding portions 312 .
  • the first conductive bonding layer 33 is solder, for example.
  • the first conductive bonding layer 33 may contain a sintered body of metal particles.
  • the semiconductor device A10 further includes a second conductive bonding layer 34, as shown in FIG.
  • the second conductive bonding layer 34 is interposed between the second main surface 122A of the second conductive layer 122 and the second bonding portion 314 .
  • the second conductive bonding layer 34 conductively bonds the second main surface 122 ⁇ /b>A and the second bonding portion 314 .
  • the second conductive bonding layer 34 is solder, for example.
  • the second conductive bonding layer 34 may contain a sintered body of metal particles.
  • the second conductive member 32 is conductively joined to the second electrodes 212 of the plurality of second elements 21B and the covering portion 15A of the second input terminal 15, as shown in FIG. Thereby, the second electrodes 212 of the plurality of second elements 21B are electrically connected to the second input terminal 15 .
  • the composition of the second conducting member 32 contains copper.
  • the second conducting member 32 is a metal clip.
  • the second conduction member 32 includes a pair of main body portions 321, a plurality of third joint portions 322, a plurality of third connection portions 323, a pair of fourth joint portions 324, a pair of fourth connection portions 325, and a plurality of intermediate portions 326. , and a plurality of lateral beam portions 327 .
  • the pair of body parts 321 are positioned apart from each other in the second direction y.
  • the pair of body portions 321 extends in the first direction x.
  • the pair of body portions 321 are arranged parallel to the first main surface 121A of the first conductive layer 121 and the second main surface 122A of the second conductive layer 122 .
  • the pair of main body portions 321 are located farther from the first main surface 121A and the second main surface 122A than the main body portion 311 of the first conduction member 31 is.
  • the plurality of intermediate portions 326 are positioned apart from each other in the second direction y and positioned between the pair of main body portions 321 in the second direction y.
  • the multiple intermediate portions 326 extend in the first direction x.
  • the dimension in the first direction x of each of the plurality of intermediate portions 326 is smaller than the dimension in the first direction x of each of the pair of main body portions 321 .
  • the plurality of third joints 322 are individually joined to the second electrodes 212 of the plurality of second elements 21B.
  • Each of the plurality of third joints 322 faces one of the second electrodes 212 of the plurality of second elements 21B.
  • the plurality of third connecting portions 323 are connected to both sides of the plurality of third joint portions 322 in the second direction y. Furthermore, the plurality of third connecting portions 323 are connected to one of the pair of main body portions 321 and the plurality of intermediate portions 326 . As viewed in the first direction x, each of the plurality of third connecting portions 323 moves from one of the plurality of third joint portions 322 toward one of the pair of main body portions 321 and the plurality of intermediate portions 326. It is inclined away from the second major surface 122A of the second conductive layer 122 .
  • the pair of fourth joint portions 324 are joined to the cover portion 15A of the second input terminal 15. As shown in FIG. A pair of fourth joint portions 324 are opposed to the covering portion 15A.
  • the pair of fourth connecting portions 325 are connected to the pair of main body portions 321 and the pair of fourth joint portions 324 .
  • the pair of fourth connecting portions 325 is inclined away from the first main surface 121A of the first conductive layer 121 from the pair of fourth joint portions 324 toward the pair of main body portions 321. are doing.
  • the plurality of lateral beam portions 327 are arranged along the second direction y.
  • the plurality of horizontal beam portions 327 includes regions that individually overlap the plurality of first joint portions 312 of the first conduction member 31 .
  • Both sides in the second direction y of the lateral beam portion 327 positioned at the center in the second direction y among the multiple lateral beam portions 327 are connected to the multiple intermediate portions 326 .
  • Both sides in the second direction y of the remaining two horizontal beam portions 327 among the plurality of horizontal beam portions 327 are connected to one of the pair of main body portions 321 and one of the plurality of intermediate portions 326 .
  • the plurality of horizontal beam portions 327 are convex toward the side facing the first main surface 121A of the first conductive layer 121 in the thickness direction z.
  • the semiconductor device A10 further includes a third conductive bonding layer 35, as shown in FIGS.
  • the third conductive bonding layer 35 is interposed between the second electrodes 212 of the multiple second elements 21B and the multiple third bonding portions 322 .
  • the third conductive bonding layer 35 electrically connects the second electrodes 212 of the plurality of second elements 21B and the plurality of third bonding portions 322 .
  • the third conductive bonding layer 35 is solder, for example.
  • the third conductive bonding layer 35 may contain a sintered body of metal particles.
  • the semiconductor device A10 further includes a fourth conductive bonding layer 36, as shown in FIG.
  • the fourth conductive bonding layer 36 is interposed between the covering portion 15A of the second input terminal 15 and the pair of fourth bonding portions 324 .
  • the fourth conductive bonding layer 36 conductively bonds the covering portion 15A and the pair of fourth bonding portions 324 .
  • the fourth conductive bonding layer 36 is solder, for example.
  • the fourth conductive bonding layer 36 may contain a sintered body of metal particles.
  • the sealing resin 50 includes a first conductive layer 121, a second conductive layer 122, a plurality of semiconductor elements 21, a first conductive member 31 and a second conductive member. 32 are covered. Furthermore, the sealing resin 50 partially covers each of the support 11 , the first input terminal 13 , the output terminal 14 and the second input terminal 15 .
  • the sealing resin 50 has electrical insulation. Sealing resin 50 is made of a material containing, for example, black epoxy resin. As shown in FIGS. 4 and 8 to 11, the sealing resin 50 has a first surface 511, a bottom surface 52, a pair of first side surfaces 53, a pair of second side surfaces 54, and a pair of recesses 55.
  • FIG. 10 the sealing resin 50 includes a first conductive layer 121, a second conductive layer 122, a plurality of semiconductor elements 21, a first conductive member 31 and a second conductive member. 32 are covered. Furthermore, the sealing resin 50 partially covers each of the support 11 , the first input terminal 13 , the output terminal 14 and the
  • the first surface 511 faces the same side as the first main surface 121A of the first conductive layer 121 in the thickness direction z.
  • the bottom surface 52 faces the side opposite to the first surface 511 in the thickness direction z.
  • the heat dissipation layer 113 of the support 11 is exposed from the bottom surface 52 .
  • the pair of first side surfaces 53 are positioned apart from each other in the first direction x.
  • the pair of first side surfaces 53 faces the first direction x and extends in the second direction y.
  • the pair of first side surfaces 53 are connected to the first surface 511 .
  • the exposed portion 13B of the first input terminal 13 and the exposed portion 15B of the second input terminal 15 are exposed from one first side surface 53 of the pair of first side surfaces 53 .
  • the exposed portion 14B of the output terminal 14 is exposed from the other first side surface 53 of the pair of first side surfaces 53 .
  • the pair of second side surfaces 54 are positioned apart from each other in the second direction y.
  • the pair of second side surfaces 54 face opposite sides in the second direction y and extend in the first direction x.
  • a pair of second side surfaces 54 are connected to the first surface 511 and the bottom surface 52 .
  • the pair of recessed portions 55 are formed on the first side surface from which the exposed portion 13B of the first input terminal 13 and the exposed portion 15B of the second input terminal 15 of the pair of first side surfaces 53 are exposed. It is recessed from 53 toward the first direction x.
  • the pair of recesses 55 extend from the first surface 511 to the bottom surface 52 in the thickness direction z.
  • the pair of recesses 55 are located on both sides of the first input terminal 13 in the second direction y.
  • the first surface 511 of the sealing resin 50 includes a first region 511A.
  • a mounting member 82 which will be described later, can be arranged in the first region 511A.
  • the range of the first area 511A is indicated by hatching in FIG.
  • the sealing resin 50 has a second surface 512 .
  • the second surface 512 faces the same side as the first surface 511 in the thickness direction z.
  • the first region 511A is located on the opposite side of the first signal terminal 161 with the second surface 512 interposed therebetween in the first direction x.
  • the position of the second surface 512 differs from the position of the first region 511A in the thickness direction z.
  • the second surface 512 is located between the plurality of semiconductor elements 21 and the first region 511A in the thickness direction z.
  • the sealing resin 50 further has a third surface 513 and a fourth surface 514.
  • the third surface 513 faces the side where the first signal terminal 161 is located in the first direction x, and is between the first region 511A and the second surface 512 in each of the thickness direction z and the first direction x.
  • the fourth surface 514 is positioned between the second surface 512 and the first signal terminal 161 in the first direction x.
  • the fourth surface 514 faces the third surface 513 .
  • a pair of grooves 56 recessed from the first surface 511 are formed in the sealing resin 50.
  • the pair of grooves 56 are positioned opposite to each other with the first region 511A interposed therebetween in the first direction x and extend in the second direction y.
  • a pair of grooves 56 includes a second surface 512 , a third surface 513 and a fourth surface 514 . Therefore, the second surface 512, the third surface 513 and the fourth surface 514 extend in the second direction y.
  • FIG. 17 The mounting structure B includes a semiconductor device A10, a heat sink 81, mounting members 82, and a plurality of fastening members 83. As shown in FIG.
  • the mounting member 82 is used to mount the semiconductor device A10 to the heat sink 81.
  • the mounting member 82 is a conductor containing metal.
  • the mounting member 82 is, for example, a leaf spring.
  • the mounting member 82 is positioned between the first signal terminal 161 and the fourth signal terminal 171 in the first direction x.
  • a plurality of fastening members 83 are utilized to secure the mounting member 82 to the heat sink 81 at both ends of the mounting member 82 .
  • the plurality of fastening members 83 are bolts, for example.
  • the semiconductor device A10 includes a sealing resin 50 having a first surface 511 and a second surface 512 facing the same side in the thickness direction z, and protruding from the first surface 511 and electrically connected to the semiconductor element 21 (first element 21A). and a first signal terminal 161 that
  • the first surface 511 includes a first region 511A located on the opposite side of the first signal terminal 161 across the second surface 512 in the first direction x and in which the mounting member 82 can be arranged.
  • the position of the second surface 512 is different from the position of the first region 511A in the thickness direction z. As a result, the creepage distance (distance along the surface of the sealing resin 50) of the sealing resin 50 from the first signal terminal 161 to the first region 511A is increased.
  • the semiconductor device A10 it is possible to suppress a decrease in dielectric strength of the semiconductor device A10 caused by the arrangement of the signal terminals and the mounting member 82 while miniaturizing the semiconductor device A10.
  • the sealing resin 50 has a third surface 513 facing the first direction x and located between the semiconductor element 21 and the first region 511A in the thickness direction z.
  • the third surface 513 is positioned between the first region 511A and the second surface 512 in the first direction x.
  • the sealing resin 50 has a fourth surface 514 located between the second surface 512 and the first signal terminal 161 in the first direction x.
  • the fourth surface 514 faces the third surface 513 . This further increases the creeping distance of the sealing resin 50 from the first signal terminal 161 to the first region 511A.
  • the second surface 512 and the third surface 513 extend in the second direction y.
  • the creepage distance of the sealing resin 50 reaching 511A can also be increased.
  • the semiconductor device A10 further includes a support 11 located on the side opposite to the semiconductor element 21 with the first conductive layer 121 and the second conductive layer 122 interposed therebetween.
  • the first conductive layer 121 and the second conductive layer 122 are bonded to the support 11 .
  • the support 11 includes an insulating layer 111 and a heat dissipation layer 113 located on the side opposite to the first conductive layer 121 and the second conductive layer 122 with the insulating layer 111 interposed therebetween.
  • the thickness of the heat dissipation layer 113 is greater than the thickness of the insulating layer 111, the heat conduction efficiency of the heat dissipation layer 113 in the direction perpendicular to the thickness direction z is improved. It is preferable for improvement of
  • the sealing resin 50 has a pair of recesses 55 recessed in the first direction x from the first side surfaces 53 of the pair of first side surfaces 53 where the first input terminal 13 and the second input terminal 15 are exposed.
  • the pair of recesses 55 are located on both sides of the first input terminal 13 in the second direction y.
  • the composition of the first conduction member 31 and the second conduction member 32 contains copper. Thereby, the electrical resistance of the first conduction member 31 and the second conduction member 32 can be reduced compared to the case where the first conduction member 31 and the second conduction member 32 are wires containing aluminum in their composition. This is suitable for allowing a larger current to flow through the semiconductor element 21 .
  • FIG. 22 A semiconductor device A20 according to the second embodiment of the present disclosure will be described with reference to FIGS. 19 to 24.
  • FIG. 22 the same reference numerals are given to the same or similar elements of the semiconductor device A10 described above, and overlapping descriptions are omitted.
  • the position in FIG. 22 is the same as the position in FIG. 11 showing the semiconductor device A10.
  • the configuration of the sealing resin 50 of the semiconductor device A20 differs from that of the semiconductor device A10.
  • the second surface 512 of the sealing resin 50 is located on the opposite side of the semiconductor element 21 with the first region 511A interposed therebetween in the thickness direction z.
  • the third surface 513 of the sealing resin 50 faces the first region 511A in the first direction x.
  • the fourth surface 514 faces the side opposite to the third surface 513 in the first direction x and is separated from the first signal terminal 161 .
  • the sealing resin 50 is formed with a plurality of protrusions 57 protruding from the first surface 511.
  • the multiple protrusions 57 include a second surface 512 , a third surface 513 and a fourth surface 514 .
  • the plurality of protrusions 57 includes a first signal terminal 161, a second signal terminal 162, a pair of third signal terminals 163, a fourth signal terminal 171, a fifth signal terminal 172, and a pair of sixth signal terminals. They are arranged individually for the signal terminal 173 and the seventh signal terminal 18 .
  • the multiple projections 57 individually overlap the end surfaces 641 of the multiple sleeves 64 .
  • the plurality of protrusions 57 has an inner peripheral surface 571 and an outer peripheral surface 572.
  • the inner peripheral surface 571 and the outer peripheral surface 572 rise from the first surface 511 .
  • the inner peripheral surface 571 surrounds the first signal terminal 161 when viewed in the thickness direction z.
  • Inner peripheral surface 571 includes fourth surface 514 .
  • a cavity is provided between the inner peripheral surface 571 and the first signal terminal 161 .
  • the outer peripheral surface 572 surrounds the inner peripheral surface 571 when viewed in the thickness direction z.
  • the outer peripheral surface 572 includes the third surface 513 . Accordingly, the range of the second surface 512 in the semiconductor device A20 is indicated by hatching in FIG.
  • the semiconductor device A20 includes a sealing resin 50 having a first surface 511 and a second surface 512 facing the same side in the thickness direction z, and protruding from the first surface 511 and electrically connected to the semiconductor element 21 (first element 21A). and a first signal terminal 161 that The first surface 511 includes a first region 511A located on the opposite side of the first signal terminal 161 across the second surface 512 in the first direction x and in which the mounting member 82 can be arranged. The position of the second surface 512 is different from the position of the first region 511A in the thickness direction z.
  • the semiconductor device A20 even with the semiconductor device A20, it is possible to suppress a decrease in dielectric strength of the semiconductor device A20 caused by the arrangement of the signal terminals and the mounting member 82 while miniaturizing the semiconductor device A20. Furthermore, since the semiconductor device A20 has the same configuration as the semiconductor device A10, the semiconductor device A20 also exhibits the effects of the configuration.
  • the sealing resin 50 has an inner peripheral surface 571 including the fourth surface 514 and an outer peripheral surface 572 including the third surface 513.
  • a cavity is provided between the inner peripheral surface 571 and the first signal terminal 161 . This makes it possible to increase the withstand voltage between the first signal terminal 161 and the fourth surface 514 .
  • FIG. 27 A semiconductor device A30 according to the third embodiment of the present disclosure will be described based on FIGS. 25 to 28.
  • FIG. 27 the same reference numerals are given to the same or similar elements of the semiconductor device A10 described above, and overlapping descriptions are omitted.
  • the position in FIG. 27 is the same as the position in FIG. 11 showing the semiconductor device A10.
  • the configuration of the sealing resin 50 of the semiconductor device A30 differs from that of the semiconductor device A10.
  • the second surface 512 of the sealing resin 50 is located on the opposite side of the semiconductor element 21 with the first region 511A interposed therebetween in the thickness direction z.
  • the third surface 513 of the sealing resin 50 faces the first region 511A in the first direction x.
  • the sealing resin 50 does not have the fourth surface 514 in the semiconductor device A30.
  • the sealing resin 50 is formed with a first ridge portion 581 and a second ridge portion 582 protruding from the first surface 511.
  • the first protruding line portion 581 and the second protruding line portion 582 are positioned opposite to each other with the first region 511A interposed therebetween in the first direction x and extend in the second direction y.
  • the first ridge portion 581 and the second ridge portion 582 include a second surface 512 and a third surface 513 . As shown in FIG. 25, part of the second surface 512 is sandwiched between the first signal terminal 161 and the second signal terminal 162 .
  • the third surface 513 straddles the first signal terminal 161 and the second signal terminal 162 when viewed in the first direction x.
  • the first protruding portion 581 integrally surrounds the first signal terminal 161, the second signal terminal 162, the pair of third signal terminals 163, and the seventh signal terminal .
  • the second ridge portion 582 surrounds the fourth signal terminal 171 , the fifth signal terminal 172 , and the pair of sixth signal terminals 173 integrally.
  • the first protruding line portion 581 and the second protruding line portion 582 cover one of the end surfaces 641 of the plurality of sleeves 64 .
  • the semiconductor device A30 includes a sealing resin 50 having a first surface 511 and a second surface 512 facing the same side in the thickness direction z, and protruding from the first surface 511 and electrically connected to the semiconductor element 21 (first element 21A). and a first signal terminal 161 that The first surface 511 includes a first region 511A located on the opposite side of the first signal terminal 161 across the second surface 512 in the first direction x and in which the mounting member 82 can be arranged. The position of the second surface 512 is different from the position of the first region 511A in the thickness direction z.
  • the semiconductor device A30 As well, it is possible to reduce the size of the semiconductor device A30 and suppress the deterioration of the dielectric strength of the semiconductor device A30 caused by the arrangement of the signal terminals and the mounting member 82 . Furthermore, since the semiconductor device A30 has the same configuration as the semiconductor device A10, the semiconductor device A30 also exhibits the effects of the configuration.
  • the third surface 513 of the sealing resin 50 straddles the first signal terminal 161 and the second signal terminal 162 when viewed in the first direction x.
  • the creepage distance of the sealing resin 50 reaching 511A can also be increased.
  • Appendix 1 a semiconductor element; a sealing resin having a first surface facing the thickness direction and covering the semiconductor element; a first signal terminal projecting from the first surface and conducting to the semiconductor element;
  • the sealing resin has a second surface facing the same side as the first surface in the thickness direction, The first surface is located on the opposite side of the first signal terminal with the second surface interposed therebetween in a first direction orthogonal to the thickness direction, and a first surface on which a mounting member can be arranged. containing the area, A semiconductor device, wherein the position of the second surface is different from the position of the first region in the thickness direction.
  • the sealing resin has a third surface facing the first direction and positioned between the first region and the second surface in the thickness direction;
  • the semiconductor device according to appendix 1 wherein the third surface is located between the first region and the second surface in the first direction.
  • Appendix 3. the second surface is located between the semiconductor element and the first region in the thickness direction;
  • the sealing resin has a fourth surface positioned between the second surface and the first signal terminal in the first direction,
  • Appendix 5. 5 5.
  • the semiconductor device according to appendix 3 or 4 wherein the second surface and the third surface extend in a second direction orthogonal to the thickness direction and the first direction.
  • Appendix 6. The second surface is located on the opposite side of the semiconductor element with the first region interposed therebetween in the thickness direction, The semiconductor device according to appendix 2, wherein the third surface faces the side where the first region is located in the first direction.
  • Appendix 7. further comprising a second signal terminal projecting from the first surface and conducting to the semiconductor element; the second signal terminal is positioned next to the first signal terminal in a second direction orthogonal to the thickness direction and the first direction; 7.
  • the sealing resin has a fourth surface positioned between the second surface and the first signal terminal in the first direction, 7.
  • the sealing resin has an inner peripheral surface that rises from the first surface and surrounds the first signal terminal when viewed in the thickness direction, The inner peripheral surface includes the fourth surface, 10.
  • the sealing resin has an outer peripheral surface that rises from the first surface and surrounds the inner peripheral surface when viewed in the thickness direction, 11.
  • Appendix 12. further comprising a first conductive layer and a second conductive layer spaced apart from each other in the first direction;
  • the semiconductor device includes a first device and a second device, The first element is conductively bonded to the first conductive layer, 12.
  • Appendix 14 further comprising a support located on the side opposite to the semiconductor element with the first conductive layer and the second conductive layer sandwiched therebetween in the thickness direction; the support includes an insulating layer, 14.
  • the support includes a heat dissipation layer located on the side opposite to the first conductive layer and the second conductive layer with the insulating layer sandwiched therebetween in the thickness direction; 16.
  • the mounting member is a conductor, 17.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、半導体素子と、封止樹脂と、第１信号端子とを備える。前記封止樹脂は、厚さ方向を向く第１面を有するとともに、前記半導体素子を覆っている。前記第１信号端子は、前記第１面から突出し、かつ前記半導体素子に導通している。前記封止樹脂は、前記厚さ方向において前記第１面と同じ側を向く第２面を有する。前記第１面は、前記厚さ方向に対して直交する第１方向において前記第２面を間に挟んで前記第１信号端子とは反対側に位置し、かつ取付け部材が配置され得る第１領域を含んでいる。前記厚さ方向において、前記第２面の位置は、前記第１領域の位置と異なっている。

Description

半導体装置、および半導体装置の取付け構造
　本開示は、半導体装置およびその取付け構造に関する。
　特許文献１には、導体層に複数の半導体素子が導電接合された半導体装置（パワーモジュール）の一例が開示されている。当該半導体装置は、複数の信号端子に導通している。複数の信号端子は、封止樹脂に対して厚さ方向に突出している。
　特許文献１に開示されている半導体装置の使用の際、放熱性を確保するため当該半導体装置はヒートシンクに取り付けられる。その際に用いられる取付け部材は、金属製であることが一般的である。封止樹脂の上面は、取付け部材に押し当てられる。この場合において、当該半導体装置の小型化を図ったとき、取付け部材と信号端子との距離がより短くなる。これにより、当該半導体装置の絶縁耐圧の低下が懸念されるため、その対策が望まれる。
特開２０１６－１６２７７３号公報
　本開示は上記事情に鑑み、装置の小型化を図りつつ、信号端子および取付け部材の配置に起因した当該装置の絶縁耐圧の低下を抑制することが可能な半導体装置およびその取付け構造を提供することをその一の課題とする。
　本開示の第１の側面によって提供される半導体装置は、半導体素子と、厚さ方向を向く第１面を有するとともに、前記半導体素子を覆う封止樹脂と、前記第１面から突出し、かつ前記半導体素子に導通する第１信号端子と、を備え、前記封止樹脂は、前記厚さ方向において前記第１面と同じ側を向く第２面を有し、前記第１面は、前記厚さ方向に対して直交する第１方向において前記第２面を間に挟んで前記第１信号端子とは反対側に位置し、かつ取付け部材が配置され得る第１領域を含み、前記厚さ方向において、前記第２面の位置が前記第１領域の位置と異なる。
　本開示の第２の側面によって提供される半導体装置の取付け構造は、導電体である取付け部材を用いて本開示の第１の側面によって提供される半導体装置をヒートシンクに取り付けた際、前記半導体装置の前記第１領域に前記取付け部材が押し当てられる。
　本開示にかかる半導体装置およびその取付け構造によれば、当該半導体装置の小型化を図りつつ、信号端子および取付け部材の配置に起因した当該半導体装置の絶縁耐圧の低下を抑制することが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態にかかる半導体装置の斜視図である。 図２は、図１に対応する斜視図であり、封止樹脂の図示を省略している。 図３は、図１に対応する斜視図であり、封止樹脂および第２導通部材の図示を省略している。 図４は、図１に示す半導体装置の平面図である。 図５は、図４に対応する平面図であり、封止樹脂を透過している。 図６は、図５の部分拡大図である。 図７は、図４に対応する平面図であり、第１導通部材を透過し、かつ封止樹脂および第２導通部材の図示を省略している。 図８は、図１に示す半導体装置の右側面図である。 図９は、図１に示す半導体装置の底面図である。 図１０は、図５のＸ－Ｘ線に沿う断面図である。 図１１は、図５のＸＩ－ＸＩ線に沿う断面図である。 図１２は、図１１に示す第１素子およびその周辺の部分拡大図である。 図１３は、図１１に示す第２素子およびその周辺の部分拡大図である。 図１４は、図５のＸＩＶ－ＸＩＶ線に沿う断面図である。 図１５は、図５のＸＶ－ＸＶ線に沿う断面図である。 図１６は、図１１に示す第１信号端子およびその周辺の部分拡大図である。 図１７は、図１に示す半導体装置の取付け構造の平面図である。 図１８は、図１７に示す取付け構造の正面図である。 図１９は、本開示の第２実施形態にかかる半導体装置の平面図である。 図２０は、図１９に示す半導体装置の右側面図である。 図２１は、図１９に示す半導体装置の正面図である。 図２２は、図１９に示す半導体装置の断面図である。 図２３は、図１９の部分拡大図である。 図２４は、図２２の部分拡大図である。 図２５は、本開示の第３実施形態にかかる半導体装置の平面図である。 図２６は、図２５に示す半導体装置の正面図である。 図２７は、図２５に示す半導体装置の断面図である。 図２８は、図２７の部分拡大図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　第１実施形態：
　図１～図１６に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、支持体１１、第１導電層１２１、第２導電層１２２、第１入力端子１３、出力端子１４、第２入力端子１５、第１信号端子１６１、第４信号端子１７１、複数の半導体素子２１、第１導通部材３１、第２導通部材３２および封止樹脂５０を備える。さらに半導体装置Ａ１０は、第２信号端子１６２、第５信号端子１７２、一対の第３信号端子１６３、一対の第６信号端子１７３、第７信号端子１８、一対のサーミスタ２２、および一対の制御配線６０を備える。ここで、図５および図６は、理解の便宜上、封止樹脂５０を透過している。図５では、透過した封止樹脂５０を想像線（二点鎖線）で示している。さらに図７では、理解の便宜上、第１導通部材３１を透過し、かつ封止樹脂５０および第２導通部材３２の図示を省略している。図７では、透過した第１導通部材３１を想像線で示している。
　半導体装置Ａ１０の説明においては、便宜上、複数の半導体素子２１の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。
　半導体装置Ａ１０は、第１入力端子１３および第２入力端子１５に印加された直流の電源電圧を、半導体素子２１により交流電力に変換する。変換された交流電力は、出力端子１４からモータなどの電力供給対象に入力される。半導体装置Ａ１０は、たとえばインバータといった電力変換回路に使用される。
　支持体１１は、図２および図３に示すように、厚さ方向ｚにおいて第１導電層１２１および第２導電層１２２を間に挟んで複数の半導体素子２１とは反対側に位置する。支持体１１は、第１導電層１２１および第２導電層１２２を支持している。半導体装置Ａ１０においては、支持体１１は、ＤＢＣ（Direct Bonded Copper）基板から構成される。図１０～図１５に示すように、支持体１１は、絶縁層１１１、中間層１１２および放熱層１１３を含む。支持体１１は、放熱層１１３の一部を除き封止樹脂５０に覆われている。
　図１０～図１５に示すように、絶縁層１１１は、厚さ方向ｚにおいて中間層１１２と放熱層１１３との間に介在する部分を含む。絶縁層１１１は、熱伝導性が比較的高い材料からなる。絶縁層１１１は、たとえば窒化アルミニウム（ＡｌＮ）を含むセラミックスからなる。絶縁層１１１は、セラミックスの他、絶縁樹脂シートからなる構成でもよい。絶縁層１１１の厚さは、第１導電層１２１および第２導電層１２２の各々の厚さよりも薄い。
　図１０～図１５に示すように、中間層１１２は、厚さ方向ｚにおいて絶縁層１１１と、第１導電層１２１および第２導電層１２２との間に位置する。中間層１１２は、第１方向ｘにおいて互いに離れて位置する一対の領域を含む。中間層１１２の組成は、銅（Ｃｕ）を含む。図７に示すように、厚さ方向ｚに視て、中間層１１２は、絶縁層１１１の周縁に囲まれている。
　図１０～図１５に示すように、放熱層１１３は、厚さ方向ｚにおいて絶縁層１１１を間に挟んで中間層１１２とは反対側に位置する。図９に示すように、放熱層１１３は、封止樹脂５０から露出している。放熱層１１３には、ヒートシンク（図示略）が接合される。放熱層１１３の組成は、銅を含む。放熱層１１３の厚さは、絶縁層１１１の厚さよりも厚い。厚さ方向ｚに視て、放熱層１１３は、絶縁層１１１の周縁に囲まれている。
　第１導電層１２１および第２導電層１２２は、図２および図３に示すように、支持体１１に接合されている。第１導電層１２１および第２導電層１２２の組成は、銅を含む。第１導電層１２１および第２導電層１２２は、第１方向ｘにおいて互いに離れて位置する。図１０および図１１に示すように、第１導電層１２１は、厚さ方向ｚにおいて互いに反対側を向く第１主面１２１Ａおよび第１裏面１２１Ｂを有する。第１主面１２１Ａは、複数の半導体素子２１に対向している。図１２に示すように、第１裏面１２１Ｂは、第１接着層１９を介して中間層１１２の一対の領域のうち一方の領域に接合されている。第１接着層１９は、たとえば銀（Ａｇ）を組成に含むろう材である。図１０および図１１に示すように、第２導電層１２２は、厚さ方向ｚにおいて互いに反対側を向く第２主面１２２Ａおよび第２裏面１２２Ｂを有する。第２主面１２２Ａは、厚さ方向ｚにおいて第１主面１２１Ａと同じ側を向く。図１３に示すように、第２裏面１２２Ｂは、第１接着層１９を介して中間層１１２の一対の領域のうち他方の領域に接合されている。
　複数の半導体素子２１の各々は、図３および図７に示すように、第１導電層１２１および第２導電層１２２のいずれかに搭載されている。半導体素子２１は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、半導体素子２１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子や、ダイオードでもよい。半導体装置Ａ１０の説明においては、半導体素子２１は、ｎチャンネル型であり、かつ縦型構造のＭＯＳＦＥＴを対象とする。半導体素子２１は、化合物半導体基板を含む。当該化合物半導体基板の組成は、炭化ケイ素（ＳｉＣ）を含む。
　図７に示すように、半導体装置Ａ１０においては、複数の半導体素子２１は、複数の第１素子２１Ａ、および複数の第２素子２１Ｂを含む。複数の第２素子２１Ｂの各々の構造は、複数の第１素子２１Ａの各々の構造と同一である。複数の第１素子２１Ａは、第１導電層１２１の第１主面１２１Ａに搭載されている。複数の第１素子２１Ａは、第２方向ｙに沿って配列されている。複数の第２素子２１Ｂは、第２導電層１２２の第２主面１２２Ａに搭載されている。複数の第２素子２１Ｂは、第２方向ｙに沿って配列されている。
　図７、図１２および図１３に示すように、複数の半導体素子２１は、第１電極２１１、第２電極２１２、第３電極２１３および第４電極２１４を有する。
　図１２および図１３に示すように、第１電極２１１は、第１導電層１２１および第２導電層１２２のいずれかに対向している。第１電極２１１には、半導体素子２１により変換される前の電力に対応する電流が流れる。すなわち、第１電極２１１は、半導体素子２１のドレイン電極に相当する。
　図１２および図１３に示すように、第２電極２１２は、厚さ方向ｚにおいて第１電極２１１とは反対側に位置する。第２電極２１２には、半導体素子２１により変換された後の電力に対応する電流が流れる。すなわち、第２電極２１２は、半導体素子２１のソース電極に相当する。
　図１２および図１３に示すように、第３電極２１３は、厚さ方向ｚにおいて第２電極２１２と同じ側に位置する。第３電極２１３には、半導体素子２１を駆動するためのゲート電圧が印加される。すなわち、第３電極２１３は、半導体素子２１のゲート電極に相当する。図７に示すように、厚さ方向ｚに視て、第３電極２１３の面積は、第２電極２１２の面積よりも小さい。
　図７に示すように、第４電極２１４は、厚さ方向ｚにおいて第２電極２１２と同じ側に位置し、かつ第２方向ｙにおいて第３電極２１３の隣に位置する。第４電極２１４の電位は、第２電極２１２の電位と等しい。したがって、第４電極２１４は、ソース電極に相当する第２電極２１２の電位の計測に用いられる。
　導電接合層２３は、図１２および図１３に示すように、第１導電層１２１および第２導電層１２２のいずれかと、複数の半導体素子２１のいずれかの第１電極２１１との間に介在している。導電接合層２３は、たとえばハンダである。この他、導電接合層２３は、金属粒子の焼結体を含むものでもよい。複数の第１素子２１Ａの第１電極２１１は、導電接合層２３を介して第１導電層１２１の第１主面１２１Ａに導電接合されている。これにより、複数の第１素子２１Ａの第１電極２１１は、第１導電層１２１に導通している。複数の第２素子２１Ｂの第１電極２１１は、導電接合層２３を介して第２導電層１２２の第２主面１２２Ａに導電接合されている。これにより、複数の第２素子２１Ｂの第１電極２１１は、第２導電層１２２に導通している。
　第１入力端子１３は、図５および図１１に示すように、第１方向ｘにおいて第１導電層１２１を間に挟んで第２導電層１２２とは反対側に位置し、かつ第１導電層１２１につながっている。これにより、第１入力端子１３は、第１導電層１２１を介して複数の第１素子２１Ａの第１電極２１１に導通している。第１入力端子１３は、電力変換対象となる直流の電源電圧が印加されるＰ端子（正極）である。第１入力端子１３は、第１導電層１２１から第１方向ｘに延びている。第１入力端子１３は、被覆部１３Ａおよび露出部１３Ｂを有する。図１１に示すように、被覆部１３Ａは、第１導電層１２１につながり、かつ封止樹脂５０に覆われている。被覆部１３Ａは、第１導電層１２１の第１主面１２１Ａと面一である。露出部１３Ｂは、被覆部１３Ａから第１方向ｘに延び、かつ封止樹脂５０から露出している。第１入力端子１３の厚さは、第１導電層１２１の厚さよりも薄い。
　出力端子１４は、図５および図１０に示すように、第１方向ｘにおいて第２導電層１２２を間に挟んで第１導電層１２１とは反対側に位置し、かつ第２導電層１２２につながっている。これにより、出力端子１４は、第２導電層１２２を介して複数の第２素子２１Ｂの第１電極２１１に導通している。出力端子１４から、半導体素子２１により変換された交流電力が出力される。半導体装置Ａ１０においては、出力端子１４は、第２方向ｙにおいて互いに離れて位置する一対の領域を含む。この他、出力端子１４は、一対の領域を含まない単一の構成でもよい。出力端子１４は、被覆部１４Ａおよび露出部１４Ｂを有する。図１０に示すように、被覆部１４Ａは、第２導電層１２２につながり、かつ封止樹脂５０に覆われている。被覆部１４Ａは、第２導電層１２２の第２主面１２２Ａと面一である。露出部１４Ｂは、被覆部１４Ａから第１方向ｘに延び、かつ封止樹脂５０から露出している。出力端子１４の厚さは、第２導電層１２２の厚さよりも薄い。
　第２入力端子１５は、図５および図１０に示すように、第１方向ｘにおいて第１導電層１２１および第２導電層１２２に対して第１入力端子１３と同じ側に位置し、かつ第１導電層１２１および第２導電層１２２から離れて位置する。第２入力端子１５は、複数の第２素子２１Ｂの第２電極２１２に導通している。第２入力端子１５は、電力変換対象となる直流の電源電圧が印加されるＮ端子（負極）である。第２入力端子１５は、第２方向ｙにおいて互いに離れて位置する一対の領域を含む。当該一対の領域の第２方向ｙの間には、第１入力端子１３が位置する。第２入力端子１５は、被覆部１５Ａおよび露出部１５Ｂを有する。図１０に示すように、被覆部１５Ａは、第１導電層１２１から離れて位置し、かつ封止樹脂５０に覆われている。露出部１５Ｂは、被覆部１５Ａから第１方向ｘに延び、かつ封止樹脂５０から露出している。
　一対の制御配線６０は、第１信号端子１６１、第２信号端子１６２、一対の第３信号端子１６３、第４信号端子１７１、第５信号端子１７２、および一対の第６信号端子１７３と、複数の半導体素子２１との導電経路の一部を構成している。図５～図７に示すように、一対の制御配線６０は、第１配線６０１および第２配線６０２を含む。第１方向ｘにおいて、第１配線６０１は、複数の第１素子２１Ａと、第１入力端子１３および第２入力端子１５との間に位置する。第１配線６０１は、第１導電層１２１の第１主面１２１Ａに接合されている。第１配線６０１は、第７信号端子１８と第１導電層１２１との導電経路の一部をも構成している。第１方向ｘにおいて、第２配線６０２は、複数の第２素子２１Ｂと出力端子１４との間に位置する。第２配線６０２は、第２導電層１２２の第２主面１２２Ａに接合されている。図１２および図１３に示すように、一対の制御配線６０は、絶縁層６１、複数の配線層６２、金属層６３、および複数のスリーブ６４を有する。一対の制御配線６０は、複数のスリーブ６４の各々の一部を除き封止樹脂５０に覆われている。
　図１２および図１３に示すように、絶縁層６１は、厚さ方向ｚにおいて複数の配線層６２と、金属層６３との間に介在する部分を含む。絶縁層６１は、たとえばセラミックスからなる。絶縁層６１は、セラミックスの他、絶縁樹脂シートからなる構成でもよい。
　図１２および図１３に示すように、複数の配線層６２は、絶縁層６１の厚さ方向ｚの一方側に位置する。複数の配線層６２の組成は、銅を含む。図７に示すように、複数の配線層６２は、第１配線層６２１、第２配線層６２２、一対の第３配線層６２３、第４配線層６２４および第５配線層６２５を含む。一対の第３配線層６２３は、第２方向ｙにおいて互いに隣り合っている。
　図１２および図１３に示すように、金属層６３は、厚さ方向ｚにおいて絶縁層６１を間に挟んで複数の配線層６２とは反対側に位置する。金属層６３の組成は、銅を含む。第１配線６０１の金属層６３は、第２接着層６８により第１導電層１２１の第１主面１２１Ａに接合されている。第２配線６０２の金属層６３は、第２接着層６８により第２導電層１２２の第２主面１２２Ａに接合されている。第２接着層６８は、導電性の有無を問わない材料からなる。第２接着層６８は、たとえばハンダである。
　図１２および図１３に示すように、複数のスリーブ６４の各々は、第３接着層６９により複数の配線層６２のいずれかに接合されている。複数のスリーブ６４は、金属などの導電性材料からなる。複数のスリーブ６４の各々は、厚さ方向ｚに沿って延びる筒状である。複数のスリーブ６４の一端は、複数の配線層６２のいずれかに導電接合されている。図４および図１６に示すように、複数のスリーブ６４の他端に相当する端面６４１は、後述する封止樹脂５０の第１面５１１から露出している。第３接着層６９は、導電性を有する。第３接着層６９は、たとえばハンダである。
　一対のサーミスタ２２のうち一方のサーミスタ２２は、図６に示すように、第１配線６０１の一対の第３配線層６２３に導電接合されている。一対のサーミスタ２２のうち他方のサーミスタ２２は、図６に示すように、第２配線６０２の一対の第３配線層６２３に導電接合されている。一対のサーミスタ２２は、たとえばＮＴＣ（Negative Temperature Coefficient）サーミスタである。ＮＴＣサーミスタは、温度上昇に対して緩やかに抵抗が低下する特性を有する。一対のサーミスタ２２は、半導体装置Ａ１０の温度検出用センサとして用いられる。
　第１信号端子１６１、第２信号端子１６２、一対の第３信号端子１６３、第４信号端子１７１、第５信号端子１７２、一対の第６信号端子１７３、および第７信号端子１８は、図１～図３に示すように、厚さ方向ｚに延びる金属ピンからなる。これらの端子は、後述する封止樹脂５０の第１面５１１から突出している。さらにこれらの端子は、一対の制御配線６０の複数のスリーブ６４に個別に圧入されている。これにより、これらの端子の各々は、複数のスリーブ６４のいずれかに支持され、かつ複数の配線層６２のいずれかに導通している。
　第１信号端子１６１は、図７および図１２に示すように、一対の制御配線６０の複数のスリーブ６４のうち、第１配線６０１の第１配線層６２１に接合されたスリーブ６４に圧入されている。これにより、第１信号端子１６１は、当該スリーブ６４に支持されるとともに、第１配線６０１の第１配線層６２１に導通している。さらに第１信号端子１６１は、複数の第１素子２１Ａの第３電極２１３に導通している。第１信号端子１６１には、複数の第１素子２１Ａが駆動するためのゲート電圧が印加される。
　第２信号端子１６２は、図４に示すように、第２方向ｙにおいて第１信号端子１６１の隣に位置する。図７に示すように、第２信号端子１６２は、一対の制御配線６０の複数のスリーブ６４のうち、第１配線６０１の第２配線層６２２に接合されたスリーブ６４に圧入されている。これにより、第２信号端子１６２は、当該スリーブ６４に支持されるとともに、第１配線６０１の第２配線層６２２に導通している。さらに第２信号端子１６２は、複数の第１素子２１Ａの第４電極２１４に導通している。第２信号端子１６２には、複数の第１素子２１Ａの各々の第４電極２１４に流れる電流のうち最大となる電流に対応した電圧が印加される。
　一対の第３信号端子１６３は、図４に示すように、第２方向ｙにおいて第１信号端子１６１を間に挟んで第２信号端子１６２とは反対側に位置する。一対の第３信号端子１６３は、第２方向ｙにおいて互いに隣り合っている。図７に示すように、一対の第３信号端子１６３は、一対の制御配線６０の複数のスリーブ６４のうち、第１配線６０１の一対の第３配線層６２３に接合された一対のスリーブ６４に個別に圧入されている。これにより、一対の第３信号端子１６３は、当該一対のスリーブ６４に支持されるとともに、第１配線６０１の一対の第３配線層６２３に導通している。さらに一対の第３信号端子１６３は、一対のサーミスタ２２のうち、第１配線６０１の一対の第３配線層６２３に導電接合されたサーミスタ２２に導通している。
　第４信号端子１７１は、図７および図１３に示すように、一対の制御配線６０の複数のスリーブ６４のうち、第２配線６０２の第１配線層６２１に接合されたスリーブ６４に圧入されている。これにより、第４信号端子１７１は、当該スリーブ６４に支持されるとともに、第２配線６０２の第１配線層６２１に導通している。さらに第４信号端子１７１は、複数の第２素子２１Ｂの第３電極２１３に導通している。第４信号端子１７１には、複数の第２素子２１Ｂが駆動するためのゲート電圧が印加される。
　第５信号端子１７２は、図４に示すように、第２方向ｙにおいて第４信号端子１７１の隣に位置する。第５信号端子１７２は、図７に示すように、一対の制御配線６０の複数のスリーブ６４のうち、第２配線６０２の第２配線層６２２に接合されたスリーブ６４に圧入されている。これにより、第５信号端子１７２は、当該スリーブ６４に支持されるとともに、第２配線６０２の第２配線層６２２に導通している。さらに第５信号端子１７２は、複数の第２素子２１Ｂの第４電極２１４に導通している。第５信号端子１７２には、複数の第２素子２１Ｂの各々の第４電極２１４に流れる電流のうち最大となる電流に対応した電圧が印加される。
　一対の第６信号端子１７３は、図４に示すように、第２方向ｙにおいて第４信号端子１７１を間に挟んで第５信号端子１７２とは反対側に位置する。一対の第６信号端子１７３は、第２方向ｙにおいて互いに隣り合っている。図７に示すように、一対の第６信号端子１７３は、一対の制御配線６０の複数のスリーブ６４のうち、第２配線６０２の一対の第３配線層６２３に接合された一対のスリーブ６４に個別に圧入されている。これにより、一対の第６信号端子１７３は、当該一対のスリーブ６４に支持されるとともに、第２配線６０２の一対の第３配線層６２３に導通している。さらに一対の第６信号端子１７３は、一対のサーミスタ２２のうち、第２配線６０２の一対の第３配線層６２３に導電接合されたサーミスタ２２に導通している。
　第７信号端子１８は、図４に示すように、第２方向ｙにおいて第２信号端子１６２を間に挟んで第１信号端子１６１とは反対側に位置する。図７に示すように、第７信号端子１８は、一対の制御配線６０の複数のスリーブ６４のうち、第１配線６０１の第５配線層６２５に接合されたスリーブ６４に圧入されている。これにより、第７信号端子１８は、当該スリーブ６４に支持されるとともに、第１配線６０１の第５配線層６２５に導通している。さらに第７信号端子１８は、第１導電層１２１に導通している。第７信号端子１８には、第１入力端子１３および第２入力端子１５に入力された直流電力に相当する電圧が印加される。
　複数の第１ワイヤ４１は、図７に示すように、複数の第１素子２１Ａの第３電極２１３と、第１配線６０１の第４配線層６２４とに導電接合されている。複数の第３ワイヤ４３は、図７に示すように第１配線６０１の第４配線層６２４と、第１配線６０１の第１配線層６２１とに導電接合されている。これにより、第１信号端子１６１は、複数の第１素子２１Ａの第３電極２１３に導通している。複数の第１ワイヤ４１、および複数の第３ワイヤ４３の組成は、金（Ａｕ）を含む。この他、複数の第１ワイヤ４１、および複数の第３ワイヤ４３の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。
　さらに複数の第１ワイヤ４１は、図７に示すように、複数の第２素子２１Ｂの第３電極２１３と、第２配線６０２の第４配線層６２４とに導電接合されている。さらに複数の第３ワイヤ４３は、図７に示すように第２配線６０２の第４配線層６２４と、第２配線６０２の第１配線層６２１とに導電接合されている。これにより、第４信号端子１７１は、複数の第２素子２１Ｂの第３電極２１３に導通している。
　複数の第２ワイヤ４２は、図７に示すように、複数の第１素子２１Ａの第４電極２１４と、第１配線６０１の第２配線層６２２とに導電接合されている。これにより、第２信号端子１６２は、複数の第１素子２１Ａの第４電極２１４に導通している。さらに複数の第２ワイヤ４２は、図７に示すように、複数の第２素子２１Ｂの第４電極２１４と、第２配線６０２の第２配線層６２２とに導電接合されている。これにより、第５信号端子１７２は、複数の第２素子２１Ｂの第４電極２１４に導通している。複数の第２ワイヤ４２の組成は、金を含む。この他、複数の第２ワイヤ４２の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。
　第４ワイヤ４４は、図７に示すように、第１配線６０１の第５配線層６２５と、第１導電層１２１の第１主面１２１Ａとに導電接合されている。これにより、第７信号端子１８は、第１導電層１２１に導通している。第４ワイヤ４４の組成は、金を含む。この他、第４ワイヤ４４の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。
　第１導通部材３１は、図７に示すように、複数の第１素子２１Ａの第２電極２１２と、第２導電層１２２の第２主面１２２Ａとに導電接合されている。これにより、複数の第１素子２１Ａの第２電極２１２は、第２導電層１２２に導通している。第１導通部材３１の組成は、銅を含む。第１導通部材３１は、金属クリップである。第１導通部材３１は、本体部３１１、複数の第１接合部３１２、複数の第１連結部３１３、第２接合部３１４および第２連結部３１５を有する。
　本体部３１１は、第１導通部材３１の主要部をなしている。図７に示すように、本体部３１１は、第２方向ｙに延びている。図１３に示すように、本体部３１１は、第１導電層１２１と第２導電層１２２との間を跨いでいる。
　図７および図１５に示すように、複数の第１接合部３１２は、複数の第１素子２１Ａの第２電極２１２に個別に接合されている。複数の第１接合部３１２の各々は、複数の第１素子２１Ａのいずれかの第２電極２１２に対向している。
　図７に示すように、複数の第１連結部３１３は、本体部３１１、および複数の第１接合部３１２につながっている。複数の第１連結部３１３は、第２方向ｙにおいて互いに離れて位置する。図１３に示すように、第２方向ｙに視て、複数の第１連結部３１３は、複数の第１接合部３１２から本体部３１１に向かうほど、第１導電層１２１の第１主面１２１Ａから離れる向きに傾斜している。
　図７および図１３に示すように、第２接合部３１４は、第２導電層１２２の第２主面１２２Ａに接合されている。第２接合部３１４は、第２主面１２２Ａに対向している。第２接合部３１４は、第２方向ｙに延びている。第２接合部３１４の第２方向ｙの寸法は、本体部３１１の第２方向ｙの寸法に等しい。
　図７および図１３に示すように、第２連結部３１５は、本体部３１１および第２接合部３１４につながっている。第２方向ｙに視て、第２連結部３１５は、第２接合部３１４から本体部３１１に向かうほど、第２導電層１２２の第２主面１２２Ａから離れる向きに傾斜している。第２連結部３１５の第２方向ｙの寸法は、本体部３１１の第２方向ｙの寸法に等しい。
　半導体装置Ａ１０は、図１１、図１２および図１５に示すように、第１導電接合層３３をさらに備える。第１導電接合層３３は、複数の第１素子２１Ａの第２電極２１２と、複数の第１接合部３１２との間に介在している。第１導電接合層３３は、複数の第１素子２１Ａの第２電極２１２と、複数の第１接合部３１２とを導電接合する。第１導電接合層３３は、たとえばハンダである。この他、第１導電接合層３３は、金属粒子の焼結体を含むものでもよい。
　半導体装置Ａ１０は、図１１に示すように、第２導電接合層３４をさらに備える。第２導電接合層３４は、第２導電層１２２の第２主面１２２Ａと、第２接合部３１４との間に介在している。第２導電接合層３４は、第２主面１２２Ａと第２接合部３１４とを導電接合する。第２導電接合層３４は、たとえばハンダである。この他、第２導電接合層３４は、金属粒子の焼結体を含むものでもよい。
　第２導通部材３２は、図６に示すように、複数の第２素子２１Ｂの第２電極２１２と、第２入力端子１５の被覆部１５Ａとに導電接合されている。これにより、複数の第２素子２１Ｂの第２電極２１２は、第２入力端子１５に導通している。第２導通部材３２の組成は、銅を含む。第２導通部材３２は、金属クリップである。第２導通部材３２は、一対の本体部３２１、複数の第３接合部３２２、複数の第３連結部３２３、一対の第４接合部３２４、一対の第４連結部３２５、複数の中間部３２６、および複数の横梁部３２７を有する。
　図６に示すように、一対の本体部３２１は、第２方向ｙにおいて互いに離れて位置する。一対の本体部３２１は、第１方向ｘに延びている。図１０に示すように、一対の本体部３２１は、第１導電層１２１の第１主面１２１Ａ、および第２導電層１２２の第２主面１２２Ａに対して平行に配置されている。一対の本体部３２１は、第１導通部材３１の本体部３１１よりも第１主面１２１Ａおよび第２主面１２２Ａから離れて位置する。
　図６に示すように、複数の中間部３２６は、第２方向ｙにおいて互いに離れて位置するとともに、第２方向ｙにおいて一対の本体部３２１の間に位置する。複数の中間部３２６は、第１方向ｘに延びている。複数の中間部３２６の各々の第１方向ｘの寸法は、一対の本体部３２１の各々の第１方向ｘの寸法よりも小さい。
　図６に示すように、複数の第３接合部３２２は、複数の第２素子２１Ｂの第２電極２１２に個別に接合されている。複数の第３接合部３２２の各々は、複数の第２素子２１Ｂのいずれかの第２電極２１２に対向している。
　図６および図１４に示すように、複数の第３連結部３２３は、複数の第３接合部３２２の第２方向ｙの両側につながっている。さらに複数の第３連結部３２３は、一対の本体部３２１、および複数の中間部３２６のいずれかにつながっている。第１方向ｘに視て、複数の第３連結部３２３の各々は、複数の第３接合部３２２のいずれかから、一対の本体部３２１、および複数の中間部３２６のいずれかに向かうほど、第２導電層１２２の第２主面１２２Ａから離れる向きに傾斜している。
　図６および図１１に示すように、一対の第４接合部３２４は、第２入力端子１５の被覆部１５Ａに接合されている。一対の第４接合部３２４は、被覆部１５Ａに対向している。
　図６および図１１に示すように、一対の第４連結部３２５は、一対の本体部３２１、および一対の第４接合部３２４につながっている。第２方向ｙに視て、一対の第４連結部３２５は、一対の第４接合部３２４から一対の本体部３２１に向かうほど、第１導電層１２１の第１主面１２１Ａから離れる向きに傾斜している。
　図６および図１５に示すように、複数の横梁部３２７は、第２方向ｙに沿って配列されている。厚さ方向ｚに視て、複数の横梁部３２７は、第１導通部材３１の複数の第１接合部３１２に個別に重なる領域を含む。複数の横梁部３２７のうち第２方向ｙの中央に位置する横梁部３２７の第２方向ｙの両側は、複数の中間部３２６につながっている。複数の横梁部３２７のうち残り２つの横梁部３２７の第２方向ｙの両側は、一対の本体部３２１のいずれかと、複数の中間部３２６のいずれかとにつながっている。第１方向ｘに視て、複数の横梁部３２７は、厚さ方向ｚにおいて第１導電層１２１の第１主面１２１Ａが向く側に凸状をなしている。
　半導体装置Ａ１０は、図１１、図１３および図１４に示すように、第３導電接合層３５をさらに備える。第３導電接合層３５は、複数の第２素子２１Ｂの第２電極２１２と、複数の第３接合部３２２との間に介在している。第３導電接合層３５は、複数の第２素子２１Ｂの第２電極２１２と、複数の第３接合部３２２とを導電接合する。第３導電接合層３５は、たとえばハンダである。この他、第３導電接合層３５は、金属粒子の焼結体を含むものでもよい。
　半導体装置Ａ１０は、図１０に示すように、第４導電接合層３６をさらに備える。第４導電接合層３６は、第２入力端子１５の被覆部１５Ａと、一対の第４接合部３２４との間に介在している。第４導電接合層３６は、被覆部１５Ａと一対の第４接合部３２４とを導電接合する。第４導電接合層３６は、たとえばハンダである。この他、第４導電接合層３６は、金属粒子の焼結体を含むものでもよい。
　封止樹脂５０は、図１０、図１１、図１４および図１５に示すように、第１導電層１２１、第２導電層１２２、複数の半導体素子２１、第１導通部材３１および第２導通部材３２を覆っている。さらに封止樹脂５０は、支持体１１、第１入力端子１３、出力端子１４および第２入力端子１５の各々の一部を覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０は、たとえば黒色のエポキシ樹脂を含む材料からなる。図４、および図８～図１１に示すように、封止樹脂５０は、第１面５１１、底面５２、一対の第１側面５３、一対の第２側面５４、および一対の凹部５５を有する。
　図１０および図１１に示すように、第１面５１１は、厚さ方向ｚにおいて第１導電層１２１の第１主面１２１Ａと同じ側を向く。図１０および図１１に示すように、底面５２は、厚さ方向ｚにおいて第１面５１１とは反対側を向く。図９に示すように、底面５２から支持体１１の放熱層１１３が露出している。
　図４および図８に示すように、一対の第１側面５３は、第１方向ｘにおいて互いに離れて位置する。一対の第１側面５３は、第１方向ｘを向き、かつ第２方向ｙに延びている。一対の第１側面５３は、第１面５１１につながっている。一対の第１側面５３のうち一方の第１側面５３から、第１入力端子１３の露出部１３Ｂ、および第２入力端子１５の露出部１５Ｂが露出している。一対の第１側面５３のうち他方の第１側面５３から、出力端子１４の露出部１４Ｂが露出している。
　図４および図９に示すように、一対の第２側面５４は、第２方向ｙにおいて互いに離れて位置する。一対の第２側面５４は、第２方向ｙにおいて互いに反対側を向き、かつ第１方向ｘに延びている。一対の第２側面５４は、第１面５１１および底面５２につながっている。
　図４および図９に示すように、一対の凹部５５は、一対の第１側面５３のうち第１入力端子１３の露出部１３Ｂ、および第２入力端子１５の露出部１５Ｂが露出する第１側面５３から第１方向ｘに向けて凹んでいる。一対の凹部５５は、厚さ方向ｚにおいて第１面５１１から底面５２に至っている。一対の凹部５５は、第１入力端子１３の第２方向ｙの両側に位置する。
　図４および図８に示すように、封止樹脂５０の第１面５１１は、第１領域５１１Ａを含む。第１領域５１１Ａには、後述する取付け部材８２が配置され得る。第１領域５１１Ａの範囲を、図４においてハッチングで示す。図８に示すように、封止樹脂５０は、第２面５１２を有する。第２面５１２は、厚さ方向ｚにおいて第１面５１１と同じ側を向く。第１領域５１１Ａは、第１方向ｘにおいて第２面５１２を間に挟んで第１信号端子１６１とは反対側に位置する。図１６に示すように、厚さ方向ｚにおいて、第２面５１２の位置が第１領域５１１Ａの位置と異なる。図１１に示すように、半導体装置Ａ１０においては、第２面５１２は、厚さ方向ｚにおいて複数の半導体素子２１と第１領域５１１Ａとの間に位置する。
　図１６に示すように、半導体装置Ａ１０においては、封止樹脂５０は、第３面５１３および第４面５１４をさらに有する。第３面５１３は、第１方向ｘのうち第１信号端子１６１が位置する側を向くとともに、厚さ方向ｚおよび第１方向ｘの各々において第１領域５１１Ａと第２面５１２との間に位置する。第４面５１４は、第１方向ｘにおいて第２面５１２と第１信号端子１６１との間に位置する。第４面５１４は、第３面５１３に対向している。
　図４、図１１および図１６に示すように、半導体装置Ａ１０においては、封止樹脂５０には、第１面５１１から凹む一対の溝部５６が形成されている。一対の溝部５６は、第１方向ｘにおいて第１領域５１１Ａを間に挟んで互いに反対側に位置し、かつ第２方向ｙに延びている。一対の溝部５６は、第２面５１２、第３面５１３および第４面５１４を含む。したがって、第２面５１２、第３面５１３および第４面５１４は、第２方向ｙに延びている。
　取り付け構造Ｂ：
　次に、図１７および図１８に基づき、半導体装置の取付け構造（以下「取付け構造Ｂ」という。）について説明する。取付け構造Ｂは、半導体装置Ａ１０、ヒートシンク８１、取付け部材８２、および複数の締結部材８３を備える。
　図１７および図１８に示すように、取付け部材８２は、半導体装置Ａ１０をヒートシンク８１に取り付けるために利用される。取付け部材８２は、金属を含む導電体である。取付け部材８２は、たとえば板バネである。取付け部材８２は、第１方向ｘにおいて、第１信号端子１６１と第４信号端子１７１との間に位置する。複数の締結部材８３は、取付け部材８２の両端において取付け部材８２をヒートシンク８１に固定するために利用される。複数の締結部材８３は、たとえばボルトである。
　図１８に示すように、取付け部材８２を用いて半導体装置Ａ１０をヒートシンク８１に取り付けた際、封止樹脂５０の第１領域５１１Ａが取付け部材８２に押し当てられる。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０は、厚さ方向ｚにおいて同じ側を向く第１面５１１および第２面５１２を有する封止樹脂５０と、第１面５１１から突出し、かつ半導体素子２１（第１素子２１Ａ）に導通する第１信号端子１６１とを備える。第１面５１１は、第１方向ｘにおいて第２面５１２を間に挟んで第１信号端子１６１とは反対側に位置し、かつ取付け部材８２が配置され得る第１領域５１１Ａを含む。厚さ方向ｚにおいて、第２面５１２の位置が第１領域５１１Ａの位置と異なる。これにより、第１信号端子１６１から第１領域５１１Ａに至る封止樹脂５０の沿面距離（封止樹脂５０の表面に沿った距離）が増加するため、半導体装置Ａ１０の小型化を図った場合であっても、第１信号端子１６１から取付け部材８２に至る封止樹脂５０の沿面距離の短縮が抑制される。したがって、半導体装置Ａ１０によれば、半導体装置Ａ１０の小型化を図りつつ、信号端子および取付け部材８２の配置に起因した半導体装置Ａ１０の絶縁耐圧の低下を抑制することが可能となる。
　封止樹脂５０は、第１方向ｘを向き、かつ厚さ方向ｚにおいて半導体素子２１と第１領域５１１Ａとの間に位置する第３面５１３を有する。第３面５１３は、第１方向ｘにおいて第１領域５１１Ａと第２面５１２との間に位置する。これにより、第１信号端子１６１から第１領域５１１Ａに至る封止樹脂５０の沿面距離がより増加するため、半導体装置Ａ１０の絶縁耐圧の低下をより効果的に抑制できる。
　半導体装置Ａ１０においては、封止樹脂５０は、第１方向ｘにおいて第２面５１２と第１信号端子１６１との間に位置する第４面５１４を有する。第４面５１４は、第３面５１３に対向している。これにより、第１信号端子１６１から第１領域５１１Ａに至る封止樹脂５０の沿面距離がさらに増加する。
　半導体装置Ａ１０においては、第２面５１２および第３面５１３は、第２方向ｙに延びている。これにより、第１信号端子１６１から第１領域５１１Ａに至る封止樹脂５０の沿面距離のみならず、第２方向ｙにおいて第１信号端子１６１の隣に位置する第２信号端子１６２から第１領域５１１Ａに至る封止樹脂５０の沿面距離もあわせて増加させることができる。
　半導体装置Ａ１０は、第１導電層１２１および第２導電層１２２を間に挟んで半導体素子２１とは反対側に位置する支持体１１をさらに備える。第１導電層１２１および第２導電層１２２は、支持体１１に接合されている。支持体１１は、絶縁層１１１と、絶縁層１１１を間に挟んで第１導電層１２１および第２導電層１２２とは反対側に位置する放熱層１１３とを含む。これにより、第１導電層１２１および第２導電層１２２を半導体装置Ａ１０における導電経路としつつ、第１素子２１Ａおよび第２素子２１Ｂから第１導電層１２１および第２導電層１２２に伝導された熱を半導体装置Ａ１０の外部に効率よく放出することができる。この場合において、放熱層１１３の厚さが絶縁層１１１の厚さよりも厚いと、厚さ方向ｚに対して直交する方向における放熱層１１３の熱伝導効率が向上するため、半導体装置Ａ１０の放熱性の向上に好ましい。
　封止樹脂５０は、一対の第１側面５３のうち第１入力端子１３および第２入力端子１５が露出する第１側面５３から第１方向ｘに凹む一対の凹部５５を有する。一対の凹部５５は、第１入力端子１３の第２方向ｙの両側に位置する。これにより、第１入力端子１３と第２入力端子１５との間における封止樹脂５０の沿面距離がより長くなる。これにより、半導体装置Ａ１０の絶縁耐圧の向上を図ることができる。
　第１導通部材３１および第２導通部材３２の組成は、銅を含む。これにより、第１導通部材３１および第２導通部材３２がアルミニウムを組成に含むワイヤである場合と比較して、第１導通部材３１および第２導通部材３２の電気抵抗を低減させることができる。このことは、半導体素子２１により大きな電流を流すことに好適である。
　第２実施形態：
　図１９～図２４に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。本図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２２の位置は、半導体装置Ａ１０を示す図１１の位置と同一である。
　半導体装置Ａ２０は、封止樹脂５０の構成が半導体装置Ａ１０の当該構成と異なる。
　図２２に示すように、封止樹脂５０の第２面５１２は、厚さ方向ｚにおいて第１領域５１１Ａを間に挟んで半導体素子２１とは反対側に位置する。図２３および図２４に示すように、封止樹脂５０の第３面５１３は、第１方向ｘにおいて第１領域５１１Ａが位置する側を向く。第４面５１４は、第１方向ｘにおいて第３面５１３とは反対側を向き、かつ第１信号端子１６１から離れている。
　図２０～図２２に示すように、半導体装置Ａ２０においては、封止樹脂５０には、第１面５１１から突出する複数の凸部５７が形成されている。複数の凸部５７は、第２面５１２、第３面５１３および第４面５１４を含む。図１９に示すように、複数の凸部５７は、第１信号端子１６１、第２信号端子１６２、一対の第３信号端子１６３、第４信号端子１７１、第５信号端子１７２、一対の第６信号端子１７３、および第７信号端子１８に対して個別に配置されている。図２４に示すように、厚さ方向ｚに視て、複数の凸部５７は、複数のスリーブ６４の端面６４１に個別に重なっている。
　図２３および図２４に示すように、複数の凸部５７は、内周面５７１および外周面５７２を有する。内周面５７１および外周面５７２は、第１面５１１から立ち上がっている。内周面５７１は、厚さ方向ｚに視て第１信号端子１６１を囲んでいる。内周面５７１は、第４面５１４を含む。内周面５７１と第１信号端子１６１との間は、空洞である。外周面５７２は、厚さ方向ｚに視て内周面５７１を囲んでいる。外周面５７２は、第３面５１３を含む。これにより、半導体装置Ａ２０における第２面５１２の範囲を、図２３においてハッチングで示す。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０は、厚さ方向ｚにおいて同じ側を向く第１面５１１および第２面５１２を有する封止樹脂５０と、第１面５１１から突出し、かつ半導体素子２１（第１素子２１Ａ）に導通する第１信号端子１６１とを備える。第１面５１１は、第１方向ｘにおいて第２面５１２を間に挟んで第１信号端子１６１とは反対側に位置し、かつ取付け部材８２が配置され得る第１領域５１１Ａを含む。厚さ方向ｚにおいて、第２面５１２の位置が第１領域５１１Ａの位置と異なる。したがって、半導体装置Ａ２０によっても、半導体装置Ａ２０の小型化を図りつつ、信号端子および取付け部材８２の配置に起因した半導体装置Ａ２０の絶縁耐圧の低下を抑制することが可能となる。さらに半導体装置Ａ２０が半導体装置Ａ１０と同様の構成を具備することによって、半導体装置Ａ２０においても当該構成にかかる作用効果を奏する。
　半導体装置Ａ２０においては、封止樹脂５０は、第４面５１４を含む内周面５７１と、第３面５１３を含む外周面５７２を有する。内周面５７１と第１信号端子１６１との間は、空洞である。これにより、第１信号端子１６１から第４面５１４に至る間での絶縁耐圧の増加を図ることができる。
　第３実施形態：
　図２５～図２８に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。本図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２７の位置は、半導体装置Ａ１０を示す図１１の位置と同一である。
　半導体装置Ａ３０は、封止樹脂５０の構成が半導体装置Ａ１０の当該構成と異なる。
　図２７に示すように、封止樹脂５０の第２面５１２は、厚さ方向ｚにおいて第１領域５１１Ａを間に挟んで半導体素子２１とは反対側に位置する。図２５に示すように、封止樹脂５０の第３面５１３は、第１方向ｘにおいて第１領域５１１Ａが位置する側を向く。半導体装置Ａ３０においては、封止樹脂５０は、第４面５１４を有しない。
　図２６および図２７に示すように、半導体装置Ａ３０においては、封止樹脂５０には、第１面５１１から突出する第１凸条部５８１および第２凸条部５８２が形成されている。第１凸条部５８１および第２凸条部５８２は、第１方向ｘにおいて第１領域５１１Ａを間に挟んで互いに反対側に位置し、かつ第２方向ｙに延びている。第１凸条部５８１および第２凸条部５８２は、第２面５１２および第３面５１３を含む。図２５に示すように、第２面５１２の一部は、第１信号端子１６１と第２信号端子１６２との間に挟まれている。第１方向ｘに視て、第３面５１３は、第１信号端子１６１および第２信号端子１６２を跨いでいる。
　図２５に示すように、第１凸条部５８１は、第１信号端子１６１、第２信号端子１６２、一対の第３信号端子１６３、および第７信号端子１８の周囲を一体となって囲んでいる。第２凸条部５８２は、第４信号端子１７１、第５信号端子１７２、および一対の第６信号端子１７３の周囲を一体となって囲んでいる。図２８に示すように、第１凸条部５８１および第２凸条部５８２は、複数のスリーブ６４のいずれかの端面６４１を覆っている。
　次に、半導体装置Ａ３０の作用効果について説明する。
　半導体装置Ａ３０は、厚さ方向ｚにおいて同じ側を向く第１面５１１および第２面５１２を有する封止樹脂５０と、第１面５１１から突出し、かつ半導体素子２１（第１素子２１Ａ）に導通する第１信号端子１６１とを備える。第１面５１１は、第１方向ｘにおいて第２面５１２を間に挟んで第１信号端子１６１とは反対側に位置し、かつ取付け部材８２が配置され得る第１領域５１１Ａを含む。厚さ方向ｚにおいて、第２面５１２の位置が第１領域５１１Ａの位置と異なる。したがって、半導体装置Ａ３０によっても、半導体装置Ａ３０の小型化を図りつつ、信号端子および取付け部材８２の配置に起因した半導体装置Ａ３０の絶縁耐圧の低下を抑制することが可能となる。さらに半導体装置Ａ３０が半導体装置Ａ１０と同様の構成を具備することによって、半導体装置Ａ３０においても当該構成にかかる作用効果を奏する。
　半導体装置Ａ３０においては、第１方向ｘに視て、封止樹脂５０の第３面５１３は、第１信号端子１６１および第２信号端子１６２を跨いでいる。これにより、第１信号端子１６１から第１領域５１１Ａに至る封止樹脂５０の沿面距離のみならず、第２方向ｙにおいて第１信号端子１６１の隣に位置する第２信号端子１６２から第１領域５１１Ａに至る封止樹脂５０の沿面距離もあわせて増加させることができる。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　半導体素子と、
　厚さ方向を向く第１面を有するとともに、前記半導体素子を覆う封止樹脂と、
　前記第１面から突出し、かつ前記半導体素子に導通する第１信号端子と、を備え、
　前記封止樹脂は、前記厚さ方向において前記第１面と同じ側を向く第２面を有し、
　前記第１面は、前記厚さ方向に対して直交する第１方向において前記第２面を間に挟んで前記第１信号端子とは反対側に位置し、かつ取付け部材が配置され得る第１領域を含み、
　前記厚さ方向において、前記第２面の位置が前記第１領域の位置と異なる、半導体装置。
　付記２．
　前記封止樹脂は、前記第１方向を向き、かつ前記厚さ方向において前記第１領域と前記第２面との間に位置する第３面を有し、
　前記第３面は、前記第１方向において前記第１領域と前記第２面との間に位置する、付記１に記載の半導体装置。
　付記３．
　前記第２面は、前記厚さ方向において前記半導体素子と前記第１領域との間に位置しており、
　前記第３面は、前記第１方向において前記第１信号端子が位置する側を向く、付記２に記載の半導体装置。
　付記４．
　前記封止樹脂は、前記第１方向において前記第２面と前記第１信号端子との間に位置する第４面を有し、
　前記第４面は、前記第３面に対向している、付記３に記載の半導体装置。
　付記５．
　前記第２面および前記第３面は、前記厚さ方向および前記第１方向に対して直交する第２方向に延びている、付記３または４に記載の半導体装置。
　付記６．
　前記第２面は、前記厚さ方向において前記第１領域を間に挟んで前記半導体素子とは反対側に位置しており、
　前記第３面は、前記第１方向において前記第１領域が位置する側を向く、付記２に記載の半導体装置。
　付記７．
　前記第１面から突出し、かつ前記半導体素子に導通する第２信号端子をさらに備え、
　前記第２信号端子は、前記厚さ方向および前記第１方向に対して直交する第２方向において前記第１信号端子の隣に位置しており、
　前記第２面の一部は、前記第１信号端子と前記第２信号端子とに挟まれている、付記６に記載の半導体装置。
　付記８．
　前記第１方向に視て、前記第３面は、前記第１信号端子および前記第２信号端子を跨いでいる、付記７に記載の半導体装置。
　付記９．
　前記封止樹脂は、前記第１方向において前記第２面と前記第１信号端子との間に位置する第４面を有し、
　前記第４面は、前記第３面とは反対側を向き、かつ前記第１信号端子から離れている、付記６に記載の半導体装置。
　付記１０．
　前記封止樹脂は、前記第１面から立ち上がり、かつ前記厚さ方向に視て前記第１信号端子を囲む内周面を有し、
　前記内周面は、前記第４面を含み、
　前記内周面と前記第１信号端子との間は、空洞である、付記９に記載の半導体装置。
　付記１１．
　前記封止樹脂は、前記第１面から立ち上がり、かつ前記厚さ方向に視て前記内周面を囲む外周面を有し、
　前記外周面は、前記第３面を含む、付記１０に記載の半導体装置。
　付記１２．
　前記第１方向において互いに離れて位置する第１導電層および第２導電層をさらに備え、
　前記半導体素子は、第１素子および第２素子を含み、
　前記第１素子は、前記第１導電層に導電接合されており、
　前記第２素子は、前記第２導電層に導電接合されており、かつ前記第１素子に導通している、付記１ないし１１のいずれかに記載の半導体装置。
　付記１３．
　前記第１方向において前記第１導電層および前記第２導電層を間に挟んで互いに反対側に位置する入力端子および出力端子をさらに備え、
　前記入力端子は、前記第１導電層に導電接合されており、
　前記出力端子は、前記第２導電層に導電接合されている、付記１２に記載の半導体装置。
　付記１４．
　前記厚さ方向において前記第１導電層および前記第２導電層を間に挟んで前記半導体素子とは反対側に位置する支持体をさらに備え、
　前記支持体は、絶縁層を含み、
　前記第１導電層および前記第２導電層は、前記支持体に接合されている、付記１２または１３に記載の半導体装置。
　付記１５．
　前記絶縁層の厚さは、前記第１導電層および前記第２導電層の各々の厚さよりも薄い、付記１４に記載の半導体装置。
　付記１６．
　前記支持体は、前記厚さ方向において前記絶縁層を間に挟んで前記第１導電層および前記第２導電層とは反対側に位置する放熱層を含み、
　前記放熱層の厚さは、前記絶縁層の厚さよりも厚い、付記１５に記載の半導体装置。
　付記１７．
　前記取付け部材は、導電体であり、
　前記取付け部材を用いて付記１ないし１６のいずれかに記載の半導体装置をヒートシンクに取り付けた際、前記第１領域に前記取付け部材が押し当てられる、半導体装置の取付け構造。
Ａ１０，Ａ２０，Ａ３０：半導体装置　　　Ｂ：取付け構造
１１：支持体　　　１１１：絶縁層
１１２：中間層　　　１１３：放熱層
１２１：第１支持層　　　１２１Ａ：第１主面
１２１Ｂ：第１裏面　　　１２２：第２支持層
１２２Ａ：第２主面　　　１２２Ｂ：第２支持層
１３：第１入力端子　　　１３Ａ：被覆部
１３Ｂ：露出部　　　１４：出力端子
１４Ａ：被覆部　　　１４Ｂ：露出部
１５：第２入力端子　　　１５Ａ：被覆部
１５Ｂ：露出部　　　１６１：第１信号端子
１６２：第２信号端子　　　１６３：第３信号端子
１７１：第４信号端子　　　１７２：第５信号端子
１７３：第６信号端子　　　１８：第７信号端子
１９：第１接着層　　　２１：半導体素子
２１Ａ：第１素子　　　２１Ｂ：第２素子
２１１：第１電極　　　２１２：第２電極
２１３：第３電極　　　２１４：第４電極
２２：サーミスタ　　　２３：導電接合層
３１：第１導通部材　　　３１１：本体部
３１２：第１接合部　　　３１３：第１連結部
３１４：第２接合部　　　３１５：第２連結部
３２：第２導通部材　　　３２１：本体部
３２２：第３接合部　　　３２３：第３連結部
３２４：第４接合部　　　３２５：第４連結部
３２６：中間部　　　３２７：横梁部
３３：第１導電接合層　　　３４：第２導電接合層
３５：第３導電接合層　　　３６：第４導電接合層
４１：第１ワイヤ　　　４２：第２ワイヤ
４３：第３ワイヤ　　　４４：第４ワイヤ
５０：封止樹脂　　　５１１：第１面
５１１Ａ：第１領域　　　５１２：第２面
５１３：第３面　　　５１４：第４面
５２：底面　　　５３：第１側面
５４：第２側面　　　５５：凹部
５６：溝部　　　５７：凸部
５７１：内周面　　　５７２：外周面
５８１：第１凸条部　　　５８２：第２凸条部
６０：制御配線　　　６０１：第１配線
６０２：第２配線　　　６１：絶縁層
６２：配線層　　　６２１：第１配線層
６２２：第２配線層　　　６２３：第３配線層
６２４：第４配線層　　　６２５：第５配線層
６３：金属層　　　６４：スリーブ
６４１：端面　　　６８：第２接着層
６９：第３接着層　　　ｔ：厚さ
ｄ１，ｄ２：距離　　　ｐ１，ｐ２，ｐ３，ｐ４：間隔
ｚ：厚さ方向　　　ｘ：第１方向
ｙ：第２方向

Claims (17)

  1. 　半導体素子と、
    　厚さ方向を向く第１面を有するとともに、前記半導体素子を覆う封止樹脂と、
    　前記第１面から突出し、かつ前記半導体素子に導通する第１信号端子と、を備え、
    　前記封止樹脂は、前記厚さ方向において前記第１面と同じ側を向く第２面を有し、
    　前記第１面は、前記厚さ方向に対して直交する第１方向において前記第２面を間に挟んで前記第１信号端子とは反対側に位置し、かつ取付け部材が配置され得る第１領域を含み、
    　前記厚さ方向において、前記第２面の位置が前記第１領域の位置と異なる、半導体装置。
  2. 　前記封止樹脂は、前記第１方向を向き、かつ前記厚さ方向において前記第１領域と前記第２面との間に位置する第３面を有し、
    　前記第３面は、前記第１方向において前記第１領域と前記第２面との間に位置する、請求項１に記載の半導体装置。
  3. 　前記第２面は、前記厚さ方向において前記半導体素子と前記第１領域との間に位置しており、
    　前記第３面は、前記第１方向において前記第１信号端子が位置する側を向く、請求項２に記載の半導体装置。
  4. 　前記封止樹脂は、前記第１方向において前記第２面と前記第１信号端子との間に位置する第４面を有し、
    　前記第４面は、前記第３面に対向している、請求項３に記載の半導体装置。
  5. 　前記第２面および前記第３面は、前記厚さ方向および前記第１方向に対して直交する第２方向に延びている、請求項３または４に記載の半導体装置。
  6. 　前記第２面は、前記厚さ方向において前記第１領域を間に挟んで前記半導体素子とは反対側に位置しており、
    　前記第３面は、前記第１方向において前記第１領域が位置する側を向く、請求項２に記載の半導体装置。
  7. 　前記第１面から突出し、かつ前記半導体素子に導通する第２信号端子をさらに備え、
    　前記第２信号端子は、前記厚さ方向および前記第１方向に対して直交する第２方向において前記第１信号端子の隣に位置しており、
    　前記第２面の一部は、前記第１信号端子と前記第２信号端子とに挟まれている、請求項６に記載の半導体装置。
  8. 　前記第１方向に視て、前記第３面は、前記第１信号端子および前記第２信号端子を跨いでいる、請求項７に記載の半導体装置。
  9. 　前記封止樹脂は、前記第１方向において前記第２面と前記第１信号端子との間に位置する第４面を有し、
    　前記第４面は、前記第３面とは反対側を向き、かつ前記第１信号端子から離れている、請求項６に記載の半導体装置。
  10. 　前記封止樹脂は、前記第１面から立ち上がり、かつ前記厚さ方向に視て前記第１信号端子を囲む内周面を有し、
    　前記内周面は、前記第４面を含み、
    　前記内周面と前記第１信号端子との間は、空洞である、請求項９に記載の半導体装置。
  11. 　前記封止樹脂は、前記第１面から立ち上がり、かつ前記厚さ方向に視て前記内周面を囲む外周面を有し、
    　前記外周面は、前記第３面を含む、請求項１０に記載の半導体装置。
  12. 　前記第１方向において互いに離れて位置する第１導電層および第２導電層をさらに備え、　前記半導体素子は、第１素子および第２素子を含み、
    　前記第１素子は、前記第１導電層に導電接合されており、
    　前記第２素子は、前記第２導電層に導電接合されており、かつ前記第１素子に導通している、請求項１ないし１１のいずれかに記載の半導体装置。
  13. 　前記第１方向において前記第１導電層および前記第２導電層を間に挟んで互いに反対側に位置する入力端子および出力端子をさらに備え、
    　前記入力端子は、前記第１導電層に導電接合されており、
    　前記出力端子は、前記第２導電層に導電接合されている、請求項１２に記載の半導体装置。
  14. 　前記厚さ方向において前記第１導電層および前記第２導電層を間に挟んで前記半導体素子とは反対側に位置する支持体をさらに備え、
    　前記支持体は、絶縁層を含み、
    　前記第１導電層および前記第２導電層は、前記支持体に接合されている、請求項１２または１３に記載の半導体装置。
  15. 　前記絶縁層の厚さは、前記第１導電層および前記第２導電層の各々の厚さよりも薄い、請求項１４に記載の半導体装置。
  16. 　前記支持体は、前記厚さ方向において前記絶縁層を間に挟んで前記第１導電層および前記第２導電層とは反対側に位置する放熱層を含み、
    　前記放熱層の厚さは、前記絶縁層の厚さよりも厚い、請求項１５に記載の半導体装置。
  17. 　前記取付け部材は、導電体であり、
    　前記取付け部材を用いて請求項１ないし１６のいずれかに記載の半導体装置をヒートシンクに取り付けた際、前記第１領域に前記取付け部材が押し当てられる、半導体装置の取付け構造。
PCT/JP2022/031038 2021-09-06 2022-08-17 半導体装置、および半導体装置の取付け構造 WO2023032667A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202280059479.9A CN117897808A (zh) 2021-09-06 2022-08-17 半导体装置以及半导体装置的安装结构
JP2023545425A JPWO2023032667A1 (ja) 2021-09-06 2022-08-17
DE112022003874.8T DE112022003874T5 (de) 2021-09-06 2022-08-17 Halbleiterbauteil und montagestruktur für das halbleiterbauteil
US18/420,305 US20240203849A1 (en) 2021-09-06 2024-01-23 Semiconductor device and mounting structure for semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-144534 2021-09-06
JP2021144534 2021-09-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/420,305 Continuation US20240203849A1 (en) 2021-09-06 2024-01-23 Semiconductor device and mounting structure for semiconductor device

Publications (1)

Publication Number Publication Date
WO2023032667A1 true WO2023032667A1 (ja) 2023-03-09

Family

ID=85411115

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/031038 WO2023032667A1 (ja) 2021-09-06 2022-08-17 半導体装置、および半導体装置の取付け構造

Country Status (5)

Country Link
US (1) US20240203849A1 (ja)
JP (1) JPWO2023032667A1 (ja)
CN (1) CN117897808A (ja)
DE (1) DE112022003874T5 (ja)
WO (1) WO2023032667A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039700A (ja) * 2002-06-28 2004-02-05 Fuji Electric Holdings Co Ltd 半導体パワーモジュール
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
JP2011181879A (ja) * 2010-02-04 2011-09-15 Denso Corp 半導体装置およびその製造方法
WO2020129195A1 (ja) * 2018-12-19 2020-06-25 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6594000B2 (ja) 2015-02-26 2019-10-23 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039700A (ja) * 2002-06-28 2004-02-05 Fuji Electric Holdings Co Ltd 半導体パワーモジュール
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
JP2011181879A (ja) * 2010-02-04 2011-09-15 Denso Corp 半導体装置およびその製造方法
WO2020129195A1 (ja) * 2018-12-19 2020-06-25 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
CN117897808A (zh) 2024-04-16
DE112022003874T5 (de) 2024-05-29
US20240203849A1 (en) 2024-06-20
JPWO2023032667A1 (ja) 2023-03-09

Similar Documents

Publication Publication Date Title
US9899345B2 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
JP7498814B2 (ja) 半導体モジュール
JP2019067951A (ja) 半導体装置
JP2015076562A (ja) パワーモジュール
US20240014193A1 (en) Semiconductor device
WO2023032667A1 (ja) 半導体装置、および半導体装置の取付け構造
WO2024116873A1 (ja) 半導体モジュール
WO2024090193A1 (ja) 半導体装置
WO2024085003A1 (ja) 半導体装置の冷却構造体
WO2024018790A1 (ja) 半導体装置
WO2022259825A1 (ja) 半導体装置
WO2024111367A1 (ja) 半導体装置
JP2021027150A (ja) 半導体装置
WO2023047890A1 (ja) 半導体モジュール
WO2024024371A1 (ja) 半導体装置
WO2023210379A1 (ja) 半導体モジュール
WO2023199808A1 (ja) 半導体装置
WO2023162722A1 (ja) 半導体装置および半導体モジュール
WO2023149257A1 (ja) 半導体装置
WO2024116743A1 (ja) 半導体装置
WO2023218943A1 (ja) 半導体装置
WO2024106219A1 (ja) 半導体装置
WO2024018851A1 (ja) 半導体装置
WO2023181944A1 (ja) 冷却器および半導体モジュール
WO2024029385A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22864252

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023545425

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280059479.9

Country of ref document: CN