JP2011181879A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011181879A JP2011181879A JP2010097172A JP2010097172A JP2011181879A JP 2011181879 A JP2011181879 A JP 2011181879A JP 2010097172 A JP2010097172 A JP 2010097172A JP 2010097172 A JP2010097172 A JP 2010097172A JP 2011181879 A JP2011181879 A JP 2011181879A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- main surface
- semiconductor element
- resin sheet
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 448
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 229920005989 resin Polymers 0.000 claims abstract description 471
- 239000011347 resin Substances 0.000 claims abstract description 471
- 239000004020 conductor Substances 0.000 claims description 57
- 229920005992 thermoplastic resin Polymers 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 27
- 230000017525 heat dissipation Effects 0.000 claims description 25
- 238000007789 sealing Methods 0.000 claims description 14
- 238000000465 moulding Methods 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 230000004927 fusion Effects 0.000 claims description 9
- 238000010292 electrical insulation Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 76
- 238000010586 diagram Methods 0.000 description 21
- 230000005855 radiation Effects 0.000 description 15
- 238000007731 hot pressing Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 9
- 238000001816 cooling Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- 238000000354 decomposition reaction Methods 0.000 description 5
- 238000003825 pressing Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 description 3
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 239000004697 Polyetherimide Substances 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000088 plastic resin Substances 0.000 description 2
- 229920001601 polyetherimide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- JUPQTSLXMOCDHR-UHFFFAOYSA-N benzene-1,4-diol;bis(4-fluorophenyl)methanone Chemical compound OC1=CC=C(O)C=C1.C1=CC(F)=CC=C1C(=O)C1=CC=C(F)C=C1 JUPQTSLXMOCDHR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 ether ether ketone Chemical class 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920006259 thermoplastic polyimide Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0405—Bonding areas specifically adapted for tape automated bonding [TAB] connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73219—Layer and TAB connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73269—Layer and TAB connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】主表面側に表面電極11を有し、裏面側に裏面電極12を有する板状の半導体素子10と、半導体素子10を包み込むように封止する電気絶縁性の樹脂20と、を備え、表面電極11、裏面電極12は、それぞれ樹脂20の外面にて露出しており、樹脂20は、半導体素子10の側面全体を被覆するとともに当該側面から半導体素子10の主表面と平行な方向に張り出した形状を有している。
【選択図】図1
Description
半導体素子(10)の裏面側では、当該裏面側に位置する樹脂(20)の外面に、熱可塑性樹脂よりなる第2の樹脂シート(200)の一方の主面が直接接触して設けられ、この第2の樹脂シート(200)によって半導体素子(10)の裏面が覆われており、第2の樹脂シート(200)のうち樹脂(20)の外面にて露出する裏面電極(12)の面に位置する部位には、一方の主面からこれとは反対側の他方の主面まで第2の樹脂シート(200)を貫通し当該裏面電極(12)の面に電気的に接続された導電性部材(300)が設けられ、この導電性部材(300)を介して前記裏面電極(12)と前記第2の樹脂シート(200)の他方の主面側とが電気的に接続されるようになっていることを特徴とする。
半導体素子(10)の側面の外側に樹脂(20)を介して接続部材(40)が設けられ、この接続部材(40)は第1の樹脂シート(100)の第1の層(101)に接して第1の樹脂シート(100)により封止されており、半導体素子(10)の主表面には接続部材(40)と接続される接続部材用パッド(13)が設けられており、
第1の樹脂シート(100)における第1の層(101)のうち接続部材(40)に位置する部位、接続部材用パッド(13)に位置する部位には、それぞれ第1の層(101)を厚さ方向に貫通し接続部材(40)と電気的に接続された接続部材用導体(310)、第1の層(101)を厚さ方向に貫通し接続部材用パッド(13)と電気的に接続されたパッド用導体(311)が設けられており、接続部材用導体(310)とパッド用導体(311)とは、第1の層(101)と第2の層(102)との間に設けられた導体パターン(301)を介して電気的に接続されていることを特徴とする。
図1は、本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、(a)は半導体素子10の主表面側の概略平面図、(b)は概略斜視図、(c)は(a)中のA−A概略断面図である。
図3は、本発明の第2実施形態に係る半導体装置の概略構成を示す図であり、(a)は半導体素子10の主表面側の概略平面図、(b)は概略斜視図、(c)は(a)中のB−B概略断面図である。ここでは、上記第1実施形態との相違点を中心に述べることとする。
図5は、本発明の第3実施形態に係る放熱板31、32の組み付け前の樹脂パッケージの概略構成を示す図であり、(a)は半導体素子10の主表面側の概略平面図、(b)は概略斜視図、(c)は(a)中のC−C断面図である。
図7は、本発明の第4実施形態に係る放熱板31、32の組み付け前の樹脂パッケージの概略構成を示す図であり、(a)は半導体素子10の主表面側の概略平面図、(b)は概略斜視図、(c)は(a)中のD−D概略断面図である。
図9は、本発明の第5実施形態に係る放熱板31、32の組み付け前の樹脂パッケージの概略構成を示す図であり、(a)は半導体素子10の主表面側の概略平面図、(b)は概略斜視図である。
図11は、本発明の第6実施形態に係る半導体装置の概略構成を示す図であり、(a)は半導体素子10の主表面側の概略平面図、(b)は(a)中のE−E概略断面図、(c)は(a)中のF−F概略断面図である。
図12は、本発明の第7実施形態に係る半導体装置の概略構成を示す図であり、(a)は半導体素子10の主表面側の概略平面図、(b)は(a)中のG−G概略断面図、(c)は(a)中のH−H概略断面図、(d)は(a)〜(c)に示される半導体装置に放熱板31、32を組み付けた状態を示す概略断面図である。
図13は、本発明の第8実施形態に係る半導体装置の概略構成を示す図であり、(a)は半導体素子10の主表面側の概略平面図、(b)は(a)中のI−I概略断面図である。
図15は、本発明の第9実施形態に係る組み付け前の樹脂パッケージの概略構成を示す図であり、(a)は半導体素子10の主表面側の概略平面図、(b)は概略斜視図である。なお、図15(a)ではリード部材60を組み付けた状態として示してある。
図17は、本発明の第10実施形態に係る半導体装置の概略構成を示す図であり、(a)は概略平面図、(b)は(a)中のL−L概略断面図、(b)は(a)中のM−M概略断面図である。
図18は、本発明の第11実施形態に係る半導体装置の概略構成を示す図であり、(a)は放熱板31、32の組み付け前の概略平面図、(b)は(a)中のN−N断面図、(c)は放熱板31、32を組み付けた状態の概略断面図である。本半導体装置は最終的には図18(c)に示される構成を有するものであり、この図18(c)は(a)中のN−N断面に対応した断面にて示してある。
図19は、本発明の第12実施形態に係る半導体装置の概略断面図であり、ここでは、樹脂パッケージに放熱板31、32を組み付ける前の状態を示している。図10に示されるように、本実施形態の半導体装置も、樹脂パッケージすなわち樹脂20で封止された半導体素子10に対して、両放熱板31、32を加圧接触させてなるものである。
図20は、本発明の第13実施形態に係る半導体装置の製造方法を示す工程図である。まず、図20(a)に示されるように、表面電極11および裏面電極12を含む半導体素子10の全体を樹脂20で封止する。この封止は、金型成形やポッティングにより行える。
図22は、本発明の第14実施形態に係る半導体装置の製造方法を示す工程図である。本製造方法では、図22に示されるように、半導体素子10を樹脂20の成形用の金型K2に設置し、表面電極11および裏面電極12、さらに、ここではリード端子用電極パッド13を金型K2の内面に密着させて被覆した状態とし、この状態で、金型K2に樹脂20を投入し、樹脂20による封止を行う。
図24は、本発明の第15実施形態に係る半導体装置を示す図であり、(a)は同半導体装置の概略平面図、(b)は(a)中のO−O断面図である。
図28は、本発明の第16実施形態に係る半導体装置を示す概略断面図である。本実施形態の半導体装置は、上記第15実施形態に示される半導体装置において、各樹脂シート100、200を貫通する導電性部材300の配置形態を変形したものである。
図30は、本発明の第17実施形態に係る半導体装置の熱プレス前の各部の分解状態を示す概略断面図であり、図31は、本半導体装置の概略断面図である。
図33は、本発明の第18実施形態に係る半導体装置の概略断面構成を示す図である。この半導体装置は、上記第15実施形態に示した樹脂シート100、200を有する構成を、上記図17に示したような6in1モジュール構造または3in1構造に応用したものである。
図35は、本発明の第19実施形態に係る半導体装置の熱プレス前の各部の分解状態を示す概略断面図である。本実施形態は、上記図33に示した半導体装置の他の製造方法を提供するものである。
図36は、本発明の第20実施形態に係る半導体装置を示す図であり、(a)は同半導体装置の概略平面図、(b)は(a)中のP−P断面図である。本実施形態の半導体装置は、上記第15実施形態の半導体装置を一部変形したものであり、ここでは、その変形部分を中心に述べる。
なお、半導体素子としては、主表面側に表面電極を有し、裏面側に裏面電極を有する板状のものであればよく、たとえば上記したリード端子用電極パッド13は省略されたものであってもよい。
11 表面電極
12 裏面電極
13 リード端子用電極パッド
20 樹脂
21 第1の突出部
22 第2の突出部
31 第1の放熱板
31b 放熱板側パッド
31c 絶縁層
32 第2の放熱板
40 リード端子
100 第1の樹脂シート
200 第2の樹脂シート
300 導電性部材
301 導体パターン
310 接続部材用導体
311 パッド用導体
400 第3の樹脂シート
K2 金型
Claims (15)
- 主表面側に表面電極(11)を有し、裏面側に裏面電極(12)を有する板状の半導体素子(10)と、
前記半導体素子(10)を包み込むように封止する電気絶縁性の樹脂(20)と、を備え、
前記表面電極(11)、前記裏面電極(12)は、それぞれ前記樹脂(20)の外面にて露出しており、
前記樹脂(20)は、前記半導体素子(10)における前記主表面と前記裏面との間の側面全体を被覆するとともに当該側面から前記半導体素子(10)の主表面と平行な方向に張り出した形状を有していることを特徴とする半導体装置。 - 前記露出する表面電極(11)の面、前記露出する前記裏面電極(12)の面は、それぞれ当該電極の面の周囲に拡がる前記樹脂(20)の外面と同一平面に位置することを特徴とする請求項1に記載の半導体装置。
- 前記半導体素子(10)の主表面側には、当該主表面側に位置する前記樹脂(20)の外面および当該樹脂(20)の外面にて露出する前記表面電極(11)の面に、加圧状態で直接接触した放熱性および導電性を有する第1の放熱板(31)が設けられ、
前記半導体素子(10)の裏面側には、当該裏面側に位置する前記樹脂(20)の外面および当該樹脂(20)の外面にて露出する前記裏面電極(12)の面に、加圧状態で直接接触した放熱性および導電性を有する第2の放熱板(32)が設けられていることを特徴とする請求項1または2に記載の半導体装置。 - 前記樹脂(20)のうち前記半導体素子(10)の側面から張り出した形状の部分が、前記第1の放熱板(31)の外郭および前記第2の放熱板(32)の外郭よりもはみ出していることを特徴とする請求項3に記載の半導体装置。
- 前記樹脂(20)のうち前記両放熱板(31、32)の外郭よりもはみ出している部位は、前記第1の放熱板(31)の側面に沿って突出する第1の突出部(21)、前記第2の放熱板(32)の側面に沿って突出する第2の突出部(22)として構成されており、
前記第1の放熱板(31)の側面は、前記第1の突出部(21)の内面に接して前記第1の突出部(21)に被覆され、
前記第2の放熱板(32)の側面は、前記第2の突出部(22)の内面に接して前記第2の突出部(22)に被覆されていることを特徴とする請求項4に記載の半導体装置。 - 前記半導体素子(10)の主表面には、外部接続用のリード端子(40)が接続されるリード端子用電極パッド(13)が設けられており、このリード端子用電極パッド(13)も前記樹脂(20)の外面にて露出しており、
前記第1の放熱板(31)における前記半導体素子(10)の主表面に対向する面のうち、前記リード端子用電極パッド(13)に対向する部位には、前記リード端子(40)に接続された放熱板側パッド(31b)が設けられ、
さらに、前記第1の放熱板(31)と前記放熱板側パッド(31b)および前記リード端子(40)との間には、当該間を電気的に絶縁する絶縁層(31c)が介在されており、
前記放熱板側パッド(31b)と前記リード端子用電極パッド(13)とは加圧状態で直接接触することで電気的に接続されていることを特徴とする請求項3ないし5のいずれか1つに記載の半導体装置。 - 前記半導体素子(10)の主表面側では、当該主表面側に位置する前記樹脂(20)の外面に、熱可塑性樹脂よりなる第1の樹脂シート(100)の一方の主面が直接接触して設けられ、この第1の樹脂シート(100)によって前記半導体素子(10)の主表面が覆われており、
前記第1の樹脂シート(100)のうち前記樹脂(20)の外面にて露出する前記表面電極(11)の面に位置する部位には、前記一方の主面からこれとは反対側の他方の主面まで前記第1の樹脂シート(100)を貫通し当該表面電極(11)の面に電気的に接続された導電性部材(300)が設けられ、
この導電性部材(300)を介して前記表面電極(11)と前記第1の樹脂シート(100)の他方の主面側とが電気的に接続されるようになっており、
前記半導体素子(10)の裏面側では、当該裏面側に位置する前記樹脂(20)の外面に、熱可塑性樹脂よりなる第2の樹脂シート(200)の一方の主面が直接接触して設けられ、この第2の樹脂シート(200)によって前記半導体素子(10)の裏面が覆われており、
前記第2の樹脂シート(200)のうち前記樹脂(20)の外面にて露出する前記裏面電極(12)の面に位置する部位には、前記一方の主面からこれとは反対側の他方の主面まで前記第2の樹脂シート(200)を貫通し当該裏面電極(12)の面に電気的に接続された導電性部材(300)が設けられ、
この導電性部材(300)を介して前記裏面電極(12)と前記第2の樹脂シート(200)の他方の主面側とが電気的に接続されるようになっていることを特徴とする請求項1または2に記載の半導体装置。 - 前記樹脂(20)、前記第1の樹脂シート(100)及び前記第2の樹脂シート(200)は、同一の熱可塑性樹脂よりなることを特徴とする請求項7に記載の半導体装置。
- 前記第1の樹脂シート(100)および前記第2の樹脂シート(200)の少なくとも一方の樹脂シートは、複数の熱可塑性樹脂よりなる層(101、102)が熱融着により積層されてなる積層型の樹脂シートであり、
この積層型の樹脂シートにおいては、前記導電性部材(300)は、各々の前記層(101、102)にてその厚さ方向に貫通するように設けられ、各々の前記層(101、102)の前記導電性部材(300)は隣り合う前記層(101、102)間に設けられた導体パターン(301)を介して電気的に接続されていることにより、当該樹脂シートにおける前記一方の主面に位置する前記導電性部材(300)と前記他方の主面に位置する前記導電性部材(300)とが導通されていることを特徴とする請求項7または8に記載の半導体装置。 - 前記第1の樹脂シート(100)が複数の前記層(101、102)よりなる前記積層型の樹脂シートであって、前記第1の樹脂シート(100)における複数の前記層(101、102)のうち最も前記半導体素子(10)側に位置するものを第1の層(101)、この第1の層(101)の次に前記半導体素子(10)に近いものを第2の層(102)とし、
前記半導体素子(10)の側面の外側に前記樹脂(20)を介して接続部材(40)が設けられ、この接続部材(40)は前記第1の樹脂シート(100)の前記第1の層(101)に接して前記第1の樹脂シート(100)により封止されており、
前記半導体素子(10)の主表面には前記接続部材(40)と接続される接続部材用パッド(13)が設けられており、
前記第1の樹脂シート(100)における前記第1の層(101)のうち前記接続部材(40)に位置する部位、前記接続部材用パッド(13)に位置する部位には、それぞれ前記第1の層(101)を厚さ方向に貫通し前記接続部材(40)と電気的に接続された接続部材用導体(310)、前記第1の層(101)を厚さ方向に貫通し前記接続部材用パッド(13)と電気的に接続されたパッド用導体(311)が設けられており、
前記接続部材用導体(310)と前記パッド用導体(311)とは、前記第1の層(101)と前記第2の層(102)との間に設けられた前記導体パターン(301)を介して電気的に接続されていることを特徴とする請求項9に記載の半導体装置。 - 前記第1の樹脂シート(100)の他方の主面側には、放熱性および導電性を有する第1の放熱板(31)が設けられ、この第1の放熱板(31)は当該他方の主面に直接接触しつつ、当該他方の主面に位置する前記導電性部材(300)と電気的に接続されており、
前記第2の樹脂シート(200)の他方の主面側には、放熱性および導電性を有する第2の放熱板(32)が設けられ、この第2の放熱板(32)は当該他方の主面に直接接触しつつ、当該他方の主面に位置する前記導電性部材(300)と電気的に接続されており、
前記第1の放熱板(31)と前記第1の樹脂シート(100)、および、前記第2の放熱板(32)と前記第2の樹脂シート(200)は、それぞれ樹脂シート(100、200)の融着により接合されていることを特徴とする請求項7ないし10のいずれか1つに記載の半導体装置。 - 前記第1の樹脂シート(100)の他方の主面側には、放熱性および導電性を有する第1の放熱板(31)が設けられ、この第1の放熱板(31)は当該他方の主面に直接接触しつつ、当該他方の主面に位置する前記導電性部材(300)と電気的に接続されており、
前記第2の樹脂シート(200)の他方の主面側には、放熱性および導電性を有する第2の放熱板(32)が設けられ、この第2の放熱板(32)は当該他方の主面に直接接触しつつ、当該他方の主面に位置する前記導電性部材(300)と電気的に接続されており、
前記第1の放熱板(31)と前記第1の樹脂シート(100)、および、前記第2の放熱板(32)と前記第2の樹脂シート(200)は、それぞれ放熱板を樹脂シートへ押し付けるように加圧されることにより、接合されていることを特徴とする請求項7ないし10のいずれか1つに記載の半導体装置。 - 主表面側に表面電極(11)を有し、裏面側に裏面電極(12)を有する板状の半導体素子(10)と、
前記半導体素子(10)を包み込むように封止する電気絶縁性の樹脂(20)と、を備え、
前記表面電極(11)、前記裏面電極(12)は、それぞれ前記樹脂(20)の外面にて露出しており、
前記樹脂(20)は、前記半導体素子(10)における前記主表面と前記裏面との間の側面全体を被覆するとともに当該側面から前記半導体素子(10)の主表面と平行な方向に張り出した形状を有している半導体装置の製造方法であって、
前記表面電極(11)および前記裏面電極(12)を含む前記半導体素子(10)の全体を前記樹脂(20)で封止した後、前記表面電極(11)および前記裏面電極(12)が前記樹脂(20)より露出するまで、前記樹脂(20)のうち前記半導体素子(10)における前記主表面側に位置する部分と、前記裏面側に位置する部分とを削ることを特徴とする半導体装置の製造方法。 - 主表面側に表面電極(11)を有し、裏面側に裏面電極(12)を有する板状の半導体素子(10)と、
前記半導体素子(10)を包み込むように封止する電気絶縁性の樹脂(20)と、を備え、
前記表面電極(11)、前記裏面電極(12)は、それぞれ前記樹脂(20)の外面にて露出しており、
前記樹脂(20)は、前記半導体素子(10)における前記主表面と前記裏面との間の側面全体を被覆するとともに当該側面から前記半導体素子(10)の主表面と平行な方向に張り出した形状を有している半導体装置の製造方法であって、
前記半導体素子(10)を前記樹脂(20)の成形用の金型(K2)に設置し、前記表面電極(11)および前記裏面電極(12)を前記金型(K2)の内面に密着させて被覆した状態で、前記金型(K2)に前記樹脂(20)を投入し、前記樹脂(20)による封止を行うことで、前記表面電極(11)および前記裏面電極(12)を前記樹脂(20)より露出させることを特徴とする半導体装置の製造方法。 - 主表面側に表面電極(11)を有し、裏面側に裏面電極(12)を有する板状の半導体素子(10)と、
前記半導体素子(10)を包み込むように封止する電気絶縁性の樹脂(20)と、を備え、
前記表面電極(11)、前記裏面電極(12)は、それぞれ前記樹脂(20)の外面にて露出しており、
前記樹脂(20)は、前記半導体素子(10)における前記主表面と前記裏面との間の側面全体を被覆するとともに当該側面から前記半導体素子(10)の主表面と平行な方向に張り出した形状を有しており、
前記半導体素子(10)の主表面側および裏面側に熱可塑性樹脂よりなる部材を設けて、当該両面を前記熱可塑性樹脂よりなる部材によって封止してなる半導体装置の製造方法であって、
前記熱可塑性樹脂よりなる部材として、前記半導体素子(10)の主表面側に位置するシートであって、当該シートのうち前記表面電極(11)に対応する部位に一方の主面からこれとは反対側の他方の主面まで当該シートを貫通する導電性部材(300)が設けられた第1の樹脂シート(100)と、
前記半導体素子(10)の裏面側に位置し、前記第1の樹脂シート(100)と同一の熱可塑性樹脂よりなるシートであって、当該シートのうち前記裏面電極(12)に対応する部位に一方の主面からこれとは反対側の他方の主面まで当該シートを貫通する導電性部材(300)が設けられた第2の樹脂シート(200)と、を用意し、
さらに、前記樹脂(20)を構成する部材として、前記第1及び第2の樹脂シート(100、200)と同一の熱可塑性樹脂よりなるシートであって、その厚さ方向に貫通する貫通穴(401)を有する第3の樹脂シート(400)を用意し、
前記第3の樹脂シート(400)の前記貫通穴(401)に前記半導体素子(10)を収納するとともに、前記半導体素子(10)の主表面、裏面をそれぞれ前記貫通穴(401)の一方の開口部、他方の開口部より露出させる第1の工程と、
前記第1の工程の後、前記半導体素子(10)の主表面および当該主表面側に位置する前記第3の樹脂シート(400)の外面に、前記第1の樹脂シート(100)の一方の主面を直接接触させつつ、前記第1の樹脂シート(100)の導電性部材(300)と前記表面電極(11)とを電気的に接続して、前記第1の樹脂シート(100)によって前記半導体素子(10)の主表面を覆う第2の工程と、
前記第1の工程の後、前記半導体素子(10)の裏面および当該裏面側に位置する前記第3の樹脂シート(400)の外面に、前記第2の樹脂シート(200)の一方の主面を直接接触させつつ、前記第2の樹脂シート(200)の導電性部材(300)と前記裏面電極(12)とを電気的に接続して、前記第2の樹脂シート(200)によって前記半導体素子(10)の裏面を覆う第3の工程と、
前記各工程の後、前記第1の樹脂シート(100)の他方の主面側、前記第2の樹脂シート(200)の他方の主面側から加圧するように、熱を加えながら熱プレスを行うことにより、前記各樹脂シート(100、200、300)同士を融着させる第4の工程とを実行することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010097172A JP5126278B2 (ja) | 2010-02-04 | 2010-04-20 | 半導体装置およびその製造方法 |
US13/019,390 US8963315B2 (en) | 2010-02-04 | 2011-02-02 | Semiconductor device with surface electrodes |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010022980 | 2010-02-04 | ||
JP2010022980 | 2010-02-04 | ||
JP2010097172A JP5126278B2 (ja) | 2010-02-04 | 2010-04-20 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011181879A true JP2011181879A (ja) | 2011-09-15 |
JP5126278B2 JP5126278B2 (ja) | 2013-01-23 |
Family
ID=44340889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010097172A Expired - Fee Related JP5126278B2 (ja) | 2010-02-04 | 2010-04-20 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8963315B2 (ja) |
JP (1) | JP5126278B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038309A (ja) * | 2011-08-10 | 2013-02-21 | Denso Corp | 半導体モジュールおよびそれを備えた半導体装置 |
JP2020161807A (ja) * | 2019-03-19 | 2020-10-01 | 株式会社デンソー | 半導体モジュールおよびこれに用いられる半導体装置 |
WO2021246204A1 (ja) * | 2020-06-05 | 2021-12-09 | 株式会社デンソー | 半導体装置、半導体モジュールおよび半導体装置の製造方法 |
WO2022264833A1 (ja) * | 2021-06-14 | 2022-12-22 | ローム株式会社 | 半導体装置 |
WO2023032667A1 (ja) * | 2021-09-06 | 2023-03-09 | ローム株式会社 | 半導体装置、および半導体装置の取付け構造 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5115595B2 (ja) * | 2010-06-23 | 2013-01-09 | 株式会社デンソー | 半導体モジュールの製造方法 |
JP2014179419A (ja) * | 2013-03-14 | 2014-09-25 | Alpha- Design Kk | 電子部品の接合方法 |
DE102014227024A1 (de) * | 2014-12-30 | 2016-06-30 | Robert Bosch Gmbh | Leistungsbauteil |
JP2018014414A (ja) * | 2016-07-21 | 2018-01-25 | トヨタ自動車株式会社 | 半導体装置 |
JP6477975B2 (ja) | 2017-03-08 | 2019-03-06 | 三菱電機株式会社 | 半導体装置、その製造方法および半導体モジュール |
WO2021080016A1 (ja) * | 2019-10-25 | 2021-04-29 | 株式会社デンソー | 半導体モジュールを含む電子装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61224345A (ja) * | 1985-03-28 | 1986-10-06 | Mitsubishi Electric Corp | 電力用半導体装置 |
JPH0718456U (ja) * | 1993-09-10 | 1995-03-31 | 日本インター株式会社 | 圧接型半導体装置 |
JP2000031351A (ja) * | 1998-07-09 | 2000-01-28 | Toshiba Corp | 半導体装置 |
JP2001156225A (ja) * | 1999-11-24 | 2001-06-08 | Denso Corp | 半導体装置 |
JP2003086737A (ja) * | 2001-09-11 | 2003-03-20 | Toshiba Corp | 半導体装置 |
JP2004158545A (ja) * | 2002-11-05 | 2004-06-03 | Denso Corp | 多層基板及びその製造方法 |
JP2005117860A (ja) * | 2003-10-10 | 2005-04-28 | Sumitomo Electric Ind Ltd | 電力変換用モジュールおよび電力変換装置並びに電気自動車用電力変換装置 |
JP2007027794A (ja) * | 2003-09-17 | 2007-02-01 | Denso Corp | 半導体装置およびその製造方法 |
JP2009076600A (ja) * | 2007-09-19 | 2009-04-09 | Denso Corp | 半導体冷却構造 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US30208A (en) * | 1860-10-02 | Machine fob shabpeetina tools | ||
US3559001A (en) * | 1968-08-21 | 1971-01-26 | Motorola Inc | Semiconductor housing assembly |
DE2364728A1 (de) * | 1973-12-27 | 1975-07-03 | Licentia Gmbh | Scheibenfoermiges halbleiterbauelement grosser leistungsfaehigkeit mit kunststoffummantelung |
DE2556749A1 (de) * | 1975-12-17 | 1977-06-23 | Bbc Brown Boveri & Cie | Leistungshalbleiterbauelement in scheibenzellenbauweise |
DE2810416C2 (de) * | 1978-03-10 | 1983-09-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Halbleiterbauelement mit Kunststoffummantelung |
JPH0714955A (ja) | 1993-06-23 | 1995-01-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
EP2244289B1 (en) * | 2000-04-19 | 2014-03-26 | Denso Corporation | Coolant cooled type semiconductor device |
JP4479121B2 (ja) * | 2001-04-25 | 2010-06-09 | 株式会社デンソー | 半導体装置の製造方法 |
KR100488412B1 (ko) | 2001-06-13 | 2005-05-11 | 가부시키가이샤 덴소 | 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법 |
US7132698B2 (en) * | 2002-01-25 | 2006-11-07 | International Rectifier Corporation | Compression assembled electronic package having a plastic molded insulation ring |
JP3809550B2 (ja) | 2002-04-16 | 2006-08-16 | 株式会社日立製作所 | 高耐熱半導体素子及びこれを用いた電力変換器 |
JP2005217072A (ja) * | 2004-01-28 | 2005-08-11 | Renesas Technology Corp | 半導体装置 |
JP4468115B2 (ja) | 2004-08-30 | 2010-05-26 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4450230B2 (ja) * | 2005-12-26 | 2010-04-14 | 株式会社デンソー | 半導体装置 |
JP2007251076A (ja) * | 2006-03-20 | 2007-09-27 | Hitachi Ltd | パワー半導体モジュール |
JP2007335663A (ja) * | 2006-06-15 | 2007-12-27 | Toyota Motor Corp | 半導体モジュール |
JP2008124430A (ja) * | 2006-10-18 | 2008-05-29 | Hitachi Ltd | パワー半導体モジュール |
US8354740B2 (en) * | 2008-12-01 | 2013-01-15 | Alpha & Omega Semiconductor, Inc. | Top-side cooled semiconductor package with stacked interconnection plates and method |
-
2010
- 2010-04-20 JP JP2010097172A patent/JP5126278B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-02 US US13/019,390 patent/US8963315B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61224345A (ja) * | 1985-03-28 | 1986-10-06 | Mitsubishi Electric Corp | 電力用半導体装置 |
JPH0718456U (ja) * | 1993-09-10 | 1995-03-31 | 日本インター株式会社 | 圧接型半導体装置 |
JP2000031351A (ja) * | 1998-07-09 | 2000-01-28 | Toshiba Corp | 半導体装置 |
JP2001156225A (ja) * | 1999-11-24 | 2001-06-08 | Denso Corp | 半導体装置 |
JP2003086737A (ja) * | 2001-09-11 | 2003-03-20 | Toshiba Corp | 半導体装置 |
JP2004158545A (ja) * | 2002-11-05 | 2004-06-03 | Denso Corp | 多層基板及びその製造方法 |
JP2007027794A (ja) * | 2003-09-17 | 2007-02-01 | Denso Corp | 半導体装置およびその製造方法 |
JP2005117860A (ja) * | 2003-10-10 | 2005-04-28 | Sumitomo Electric Ind Ltd | 電力変換用モジュールおよび電力変換装置並びに電気自動車用電力変換装置 |
JP2009076600A (ja) * | 2007-09-19 | 2009-04-09 | Denso Corp | 半導体冷却構造 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038309A (ja) * | 2011-08-10 | 2013-02-21 | Denso Corp | 半導体モジュールおよびそれを備えた半導体装置 |
JP2020161807A (ja) * | 2019-03-19 | 2020-10-01 | 株式会社デンソー | 半導体モジュールおよびこれに用いられる半導体装置 |
JP7088224B2 (ja) | 2019-03-19 | 2022-06-21 | 株式会社デンソー | 半導体モジュールおよびこれに用いられる半導体装置 |
WO2021246204A1 (ja) * | 2020-06-05 | 2021-12-09 | 株式会社デンソー | 半導体装置、半導体モジュールおよび半導体装置の製造方法 |
WO2022264833A1 (ja) * | 2021-06-14 | 2022-12-22 | ローム株式会社 | 半導体装置 |
WO2023032667A1 (ja) * | 2021-09-06 | 2023-03-09 | ローム株式会社 | 半導体装置、および半導体装置の取付け構造 |
Also Published As
Publication number | Publication date |
---|---|
JP5126278B2 (ja) | 2013-01-23 |
US20110186981A1 (en) | 2011-08-04 |
US8963315B2 (en) | 2015-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5126278B2 (ja) | 半導体装置およびその製造方法 | |
JP4338620B2 (ja) | 半導体装置及びその製造方法 | |
JP5975180B2 (ja) | 半導体モジュール | |
WO2017119226A1 (ja) | パワー半導体装置 | |
US20120119347A1 (en) | Semiconductor device | |
JP5659938B2 (ja) | 半導体ユニットおよびそれを用いた半導体装置 | |
JP5328645B2 (ja) | 電力用半導体モジュール | |
JP2011114176A (ja) | パワー半導体装置 | |
WO2012165045A1 (ja) | 半導体装置及び配線基板 | |
JP6997340B2 (ja) | 半導体パッケージ、その製造方法、及び、半導体装置 | |
JP2012119597A (ja) | 半導体装置及びその製造方法 | |
JP2013062282A (ja) | 半導体装置 | |
WO2013153920A1 (ja) | 半導体デバイス | |
JP2010192591A (ja) | 電力用半導体装置とその製造方法 | |
WO2014188632A1 (ja) | 放熱構造を有する半導体装置および半導体装置の積層体 | |
JP7088224B2 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP5009956B2 (ja) | 半導体装置 | |
JP2001267475A (ja) | 半導体装置の実装構造およびその実装方法 | |
JP2012253263A (ja) | 半導体チップおよびその製造方法 | |
JP2010199505A (ja) | 電子回路装置 | |
WO2020189508A1 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP2002043510A (ja) | 半導体パワーモジュールおよびその製造方法 | |
US20240178094A1 (en) | Semiconductor package | |
JP6417898B2 (ja) | 半導体装置の製造方法 | |
US20230282566A1 (en) | Semiconductor package having negative patterned substrate and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |