JPH0714955A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0714955A JPH0714955A JP5151825A JP15182593A JPH0714955A JP H0714955 A JPH0714955 A JP H0714955A JP 5151825 A JP5151825 A JP 5151825A JP 15182593 A JP15182593 A JP 15182593A JP H0714955 A JPH0714955 A JP H0714955A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- semiconductor
- external terminal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 バッチ処理を可能とする超小形で薄形の半導
体装置とその製造方法を提供する。 【構成】 半導体素子１の表裏両面に設けられたＡｕ
（金）またはＡｇ（銀）からなる電極２と、前記電極２
と接続することによって前記半導体素子１を表裏両面か
ら挟持し、半導体素子１からの電気信号を外部に伝達す
る外部端子３と、前記外部端子３の間において半導体素
子１の周囲を覆うことによって該半導体素子１を保護す
るエポキシ系の樹脂４とから構成されるものである。
体装置とその製造方法を提供する。 【構成】 半導体素子１の表裏両面に設けられたＡｕ
（金）またはＡｇ（銀）からなる電極２と、前記電極２
と接続することによって前記半導体素子１を表裏両面か
ら挟持し、半導体素子１からの電気信号を外部に伝達す
る外部端子３と、前記外部端子３の間において半導体素
子１の周囲を覆うことによって該半導体素子１を保護す
るエポキシ系の樹脂４とから構成されるものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体製造技術におけ
る半導体装置に関し、特に超小形で薄形の半導体装置の
構造とその製造方法に関するものである。
る半導体装置に関し、特に超小形で薄形の半導体装置の
構造とその製造方法に関するものである。
【０００２】
【従来の技術】従来の超小形の半導体装置には、角形で
面装着可能なダイオードやチップコンデンサ、あるいは
チップ抵抗などがある。
面装着可能なダイオードやチップコンデンサ、あるいは
チップ抵抗などがある。
【０００３】その中で、前記ダイオードを例に挙げ、そ
の構造を説明すると、半導体素子と、該半導体素子から
の電気信号を外部に伝達する外部端子とがＡｕ（金）な
どからなるワイヤによってボンディングされ、その周囲
が樹脂によって覆われて保護されている。
の構造を説明すると、半導体素子と、該半導体素子から
の電気信号を外部に伝達する外部端子とがＡｕ（金）な
どからなるワイヤによってボンディングされ、その周囲
が樹脂によって覆われて保護されている。
【０００４】ここで、現在、前記ダイオードの厚さは0.
７ｍｍが最小とされている。その内訳は、（１）半導体
装置からのワイヤのはみ出しのためのマージンが0.１ｍ
ｍ、（２）半導体素子とワイヤの合わせた高さが0.３５
ｍｍ、（３）外部端子の厚さが0.１ｍｍ、（４）外部端
子成形時のクラックに対するマージンが0.１５ｍｍであ
り、前記（１）〜（４）の合計が0.７ｍｍとなるもので
ある。
７ｍｍが最小とされている。その内訳は、（１）半導体
装置からのワイヤのはみ出しのためのマージンが0.１ｍ
ｍ、（２）半導体素子とワイヤの合わせた高さが0.３５
ｍｍ、（３）外部端子の厚さが0.１ｍｍ、（４）外部端
子成形時のクラックに対するマージンが0.１５ｍｍであ
り、前記（１）〜（４）の合計が0.７ｍｍとなるもので
ある。
【０００５】
【発明が解決しようとする課題】ところが、前記した従
来技術においては、近年の高密度実装技術の確立によ
り、さらに小形化または薄形化された半導体装置の市場
要求が強まっている。
来技術においては、近年の高密度実装技術の確立によ
り、さらに小形化または薄形化された半導体装置の市場
要求が強まっている。
【０００６】しかし、前記したようにワイヤによるボン
ディング方式を用いた場合、現状では厚さ0.７ｍｍが限
界とされているため、新しい方式による半導体装置の製
造方法を開発することが急務とされている。
ディング方式を用いた場合、現状では厚さ0.７ｍｍが限
界とされているため、新しい方式による半導体装置の製
造方法を開発することが急務とされている。
【０００７】そこで、本発明の目的は、バッチ処理を可
能とする超小形で薄形の半導体装置とその製造方法を提
供することにある。
能とする超小形で薄形の半導体装置とその製造方法を提
供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１０】すなわち、面装着形の半導体装置であっ
て、半導体素子と外部に電気信号を伝達する外部端子と
が、該半導体素子の表裏両面に設けられた電極を介して
直接接続され、該半導体素子が前記外部端子によって挟
持される構造を備えるものである。
て、半導体素子と外部に電気信号を伝達する外部端子と
が、該半導体素子の表裏両面に設けられた電極を介して
直接接続され、該半導体素子が前記外部端子によって挟
持される構造を備えるものである。
【００１１】また、本発明による前記半導体装置の製造
方法は、表裏両面に電極が設けられた少なくとも１つの
半導体素子の表裏両面に、複数の半導体素子と接続可能
な板状の外部端子を配置し、炉体を通して前記半導体素
子と前記外部端子とを接続し、前記半導体素子を表裏両
面から挟持する板状の外部端子の間に樹脂を注入して硬
化させた後に、個々の半導体装置を切り出すものであ
る。
方法は、表裏両面に電極が設けられた少なくとも１つの
半導体素子の表裏両面に、複数の半導体素子と接続可能
な板状の外部端子を配置し、炉体を通して前記半導体素
子と前記外部端子とを接続し、前記半導体素子を表裏両
面から挟持する板状の外部端子の間に樹脂を注入して硬
化させた後に、個々の半導体装置を切り出すものであ
る。
【００１２】
【作用】前記した手段によれば、ワイヤボンディング方
式を用いずに、半導体素子の表裏両面に設けられた電極
と、外部に電気信号を伝達する外部端子とが直接接続さ
れることによって、前記半導体素子が表裏両面から外部
端子によって挟持される構造であるため、半導体装置の
大きさを従来のものよりも、さらに小形、かつ、薄形に
することができる。
式を用いずに、半導体素子の表裏両面に設けられた電極
と、外部に電気信号を伝達する外部端子とが直接接続さ
れることによって、前記半導体素子が表裏両面から外部
端子によって挟持される構造であるため、半導体装置の
大きさを従来のものよりも、さらに小形、かつ、薄形に
することができる。
【００１３】また、前記外部端子が板状であるため、複
数の半導体素子を同時に接続可能であり、その結果、複
数の半導体装置を同時に切り出すバッチ処理が可能とな
る。
数の半導体素子を同時に接続可能であり、その結果、複
数の半導体装置を同時に切り出すバッチ処理が可能とな
る。
【００１４】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１５】図１は、本発明の一実施例である半導体装
置の構造の一例を示す断面図である。
置の構造の一例を示す断面図である。
【００１６】図１を用いて、本実施例の半導体装置の構
成について説明すると、半導体素子１の表裏両面に設け
られたＡｕ（金）またはＡｇ（銀）からなる電極２と、
前記電極２と接続することによって前記半導体素子１を
表裏両面から挟持し、半導体素子１からの電気信号を外
部に伝達する外部端子３と、前記外部端子３の間におい
て半導体素子１の周囲を覆うエポキシ系の樹脂４とから
構成されるものである。
成について説明すると、半導体素子１の表裏両面に設け
られたＡｕ（金）またはＡｇ（銀）からなる電極２と、
前記電極２と接続することによって前記半導体素子１を
表裏両面から挟持し、半導体素子１からの電気信号を外
部に伝達する外部端子３と、前記外部端子３の間におい
て半導体素子１の周囲を覆うエポキシ系の樹脂４とから
構成されるものである。
【００１７】次に、図１を用いて、本実施例の半導体装
置の作用について説明する。
置の作用について説明する。
【００１８】まず、半導体素子１と、該半導体素子１か
らの電気信号を外部に伝達する外部端子３との接続が、
ワイヤボンディング方式を用いずに、前記半導体素子１
の表裏両面に設けられた電極２を介して直接行われ、さ
らに、該半導体素子１が外部端子３によって、前記半導
体素子１の表裏両面に設けられた電極２を介して直接挟
持されるため、半導体装置の大きさを従来のものより
も、さらに小形、かつ、薄形にすることができる。
らの電気信号を外部に伝達する外部端子３との接続が、
ワイヤボンディング方式を用いずに、前記半導体素子１
の表裏両面に設けられた電極２を介して直接行われ、さ
らに、該半導体素子１が外部端子３によって、前記半導
体素子１の表裏両面に設けられた電極２を介して直接挟
持されるため、半導体装置の大きさを従来のものより
も、さらに小形、かつ、薄形にすることができる。
【００１９】また、半導体素子１とその周辺がエポキシ
系の樹脂４によって覆われるため、前記半導体素子１、
および該半導体素子１と外部端子３との接続部を保護す
ることができる。
系の樹脂４によって覆われるため、前記半導体素子１、
および該半導体素子１と外部端子３との接続部を保護す
ることができる。
【００２０】次に、図２〜図６は、本発明による半導体
装置の製造方法における製造工程の一例を示す図であ
る。
装置の製造方法における製造工程の一例を示す図であ
る。
【００２１】まず、図２は、本発明の一実施例である半
導体装置に用いられる板状の外部端子の形状の一例を示
す図であり、（ａ）はその断面図、（ｂ）はその平面図
を示すものである。
導体装置に用いられる板状の外部端子の形状の一例を示
す図であり、（ａ）はその断面図、（ｂ）はその平面図
を示すものである。
【００２２】また、図３は、本発明の一実施例である半
導体装置の組立後の構造の一例を示す断面図であり、図
４は、本発明の一実施例である半導体装置の樹脂注入方
法の一例を示す外観斜視図である。
導体装置の組立後の構造の一例を示す断面図であり、図
４は、本発明の一実施例である半導体装置の樹脂注入方
法の一例を示す外観斜視図である。
【００２３】さらに、図５は、本発明の一実施例である
半導体装置の樹脂注入後の切出し方法を示す外観斜視図
であり、図６は、本発明の一実施例である半導体装置の
切出し後の形状の一例を示す外観斜視図である。
半導体装置の樹脂注入後の切出し方法を示す外観斜視図
であり、図６は、本発明の一実施例である半導体装置の
切出し後の形状の一例を示す外観斜視図である。
【００２４】次に、図２〜図６を用いて、本実施例によ
る半導体装置の製造方法とその作用について説明する。
る半導体装置の製造方法とその作用について説明する。
【００２５】まず、図２（ａ）に示すように、銅などか
らなる板状の外部端子３には、位置決め手段として働く
複数のくぼみ５が設けられている。前記くぼみ５上に、
高温・高融点のクリームはんだを塗布し、その上に、表
裏両面に電極２（図１参照）が設けられた複数の半導体
素子１（図１参照）を図示しない治具を用いて整列さ
せ、配置させる。
らなる板状の外部端子３には、位置決め手段として働く
複数のくぼみ５が設けられている。前記くぼみ５上に、
高温・高融点のクリームはんだを塗布し、その上に、表
裏両面に電極２（図１参照）が設けられた複数の半導体
素子１（図１参照）を図示しない治具を用いて整列さ
せ、配置させる。
【００２６】その後、図２（ｂ）に示すような樹脂を注
入できる程度の孔部６と、前記くぼみ５（図２（ａ）参
照）とを備えた銅などからなる板状の外部端子３を前記
配置済みの半導体素子１の上に載せ、さらに、図示しな
い炉体内を通すことによって、前記クリームはんだが融
けて半導体素子１と板状の外部端子３とが確実に接続さ
れ、これによって、組立が終了し、図３に示すような構
造を得ることができる。この時、前記くぼみ５は半導体
素子１を外部端子３に配列する時の位置決め手段として
働きをする。
入できる程度の孔部６と、前記くぼみ５（図２（ａ）参
照）とを備えた銅などからなる板状の外部端子３を前記
配置済みの半導体素子１の上に載せ、さらに、図示しな
い炉体内を通すことによって、前記クリームはんだが融
けて半導体素子１と板状の外部端子３とが確実に接続さ
れ、これによって、組立が終了し、図３に示すような構
造を得ることができる。この時、前記くぼみ５は半導体
素子１を外部端子３に配列する時の位置決め手段として
働きをする。
【００２７】また、組立終了後、図４に示すように、板
状の外部端子３に設けられた孔部６からエポキシ系の樹
脂４（図１参照）を注入し、硬化させる。
状の外部端子３に設けられた孔部６からエポキシ系の樹
脂４（図１参照）を注入し、硬化させる。
【００２８】硬化後、図５および図６に示すように、所
望の寸法で半導体装置の切り出し作業を実施し、さらに
マーキングや特性検査を行うことにより、本発明の半導
体装置を得ることができる。
望の寸法で半導体装置の切り出し作業を実施し、さらに
マーキングや特性検査を行うことにより、本発明の半導
体装置を得ることができる。
【００２９】なお、前記外部端子３が板状であるため、
複数の半導体素子１（図１参照）を同時に接続可能であ
り、その結果、図５に示すような複数の半導体装置を同
時に切り出すバッチ処理が可能となる。
複数の半導体素子１（図１参照）を同時に接続可能であ
り、その結果、図５に示すような複数の半導体装置を同
時に切り出すバッチ処理が可能となる。
【００３０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００３１】例えば、本実施例において説明した半導体
装置は、ワイヤボンディング方式を用いないものであっ
たが、図７に示すようなワイヤボンディング方式を用い
た半導体装置であってもよい。
装置は、ワイヤボンディング方式を用いないものであっ
たが、図７に示すようなワイヤボンディング方式を用い
た半導体装置であってもよい。
【００３２】従来のポッティングを用いた半導体装置
は、ポッティング時に壁となる枠などを使用しているた
め、超小形化するのは非常に困難である。
は、ポッティング時に壁となる枠などを使用しているた
め、超小形化するのは非常に困難である。
【００３３】しかし、図７に示す他の実施例の場合、半
導体素子１とリードフレーム８とをボンディングワイヤ
７によって接続し、その周辺部をポッティングによって
樹脂で単純に固めただけのものであるため、超小形化
（薄形化）を実現することができる。
導体素子１とリードフレーム８とをボンディングワイヤ
７によって接続し、その周辺部をポッティングによって
樹脂で単純に固めただけのものであるため、超小形化
（薄形化）を実現することができる。
【００３４】また、図８に示す他の実施例は、ワイヤボ
ンディング方式を用いないで半導体素子１とリードフレ
ーム８とを直接接触させるものであり、さらにその周囲
を樹脂４によって固めたものである。
ンディング方式を用いないで半導体素子１とリードフレ
ーム８とを直接接触させるものであり、さらにその周囲
を樹脂４によって固めたものである。
【００３５】この場合も、前記実施例と同様に半導体装
置の薄形化を実現することができる。
置の薄形化を実現することができる。
【００３６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００３７】（１）．半導体素子の表裏両面に設けられ
た電極と、外部に電気信号を伝達する外部端子とが直接
接続されることによって、前記半導体素子が表裏両面か
ら外部端子によって挟持される構造であるため、半導体
装置の大きさを従来のものよりも、さらに小形化あるい
は薄形化することができる。
た電極と、外部に電気信号を伝達する外部端子とが直接
接続されることによって、前記半導体素子が表裏両面か
ら外部端子によって挟持される構造であるため、半導体
装置の大きさを従来のものよりも、さらに小形化あるい
は薄形化することができる。
【００３８】（２）．前記外部端子が板状であり、か
つ、半導体素子と前記外部端子とが、該半導体素子の表
裏両面に設けられる電極を介して直接接続されるため、
複数の半導体装置を同時に製造するバッチ処理が可能と
なる。その結果、製造コストを大幅に削減することがで
きる。
つ、半導体素子と前記外部端子とが、該半導体素子の表
裏両面に設けられる電極を介して直接接続されるため、
複数の半導体装置を同時に製造するバッチ処理が可能と
なる。その結果、製造コストを大幅に削減することがで
きる。
【００３９】（３）．複数の半導体装置を同時に製造す
るバッチ処理が可能となるため、製造時間を大幅に短縮
することができる。
るバッチ処理が可能となるため、製造時間を大幅に短縮
することができる。
【００４０】（４）．半導体素子が樹脂によって、その
周囲を覆われて保護されるため、半導体装置の品質を向
上させることができる。
周囲を覆われて保護されるため、半導体装置の品質を向
上させることができる。
【００４１】（５）．前記板状の外部端子には、複数の
くぼみが備えられるため、半導体素子を前記外部端子に
配列させる時の位置決め手段とすることができる。
くぼみが備えられるため、半導体素子を前記外部端子に
配列させる時の位置決め手段とすることができる。
【００４２】（６）．前記板状の外部端子にくぼみが備
えられることによって、半導体装置の薄形化をさらに促
進させることができる。
えられることによって、半導体装置の薄形化をさらに促
進させることができる。
【図１】本発明の一実施例である半導体装置の構造の一
例を示す断面図である。
例を示す断面図である。
【図２】本発明の一実施例である半導体装置に用いられ
る板状の外部端子の形状の一例を示す図であり、（ａ）
はその断面図、（ｂ）はその平面図を示すものである。
る板状の外部端子の形状の一例を示す図であり、（ａ）
はその断面図、（ｂ）はその平面図を示すものである。
【図３】本発明の一実施例である半導体装置の組立後の
構造の一例を示す断面図である。
構造の一例を示す断面図である。
【図４】本発明の一実施例である半導体装置の樹脂注入
方法の一例を示す外観斜視図である。
方法の一例を示す外観斜視図である。
【図５】本発明の一実施例である半導体装置の樹脂注入
後の切出し方法を示す外観斜視図である。
後の切出し方法を示す外観斜視図である。
【図６】本発明の一実施例である半導体装置の切出し後
の形状の一例を示す外観斜視図である。
の形状の一例を示す外観斜視図である。
【図７】本発明の他の実施例による半導体装置の構造の
一例を示す断面図である。
一例を示す断面図である。
【図８】本発明の他の実施例による半導体装置の構造の
一例を示す断面図である。
一例を示す断面図である。
１ 半導体素子 ２ 電極 ３ 外部端子 ４ 樹脂 ５ くぼみ ６ 孔部 ７ ボンディングワイヤ ８ リードフレーム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 伸一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 森田 潤一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (4)
- 【請求項１】 面装着形の半導体装置であって、半導体
素子と外部に電気信号を伝達する外部端子とが、該半導
体素子の表裏両面に設けられた電極を介して直接接続さ
れ、該半導体素子が前記外部端子によって挟持される構
造を備えたことを特徴とする半導体装置。 - 【請求項２】 前記半導体素子は、前記外部端子の間で
樹脂によって周囲を覆われていることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 請求項１記載の半導体装置の製造方法で
あって、表裏両面に電極が設けられた少なくとも１つの
半導体素子の表裏両面に、複数の半導体素子と接続可能
な板状の外部端子を配置し、炉体を通して前記半導体素
子と前記外部端子とを接続し、前記半導体素子を表裏両
面から挟持する板状の外部端子の間に樹脂を注入して硬
化させた後に、個々の半導体装置を切り出すことを特徴
とする半導体装置の製造方法。 - 【請求項４】 前記板状の外部端子は、複数のくぼみを
備えていることを特徴とする請求項３記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5151825A JPH0714955A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5151825A JPH0714955A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714955A true JPH0714955A (ja) | 1995-01-17 |
Family
ID=15527145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5151825A Pending JPH0714955A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714955A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030793A (ja) * | 2008-07-28 | 2013-02-07 | Toshiba Corp | 半導体装置の製造方法 |
| US8963315B2 (en) | 2010-02-04 | 2015-02-24 | Denso Corporation | Semiconductor device with surface electrodes |
-
1993
- 1993-06-23 JP JP5151825A patent/JPH0714955A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013030793A (ja) * | 2008-07-28 | 2013-02-07 | Toshiba Corp | 半導体装置の製造方法 |
| US8963315B2 (en) | 2010-02-04 | 2015-02-24 | Denso Corporation | Semiconductor device with surface electrodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3877401B2 (ja) | 半導体装置の製造方法 | |
| US20020027297A1 (en) | Semiconductor package | |
| US20010048156A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20040089921A1 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
| JPH11186301A (ja) | 半導体装置の製造方法 | |
| JP2000243887A (ja) | 半導体装置とその製造方法 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| JPH11191562A (ja) | 半導体装置の製造方法 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH0714955A (ja) | 半導体装置およびその製造方法 | |
| JPH11163007A (ja) | 半導体装置の製造方法 | |
| JPH11176856A (ja) | 半導体装置の製造方法 | |
| JP2000243880A (ja) | 半導体装置とその製造方法 | |
| JPH08186212A (ja) | 樹脂封止型電子部品およびリードフレーム | |
| JPH11186481A (ja) | リードフレーム | |
| JPH10335366A (ja) | 半導体装置 | |
| JP2003046053A (ja) | 半導体装置およびその製造方法 | |
| JPH01272144A (ja) | 半導体装置とその組立方法 | |
| JP2000286375A (ja) | 半導体装置 | |
| KR100218335B1 (ko) | 칩 사이즈 패키지 | |
| JP4215300B2 (ja) | 半導体装置の製造方法 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JPS6236299Y2 (ja) | ||
| JPH0685113A (ja) | 半導体装置およびその製造方法 |