JP3809550B2 - 高耐熱半導体素子及びこれを用いた電力変換器 - Google Patents
高耐熱半導体素子及びこれを用いた電力変換器 Download PDFInfo
- Publication number
- JP3809550B2 JP3809550B2 JP2002113245A JP2002113245A JP3809550B2 JP 3809550 B2 JP3809550 B2 JP 3809550B2 JP 2002113245 A JP2002113245 A JP 2002113245A JP 2002113245 A JP2002113245 A JP 2002113245A JP 3809550 B2 JP3809550 B2 JP 3809550B2
- Authority
- JP
- Japan
- Prior art keywords
- common electrode
- semiconductor element
- high heat
- insulating ceramic
- electrode plates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数個の半導体チップを並列に接続して、一つのパッケージに組み込んだ新規な高耐熱半導体素子及びこれを用いた電力変換器に関する。
【０００２】
【従来の技術】
Si半導体エレクトロニクスの技術を駆使して主回路電流を制御するパワーエレクトロニクスの技術は、その性能向上と共に幅広い分野で応用され、さらにその適用拡大がなされつつある。ダイオード、サイリスタの他、MOS構造ゲートへの入力信号により主電流を制御するためのMOS制御デバイスであるMOS型電界効果トランジスタ（以下MOSFETと略す）や、絶縁ゲート型バイポーラトランジスタ（以下IGBTと略す）等が注目され、パワースイッチングデバイスとしてモータＰＷＭ制御インバータの応用等に幅広く使われている。
【０００３】
しかしながら、近年では、Siデバイスの限界にせまる高性能デバイスの開発もなされてきており、さらなる飛躍的なパワーデバイスの性能向上を目指して、Siに代わるSiC、GaN、ダイヤモンド等の新しい半導体材料を用いたパワーデバイスの検討も始まっている。なかでもSiCは、最も有望なデバイスとして注目され、研究開発が進められている。SiCは、Siに比べて絶縁破壊電界が大きく、さらにバンドギャップが広いため、高温での半導体動作が可能である等の特徴を有するため、特に大電力制御用に好適な高耐圧化や、高温での使用、すなわち冷却系を簡略化したシステムの実現等が期待されている。
【０００４】
従来のSi半導体パワーデバイス実装形態では、低電力容量用の１チップを放熱板上にマウントした後、全体を樹脂モールドしたデイスクリート素子や、より大きな容量向けのモジュール構造と呼ばれるIGBT等のパッケージ形態が主流となっている。
【０００５】
前記モジュール構造では、一般に放熱体兼用の金属ベース上に絶縁板を介して半導体チップの第二主面の主電極を半田付けし、第一主面上の主電極（エミッタ電極）、および制御電極（ゲート電極）は、樹脂製ケースに装備されたエミッタ、およびゲート用の外部導出端子との間をアルミ等の導線でワイヤボンディングし、パッケージ外部へ引き出している。また、パッケージ内部には、チップの信頼性を確保するため、シリコーンゲルを充填している。
【０００６】
一方、パワーデバイスの別の実装形態として、外部電極を平型素子の両面に形成した素子が開発されており、ダイオード、サイリスタ、GTO（gate turn−off thyristor）、IGBT（insulated gate bipolar transistor）に適用されている。特に前記IGBTの平型素子では、複数のSiチップをパッケージ内に並列に組み込み、その主面に形成されたエミッタ電極、コレクタ電極をそれぞれパッケージ側に設けた上下の電極板に外部から加圧力を加えて面接続させて引き出すようにした加圧接触構造のパッケージが提案されており、特に大容量のデバイスに好適な実装形態である。
【０００７】
例えば、特開平8−088240号公報においては、実施例に２１個のSi半導体チップ（９個のIGBTと１２個のダイオード）を搭載した平型IGBTパッケージが開示されている。
【０００８】
このパッケージ構造の例を図７に示す。半導体チップ２５の第二主面（コレクタ側）は、パッケージの共通電極（Cu）２２上に設けられた１枚の大型の電極用基板（Mo）２４に搭載され、第一主面（エミッタ側）はチップ２５ごとに分離した個別の小型の圧接板（Mo）２３を介して、パッケージの共通電極（Cu）２１に接続する構造となっている。さらに、半導体チップ２５のパッケージ内での位置決めは、各半導体チップ２５の外周部分に設置した樹脂製のチップフレーム２７及びこれと一体型の外部フレーム２６を用いて一括で行われている。
【０００９】
WO98/43301号公報には、共通電極間に設けられた中間電極間にIGBTチップを有し、共通電極間の外周に絶縁外筒で覆ってフランジで接合した半導体装置が示されている。
【００１０】
【発明が解決しようとする課題】
SiC、GaN、ダイヤモンド等の高耐熱半導体を用いて、その性能を最大限に活かすためには、Siの場合（稼働温度150℃以下）に比べて格段に高い300℃以上の高温での動作が必要となる。
【００１１】
ところが、上記公知例に見られるような従来のSi半導体で用いられている実装形態のままでは、内蔵する実装部品として樹脂部品を多用している等、元々の材料自体の耐熱性の点で問題がある。更に、上記の平型IGBTパッケージの実装では、共通電極基板の材料として無酸素銅を用いており、300℃以上の高温での使用には、加圧による変形が大きく問題がある。又、パッケージの外部に露出している共通電極や気密封止のためのフランジ部品などの金属部分は、酸化して電気抵抗が増加したり、酸化膜の剥離等で劣化が進行する等の種々の問題がある。無酸素銅電極にNiめっき膜を施す例はあるが、Niでは300℃以上の高温での酸化を防止することができない。
【００１２】
本発明の目的は、複数個のSiC半導体チップを一つの平型パッケージに組み込んだ半導体素子を対象に、より高い温度での使用に対して信頼性が高く、又酸化劣化がなくより高温での使用に耐える半導体素子を提供することにある。
【００１３】
又、本発明の目的は、Si半導体素子を用いた従来の電力変換器に比べて、より高性能な電力変換器を提供することにある。
【００１４】
【課題を解決するための手段】
本発明は、一対の共通電極板と、該共通電極板間に中間電極を介して併置して設けられた複数個のシリコンより高い耐熱性を有する半導体チップと、前記共通電極板間の外周に接合された絶縁性セラミックス製外筒と、前記各々の半導体チップと中間電極とを収納する絶縁性セラミックス製内筒とを有し、該絶縁性セラミックス製外筒内に非酸化性ガスが充填されていることを特徴とする高耐熱半導体素子にある。
【００１５】
又、本発明は、一対の銅合金製共通電極板と、該共通電極板間に中間電極を介して併置して設けられた複数個の半導体チップと、前記共通電極板間の外周に接合された絶縁性セラミックス製外筒と、前記各々の半導体チップと中間電極とを収納する絶縁性セラミックス製内筒とを有することを特徴とする高耐熱半導体素子にある。
【００１６】
前記絶縁性セラミックス製外筒は、その外周に電気絶縁性を高めるフィンが一体に設けられていること、前記半導体チップは、その各々が絶縁性セラミックス製内筒内に設けられていること、前記絶縁性セラミックス製外筒は、前記共通電極板に金属製フランジを介してろう付け又は前記共通電極板に直接ろう付けされていること、前記金属製フランジの少なくとも一方は、径方向に伸縮可能な構造を有すること、前記絶縁性セラミックス製外筒に非酸化性ガスを供給する供給口が設けられていること、前記共通電極板の少なくとも外気に晒される表面に外気による酸化を防止する皮膜が設けられていることが好ましい。
【００１７】
更に本発明は、一対の銅合金製共通電極板と、該共通電極板間に該共通電極板に設けられた突起部を介して直接接し併置して設けられた又は前記共通電極板間に中間電極を介して併置して設けられた複数個のシリコンより高耐熱性の半導体チップと、前記共通電極板間の外周に接合された絶縁性セラミックス製外筒と、前記各々の半導体チップと中間電極とを収納する又は前記各々の半導体チップと突起部とを収納する絶縁性セラミックス製内筒とを有し、前記絶縁性セラミックス製外筒内に非酸化性ガスが充填されており、前記共通電極板の少なくとも外部に露出する表面にPt層が形成されていることを特徴とする高耐熱半導体素子にある。前記Ptコーティングは、その下地にNi層が施されていることが好ましい。
【００１８】
前記一対の共通電極板が、析出硬化型銅合金からなること、前記一対の共通電極板が、Cuを主成分とし、Zr、Fe、Cr、Ti、Ag及びSnから選ばれる少なくとも1種を0.1〜５重量%、好ましくは0.3〜1.5重量%含む合金からなること、前記共通電極板と絶縁性セラミックスの外筒とが、Agを主成分とするろう材によって接合されていること、前記共通電極板と絶縁性セラミックス製外筒とは、熱膨張係数が2〜5×10− 6/℃である鉄−ニッケル合金、Fe-32〜42wt%Ni合金及びFe-30〜40wt%Ni−5〜20wt%Co合金製フランジ部材を介してAgを主成分とするろう材によって接合されていること、前記半導体チップの少なくとも一つが、外部からの制御信号によって主電流を制御する主電流制御機能を有すること、前記半導体チップがSiCであることが好ましい。
【００１９】
本発明の高耐熱半導体素子は、一対の共通電極板と絶縁性セラミックス製外筒により内部を気密封止された平型パッケージの中に、第一主面に少なくとも第一の主電極、第二主面に少なくとも第二の主電極を有する複数個の半導体チップを並置して組み込んだものが好ましい。
【００２０】
また、本発明の電力変換器は、前記記載の高耐熱半導体素子を主変換素子として用いたことを特徴とする。
【００２１】
共通電極用の材料としては、高温での加圧変形抵抗が大きい金属で、かつ電気抵抗の低い材料が好ましい。上記の観点で、種々の試験、検討を行なった結果、銅合金の中でも特に析出硬化型の銅合金が好ましい事がわかった。中でも、Cuを主成分とし、Zr、Fe、Cr、Ti、Ag、Snから選ばれる少なくとも1種以上の元素を0.1〜5.0wt%含む合金が好ましく、特にZr、Fe、Crを含む銅系合金が加圧変形抵抗が大きくより好ましい。
【００２２】
耐熱性の高い銅合金として、一般にベリリウム銅があるが、銀ろう材とのぬれ性が悪く、フランジ材やセラミックス材料と気密で信頼性の良い構造体を製造するには不適であることが分かった。これに比べて、上記した銅合金では、このような問題の発生がなく、信頼性に優れる高耐熱半導体素子を製造することができることが確認できた。
【００２３】
表面酸化保護膜としては、種々の材料構成を検討した結果、高温での長期動作に対してもPtが耐熱性、耐酸化性、電気伝導性に最も優れている事がわかった。
【００２４】
本発明のような複雑な構造体の場合には、外部に露出する金属の材料もいろいろな材料が混在することになる。従って、いろいろな材料に対して密着性をそれぞれ充分確保してPt保護膜を形成するためには、Ni膜をPt膜の下地膜としてさらに設けることも有効である。Niは、Pt膜との密着性を確保すると共に、上記銅合金との高温での拡散反応をよく抑制できるので、高温での長期信頼性がさらに向上できることが分かった。また、Niは、銅合金とPtの中間の熱膨張係数を有することから、熱ストレスを緩和できるので、より保護膜の信頼性を向上できる。熱サイクル等の条件がより過酷な条件での使用が想定される場合には、Ni膜とPt膜の間に、より密着性を向上するための薄いAuストライクめっきを施すことも有効である。
【００２５】
膜の形成方法としては、めっきの他、スパッタ、蒸着等の方法のいずれかでも良いが、本実施例のような複雑な形状を有する金属面に全面に保護膜をつけるためには、めっき法が最も好ましい。膜厚は、使用する温度条件、及び補償すべき時間条件によって最適なものが選ばれる。
【００２６】
前記絶縁性セラミックス製外筒内に充填される非酸化性ガスとしては、窒素ガスやＳＦ６ガス、又はこれらの混合ガスが好ましい。
【００２７】
高耐熱半導体として、SiC半導体が好ましいが、SiC以外のGaN、ダイヤモンド等のSiよりも高温で動作可能な高耐熱半導体についても同様に実施可能である。
【００２８】
本発明は第一主面に第一の主電極と第二主面に第二の主電極を有する高耐熱半導体素子全般を対象としており、PNダイオード、ショットキーダイオード、SID等の各種ダイオードの他、絶縁ゲート形トランジスタ（MOSトランジスタ）、絶縁ゲート形サイリスタ（MOS制御サイリスタ）等の制御電極付き半導体素子、すなわち第一主面に第一の主電極と制御電極、第二主面に第二の主電極を有し、外部からの制御信号による主電流制御機能を有する等に対しても同様に実施できる。
【００２９】
また、本発明は、ダイオードチップのみを多数個平型パッケージに位置決めして実装した素子、MOSFET等のスイッチング半導体のみからなる半導体素子、およびダイオードチップとスイッチング半導体チップを複数個逆並列に並べた半導体素子、等の各種素子に適用できる。
【００３０】
【発明の実施の形態】
（実施例１）
図１は、本発明の平型半導体素子の中央部縦断面図である。本実施例では、複数個のSiCチップを組み込んだ例である。SiCチップ３には両主面（図では上側面と下側面）に各々主電極が形成されている。SiCチップ３には、放熱と電気的接続を兼ねた中間電極４がチップ３の各主電極と接する形で上下に配置されており、これが平型半導体素子の外部電極となる第１の共通電極１と第２の共通電極１に挟まれている。図面の上がプラス極、下がマイナス極となっている。これらの一対の共通電極１の間は、円筒形状の絶縁性セラミックス製外筒２により外部絶縁され、さらに共通電極１と絶縁性セラミックス製外筒２の間は、低熱膨張性のFe-36wt%Ni合金製フランジ部材６によりパッケージ内部をシール封止したハーメチック構造となっている。上部のフランジ部材６は径方向に伸縮可能に蛇腹形状を有し、それと共通電極１、及び絶縁性セラミックス製外筒２の間は、銀（Ag）ろう材で気密接合されている。また、共通電極の材料には、Crを0.4〜1.2wt%含有するクロム銅合金を用いた。下部のフランジ部材６に対しても同様に径方向に伸縮可能に蛇腹形状とするのが好ましく、径方向の応力を緩和する。
【００３１】
これらの金属製フランジ部材６は上部の共通電極の上部に設けられた凹み部、下部の共通電極の下部に設けられた凹み部に各々ろう付けされ、絶縁性セラミックス製外筒２には、上部の共通電極６に対応して別途ろう付けして設けられた金属製フランジ６によって互いに溶接されて結合され、下部の共通電極１には下部のフランジ部材６がろう付けされる。上部の金属製フランジ６の互いの溶接結合部が所望の長さをもつことによって上部の共通電極１が上方に熱膨張しても伸びる構造になっている。
【００３２】
SiCチップ３の各々は、各中間電極４の大きさ、形状に対応した内周面側を有する四角形状のセラミックス絶縁支持体５に収納されており、共通電極に接しないような高さになっている。SiCチップ３への接触面積は、中間電極４の上が小さく、下が上より大きく形成されている。この接触構造は、SiCチップ３の耐圧の点から設定される。
【００３３】
絶縁性セラミックス製外筒２には炭化ケイ素、窒化ケイ素、窒化アルミニウム、ムライト、アルミナ等が好適である。
【００３４】
図１に示すように、絶縁性セラミックス製外筒２のそと表面の下部に沿面距離を大きくするリング状の突起としてフィンが全周に設けられている。
【００３５】
SiCチップ３の半導体チップほかの部品を内蔵した後、前記フランジ間を溶接封止１４する。その後、内部ガス置換用パイプ８を用いて半導体素子内部を窒素ガス等の非酸化性ガスによって置換、充填した後、最後に内部ガス置換用パイプ８の外部先端を溶接して完全に半導体素子内部を封止する。次に、この半導体素子の外部に露出している金属部分（共通電極、フランジ、ろう材、パイプ、溶接部）に電極を取り付けて、めっき浴中で電気Niめっき（厚さ5〜10μm）を施した後、さらに同様に厚さ２〜５μmのPtめっき９を施した。Ptめっき９は共通電極１とフランジ部材６の金属面の外表面全面に形成した。
【００３６】
図２は、本実施例の半導体素子の半導体チップ部を通る横断面図を示しており、図中に示したＡ−Ａ'位置は図１の縦断面位置に対応している。又、SiCチップ３は四角絶縁性セラミックス製内筒のセラミックス絶縁支持体内に挿入され、支持され、その高さはSiCチップ３を介して両側に設けられた中間電極４との全体の高さより低く設定される。又、中間電極４は上と下で異なった大きさを有し、上を下より小さくすることによって両者のSiCチップ３に対する接触をより高めることができる。
【００３７】
（実施例２）
図３は本発明の平型半導体素子の縦断面図である。複数個のSiCダイオードチップ３１、３２を組み込んだ例である。SiCダイオードチップ３１、３２には、SiCチップの一方の側にアノード電極、他方の面にカソード電極が形成されており、これらが半導体素子の外部電極となる第１の共通電極１１と第２の共通電極１２に挟まれている。本実施例では、上記実施例１で用いた中間電極部品を用いておらず、代わりに図に示すような共通電極の突起部１３を設けている。本実施例における断面構造は図２と同様であり、SiCチップが７個配置されている。
【００３８】
これらの一対の共通電極１１、１２の間は、絶縁性のセラミックス製外筒２により外部絶縁され、さらに共通電極と絶縁外筒の間は、低熱膨張性Fe-Ni-Co合金製フランジ部材６１、６２によりパッケージ内部をシール封止したハーメチック構造となっている。フランジ部材６１、６２と共通電極１１、１２、及び絶縁外筒２の間は、銀ろう材（JIS BAg-8）で気密接合されている。また、本実施例では共通電極１１、１２の材料に、Zrを0.1〜0.15wt%含有するジルコニウム銅合金を用いた。上部フランジ部材６１は実施例１と同様に径方向に伸縮可能な形状を有すると共に、絶縁性セラミックス製外筒２の上部に対しても同じ合金のフランジがろう付けによって設けられ、共通電極１１が共通電極１２に対して上下方向に伸縮可能な適当な長さを有して溶接接合構造を有する。絶縁性セラミックス製外筒２の下部に対しても同じ合金のフランジがろう付けによって設けられ径方向に伸縮可能な構造を有する。
【００３９】
SiCチップ３２は断面が四角円筒状のセラミックス絶縁部材４１内に挿入され、SiCチップ３２に対する接触は上部の共通電極１１に設けられた突起によって行われ、下部の共通電極１２には搭載によって行われる。
【００４０】
半導体チップほかの部品を内蔵した後、前記フランジ間を溶接封止１５する。その後、内部ガス置換用パイプ８を用いて半導体素子内部を窒素ガス置換、充填した後、最後に内部ガス置換用パイプ８の外部先端を溶接して完全に半導体素子内部を封止する。次に、この半導体素子の外部に露出している金属部分に電極を取り付けて、めっき浴中で電気Ptめっき９を外部に露出している金属部分（共通電極、フランジ、ろう材、パイプ、溶接部）全面に施した。めっき膜の平均厚さは５μmであった。
【００４１】
（実施例３）
図４及び図５は本発明の高耐熱半導体素子の共通電極と絶縁性セラミックスの外筒部分の拡大縦断面図である。いずれのSiCチップ、中間電極及びセラミックス絶縁支持体の構造は実施例１又は２と同様に構成される。本実施例では、共通電極板１と絶縁性セラミックスの外筒２を繋ぐ封止部材として、フランジ部材を用いず、共通電極板１と絶縁性セラミックスの外筒２を直接Agを主成分とするろう材で接合している例を示している。この場合にも、完全に半導体素子内部を気密封止した後、この半導体素子の外部に露出している金属部分（共通電極、ろう材、パイプ、溶接部）の全面に、Ptめっき９を施してある。接合の例として、図４では、ストレートな接合であり、図５では共通電極板１にリング状の突起が設けられ、絶縁性セラミックス製外筒２の内周面に対応する位置に溝が設けられている。絶縁性セラミックス製外筒２の一部外周に図１と同様にリング状の突起を有するフィンが形成されている。
【００４２】
実施例では、共通電極、あるいはパッケージの外形が丸型の例を示したが、４角形の半導体装置も当然可能であり、この場合は絶縁性の外筒も４角形がよい。パッケージング材料の製造コスト等の種々の他の要因も勘案して望ましい形状を選択すればよい。
【００４３】
（実施例４）
図６は、実施例１〜３に記載の本発明の高耐熱半導体素子を用いた電力用自励式変換器の１ブリッジ分の構成回路図である。主変換素子となるSiC MOSFET１８とSiCダイオード１９が逆並列に配置され、さらにｎ個直列に接続された構成となっている。これらMOSFETとダイオードは、多数のSiC半導体チップを並列実装した平型半導体素子を示している。前述の逆導通型SiC平型半導体素子を用いた場合には、図中のMOSFET１８とダイオード１９がまとめて一つのパッケージに収められた形となる。
【００４４】
なお、前記半導体素子は、電力系統に用いられる自励式変換器、ミル用変換器や、可変速揚水発電、圧延機、ビル内変電所設備、電鉄用変電設備、ナトリウム硫黄（NaS）電池システム等の変換器にも用いることができる。
【００４５】
さらに、前記したごとき高い信頼性を有する高耐熱半導体素子を用いることにより、Si半導体素子を用いた従来の電力変換器に比べて、より高性能な電力変換器が実現できる。すなわち、本発明の半導体素子を用いた電力変換器は、Si半導体素子を用いた場合に比べて、特に高耐圧化した場合に損失が大幅に低減でき省エネルギー化が実現できるだけでなく、さらに素子の高温での使用が可能となるため、冷却等の負担が軽減でき、変換器がコンパクトにできるので、コストを大幅に低減できる。
【００４６】
【発明の効果】
本発明によれば、複数個の半導体チップを一つの平型パッケージに組み込んだ半導体素子を対象に、従来にない高い温度での使用に対して信頼性の高い高耐熱半導体素子を提供することができる。
【００４７】
又、上述の高い信頼性を有するSiC半導体素子を用いることにより、従来、高耐圧、大電流容量の分野で使用されてきたSi半導体素子を用いた変換器に比べて、より高温での安定な動作が可能な電力変換器を提供することができる。
【図面の簡単な説明】
【図１】 本発明の半導体素子の縦断面図である。
【図２】 本発明の半導体素子の横断面図である。
【図３】 本発明の半導体素子の縦断面図である。
【図４】 本発明の共通電極と絶縁性セラミックスの外筒部分の拡大縦断面図である。
【図５】 本発明の共通電極と絶縁性セラミックスの外筒部分の拡大縦断面図である。
【図６】 本発明の半導体素子を用いた変換器の１ブリッジ分の構成回路図である。
【図７】 従来の半導体装置の縦断面図である。
【符号の説明】
１、１１、１２、２１、２２…共通電極、２…絶縁性セラミックスの外筒、３、２５、３１、３２…半導体チップ、４、２３、２４…中間電極、５…セラミック絶縁支持体、６、６１、６２…フランジ、７…不活性ガス、８…内部ガス置換用パイプ、９、９１…コーティング膜、１０…ロウ材、１３…共通電極の突起部、１４、１５…溶接部、１８…SiCMOSFET、１９…SiCダイオード、２０…スナバ、２１、２２…共通電極、２３、２４…中間電極、２５…半導体チップ、２６…樹脂製外部フレーム、２７…樹脂製チップフレーム、４１…耐熱絶縁性部材。
【発明の属する技術分野】
本発明は、複数個の半導体チップを並列に接続して、一つのパッケージに組み込んだ新規な高耐熱半導体素子及びこれを用いた電力変換器に関する。
【０００２】
【従来の技術】
Si半導体エレクトロニクスの技術を駆使して主回路電流を制御するパワーエレクトロニクスの技術は、その性能向上と共に幅広い分野で応用され、さらにその適用拡大がなされつつある。ダイオード、サイリスタの他、MOS構造ゲートへの入力信号により主電流を制御するためのMOS制御デバイスであるMOS型電界効果トランジスタ（以下MOSFETと略す）や、絶縁ゲート型バイポーラトランジスタ（以下IGBTと略す）等が注目され、パワースイッチングデバイスとしてモータＰＷＭ制御インバータの応用等に幅広く使われている。
【０００３】
しかしながら、近年では、Siデバイスの限界にせまる高性能デバイスの開発もなされてきており、さらなる飛躍的なパワーデバイスの性能向上を目指して、Siに代わるSiC、GaN、ダイヤモンド等の新しい半導体材料を用いたパワーデバイスの検討も始まっている。なかでもSiCは、最も有望なデバイスとして注目され、研究開発が進められている。SiCは、Siに比べて絶縁破壊電界が大きく、さらにバンドギャップが広いため、高温での半導体動作が可能である等の特徴を有するため、特に大電力制御用に好適な高耐圧化や、高温での使用、すなわち冷却系を簡略化したシステムの実現等が期待されている。
【０００４】
従来のSi半導体パワーデバイス実装形態では、低電力容量用の１チップを放熱板上にマウントした後、全体を樹脂モールドしたデイスクリート素子や、より大きな容量向けのモジュール構造と呼ばれるIGBT等のパッケージ形態が主流となっている。
【０００５】
前記モジュール構造では、一般に放熱体兼用の金属ベース上に絶縁板を介して半導体チップの第二主面の主電極を半田付けし、第一主面上の主電極（エミッタ電極）、および制御電極（ゲート電極）は、樹脂製ケースに装備されたエミッタ、およびゲート用の外部導出端子との間をアルミ等の導線でワイヤボンディングし、パッケージ外部へ引き出している。また、パッケージ内部には、チップの信頼性を確保するため、シリコーンゲルを充填している。
【０００６】
一方、パワーデバイスの別の実装形態として、外部電極を平型素子の両面に形成した素子が開発されており、ダイオード、サイリスタ、GTO（gate turn−off thyristor）、IGBT（insulated gate bipolar transistor）に適用されている。特に前記IGBTの平型素子では、複数のSiチップをパッケージ内に並列に組み込み、その主面に形成されたエミッタ電極、コレクタ電極をそれぞれパッケージ側に設けた上下の電極板に外部から加圧力を加えて面接続させて引き出すようにした加圧接触構造のパッケージが提案されており、特に大容量のデバイスに好適な実装形態である。
【０００７】
例えば、特開平8−088240号公報においては、実施例に２１個のSi半導体チップ（９個のIGBTと１２個のダイオード）を搭載した平型IGBTパッケージが開示されている。
【０００８】
このパッケージ構造の例を図７に示す。半導体チップ２５の第二主面（コレクタ側）は、パッケージの共通電極（Cu）２２上に設けられた１枚の大型の電極用基板（Mo）２４に搭載され、第一主面（エミッタ側）はチップ２５ごとに分離した個別の小型の圧接板（Mo）２３を介して、パッケージの共通電極（Cu）２１に接続する構造となっている。さらに、半導体チップ２５のパッケージ内での位置決めは、各半導体チップ２５の外周部分に設置した樹脂製のチップフレーム２７及びこれと一体型の外部フレーム２６を用いて一括で行われている。
【０００９】
WO98/43301号公報には、共通電極間に設けられた中間電極間にIGBTチップを有し、共通電極間の外周に絶縁外筒で覆ってフランジで接合した半導体装置が示されている。
【００１０】
【発明が解決しようとする課題】
SiC、GaN、ダイヤモンド等の高耐熱半導体を用いて、その性能を最大限に活かすためには、Siの場合（稼働温度150℃以下）に比べて格段に高い300℃以上の高温での動作が必要となる。
【００１１】
ところが、上記公知例に見られるような従来のSi半導体で用いられている実装形態のままでは、内蔵する実装部品として樹脂部品を多用している等、元々の材料自体の耐熱性の点で問題がある。更に、上記の平型IGBTパッケージの実装では、共通電極基板の材料として無酸素銅を用いており、300℃以上の高温での使用には、加圧による変形が大きく問題がある。又、パッケージの外部に露出している共通電極や気密封止のためのフランジ部品などの金属部分は、酸化して電気抵抗が増加したり、酸化膜の剥離等で劣化が進行する等の種々の問題がある。無酸素銅電極にNiめっき膜を施す例はあるが、Niでは300℃以上の高温での酸化を防止することができない。
【００１２】
本発明の目的は、複数個のSiC半導体チップを一つの平型パッケージに組み込んだ半導体素子を対象に、より高い温度での使用に対して信頼性が高く、又酸化劣化がなくより高温での使用に耐える半導体素子を提供することにある。
【００１３】
又、本発明の目的は、Si半導体素子を用いた従来の電力変換器に比べて、より高性能な電力変換器を提供することにある。
【００１４】
【課題を解決するための手段】
本発明は、一対の共通電極板と、該共通電極板間に中間電極を介して併置して設けられた複数個のシリコンより高い耐熱性を有する半導体チップと、前記共通電極板間の外周に接合された絶縁性セラミックス製外筒と、前記各々の半導体チップと中間電極とを収納する絶縁性セラミックス製内筒とを有し、該絶縁性セラミックス製外筒内に非酸化性ガスが充填されていることを特徴とする高耐熱半導体素子にある。
【００１５】
又、本発明は、一対の銅合金製共通電極板と、該共通電極板間に中間電極を介して併置して設けられた複数個の半導体チップと、前記共通電極板間の外周に接合された絶縁性セラミックス製外筒と、前記各々の半導体チップと中間電極とを収納する絶縁性セラミックス製内筒とを有することを特徴とする高耐熱半導体素子にある。
【００１６】
前記絶縁性セラミックス製外筒は、その外周に電気絶縁性を高めるフィンが一体に設けられていること、前記半導体チップは、その各々が絶縁性セラミックス製内筒内に設けられていること、前記絶縁性セラミックス製外筒は、前記共通電極板に金属製フランジを介してろう付け又は前記共通電極板に直接ろう付けされていること、前記金属製フランジの少なくとも一方は、径方向に伸縮可能な構造を有すること、前記絶縁性セラミックス製外筒に非酸化性ガスを供給する供給口が設けられていること、前記共通電極板の少なくとも外気に晒される表面に外気による酸化を防止する皮膜が設けられていることが好ましい。
【００１７】
更に本発明は、一対の銅合金製共通電極板と、該共通電極板間に該共通電極板に設けられた突起部を介して直接接し併置して設けられた又は前記共通電極板間に中間電極を介して併置して設けられた複数個のシリコンより高耐熱性の半導体チップと、前記共通電極板間の外周に接合された絶縁性セラミックス製外筒と、前記各々の半導体チップと中間電極とを収納する又は前記各々の半導体チップと突起部とを収納する絶縁性セラミックス製内筒とを有し、前記絶縁性セラミックス製外筒内に非酸化性ガスが充填されており、前記共通電極板の少なくとも外部に露出する表面にPt層が形成されていることを特徴とする高耐熱半導体素子にある。前記Ptコーティングは、その下地にNi層が施されていることが好ましい。
【００１８】
前記一対の共通電極板が、析出硬化型銅合金からなること、前記一対の共通電極板が、Cuを主成分とし、Zr、Fe、Cr、Ti、Ag及びSnから選ばれる少なくとも1種を0.1〜５重量%、好ましくは0.3〜1.5重量%含む合金からなること、前記共通電極板と絶縁性セラミックスの外筒とが、Agを主成分とするろう材によって接合されていること、前記共通電極板と絶縁性セラミックス製外筒とは、熱膨張係数が2〜5×10− 6/℃である鉄−ニッケル合金、Fe-32〜42wt%Ni合金及びFe-30〜40wt%Ni−5〜20wt%Co合金製フランジ部材を介してAgを主成分とするろう材によって接合されていること、前記半導体チップの少なくとも一つが、外部からの制御信号によって主電流を制御する主電流制御機能を有すること、前記半導体チップがSiCであることが好ましい。
【００１９】
本発明の高耐熱半導体素子は、一対の共通電極板と絶縁性セラミックス製外筒により内部を気密封止された平型パッケージの中に、第一主面に少なくとも第一の主電極、第二主面に少なくとも第二の主電極を有する複数個の半導体チップを並置して組み込んだものが好ましい。
【００２０】
また、本発明の電力変換器は、前記記載の高耐熱半導体素子を主変換素子として用いたことを特徴とする。
【００２１】
共通電極用の材料としては、高温での加圧変形抵抗が大きい金属で、かつ電気抵抗の低い材料が好ましい。上記の観点で、種々の試験、検討を行なった結果、銅合金の中でも特に析出硬化型の銅合金が好ましい事がわかった。中でも、Cuを主成分とし、Zr、Fe、Cr、Ti、Ag、Snから選ばれる少なくとも1種以上の元素を0.1〜5.0wt%含む合金が好ましく、特にZr、Fe、Crを含む銅系合金が加圧変形抵抗が大きくより好ましい。
【００２２】
耐熱性の高い銅合金として、一般にベリリウム銅があるが、銀ろう材とのぬれ性が悪く、フランジ材やセラミックス材料と気密で信頼性の良い構造体を製造するには不適であることが分かった。これに比べて、上記した銅合金では、このような問題の発生がなく、信頼性に優れる高耐熱半導体素子を製造することができることが確認できた。
【００２３】
表面酸化保護膜としては、種々の材料構成を検討した結果、高温での長期動作に対してもPtが耐熱性、耐酸化性、電気伝導性に最も優れている事がわかった。
【００２４】
本発明のような複雑な構造体の場合には、外部に露出する金属の材料もいろいろな材料が混在することになる。従って、いろいろな材料に対して密着性をそれぞれ充分確保してPt保護膜を形成するためには、Ni膜をPt膜の下地膜としてさらに設けることも有効である。Niは、Pt膜との密着性を確保すると共に、上記銅合金との高温での拡散反応をよく抑制できるので、高温での長期信頼性がさらに向上できることが分かった。また、Niは、銅合金とPtの中間の熱膨張係数を有することから、熱ストレスを緩和できるので、より保護膜の信頼性を向上できる。熱サイクル等の条件がより過酷な条件での使用が想定される場合には、Ni膜とPt膜の間に、より密着性を向上するための薄いAuストライクめっきを施すことも有効である。
【００２５】
膜の形成方法としては、めっきの他、スパッタ、蒸着等の方法のいずれかでも良いが、本実施例のような複雑な形状を有する金属面に全面に保護膜をつけるためには、めっき法が最も好ましい。膜厚は、使用する温度条件、及び補償すべき時間条件によって最適なものが選ばれる。
【００２６】
前記絶縁性セラミックス製外筒内に充填される非酸化性ガスとしては、窒素ガスやＳＦ６ガス、又はこれらの混合ガスが好ましい。
【００２７】
高耐熱半導体として、SiC半導体が好ましいが、SiC以外のGaN、ダイヤモンド等のSiよりも高温で動作可能な高耐熱半導体についても同様に実施可能である。
【００２８】
本発明は第一主面に第一の主電極と第二主面に第二の主電極を有する高耐熱半導体素子全般を対象としており、PNダイオード、ショットキーダイオード、SID等の各種ダイオードの他、絶縁ゲート形トランジスタ（MOSトランジスタ）、絶縁ゲート形サイリスタ（MOS制御サイリスタ）等の制御電極付き半導体素子、すなわち第一主面に第一の主電極と制御電極、第二主面に第二の主電極を有し、外部からの制御信号による主電流制御機能を有する等に対しても同様に実施できる。
【００２９】
また、本発明は、ダイオードチップのみを多数個平型パッケージに位置決めして実装した素子、MOSFET等のスイッチング半導体のみからなる半導体素子、およびダイオードチップとスイッチング半導体チップを複数個逆並列に並べた半導体素子、等の各種素子に適用できる。
【００３０】
【発明の実施の形態】
（実施例１）
図１は、本発明の平型半導体素子の中央部縦断面図である。本実施例では、複数個のSiCチップを組み込んだ例である。SiCチップ３には両主面（図では上側面と下側面）に各々主電極が形成されている。SiCチップ３には、放熱と電気的接続を兼ねた中間電極４がチップ３の各主電極と接する形で上下に配置されており、これが平型半導体素子の外部電極となる第１の共通電極１と第２の共通電極１に挟まれている。図面の上がプラス極、下がマイナス極となっている。これらの一対の共通電極１の間は、円筒形状の絶縁性セラミックス製外筒２により外部絶縁され、さらに共通電極１と絶縁性セラミックス製外筒２の間は、低熱膨張性のFe-36wt%Ni合金製フランジ部材６によりパッケージ内部をシール封止したハーメチック構造となっている。上部のフランジ部材６は径方向に伸縮可能に蛇腹形状を有し、それと共通電極１、及び絶縁性セラミックス製外筒２の間は、銀（Ag）ろう材で気密接合されている。また、共通電極の材料には、Crを0.4〜1.2wt%含有するクロム銅合金を用いた。下部のフランジ部材６に対しても同様に径方向に伸縮可能に蛇腹形状とするのが好ましく、径方向の応力を緩和する。
【００３１】
これらの金属製フランジ部材６は上部の共通電極の上部に設けられた凹み部、下部の共通電極の下部に設けられた凹み部に各々ろう付けされ、絶縁性セラミックス製外筒２には、上部の共通電極６に対応して別途ろう付けして設けられた金属製フランジ６によって互いに溶接されて結合され、下部の共通電極１には下部のフランジ部材６がろう付けされる。上部の金属製フランジ６の互いの溶接結合部が所望の長さをもつことによって上部の共通電極１が上方に熱膨張しても伸びる構造になっている。
【００３２】
SiCチップ３の各々は、各中間電極４の大きさ、形状に対応した内周面側を有する四角形状のセラミックス絶縁支持体５に収納されており、共通電極に接しないような高さになっている。SiCチップ３への接触面積は、中間電極４の上が小さく、下が上より大きく形成されている。この接触構造は、SiCチップ３の耐圧の点から設定される。
【００３３】
絶縁性セラミックス製外筒２には炭化ケイ素、窒化ケイ素、窒化アルミニウム、ムライト、アルミナ等が好適である。
【００３４】
図１に示すように、絶縁性セラミックス製外筒２のそと表面の下部に沿面距離を大きくするリング状の突起としてフィンが全周に設けられている。
【００３５】
SiCチップ３の半導体チップほかの部品を内蔵した後、前記フランジ間を溶接封止１４する。その後、内部ガス置換用パイプ８を用いて半導体素子内部を窒素ガス等の非酸化性ガスによって置換、充填した後、最後に内部ガス置換用パイプ８の外部先端を溶接して完全に半導体素子内部を封止する。次に、この半導体素子の外部に露出している金属部分（共通電極、フランジ、ろう材、パイプ、溶接部）に電極を取り付けて、めっき浴中で電気Niめっき（厚さ5〜10μm）を施した後、さらに同様に厚さ２〜５μmのPtめっき９を施した。Ptめっき９は共通電極１とフランジ部材６の金属面の外表面全面に形成した。
【００３６】
図２は、本実施例の半導体素子の半導体チップ部を通る横断面図を示しており、図中に示したＡ−Ａ'位置は図１の縦断面位置に対応している。又、SiCチップ３は四角絶縁性セラミックス製内筒のセラミックス絶縁支持体内に挿入され、支持され、その高さはSiCチップ３を介して両側に設けられた中間電極４との全体の高さより低く設定される。又、中間電極４は上と下で異なった大きさを有し、上を下より小さくすることによって両者のSiCチップ３に対する接触をより高めることができる。
【００３７】
（実施例２）
図３は本発明の平型半導体素子の縦断面図である。複数個のSiCダイオードチップ３１、３２を組み込んだ例である。SiCダイオードチップ３１、３２には、SiCチップの一方の側にアノード電極、他方の面にカソード電極が形成されており、これらが半導体素子の外部電極となる第１の共通電極１１と第２の共通電極１２に挟まれている。本実施例では、上記実施例１で用いた中間電極部品を用いておらず、代わりに図に示すような共通電極の突起部１３を設けている。本実施例における断面構造は図２と同様であり、SiCチップが７個配置されている。
【００３８】
これらの一対の共通電極１１、１２の間は、絶縁性のセラミックス製外筒２により外部絶縁され、さらに共通電極と絶縁外筒の間は、低熱膨張性Fe-Ni-Co合金製フランジ部材６１、６２によりパッケージ内部をシール封止したハーメチック構造となっている。フランジ部材６１、６２と共通電極１１、１２、及び絶縁外筒２の間は、銀ろう材（JIS BAg-8）で気密接合されている。また、本実施例では共通電極１１、１２の材料に、Zrを0.1〜0.15wt%含有するジルコニウム銅合金を用いた。上部フランジ部材６１は実施例１と同様に径方向に伸縮可能な形状を有すると共に、絶縁性セラミックス製外筒２の上部に対しても同じ合金のフランジがろう付けによって設けられ、共通電極１１が共通電極１２に対して上下方向に伸縮可能な適当な長さを有して溶接接合構造を有する。絶縁性セラミックス製外筒２の下部に対しても同じ合金のフランジがろう付けによって設けられ径方向に伸縮可能な構造を有する。
【００３９】
SiCチップ３２は断面が四角円筒状のセラミックス絶縁部材４１内に挿入され、SiCチップ３２に対する接触は上部の共通電極１１に設けられた突起によって行われ、下部の共通電極１２には搭載によって行われる。
【００４０】
半導体チップほかの部品を内蔵した後、前記フランジ間を溶接封止１５する。その後、内部ガス置換用パイプ８を用いて半導体素子内部を窒素ガス置換、充填した後、最後に内部ガス置換用パイプ８の外部先端を溶接して完全に半導体素子内部を封止する。次に、この半導体素子の外部に露出している金属部分に電極を取り付けて、めっき浴中で電気Ptめっき９を外部に露出している金属部分（共通電極、フランジ、ろう材、パイプ、溶接部）全面に施した。めっき膜の平均厚さは５μmであった。
【００４１】
（実施例３）
図４及び図５は本発明の高耐熱半導体素子の共通電極と絶縁性セラミックスの外筒部分の拡大縦断面図である。いずれのSiCチップ、中間電極及びセラミックス絶縁支持体の構造は実施例１又は２と同様に構成される。本実施例では、共通電極板１と絶縁性セラミックスの外筒２を繋ぐ封止部材として、フランジ部材を用いず、共通電極板１と絶縁性セラミックスの外筒２を直接Agを主成分とするろう材で接合している例を示している。この場合にも、完全に半導体素子内部を気密封止した後、この半導体素子の外部に露出している金属部分（共通電極、ろう材、パイプ、溶接部）の全面に、Ptめっき９を施してある。接合の例として、図４では、ストレートな接合であり、図５では共通電極板１にリング状の突起が設けられ、絶縁性セラミックス製外筒２の内周面に対応する位置に溝が設けられている。絶縁性セラミックス製外筒２の一部外周に図１と同様にリング状の突起を有するフィンが形成されている。
【００４２】
実施例では、共通電極、あるいはパッケージの外形が丸型の例を示したが、４角形の半導体装置も当然可能であり、この場合は絶縁性の外筒も４角形がよい。パッケージング材料の製造コスト等の種々の他の要因も勘案して望ましい形状を選択すればよい。
【００４３】
（実施例４）
図６は、実施例１〜３に記載の本発明の高耐熱半導体素子を用いた電力用自励式変換器の１ブリッジ分の構成回路図である。主変換素子となるSiC MOSFET１８とSiCダイオード１９が逆並列に配置され、さらにｎ個直列に接続された構成となっている。これらMOSFETとダイオードは、多数のSiC半導体チップを並列実装した平型半導体素子を示している。前述の逆導通型SiC平型半導体素子を用いた場合には、図中のMOSFET１８とダイオード１９がまとめて一つのパッケージに収められた形となる。
【００４４】
なお、前記半導体素子は、電力系統に用いられる自励式変換器、ミル用変換器や、可変速揚水発電、圧延機、ビル内変電所設備、電鉄用変電設備、ナトリウム硫黄（NaS）電池システム等の変換器にも用いることができる。
【００４５】
さらに、前記したごとき高い信頼性を有する高耐熱半導体素子を用いることにより、Si半導体素子を用いた従来の電力変換器に比べて、より高性能な電力変換器が実現できる。すなわち、本発明の半導体素子を用いた電力変換器は、Si半導体素子を用いた場合に比べて、特に高耐圧化した場合に損失が大幅に低減でき省エネルギー化が実現できるだけでなく、さらに素子の高温での使用が可能となるため、冷却等の負担が軽減でき、変換器がコンパクトにできるので、コストを大幅に低減できる。
【００４６】
【発明の効果】
本発明によれば、複数個の半導体チップを一つの平型パッケージに組み込んだ半導体素子を対象に、従来にない高い温度での使用に対して信頼性の高い高耐熱半導体素子を提供することができる。
【００４７】
又、上述の高い信頼性を有するSiC半導体素子を用いることにより、従来、高耐圧、大電流容量の分野で使用されてきたSi半導体素子を用いた変換器に比べて、より高温での安定な動作が可能な電力変換器を提供することができる。
【図面の簡単な説明】
【図１】 本発明の半導体素子の縦断面図である。
【図２】 本発明の半導体素子の横断面図である。
【図３】 本発明の半導体素子の縦断面図である。
【図４】 本発明の共通電極と絶縁性セラミックスの外筒部分の拡大縦断面図である。
【図５】 本発明の共通電極と絶縁性セラミックスの外筒部分の拡大縦断面図である。
【図６】 本発明の半導体素子を用いた変換器の１ブリッジ分の構成回路図である。
【図７】 従来の半導体装置の縦断面図である。
【符号の説明】
１、１１、１２、２１、２２…共通電極、２…絶縁性セラミックスの外筒、３、２５、３１、３２…半導体チップ、４、２３、２４…中間電極、５…セラミック絶縁支持体、６、６１、６２…フランジ、７…不活性ガス、８…内部ガス置換用パイプ、９、９１…コーティング膜、１０…ロウ材、１３…共通電極の突起部、１４、１５…溶接部、１８…SiCMOSFET、１９…SiCダイオード、２０…スナバ、２１、２２…共通電極、２３、２４…中間電極、２５…半導体チップ、２６…樹脂製外部フレーム、２７…樹脂製チップフレーム、４１…耐熱絶縁性部材。
Claims (19)
- 一対の共通電極板と、該共通電極板間に中間電極を介して併置して設けられた複数個のシリコンより高耐熱性の半導体チップと、前記共通電極板間の外周に接合された絶縁性セラミックス製外筒と、前記各々の半導体チップと中間電極とを収納する絶縁性セラミックス製内筒とを有し、該絶縁性セラミックス製外筒内に非酸化性ガスが充填されていることを特徴とする高耐熱半導体素子。
- 一対の銅合金製共通電極板と、該共通電極板間に中間電極を介して併置して設けられた複数個の半導体チップと、前記共通電極板間の外周に接合された絶縁性セラミックス製外筒と、前記各々の半導体チップと中間電極とを収納する絶縁性セラミックス製内筒とを有することを特徴とする高耐熱半導体素子。
- 一対の共通電極板と、該共通電極板間に該共通電極板に設けられた突起部を介して直接接し併置して設けられた複数個の半導体チップと、前記共通電極板間の外周に接合された絶縁性セラミックス製外筒と、前記各々の半導体チップと突起部とを収納する絶縁性セラミックス製内筒とを有し、前記絶縁性セラミックス製外筒内に非酸化性ガスが充填されていることを特徴とする高耐熱半導体素子。
- 請求項１〜３のいずれかにおいて、前記絶縁性セラミックス製外筒は、その外周面に沿面距離を大きくするリング状のフィンが一体に設けられていることを特徴とする高耐熱半導体素子。
- 請求項１〜４のいずれかにおいて、前記絶縁性セラミックス製内筒は、ストレートな筒状、又は内周面が前記中間電極の上下の形状に沿った四角筒状又は円筒状を有することを特徴とする高耐熱半導体素子。
- 請求項１〜５のいずれかにおいて、前記絶縁性セラミックス製外筒は、前記共通電極板に金属製フランジを介してろう付け又は前記共通電極板に直接ろう付けされていることを特徴とする高耐熱半導体素子。
- 請求項６において、前記金属製フランジの少なくとも一方は、径方向に伸縮可能な構造を有することを特徴とする高耐熱半導体素子。
- 請求項１〜７のいずれかにおいて、前記絶縁性セラミックス製外筒に非酸化性ガスを供給する供給口が設けられていることを特徴とする高耐熱半導体素子。
- 請求項１〜８のいずれかにおいて、少なくとも前記共通電極板の外気に晒される表面、又は少なくとも前記共通電極板の外気に晒される表面と前記金属製フランジの外気に晒される表面に外気による酸化を防止する皮膜又はPt層が設けられていることを特徴とする高耐熱半導体素子。
- 一対の銅合金製共通電極板と、該共通電極板間に該共通電極板に設けられた突起部を介して直接接し併置して設けられた又は前記共通電極板間に中間電極を介して併置して設けられた複数個のシリコンより高耐熱性の半導体チップと、前記共通電極板間の外周に接合された絶縁性セラミックス製外筒と、前記各々の半導体チップと中間電極とを収納する又は前記各々の半導体チップと突起部とを収納する絶縁性セラミックス製内筒とを有し、前記絶縁性セラミックス製外筒内に非酸化性ガスが充填されており、前記共通電極板の少なくとも外部に露出する表面にPt層が形成されていることを特徴とする高耐熱半導体素子。
- 請求項1０において、前記Pt層は、その下地にNi層が施されていることを特徴とする高耐熱半導体素子。
- 請求項1〜１１のいずれかにおいて、前記一対の共通電極板が析出硬化型銅合金からなることを特徴とする高耐熱半導体素子。
- 請求項1〜１２のいずれかにおいて、前記一対の共通電極板が、Cuを主成分とし、Zr、Fe、Cr、Ti、Ag及びSnから選ばれる少なくとも1種を0.1〜５重量%含む合金からなることを特徴とする高耐熱半導体素子。
- 請求項1〜１３のいずれかにおいて、前記共通電極板と絶縁性セラミックスの外筒とが、Agを主成分とするろう材によって接合されていることを特徴とする高耐熱半導体素子。
- 請求項1〜１４のいずれかにおいて、前記金属製フランジは、熱膨張係数が2〜5×10− 6/℃である鉄−ニッケル合金、Fe-32〜42wt%Ni合金及びFe-30〜40wt%Ni−5〜20wt%Co合金のいずれかから成ることを特徴とする高耐熱半導体素子。
- 請求項1〜１５のいずれかにおいて、前記半導体チップの少なくとも一つが、外部からの制御信号によって主電流を制御する主電流制御機能を有することを特徴とする高耐熱半導体素子。
- 請求項1〜１５のいずれかにおいて、前記複数個の半導体チップが、ダイオードであることを特徴とする高耐熱半導体素子。
- 請求項1〜１７のいずれかにおいて、前記半導体チップがSiC、GaN又はダイヤモンドであることを特徴とする高耐熱半導体素子。
- 主変換素子が、請求項1〜１８のいずれかに記載の高耐熱半導体素子から成ることを特徴とする電力変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113245A JP3809550B2 (ja) | 2002-04-16 | 2002-04-16 | 高耐熱半導体素子及びこれを用いた電力変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113245A JP3809550B2 (ja) | 2002-04-16 | 2002-04-16 | 高耐熱半導体素子及びこれを用いた電力変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309133A JP2003309133A (ja) | 2003-10-31 |
| JP3809550B2 true JP3809550B2 (ja) | 2006-08-16 |
Family
ID=29395482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002113245A Expired - Fee Related JP3809550B2 (ja) | 2002-04-16 | 2002-04-16 | 高耐熱半導体素子及びこれを用いた電力変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3809550B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8963315B2 (en) | 2010-02-04 | 2015-02-24 | Denso Corporation | Semiconductor device with surface electrodes |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6359573B2 (ja) * | 2016-01-19 | 2018-07-18 | 株式会社東芝 | 半導体装置 |
| CN105957861B (zh) * | 2016-06-24 | 2019-02-15 | 中国南方电网有限责任公司电网技术研究中心 | 一种芯片模块封装结构 |
-
2002
- 2002-04-16 JP JP2002113245A patent/JP3809550B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8963315B2 (en) | 2010-02-04 | 2015-02-24 | Denso Corporation | Semiconductor device with surface electrodes |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003309133A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6338937B2 (ja) | パワーモジュールおよびその製造方法 | |
| US7786565B2 (en) | Semiconductor apparatus including power semiconductor device constructed by using wide band gap semiconductor | |
| WO2018227655A1 (zh) | 一种低寄生电感功率模块及双面散热低寄生电感功率模块 | |
| JP2019117944A (ja) | パワーモジュール半導体装置 | |
| JP6300386B2 (ja) | 半導体装置 | |
| US20120211799A1 (en) | Power semiconductor module and method of manufacturing a power semiconductor module | |
| JP6371610B2 (ja) | パワーモジュールおよびその製造方法 | |
| US11532600B2 (en) | Semiconductor module | |
| JP2012119651A (ja) | 半導体モジュール及び電極部材 | |
| JP4195398B2 (ja) | 半導体装置及びそれを用いた電力装置 | |
| WO2017183580A1 (ja) | 半導体装置、パワーモジュール及びその製造方法 | |
| JP3809550B2 (ja) | 高耐熱半導体素子及びこれを用いた電力変換器 | |
| JP2013102065A (ja) | 半導体モジュール及び電極部材 | |
| JP4751380B2 (ja) | 半導体装置 | |
| KR102469064B1 (ko) | 반도체 장치 | |
| JP2015026667A (ja) | 半導体モジュール | |
| JP2014116478A (ja) | 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置 | |
| JP2002289772A (ja) | 高耐熱半導体素子、およびこれを用いた電力変換器 | |
| JP3307145B2 (ja) | パワーチップキャリア及びこれを用いたパワー半導体装置 | |
| CN210403714U (zh) | 一种功率模块 | |
| JP2011176087A (ja) | 半導体モジュール、及び電力変換装置 | |
| JP2024061247A (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
| JP2021145010A (ja) | 半導体装置 | |
| JP2015002187A (ja) | 半導体モジュール | |
| JP2010251556A (ja) | 半導体装置及び放熱体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |