JP2021145010A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021145010A
JP2021145010A JP2020041676A JP2020041676A JP2021145010A JP 2021145010 A JP2021145010 A JP 2021145010A JP 2020041676 A JP2020041676 A JP 2020041676A JP 2020041676 A JP2020041676 A JP 2020041676A JP 2021145010 A JP2021145010 A JP 2021145010A
Authority
JP
Japan
Prior art keywords
electrode
electrode layer
semiconductor device
layer
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020041676A
Other languages
English (en)
Other versions
JP7267963B2 (ja
Inventor
哲豊 紺野
Tetsutoyo Konno
哲豊 紺野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2020041676A priority Critical patent/JP7267963B2/ja
Priority to PCT/JP2020/041534 priority patent/WO2021181747A1/ja
Publication of JP2021145010A publication Critical patent/JP2021145010A/ja
Application granted granted Critical
Publication of JP7267963B2 publication Critical patent/JP7267963B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】耐熱性および信頼性を向上し、長寿命化した半導体装置を提供する。【解決手段】本発明の半導体装置(100)は、第1の主電極(2)およびゲート電極(3)上には、ニッケルを主成分とする第1電極層(6)と、銅を主成分とする第2電極層(7)とがこの順で積層され、第1の主電極(2)上の第2電極層(7)に、リードフレーム(9)が接合されており、ゲート電極(3)上の第2電極層(7)にボンディングワイヤー(10)が接合され、ボンディングワイヤー(10)は直径150μm以下であり、且つ、第1電極層(6)および第2電極層(7)の膜厚は1μm以上3μm以下であることを特徴とする。【選択図】図1

Description

本発明は半導体装置に関する。
電気自動車や電気鉄道のモータ駆動等には、大電流を扱うパワー半導体チップを備えた半導体装置が用いられる。半導体装置の従来例として、特許文献1がある。特許文献1には、パワー半導体素子と、パワー半導体素子上に設けられた第一電極層と、第一電極層上に設けられた第一電極層よりも硬度の低いCuを主成分とする第二電極層と、第二電極層に接続されたCuを主成分とするボンディングワイヤーとを備えたことを特徴とするパワー半導体装置が開示されている。特許文献1によれば、Cuワイヤーでボンディングする場合に、半導体素子へのダメージを抑制できるとされている。
また、特許文献2には、銅または銅合金を被覆した電極である銅電極を有する半導体素子と、外部回路と、を備え、半導体素子の銅電極と、外部回路とが銅または銅合金を含むワイヤーで接合され、銅電極の厚みが5μm以上30μm以下であることを特徴とする半導体装置が開示されている。特許文献2によれば、半導体素子の電流密度の向上を図り、さらにワイヤーボンディング時の接合度の信頼性の向上を図った半導体装置を提供できるとされている。
さらに、特許文献3には、半導体層と、半導体層上に設けられた電極と、電極上に配置された開口部を有し、かつ、電極の縁を覆い電極上まで延在しているポリイミド層と、開口部(OP)内において電極上に設けられ、電極上のポリイミド層から離れた銅層と、銅層上に接合された一方端を有する銅ワイヤーと、を備える、電力用半導体装置が開示されている。特許文献3によれば、Cuワイヤーの良好な接合を保持しつつ、保護膜としてのポリイミド層中へCuが拡散することに起因しての信頼性劣化を抑制することができる電力用半導体装置およびその製造方法を提供できるとされている。
国際公開第2016/143557号 国際公開第2013/058020号 国際公開第2017/199706号
近年、パワー半導体装置の電流密度が上昇している。特に炭化ケイ素(SiC)を用いたパワー半導体チップはその最大動作温度がシリコン(Si)よりも高く、より大電流密度を流すことが可能となってきた。
パワー半導体装置の電流密度が上昇すると、1つのパワー半導体に流れる電流量が増加し発熱量が増大する。また、外気の変化や、半導体装置の発熱変動による半導体装置内部の温度変動と、半導体装置を構成する部材間の熱膨張係数の差により、半導体装置内部に熱応力が発生する。発熱量の増大に伴い熱応力が上昇するため、半導体装置の破壊の原因となることや、寿命の低下を招くことが懸念される。
このため、より耐熱性に優れた部材を適用し、温度変動が上昇しても破壊しにくく、長寿命な半導体装置が求められている。
本発明は、上述した事情に鑑み、耐熱性および信頼性を向上し、長寿命化した半導体装置を提供することにある。
上記課題を解決するための本発明の一態様は、アルミニウムを主成分とする第1の主電極およびアルミニウムを主成分とするゲート電極を表面に有する半導体チップと、半導体チップが実装される回路基板と、銅を主成分とし、第1の主電極に接続されるリードフレームと、銅を主成分とし、ゲート電極に接続されるボンディングワイヤーと、を備え、第1の主電極およびゲート電極上には、ニッケルを主成分とする第1電極層と、銅を主成分とする第2電極層とがこの順で積層され、第1の主電極上の第2電極層にリードフレームが接合され、ゲート電極上の第2電極層にボンディングワイヤーが接合され、ボンディングワイヤーは直径150μm以下であり、且つ、第1電極層および第2電極層の膜厚はそれぞれ1μm以上3μm以下であることを特徴とする半導体装置である。
本発明のより具体的な構成は、特許請求の範囲に記載される。
本発明によれば、耐熱性および信頼性を向上し、長寿命化した半導体装置を提供することができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の半導体装置の構成の一例を示す断面模式図 SiCウェハの断面模式図とウェハの反り量の定義を示す図 図2のSiCウェハの反り量とNi電極層の膜厚の関係を示すグラフ SiCウェハの断面模式図とウェハの反り量の定義を示す図 図4のSiCウェハの反り量とCu電極層の膜厚の関係を示すグラフ 繰返し破壊寿命とCu電極層の膜厚の関係を示すグラフ
[本発明の基本思想]
半導体装置は、直流電源から供給された直流電力をモータなどの誘導性負荷に供給するための交流電力に変換する機能、あるいはモータにより発電された交流電力を直流電源に供給するための直流電力に変換する機能を備えている。この変換機能を果すため、半導体装置はスイッチング機能を有するパワー半導体チップを有しており、導通動作や遮断動作を繰り返すことにより、直流電力から交流電力へあるいは交流電力から直流電力へ電力変換し、電力を制御する。
半導体装置は、一般的な構成として、放熱ベースの上に、配線パターンを形成した絶縁基板をはんだ等で接合し、その絶縁基板の配線パターンの上に、パワー半導体チップをはんだ等で搭載する。パワー半導体チップには、表裏に電極が備えられ、裏面電極は絶縁基板上の配線パターンと接続され、表面電極はワイヤー等を介して絶縁基板上の配線パターンに接続される。鉄道用などの大電力用の半導体装置では、絶縁基板上に複数のパワー半導体チップが搭載され、さらにその絶縁基板を複数搭載することで、大電流に対応できるようにしている。
例えば、電気自動車のモータ駆動に用いる半導体装置は、耐圧600V以上、電流容量300A以上となる。電気鉄道の場合は耐圧3.3kV以上、電流容量1200A以上となる。これらの大電流を扱うため、パワー半導体チップあたり数百アンペアの電流を流す必要があり、このためワイヤーは通常、直径300μmから550μm程度の太線が必要になっている。
半導体装置の絶縁基板上に搭載されるパワー半導体チップは、スイッチング素子としてMOSFET(metal−oxide−semiconductor field−effect transistor)やIGBT(Insulated Gate Bipolar Transistor)と、還流ダイオードが搭載される。
パワー半導体チップは、裏面に裏面電極としてドレイン電極、表面に表面電極としてゲート電極とソース電極を備える。裏面電極は、従来鉛はんだや鉛フリーはんだによって回路基板に接合されていた。また、ソースやゲートである表面電極にはアルミニウム系の材料が用いられており、従来配線としてアルミニウム系のワイヤーが表面電極上に接合されていた。
しかし、温度変動の増大に対して、はんだやアルミニウム系ワイヤー、アルミニウム系表面電極の寿命が短くなって来たため、はんだに替えて、耐熱性に優れ長寿命な焼結金属接合や銅ワイヤーに置き換わりつつある。
銅はアルミニウムに比べて0.2%耐力が高いため、大きな温度変動による熱応力の繰返し負荷を与えても破壊しづらいため、半導体装置の高耐熱化、長寿命化、高信頼化を図ることができる。しかしながら、銅ワイヤーはアルミニウムワイヤーに比べて硬く、製造工程におけるボンディングダメージにより半導体チップを破壊してしまうといった課題がある。
このため、パワー半導体チップの表面電極にニッケルや銅といった硬い金属を追加し、銅ワイヤーによるボンディングダメージに耐える必要があるが、硬い金属層の追加により半導体ウェハに反りが発生し、製造工程上の歩留まりを低下させるといった課題がある。
また、従来技術で述べたように、銅ワイヤーボンディングのボンディングダメージからチップを保護するために、上記特許文献ではニッケル電極や銅電極の膜厚の中心値を数十μm、少なくとも5〜10μm以上とすることが提案されているが、これらの電極を厚く成膜するためにコストが大幅に上昇するという問題もあった。
さらに、パワー半導体チップの半導体層には線膨張係数が3×10−6/K程度のシリコン(Si)や4.3×10−6/K程度のシリコンカーバイド(SiC)が用いられ、銅ワイヤーは線膨張係数が1.6×10−5/K程度で、半導体層とワイヤー間の線膨張係数差が大きく、これらの間に挟まれた主にアルミニウムを主体とした表面電極は熱応力により寿命が短くなるという課題があった。
そこで、本発明者は、耐熱性を高めつつ、ボンディングダメージおよびウェハの反りを低減できる半導体装置の構成について鋭意検討し、上述した本発明の半導体装置の構成を見出した。本発明は該知見に基づくものである。
以下、図面等を用いて、本発明の実施形態について詳細に説明する。図1は本発明の半導体装置の構成の一例を示す断面模式図である。図1に示すように、本実施例の半導体装置100は、半導体チップ5と、半導体チップ5の表面に形成された第1の主電極2およびゲート電極3と、半導体チップ5の裏面に形成された第2の主電極4とを有する半導体チップ5を備える。第1の主電極2およびゲート電極3は半導体チップ5の表面電極とも称され、第2の主電極4は半導体チップ5の裏面電極とも称される。以下、図1の半導体チップ5をユニポーラトランジスタとし、第1の主電極2をソース電極、第2の主電極4をドレイン電極と称する。
半導体チップ5のソース電極2上と、ゲート電極3上には、それぞれ、第1の電極層としてニッケル(Ni)電極層6と、第2の電極層として銅(Cu)電極層7とがこの順で積層されている。ソース電極2に積層されたCu電極層7の表面には、焼結金属層8を介して銅を主成分とするリードフレームとしてCuリード9が接続されている。一方、ゲート電極3に積層されたCu電極層7の表面には、銅を主成分とするボンディングワイヤーとしてCuワイヤー10が接合されている。
ドレイン配線層11の半導体チップ5と反対側の面には、第3の電極層としてNi電極層6と、第4の電極層としてCu電極層7とがこの順で積層されている。Cu電極層7の裏面には、絶縁基板20、基板接合層14および放熱ベース15がこの順で積層されている。絶縁基板20は、ドレイン配線層11、絶縁層12を有する回路基板である。
放熱ベース15に積層された半導体チップ5、ソース電極2、ゲート電極3、ドレイン電極4、ニッケル電極層6、Cu電極層7、焼結金属層8、Cuリード9、Cuワイヤー10、ドレイン配線層11、絶縁層12、裏面金属層13および基板接合層14は、封止材16によって封止されている。
なお、半導体装置100は、上記構成の他に、上記構成を覆う樹脂ケース等を必要とするが、本実施例で開示する技術内容と直接関係しないため省略した。
また、「ソース電極」および「ドレイン電極」は、「エミッタ電極」および「コレクタ電極」に置き換えてもよい。前者はユニポーラ型のトランジスタに、後者はバイポーラ型のトランジスタの場合に用いられる用語であり、それぞれ同じ機能を有するものである。
半導体層1には高温で動作させることが可能なSiC(シリコンカーバイド)を用いることが好ましい。表面電極や裏面電極には、アルミニウム(Al)を主成分とした金属または合金が用いられることが好ましい。
本実施例では、半導体チップ5の表面電極(ソース電極2とゲート電極3)および裏面電極(ドレイン電極4)のそれぞれに、表面Ni電極層、裏面Ni電極層を形成し、さらにその上に表面Cu電極層、裏面Cu電極層を形成した。NiはAlよりも硬いため、半導体チップ5をCuワイヤー10のボンディングダメージから保護することができる。また、Cuリード9およびCuワイヤー10と熱膨張係数の差をなくすため、表面Cu電極層と接続している。
表面Cu電極層7とCuリード9とを接合する焼結金属層8および裏面Cu電極層7と絶縁基板20との焼結金属層(チップ接合層)8は、焼結金属層であることが好ましい。焼結金属としては、Cuの微粒子を焼結させた焼結銅を用いることが好ましい。焼結銅は、CuやNiと接合性が良く、表面Cu電極層7とCuリード9および裏面Cu電極層7と絶縁基板20の接合信頼性が向上する。焼結銅は、従来のはんだに比べ耐熱性が高く、高温で動作しても長寿命な半導体装置を提供できる。
焼結金属層8には、焼結銅に代えて焼結銀を用いることも可能である。焼結銀は金や銀と接合性が高いため、表面Cu電極層7上または裏面Cu電極層7上にパラジウムめっきおよび金めっきを施し、その上から焼結銀接合を施すことによって、高い接合信頼性が得られる。
主電流が流れるソース電極2上の表面Cu電極層7の表面には、Cuリード9を適用することにより、ワイヤーよりも大電流を流すことが可能になる。また焼結銅によってCuリード9を接合する際は、ワイヤーボンディングによるボンディングダメージが小さくなるため、表面Ni電極層や表面Cu電極層の膜厚が従来(5μm程度)よりも薄くても(1μm以上3μm以下)、チップが破壊されず歩留まりが向上する。
ゲート電流が流れるゲート電極3に積層される表面Cu電極層7には、例えば従来(直径:400μm程度)よりも細い、直径150μm以下の細いCuワイヤーを用いることができる。CuはAlに比べ硬いため、熱応力によるクラックが入りにくく、従来のAlワイヤーに比べ長寿命となる。また、表面Cu電極層にCuワイヤーを接合することにより、同種の金属のため接合性が高くなるため高信頼となる。
ゲート電流はソースを流れる主電流よりも数桁小さいため、細いCuワイヤーで十分に必要な電流を流せる。また、細いCuワイヤーを用いることにより、ボンディングダメージが小さくなるため、表面Ni電極層や表面Cu電極層が薄くても(1μm以上3μm以下)、チップが破壊されず歩留まりが向上し、低コストで半導体装置の寿命および耐熱性を高めることができる。
絶縁基板20は、厚さ0.63mm程度の窒化アルミニウム(AlN)を用いることが好ましい。その他、耐圧や用途によっては窒化珪素(Si)、酸化アルミニウム(Al)等のセラミック材料が用いてもよい。絶縁基板20の裏側(放熱ベース15側)には、裏面金属層13が設けられている。裏面金属層13は厚さ0.2mm程度のCuの層で構成することが好ましい。裏面金属層13は、一般に絶縁基板20とほぼ面積が等しいベタパターンとなっている。絶縁基板20の表面側(半導体チップ5側)には、ドレイン配線層11が接合されている。ドレイン配線層11は、厚さ0.3mm程度のCuの層で構成されていることが好ましい。
裏面Cu電極とドレイン配線層11は、焼結銅を介して接合されている。絶縁基板20は、放熱ベース15と基板接合層14を介して接続されている。基板接合層14には、焼結銅を用いることが好ましい。
放熱ベース15は、半導体チップ5から発せられた熱を外部の冷却器に伝える役目と、半導体装置100全体の剛性を担っている。放熱ベース15には、例えばAl−SiCが好適である。ただし、これに限らず、必要な熱伝導性および剛性を有していれば、CuやAlを用いることも可能である。
封止材16は、例えばエポキシ樹脂を用いることが好ましい。エポキシ樹脂で封止することにより、半導体装置100内部の放電を防止することができる。ただしこれに限らず、シリコーンゲルで封止してもよい。封止材16として比較的硬いエポキシ樹脂を用いる場合には、上述した焼結金属層8をはんだに代えてもよい。ただし、封止材16が比較的柔らかいシリコーンゲルである場合は、はんだでは歪を抑制できないため、接合層に焼結金属を用いることが好ましい。
表面Ni電極層および裏面Ni電極層は、めっき前のジンケート処理を適切に行うことにより同時に形成される。このため、表面Ni電極層及び裏面Ni電極層は、同じ膜厚となる。また、表面Ni電極層および裏面Ni電極層を1回の工程で同時に形成できるため、個別に形成するより製造工程が減り、低コストとなる。さらに、半導体チップ5の表裏両面に形成することにより、半導体チップ5の反りを抑制することができる。
図2はSiCウェハの断面模式図とウェハの反り量を示す図である。図2には、6インチSiCウェハの上面図と、SiCウェハの表面のみにNiめっき(Ni電極層)を施した場合と、両面(表面および裏面)にNiめっき(Ni電極層)を施した場合の断面図およびウェハの反り量の定義を示している。図2に示す通り、SiCウェハの反り量は、SiCウェハ中心を基準として、端部で法線方向に変位した量で定義した。
図3は図2のSiCウェハの反り量とNi電極層の膜厚の関係を示すグラフである。図3は、表面Ni電極層(表面Niめっき)のみの場合と、表面Ni電極層と裏面Ni電極層の両方を備えた場合(両面Niめっき)のNi電極層の厚さとウェハ反り量の関係を示している。図3に示すように、表面Ni電極層のみを有する場合に比べ、両面にNi電極層を設けた方がウェハ反り量を小さくでき、膜厚を厚くしてもウェハ反り量が増加しないため、歩留まりを向上できることが分かる。
図4はSiCウェハの断面模式図と反り量の定義を示す図であり、図5は図4のSiCウェハの反り量とCu電極層の膜厚の関係を示すグラフである。図4には、SiCウェハに表面Ni電極層と裏面Ni電極層を形成し、表面Cu電極層のみ形成した場合と、表面Ni電極層と裏面Ni電極層を形成し、表面Cu電極層と裏面Cu電極層を形成した場合の断面の模式図を示している。表面Cu電極層と裏面Cu電極層は、同時にCuめっきにより形成しているため、膜厚が等しい。
図5には両面のNi電極層の厚さを1μm、3μmおよび5μmとした場合のウェハの反り量とCu電極層膜厚の関係を表している。図5から明らかなように、表面Cu電極層のみを有する場合に比べ、表面Cu電極層と裏面Cu電極層の両方を備えることにより、ウェハ反り量が大幅に抑えられている。
図6は繰返し破壊寿命とCu電極膜厚の関係を示すグラフである。図6には両面のNi電極層の厚さを1μm、3μmおよび5μmとした場合の繰返し破壊寿命と両面のCu電極層の厚さの関係を表している。ここで、繰返し破壊寿命とは、半導体チップの温度を50℃から175℃に上昇させ、再び50℃に降下させるのを1回としてそれを繰返し、半導体チップの表面電極が破壊するまでの回数である。
図6に示す通り、両面のNi電極層の膜厚および両面のCu電極層の膜厚をそれぞれ1μm以上3μm以下とすることにより、繰返し破壊寿命を大幅に改善できることがわかる。
以上、説明したように、本発明によれば、耐熱性および信頼性を向上し、長寿命化した半導体装置を提供できることが示された。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。上記した実施例は本発明を分かりやすく説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることも可能である。
100…半導体装置、1…半導体層、2…第1の主電極(ソース電極)、3…ゲート電極、4…第2の主電極(ドレイン電極)、5…半導体チップ、6…Ni電極、7…Cu電極、8…焼結金属層、9…Cuリード、10…Cuワイヤー、11…ドレイン配線層、12…絶縁層、13…裏面金属層、14…基板接合層、15…放熱ベース、16…封止材、

Claims (10)

  1. アルミニウムを主成分とする第1の主電極およびアルミニウムを主成分とするゲート電極を表面に有する半導体チップと、
    前記半導体チップが実装される回路基板と、
    銅を主成分とし、前記第1の主電極に接続されるリードフレームと、
    銅を主成分とし、前記ゲート電極に接続されるボンディングワイヤーと、を備え、
    前記第1の主電極および前記ゲート電極上には、ニッケルを主成分とする第1電極層と、銅を主成分とする第2電極層とがこの順で積層され、
    前記第1の主電極上の前記第2電極層に前記リードフレームが接合され、前記ゲート電極上の前記第2電極層に前記ボンディングワイヤーが接合され、
    前記ボンディングワイヤーは直径150μm以下であり、且つ、前記第1電極層の膜厚および前記第2電極層の膜厚はそれぞれ1μm以上3μm以下であることを特徴とする半導体装置。
  2. 前記半導体チップの裏面に、第2の主電極を有し、前記第2の主電極上には、前記第1電極層と同じ材料で構成され、前記第1電極層と同じ膜厚を有する第3電極層と、前記第2電極層と同じ材料で構成され、前記第2電極層と同じ膜厚を有する第4電極層と、がこの順で積層されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記第2電極層と前記リードフレームとが焼結金属層によって接合されていることを特徴とする請求項1に記載の半導体装置。
  4. 前記第4電極層と前記回路基板とが焼結金属層によって接合されていることを特徴とする請求項2に記載の半導体装置。
  5. 前記焼結金属層は、焼結銅からなることを特徴とする請求項3または4に記載の半導体装置。
  6. 前記焼結金属層は、焼結銀からなることを特徴とする請求項3または4に記載の半導体装置。
  7. 前記半導体チップ、前記回路基板、前記ボンディングワイヤー、前記リードフレーム、前記第1電極層および前記第2電極層は、封止材によって封止されていることを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
  8. 前記封止材は、エポキシ樹脂であることを特徴とする請求項7に記載の半導体装置。
  9. 前記封止材は、シリコーンゲルであることを特徴とする請求項7に記載の半導体装置。
  10. 前記半導体チップは、シリコンカーバイドからなる半導体層を有することを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
JP2020041676A 2020-03-11 2020-03-11 半導体装置 Active JP7267963B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020041676A JP7267963B2 (ja) 2020-03-11 2020-03-11 半導体装置
PCT/JP2020/041534 WO2021181747A1 (ja) 2020-03-11 2020-11-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020041676A JP7267963B2 (ja) 2020-03-11 2020-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2021145010A true JP2021145010A (ja) 2021-09-24
JP7267963B2 JP7267963B2 (ja) 2023-05-02

Family

ID=77671509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020041676A Active JP7267963B2 (ja) 2020-03-11 2020-03-11 半導体装置

Country Status (2)

Country Link
JP (1) JP7267963B2 (ja)
WO (1) WO2021181747A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032871A (ja) * 2004-07-22 2006-02-02 Toshiba Corp 半導体装置
JP2013219139A (ja) * 2012-04-06 2013-10-24 Hitachi Ltd 半導体装置
JP2014239084A (ja) * 2011-09-30 2014-12-18 三洋電機株式会社 回路装置
JP2016004877A (ja) * 2014-06-16 2016-01-12 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
WO2016143557A1 (ja) * 2015-03-10 2016-09-15 三菱電機株式会社 パワー半導体装置
WO2017199706A1 (ja) * 2016-05-18 2017-11-23 三菱電機株式会社 電力用半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032871A (ja) * 2004-07-22 2006-02-02 Toshiba Corp 半導体装置
JP2014239084A (ja) * 2011-09-30 2014-12-18 三洋電機株式会社 回路装置
JP2013219139A (ja) * 2012-04-06 2013-10-24 Hitachi Ltd 半導体装置
JP2016004877A (ja) * 2014-06-16 2016-01-12 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
WO2016143557A1 (ja) * 2015-03-10 2016-09-15 三菱電機株式会社 パワー半導体装置
WO2017199706A1 (ja) * 2016-05-18 2017-11-23 三菱電機株式会社 電力用半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2021181747A1 (ja) 2021-09-16
JP7267963B2 (ja) 2023-05-02

Similar Documents

Publication Publication Date Title
US10410945B2 (en) Semiconductor device
CN107210241B (zh) 功率半导体装置
JP5542567B2 (ja) 半導体装置
JP2007305962A (ja) パワー半導体モジュール
JP2007251076A (ja) パワー半導体モジュール
KR20120095313A (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP7391957B2 (ja) 半導体装置
JP2013219139A (ja) 半導体装置
JP2017107937A (ja) 電力用半導体装置
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2017183580A1 (ja) 半導体装置、パワーモジュール及びその製造方法
KR102588854B1 (ko) 파워모듈 및 그 제조방법
JP6927437B1 (ja) パワーモジュールおよび電力変換装置
WO2021181747A1 (ja) 半導体装置
JP2015026667A (ja) 半導体モジュール
CN109478543B (zh) 半导体装置
JPH09237868A (ja) 半導体モジュール
US20230028808A1 (en) Semiconductor device
JP7496724B2 (ja) 半導体装置
US20220238426A1 (en) Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
JP2022006839A (ja) 半導体装置
WO2023063025A1 (ja) 半導体装置
US20240047293A1 (en) Semiconductor component and semiconductor device
JP2024061247A (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2022035179A (ja) 半導体パワーモジュールおよび半導体パワーモジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230420

R150 Certificate of patent or registration of utility model

Ref document number: 7267963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150